KR20190067370A - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR20190067370A
KR20190067370A KR1020170167249A KR20170167249A KR20190067370A KR 20190067370 A KR20190067370 A KR 20190067370A KR 1020170167249 A KR1020170167249 A KR 1020170167249A KR 20170167249 A KR20170167249 A KR 20170167249A KR 20190067370 A KR20190067370 A KR 20190067370A
Authority
KR
South Korea
Prior art keywords
data
storage space
debugging
controller
memory device
Prior art date
Application number
KR1020170167249A
Other languages
English (en)
Inventor
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170167249A priority Critical patent/KR20190067370A/ko
Priority to US15/946,186 priority patent/US20190179694A1/en
Publication of KR20190067370A publication Critical patent/KR20190067370A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3628—Software debugging of optimised code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/366—Software debugging using diagnostics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 비휘발성 메모리 장치 및 비휘발성 메모리 장치로 데이터를 프로그램하거나 비휘발성 메모리 장치로부터 데이터를 읽어 내는 컨트롤러를 포함하고, 컨트롤러는, 컨트롤러의 동작 중 오류가 발생함에 따라 오류가 발생된 시점의 정보를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하며, 디버깅 데이터 복사 이벤트가 발생함에 따라 제 1 저장 공간의 디버깅 데이터를 제 2 저장 공간으로 복사하도록 구성되는 디버깅 데이터 관리부를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
반도체, 전자, 통신 기술의 발달에 따라 저장매체의 성능이 날로 향상되고 있다. 즉, 저장매체는 날로 고용량화, 고집적화, 소형화, 고성능화, 고속화되고 있으며 저장매체가 다양한 기능을 포함하도록 펌웨어가 구성될 수 있다.
저장매체의 동작 속도 증가 및 다양한 기능들은 저장매체의 오류를 발생 및 증가시키는 원인이 될 수 있다. 따라서, 저장매체가 동작하면서 발생할 수 있는 오류를 검출하고 정정하기 위한 디버깅 기법이 요구된다.
저장매체는 종종 임베디드 시스템의 형태로 구현될 수 있다. 임베디드 시스템은 미리 정해진 특정한 기능을 수행하기 위해 컴퓨터 하드웨어와 소프트웨어가 조합된 전자 제어 시스템이라 할 수 있다. 임베디드 시스템에서 운영체제의 핵심 소프트웨어 모듈은 시스템의 모든 자원을 관리하도록 구성될 수 있다. 예를 들어 인터럽트 처리, 프로세스 관리, 메모리 관리, 파일 시스템 관리 등을 수행할 수 있다. 특히, 디자인 오류 또는 외부의 영향으로 인하여 프로세스가 비정상적으로 동작하는지 감지하고, 비정상 동작이 감지되는 경우 프로세스를 종료시킬 수 있다. 아울러, 비정상적인 동작을 정정하기 위해 디버깅에 필요한 정보들을 포함하는 파일을 생성하여, 개발자가 프로세스의 비정상적인 동작의 원인을 추적할 수 있도록 하고 있다.
이와 같이, 저장매체의 동작 중에 하드웨어, 소프트웨어 또는 펌웨어 등의 문제에 기인하여 발생하는 예상치 못한 오류와 관련한 데이터를 생성하고 이를 기반으로 디버깅을 수행하는 것은 저장매체의 성능을 향상 및 개선하는 데 반드시 필요한 과정이라 할 수 있다. 따라서 저장매체의 동작 중에 발생하는 에러 상황에 대하여 디버깅 데이터를 확보하고 이를 디버깅에 적용하는 것이 바람직하다.
본 기술의 실시예는 가능한 많은 디버깅 데이터를 확보하여 디버깅에 이용할 수 있는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 실시예는 디버깅 데이터를 효율적으로 관리하여 정확한 디버깅 동작을 수행할 수 있는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치로 데이터를 프로그램하거나 상기 비휘발성 메모리 장치로부터 데이터를 읽어 내는 컨트롤러;를 포함하고, 상기 컨트롤러는, 상기 컨트롤러의 동작 중 오류가 발생함에 따라 오류가 발생된 시점의 정보를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하며, 디버깅 데이터 복사 이벤트가 발생함에 따라 상기 제 1 저장 공간의 상기 디버깅 데이터를 제 2 저장 공간으로 복사하도록 구성되는 디버깅 데이터 관리부를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 비휘발성 메모리 장치 및 상기 상기 비휘발성 메모리 장치에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치로서, 상기 컨트롤러는, 상기 데이터 저장 장치에서 실행되는 프로세스가 비정상적으로 종료되는지 감지하도록 구성되는 감지부; 사기 프로세스가 비정상적으로 종료됨이 감지됨에 따라 오류가 발생한 시점의 로그를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하도록 구성되는 수집부; 디버깅 데이터 복사 이벤트가 발생함에 따라, 제 2 저장 공간을 할당하도록 구성되는 스케쥴링부; 및 상기 제 1 저장공간에 저장되어 있는 상기 디버깅 데이터를 상기 제 2 저장 공간으로 복사하도록 구성되는 복사부;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 비휘발성 메모리 장치 및 상기 상기 비휘발성 메모리 장치에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 데이터 저장 장치에서 실행되는 프로세스가 비정상적으로 종료됨에 따라 사기 컨트롤러가 오류 상황을 감지하는 단계; 상기 컨트롤러가 오류가 발생한 시점의 로그를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하는 단계; 디버깅 데이터 복사 이벤트가 발생함에 따라, 상기 컨트롤러가 제 2 저장 공간을 할당하는 단계; 및 상기 컨트롤러가 상기 제 1 저장공간에 저장되어 있는 상기 디버깅 데이터를 상기 제 2 저장 공간으로 복사하는 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 스토리지 시스템은 호스트 장치; 및 비휘발성 메모리 장치를 구비하여, 상기 호스트 장치의 요청에 응답하여 상기 비휘발성 메모리 장치로 데이터를 프로그램하거나 상기 비휘발성 메모리 장치로부터 데이터를 읽어 내는 컨트롤러를 포함하는 데이터 처리 장치;를 포함하고, 상기 컨트롤러는, 상기 컨트롤러의 동작 중 오류가 발생함에 따라 오류가 발생된 시점의 정보를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하며, 디버깅 데이터 복사 이벤트가 발생함에 따라 상기 제 1 저장 공간의 상기 디버깅 데이터를 제 2 저장 공간으로 복사하도록 구성될 수 있다.
본 기술에 의하면 디버깅 데이터를 최대한 많이 확보하고 이를 디버깅에 적용함으로써 보다 정확한 디버깅 동작을 수행할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 디버깅 데이터 관리부의 구성도이다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 6 및 도 7은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 8은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 9는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 비휘발성 메모리 장치(NVM, 120)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치, 실질적으로는 호스트 프로세서의 요청에 응답하여 비휘발성 메모리 장치(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램 요청에 따라 제공되는 데이터가 비휘발성 메모리 장치(120)에 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 비휘발성 메모리 장치(120)에 존재하는 데이터를 호스트 장치로 제공할 수 있다.
비휘발성 메모리 장치(120)는 컨트롤러(110)의 제어에 따라 데이터를 기입하거나 기입된 데이터를 출력할 수 있다. 비휘발성 메모리 장치(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 비휘발성 메모리 장치(120)는 복수의 다이들, 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 비휘발성 메모리 장치(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
일 실시예에서, 컨트롤러(110)는 디버깅 데이터 관리부(20)를 포함할 수 있다. 디버깅 데이터 관리부(20)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 프로그램하거나 읽는 등의 일련의 동작을 수행할 때 데이터 저장 장치(10)의 하드웨어, 소프트웨어 또는 펌웨어 등에서 오류가 발생하면 오류가 발생된 시점의 정보를 수집하여 컨트롤러(110) 내의 지정된 제 1 저장 공간에 저장할 수 있다. 그리고 디버깅 데이터를 복사하도록 하는 이벤트가 발생하면 제 1 저장 공간에 저장되어 있던 디버깅 데이터를 컨트롤러(110) 내의 지정된 제 2 저장 공간으로 복사할 수 있다.
일 실시예에서, 제 1 저장 공간은 디버깅 데이터를 일차적으로 저장하기 위해 컨트롤러(110) 내에 할당된 디버깅 데이터 전용 저장공간일 수 있다. 다만, 제 1 저장 공간의 용량이 충분히 확보되지 않은 경우 디버깅 데이터를 저장하는 데 한계가 있을 수 밖에 없다. 따라서, 제 1 저장 공간의 잔여 용량이 기 설정된 용량 이하가 되는 경우, 또는 기 설정된 주기가 도래하는 등의 기 정의된 디버깅 데이터 복사 이벤트가 발생하면 디버깅 데이터 관리부(20)는 제 1 저장 공간에 저장해 두었던 디버깅 데이터를 제 2 저장 공간으로 복사할 수 있다. 제 2 저장 공간은, 예를 들어 호스트 장치와 비휘발성 메모리 장치(120) 간에 송수신되는 데이터를 임시 저장하는 입출력(IO) 버퍼로 사용되는 영역일 수 있으나 이에 한정되는 것은 아니다. IO 버퍼와 같이 충분한 용량이 확보되어 있는 제 2 저장 공간으로 디버깅 데이터를 복사해 두면 데이터 저장 장치(10)의 동작 중에 발생한 오류 히스토리를 충분히 확보할 수 있으므로 보다 정확한 디버깅 동작을 수행할 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스(113), 동작 메모리(15), 버퍼 매니저(117) 및 메모리 인터페이스(119)를 포함할 수 있다.
중앙처리장치(111)는 비휘발성 메모리 장치(120)에 대한 데이터의 읽기 또는 프로그램 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), 동작 메모리(115), 버퍼 매니저(117) 및 메모리 인터페이스(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 비휘발성 메모리 장치(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)을 실행할 수 있다. 구현하기에 따라서 중앙처리장치(111)는 비휘발성 메모리 장치(120)로부터 독출된 데이터의 에러를 검출하고 정정하는 기능 또한 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치(호스트 프로세서)로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
동작 메모리(115)는 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
버퍼 매니저(117)는 프로그램 동작 또는 읽기 동작시에 호스트 장치와 비휘발성 메모리 장치(120) 간에 송수신되는 데이터를 버퍼 메모리(1170)에 일시적으로 저장하도록 구성될 수 있다.
버퍼 메모리(1170)는 비휘발성 메모리 장치(120)의 입출력 버퍼로 동작하는 영역을 포함하도록 구성될 수 있으며, 제 1 버퍼 메모리(1171) 및 제 2 버퍼 메모리(1173)를 포함할 수 있다. 일 실시예에서, 제 1 버퍼 메모리(1171)는 휘발성 메모리로 구성할 수 있고, 제 2 버퍼 메모리(1173)는 비휘발성 메모리로 구성할 수 있으나 이에 한정되는 것은 아니다. 일 실시예에서, 버퍼 메모리(1170)는 SRAM 및/또는 DRAM을 포함할 수 있다.
도 2에는 버퍼 메모리(1170)가 컨트롤러(110) 내부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리(1170)는 컨트롤러(110) 외부에 구비되어 버퍼 매니저(117)에 의해 관리될 수도 있음은 물론이다.
메모리 인터페이스(119)는 컨트롤러(110)와 비휘발성 메모리 장치(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리(170)에 일시 저장된 데이터를 비휘발성 메모리 장치(120)에 기입할 수 있다. 그리고 비휘발성 메모리 장치(120)로부터 독출되는 데이터를 버퍼 메모리(170)로 전달하여 일시 저장할 수 있다.
일 실시예에서, 디버깅 데이터는 디버깅 데이터 관리부(20)의 제어에 의해 버퍼 메모리(1170)의 기 설정된 제 1 저장 공간, 예를 들어 제 1 버퍼 메모리(1171) 또는 제 2 버퍼 메모리(1173) 중 기 정의된 디버깅 데이터 전용 저장 공간에 저장될 수 있다. 디버깅 데이터 관리부(20)는 디버깅 데이터 복사 이벤트가 발생함에 따라 제 1 저장 공간에 저장되어 있는 디버깅 데이터를 버퍼 메모리(1170)의 기 설정된 제 2 저장 공간으로 복사할 수 있다.
도 3은 일 실시예에 의한 디버깅 데이터 관리부의 구성도이다.
도 3을 참조하면, 디버깅 데이터 관리부(20)는 감지부(201), 수집부(203), 스케쥴링부(205) 및 복사부(207)를 포함할 수 있다.
감지부(201)는 데이터 저장 장치(10)에서 컨트롤러(110)의 프로세스가 실행되는 중에 비정상적으로 종료되는지 감지할 수 있다. 감지부(201)는 컨트롤러(110)의 프로세스가 비정상적으로 종료됨이 감지되면 이를 수집부(203)로 통지할 수 있다.
수집부(203)는 감지부(201)로부터 프로세스가 비정상적으로 종료됨을 통지하는 신호가 수신됨에 따라, 오류가 발생한 시점의 프로세스 관련 정보 등을 포함하는 에러 로그를 수집할 수 있다.
수집된 정보인 디버깅 데이터는 기 설정된 제 1 저장 공간에 저장될 수 있다. 일 실시예에서, 제 1 저장 공간은 디버깅 데이터를 저장하기 위해 버퍼 메모리(1170)에 할당된 전용 저장 공간일 수 있다. 제 1 저장 공간에 저장되는 디버깅 데이터는 제 1 저장 공간에 할당된 저장 용량의 한계로 인하여 최근에 저장된 데이터만 유지되는 방식, 예를 들어 LRU(Least Recently Used) Eviction 알고리즘으로 운용될 수 있다. 따라서 디버깅 데이터는 수집 및 저장된 시점이 오래된 순서로 소실될 수 밖에 없다. 따라서, 본 기술에서는 제 1 저장 공간에 저장된 디버깅 정보가 소실되기 전 이를 다른 저장 공간으로 복사해 두고 디버깅에 사용할 수 있도록 한다.
스케쥴링부(205)는 디버깅 데이터 복사 이벤트가 발생함에 따라, 제 1 저장 공간에 저장되어 있는 디버깅 데이터를 복사할 제 2 저장 공간을 할당하도록 구성될 수 있다. 스케쥴링부(205)는 버퍼 메모리(1170)의 미사용 영역 중에서 기 설정된 용량만큼의 공간을 복사 영역으로 할당할 수 있다. 일 실시예에서, 스케쥴링부(205)는 버퍼 메모리(1170) 중 가장 최근에 해제(released)되어 향후 당분간 소실 가능성이 낮은 영역을 제 2 저장 공간으로 할당할 수 있다.
일 실시예에서, 스케쥴링부(205)는 버퍼 메모리(1170)의 IO 버퍼 영역 중, 가장 최근에 해제된 영역을 제 2 저장 공간으로 할당할 수 있으나 이에 한정되는 것은 아니다.
디버깅 데이터 복사 이벤트는 제 1 저장 공간에 저장된 디버깅 정보가 소실되기 전 활성화될 수 있으며, 제 1 저장 공간의 잔여 용량이 기 설정된 용량 이하가 되는 경우, 또는 기 설정된 시간 주기가 도래하는 등의 조건으로 설정될 수 있다.
복사부(207)는 디버깅 데이터 복사 이벤트가 발생하여 스케쥴링부(205)에서 제 2 저장 공간이 할당됨에 따라, 제 1 저장공간에 저장되어 있는 디버깅 데이터를 제 2 저장 공간으로 복사하도록 구성될 수 있다. 디버깅 데이터를 복사하기 위한 지연시간(Latency)이 최소화될 수 있도록 복사부(207)는 하드웨어 로직(카피 엔진)의 형태로 구현될 수 있다.
또한, 복사부(207)는 디버깅 데이터의 복사 순서를 식별할 수 있는 식별정보(Serial Number) 및 디버깅 데이터의 신뢰성을 확인할 수 있는 정보, 예를 들어 체크섬(Check-Sum)을 추가하여 제 2 저장 공간으로 복사할 수 있다.
제 2 저장 공간을 IO 버퍼의 일부로 할당하고 디버깅 데이터를 제 2 저장 공간에 복사해 둔 경우, 데이터 저장 장치(10)에 페일이 발생하여 덤프 명령이 실행될 때, 제 2 저장공간에 복사된 디버깅 데이터가 모두 같이 덤프되므로 디버깅 데이터의 유지 관리 효율이 증대될 수 있다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
디버깅 데이터 관리부(20)는 컨트롤러(110)의 제어에 따라 데이터 저장 장치(10)가 동작하여 프로세스가 실행되는 도중 오류가 발생하여 프로세스가 비정상적으로 종료되면 이를 감지할 수 있다(S101).
오류가 감지되면, 디버깅 데이터 관리부(20)는 오류가 발생한 시점의 프로세스 관련 정보 등을 포함하는 에러 로그를 수집하여 기 설정된 제 1 저장 공간에 저장할 수 있다(S103). 일 실시예에서, 제 1 저장 공간은 디버깅 데이터를 저장하기 위해 버퍼 메모리(1170)에 할당된 전용 저장 공간일 수 있다.
디버깅 데이터 관리부(20)는 디버깅 데이터 복사 이벤트가 발생하는지 모니터링하고(S105), 디버깅 데이터 복사 이벤트가 발생함에 따라, 제 1 저장 공간에 저장되어 있는 디버깅 데이터를 복사할 제 2 저장 공간을 할당할 수 있다(S107).
일 실시예에서, 디버깅 데이터 관리부(20)는 버퍼 메모리(1170) 중 가장 최근에 해제(released)되어 향후 당분간 소실 가능성이 낮은 영역을 제 2 저장 공간으로 할당할 수 있다.
이후, 디버깅 데이터 관리부(20)는 제 1 저장 공간의 디버깅 데이터를 단계 S107에서 할당한 제 2 저장 공간으로 복사할 수 있다(S109). 디버깅 데이터의 복사는 하드웨어 로직, 즉 카피 엔진의 형태로 구현된 복사 기능 모듈에 의해 수행되어 동작 레이턴시를 최소화하는 것이 바람직하다.
이에 따라, 제 1 저장 공간에 저장된 디버깅 데이터가 소실되기 전 제 2 저장 공간으로 복사될 수 있고, 이는 후추 디버깅 동작시 활용되어 정확한 디버깅이 수행될 수 있게 된다.
도 5는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 5를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 것과 같이 디버깅 데이터 관리부(20)를 포함하는 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다.
에러 정정 코드(ECC) 유닛은 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛은 검출된 에러를 정정할 수 있다.
버퍼 메모리(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터저장장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 6 및 도 7은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 6을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 2 및 도 3에 도시된 디버깅 데이터 관리부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 7을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 2 및 도 3에 도시한 디버깅 데이터 관리부(20)를 포함하는 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 8은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 8을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 5의 데이터 저장 장치(1200), 도 6의 메모리 시스템(3200), 도 7의 메모리 시스템(4200)으로 구성될 수 있다.
도 9는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 9를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 각 메모리 셀들은 전하 트랩층을 포함할 수 있다. 각각의 수직 낸드 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성 뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
1000 : 스토리지 시스템
3000, 4000 : 데이터 처리 시스템
5000 : 서버 시스템

Claims (21)

  1. 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치로 데이터를 프로그램하거나 상기 비휘발성 메모리 장치로부터 데이터를 읽어 내는 컨트롤러;를 포함하고,
    상기 컨트롤러는, 상기 컨트롤러의 동작 중 오류가 발생함에 따라 오류가 발생된 시점의 정보를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하며, 디버깅 데이터 복사 이벤트가 발생함에 따라 상기 제 1 저장 공간의 상기 디버깅 데이터를 제 2 저장 공간으로 복사하도록 구성되는 디버깅 데이터 관리부를 포함하도록 구성되는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 비휘발성 메모리 장치로 프로그램할 데이터 또는 상기 비휘발성 메모리 장치로부터 읽어 낸 데이터가 일시 저장되는 입출력 버퍼를 포함하고, 상기 디버깅 데이터 관리부는 상기 디버깅 데이터 복사 이벤트가 발생함에 따라 상기 입출력 버퍼 중 일부를 상기 제 2 저장 공간으로 할당하도록 구성되는 데이터 저장 장치.
  3. 제 1 항에 있어서,
    상기 디버깅 데이터 관리부는, 복사를 수행하는 하드웨어 로직을 포함하도록 구성되는 데이터 저장 장치.
  4. 제 1 항에 있어서,
    상기 디버깅 데이터 관리부는, 상기 디버깅 데이터의 복사 순서를 식별할 수 있는 식별정보를 추가하도록 구성되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 디버깅 데이터 관리부는, 상기 디버깅 데이터의 신뢰성을 확인할 수 있는 정보를 추가하도록 구성되는 데이터 저장 장치.
  6. 제 1 항에 있어서,
    사기 디버깅 데이터 복사 이벤트는, 상기 제 1 저장 공간의 잔여 용량이 기 설정된 용량 이하가 되는 경우, 또는 기 설정된 시간 주기가 도래하는 경우 발생하도록 구성되는 데이터 저장 장치.
  7. 비휘발성 메모리 장치 및 상기 상기 비휘발성 메모리 장치에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치로서,
    상기 컨트롤러는, 상기 데이터 저장 장치에서 실행되는 프로세스가 비정상적으로 종료되는지 감지하도록 구성되는 감지부;
    사기 프로세스가 비정상적으로 종료됨이 감지됨에 따라 오류가 발생한 시점의 로그를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하도록 구성되는 수집부;
    디버깅 데이터 복사 이벤트가 발생함에 따라, 제 2 저장 공간을 할당하도록 구성되는 스케쥴링부; 및
    상기 제 1 저장공간에 저장되어 있는 상기 디버깅 데이터를 상기 제 2 저장 공간으로 복사하도록 구성되는 복사부;
    를 포함하도록 구성되는 데이터 저장 장치.
  8. 제 7 항에 있어서,
    상기 비휘발성 메모리 장치로 프로그램할 데이터 또는 상기 비휘발성 메모리 장치로부터 읽어 낸 데이터가 일시 저장되는 입출력 버퍼를 더 포함하고,
    상기 스케쥴링부는 상기 입출력 버퍼 중 일부를 상기 제 2 저장 공간으로 할당하도록 구성되는 데이터 저장 장치.
  9. 제 7 항에 있어서,
    상기 복사부는, 하드웨어 로직을 포함하도록 구성되는 데이터 저장 장치.
  10. 제 7 항에 있어서,
    상기 복사부는, 상기 디버깅 데이터의 복사 순서를 식별할 수 있는 식별정보를 추가하도록 구성되는 데이터 저장 장치.
  11. 제 7 항에 있어서,
    상기 복사부는, 상기 디버깅 데이터의 신뢰성을 확인할 수 있는 정보를 추가하도록 구성되는 데이터 저장 장치.
  12. 제 7 항에 있어서,
    사기 디버깅 데이터 복사 이벤트는, 상기 제 1 저장 공간의 잔여 용량이 기 설정된 용량 이하가 되는 경우, 또는 기 설정된 시간 주기가 도래하는 경우 발생하도록 구성되는 데이터 저장 장치.
  13. 비휘발성 메모리 장치 및 상기 상기 비휘발성 메모리 장치에 대한 데이터 교환을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 데이터 저장 장치에서 실행되는 프로세스가 비정상적으로 종료됨에 따라 사기 컨트롤러가 오류 상황을 감지하는 단계;
    상기 컨트롤러가 오류가 발생한 시점의 로그를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하는 단계;
    디버깅 데이터 복사 이벤트가 발생함에 따라, 상기 컨트롤러가 제 2 저장 공간을 할당하는 단계; 및
    상기 컨트롤러가 상기 제 1 저장공간에 저장되어 있는 상기 디버깅 데이터를 상기 제 2 저장 공간으로 복사하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 데이터 저장 장치는 비휘발성 메모리 장치로 프로그램할 데이터 또는 상기 비휘발성 메모리 장치로부터 읽어 낸 데이터가 일시 저장되는 입출력 버퍼를 더 포함하고,
    상기 제 2 저장 공간을 할당하는 단계는, 상기 컨트롤러가 상기 입출력 버퍼 중 일부를 상기 제 2 저장 공간으로 할당하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제 13 항에 있어서,
    상기 복사하는 단계는, 하드웨어 로직으로 구성되는 카피 엔진을 이용하여 복사하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  16. 제 13 항에 있어서,
    상기 복사하는 단계는, 상기 디버깅 데이터의 복사 순서를 식별할 수 있는 식별정보를 추가하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 13 항에 있어서,
    상기 복사하는 단계는, 상기 디버깅 데이터의 신뢰성을 확인할 수 있는 정보를 추가하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 13 항에 있어서,
    사기 디버깅 데이터 복사 이벤트는, 상기 제 1 저장 공간의 잔여 용량이 기 설정된 용량 이하가 되는 경우, 또는 기 설정된 시간 주기가 도래하는 경우 발생하도록 구성되는 데이터 저장 장치의 동작 방법.
  19. 호스트 장치; 및
    비휘발성 메모리 장치를 구비하여, 상기 호스트 장치의 요청에 응답하여 상기 비휘발성 메모리 장치로 데이터를 프로그램하거나 상기 비휘발성 메모리 장치로부터 데이터를 읽어 내는 컨트롤러를 포함하는 데이터 처리 장치;를 포함하고,
    상기 컨트롤러는, 상기 컨트롤러의 동작 중 오류가 발생함에 따라 오류가 발생된 시점의 정보를 수집한 디버깅 데이터를 제 1 저장 공간에 저장하며, 디버깅 데이터 복사 이벤트가 발생함에 따라 상기 제 1 저장 공간의 상기 디버깅 데이터를 제 2 저장 공간으로 복사하도록 구성되는 스토리지 시스템.
  20. 제 19 항에 있어서,
    상기 비휘발성 메모리 장치로 프로그램할 데이터 또는 상기 비휘발성 메모리 장치로부터 읽어 낸 데이터가 일시 저장되는 입출력 버퍼를 포함하고, 상기 컨트롤러는 상기 디버깅 데이터 복사 이벤트가 발생함에 따라 상기 입출력 버퍼 중 일부를 상기 제 2 저장 공간으로 할당하도록 구성되는 스토리지 시스템.
  21. 제 1 항에 있어서,
    상기 디버깅 데이터 관리부는, 복사를 수행하는 하드웨어 로직을 포함하도록 구성되는 스토리지 시스템.
KR1020170167249A 2017-12-07 2017-12-07 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR20190067370A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170167249A KR20190067370A (ko) 2017-12-07 2017-12-07 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US15/946,186 US20190179694A1 (en) 2017-12-07 2018-04-05 Data storage device, operating method thereof and storage system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167249A KR20190067370A (ko) 2017-12-07 2017-12-07 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (1)

Publication Number Publication Date
KR20190067370A true KR20190067370A (ko) 2019-06-17

Family

ID=66696889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167249A KR20190067370A (ko) 2017-12-07 2017-12-07 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (2)

Country Link
US (1) US20190179694A1 (ko)
KR (1) KR20190067370A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10705902B2 (en) * 2018-05-03 2020-07-07 Western Digital Technologies, Inc. Crash log storage and retrieval using boot partitions in solid state systems
US11301390B2 (en) * 2019-12-18 2022-04-12 Micron Technology, Inc. Elastic buffer in a memory sub-system for debugging information
US11269708B2 (en) * 2019-12-30 2022-03-08 Micron Technology, Inc. Real-time trigger to dump an error log
US11269707B2 (en) * 2019-12-30 2022-03-08 Micron Technology, Inc. Real-time trigger to dump an error log
JP2022046887A (ja) 2020-09-11 2022-03-24 キオクシア株式会社 半導体記憶装置
KR20220080915A (ko) * 2020-12-08 2022-06-15 삼성전자주식회사 스토리지 장치와 호스트 장치의 구동 방법 및 스토리지 장치
EP4123456A1 (en) * 2021-07-22 2023-01-25 Samsung Electronics Co., Ltd. Storage device and operating method thereof
CN116661678B (zh) * 2022-12-28 2024-04-19 荣耀终端有限公司 数据转储方法及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775416B2 (ja) * 2003-02-10 2006-05-17 オムロン株式会社 インバータ装置
GB0318384D0 (en) * 2003-08-06 2003-09-10 Ibm A storage controller and a method for recording diagnostic information
US7987393B2 (en) * 2005-05-16 2011-07-26 Texas Instruments Incorporated Determining operating context of an executed instruction
US20070006042A1 (en) * 2005-06-30 2007-01-04 International Business Machines Corporation Software debug support for cache flush with access to external data location(s) through debug port
DE102007041212A1 (de) * 2007-08-31 2009-03-05 Advanced Micro Devices, Inc., Sunnyvale Latenzabdeckung und Anwendung auf die Erzeugung von Multiprozessor-Testgeneratorvorlagen
US8042007B1 (en) * 2009-08-27 2011-10-18 Xilinx, Inc. Trace module for integrated circuit devices
US8719641B2 (en) * 2011-08-25 2014-05-06 International Business Machines Corporation Priority buffering for trace data in trace queue
US10025711B2 (en) * 2012-01-16 2018-07-17 Qualcomm Incorporated Hybrid write-through/write-back cache policy managers, and related systems and methods
US20170187587A1 (en) * 2015-12-26 2017-06-29 David Keppel Technologies for inline network traffic performance tracing

Also Published As

Publication number Publication date
US20190179694A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
KR20190067370A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
KR20210038753A (ko) 데이터 저장 장치 및 그 동작 방법
KR20190121973A (ko) 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN113741798A (zh) 数据存储装置及其操作方法
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
CN111708480B (zh) 数据存储装置及其操作方法和控制器
KR20190068902A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10606509B2 (en) Data storage device managing write tag, writing operation method thereof, and storage system including the same
CN111752854A (zh) 数据存储装置及其操作方法
CN112148207A (zh) 数据存储装置、操作其的方法及用于其的控制器
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
US20190361608A1 (en) Data storage device and operation method for recovery, and storage system having the same
US11243718B2 (en) Data storage apparatus and operation method i'hereof
US11550578B2 (en) Data storage apparatus including swap memory and operating method thereof
CN115938422A (zh) 刷新数据的数据存储装置及其操作方法
CN113467708A (zh) 电子装置、数据存储装置及其操作方法
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US11847332B2 (en) Data storage apparatus and operating method thereof
US20220188008A1 (en) Data storage apparatus and operation method thereof
KR20220082528A (ko) 데이터 저장 장치 및 그 동작 방법