CN114661224A - 数据存储设备及其操作方法 - Google Patents

数据存储设备及其操作方法 Download PDF

Info

Publication number
CN114661224A
CN114661224A CN202110720631.0A CN202110720631A CN114661224A CN 114661224 A CN114661224 A CN 114661224A CN 202110720631 A CN202110720631 A CN 202110720631A CN 114661224 A CN114661224 A CN 114661224A
Authority
CN
China
Prior art keywords
region
plane
area
copy
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110720631.0A
Other languages
English (en)
Inventor
玉恩在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114661224A publication Critical patent/CN114661224A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及一种数据存储设备，该数据存储设备可包括：存储装置，包括多个平面，每个平面包括多个存储块，多个平面中的每一个被划分成第一区域和第二区域，第一区域存储系统数据的原件和系统数据的副本，第二区域存储用户数据；以及控制器，被配置成控制存储装置的操作，并且执行释放操作，该释放操作将第一区域的源存储块中存储的系统数据的副本移动到牺牲平面的第二区域，并且将源存储块切换到可利用第二区域替换的区域。

Description

数据存储设备及其操作方法
相关申请的交叉引用
本申请要求于2020年12月22日提交的、申请号为10-2020-0180487的韩国申请的优先权，该韩国申请通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种半导体集成设备，并且更特别地，涉及一种数据存储设备及其操作方法。
背景技术
数据存储设备使用易失性存储器设备或非易失性存储器设备作为存储介质，并且根据主机装置的请求执行数据输入/输出操作。
数据存储介质的示例可包括使用闪速存储器设备的存储设备。随着根据闪速存储器设备的技术发展而在容量上的增加和价格竞争力上的提高，不仅个人计算机或移动装置，而且处置大容量数据的数据中心，都采用了使用闪速存储器设备的存储设备。
在闪速存储器设备中，不可能进行重写或就地更新，读取/写入单位和擦除单位彼此不同，并且编程/擦除周期受到限制。
由于闪速存储器设备的这些特性，闪速存储器设备的寿命有限。因此，需要一种能够通过更有效地利用其有限的容量来延长寿命的方法。
发明内容
在本公开的实施例中，一种数据存储设备可以包括：存储装置，包括多个平面，每个平面包括多个存储块，多个平面中的每一个被划分成第一区域和第二区域，第一区域存储系统数据的原件和系统数据的副本，第二区域存储用户数据；以及控制器，被配置成控制存储装置的操作，并且执行释放操作，该释放操作将第一区域的源存储块中存储的系统数据的副本移动到牺牲平面的第二区域，并且将源存储块切换到可利用第二区域替换的区域。
在本公开的实施例中，一种数据存储设备可以包括：存储装置，包括多个平面，每个平面包括多个存储块，多个平面中的每一个被划分成第一区域和第二区域，第一区域存储系统数据的原件和系统数据的至少一个副本，第二区域存储用户数据；以及控制器，被配置成控制存储装置的操作，并且执行释放操作，该释放操作将存储系统数据的所选择副本的源存储块切换到可利用第二区域替换的区域。
在本公开的实施例中，一种数据存储设备的操作方法，该数据存储设备包括存储装置，该存储装置包括多个平面，每个平面包括多个存储块，多个平面中的每一个被划分成第一区域和第二区域，第一区域存储系统数据的原件和系统数据的副本，第二区域存储用户数据。该操作方法包括：选择牺牲平面；将第一区域的源存储块中存储的系统数据的副本移动到牺牲平面的第二区域；并且将源存储块切换到可利用第二区域替换的区域。
在本公开的实施例中，一种非易失性存储器系统可包括：存储装置，包括至少两个平面，每个平面至少包括第一存储块和第二存储块，第一存储块被指定为针对用户数据不可访问，第二存储块被指定为针对用户数据可访问；以及控制器，适于在平面中的所选择的一个平面中，将第一存储块重新指定为针对用户数据可访问，并且为第二存储块保留重新指定的第一存储块。
附图说明
图1是根据本公开的实施例的数据存储设备的配置图。
图2是根据本公开的实施例的非易失性存储器设备的配置图。
图3是根据本公开的实施例的控制器的配置图。
图4是根据本公开的实施例的系统区域控制电路的配置图。
图5至图7是描述根据本公开的实施例的系统区域控制电路的操作的概念图。
图8是描述根据本公开的实施例的数据存储设备的操作方法的流程图。
图9是描述根据本公开的实施例的数据存储设备的操作方法的流程图。
图10是示出根据本公开的实施例的数据存储系统的示图。
图11和图12是示出根据本公开的实施例的数据处理系统的示图。
图13是示出包括根据本公开的实施例的数据存储设备的网络系统的示图。
图14是示出根据本公开的实施例的数据存储设备中包括的非易失性存储器装置的框图。
具体实施方式
在下文中，将参照附图更详细地描述本技术的实施例。
图1是根据本公开的实施例的数据存储设备10的配置图。
参照图1，根据实施例的数据存储设备10可以包括控制器110、存储装置120和缓冲存储器130。
控制器110可以响应于主机装置(未示出)的请求来控制存储装置120。例如，在主机装置的写入请求下，控制器110可以允许数据被编程在存储装置120中。此外，控制器110可以响应于主机装置的读取请求，向主机装置提供被写入存储装置120的数据。
存储装置120可以在控制器110的控制下对数据进行编程或输出经编程的数据。存储装置120可以包括易失性存储器设备或非易失性存储器设备。在实施例中，存储装置120可以使用从诸如以下的各种非易失性存储器设备中选择的存储器装置来实施：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-MRAM)。
存储装置120可以包括多个非易失性存储器设备(NVM)121至12N，并且非易失性存储器设备(NVM)121至12N中的每一个可包括多个管芯、多个芯片或多个封装。另外，存储装置120可以被配置成作为在一个存储器单元中存储一位数据的单层单元(SLC)或者在一个存储器单元中存储多位数据的超层单元(XLC)来操作。下面将参照图2描述构成存储装置120的非易失性存器设备121至12N的实施例。
当数据存储设备10与主机装置协作执行诸如写入或读取数据的一系列操作时，缓冲存储器130可以用作能够临时存储所传输/所接收的数据的空间。尽管图1示出缓冲存储器130位于控制器110外部的示例，但是缓冲存储器130也可设置在控制器110内部。
缓冲存储器130可以由缓冲器管理器(图3中的缓冲器管理器119)控制。
缓冲器管理器可以将缓冲存储器130划分为多个区域(时隙(slot))并且分配或释放每个区域以临时存储数据。区域的分配可意为数据存储在相应的区域中的状态，或者存储在相应的区域中的数据有效的状态。区域的释放可意为数据未存储在相应的区域中的状态，或者存储在相应的区域中的数据无效的状态。
控制器110可以包括系统区域控制电路20和块管理器30。
图2是根据本公开的实施例的非易失性存储器设备12X的配置图。
参照图2，非易失性存储器设备12X(X为自然数，1≤X≤N)可以包括多个管芯D0和D1。管芯D0和D1中的每一个可以包括一个或多个平面P0和P1，并且平面P0和P1中的每一个可以包括多个存储块。
构成平面P0和P1中的每一个的存储块可以被划分成第一区域1201、第二区域1203和第三区域1205，第一区域1201用于存储系统数据，第二区域1203用于存储用户数据，第三区域1205作为可利用第二区域1203替换的保留区域。
第一区域1201可以包括系统数据的源区域SR、第一副本区域SR_C1和第二副本区域SR_C2。可设置一个或多个副本区域。系统数据的原件可以存储在多个块SB000、SB010、SB100和SB110中。系统数据的第一副本可存储在多个块SB000_C1、SB010_C1、SB100_C1和SB110_C1中。系统数据的第二副本可以存储在多个块SB000_C2、SB010_C2、SB100_C2和SB110_C2中。
在实施例中，系统数据可以包括与逻辑地址和物理地址之间的映射信息相关的映射数据、数据存储设备10的启动操作所需的启动信息、用于在控制器110中执行的固件(FW)操作的设置信息等；然而，本公开不限于此。
第二区域1203可以在控制器110的控制下被作为多个块组BG0至BGN进行管理。块组BG0至BGN中的每一个可以通过对具有基本相同或不同的地址偏移的存储块进行分组来获得，该存储块在多个管芯D0和D1的每一个中包括的每个平面P0和P1中。例如，第一块组BG0可以包括多个存储块UB000、UB010、UB100和UB110。
第三区域1205可以是用于支持对非易失性存储器设备(NVM)121至12N的内务操作(housekeeping operation)的区域，或者是用于替换在第二区域1203中生成的坏块的超量配置区域。内务操作可以包括垃圾收集、损耗均衡等。
当非易失性存储器设备12X以块组BG0至BGN为单位进行操作时，在特定平面中生成的坏块可利用相同平面中的第三区域1205中包括的存储块来替换，使得可连续地支持以块组BG0至BGN为单位的操作。
块管理器30可以管理指示多个存储块中的每一个的开放块、封闭块和空闲块之中的一个的使用状态，存在或不存在坏块，对每个存储块的访问次数等。块管理器30可以基于存储块中的每一个的使用状态以及存在或不存在坏块，计算平面P0和P1、管芯D0和D1或非易失性存储器设备12X的剩余容量，或者第二区域1203和第三区域1205的剩余容量。块管理器30可以基于对每个存储块的访问次数，预测平面P0和P1、管芯D0和D1或者非易失性存储器设备12X中的劣化程度。
系统区域控制电路20可以从块管理器30接收关于构成非易失性存储器设备121至12N的第三区域1205的剩余容量的信息，从而响应于所接收的信息来控制第一区域1201。
在实施例中，系统区域控制电路20可以基于第三区域1205的剩余容量将第一区域1201的源存储块中存储的系统数据的副本移动到牺牲平面中的第二区域1203，并且可以利用第三区域1205的一部分替换源存储块。
具体地，当检测到从块管理器30提供的第三区域1205的剩余容量低于设定阈值时，系统区域控制电路20可以将第一区域1201中存储的系统数据的副本，特别是第一副本区域SR_C1或第二副本区域SR_C2的源存储块中存储的系统数据的副本，移动到牺牲平面中的第二区域1203。系统区域控制电路20可以使用该源存储块作为第三区域1205中的一部分。
系统区域控制电路20可以参考坏块的数量以及对每个平面的访问次数，以选择牺牲平面。对每个平面的访问次数可从由块管理器30管理的对每个存储块的访问次数中获得。例如，系统区域控制电路20可以选择坏块数量最少的平面作为牺牲平面候选。当存在多个候选平面时，系统区域控制电路20可以最终选择对其访问次数最少的平面作为牺牲平面。通过将系统数据的副本移动到对其访问次数最少的平面，可以防止系统数据丢失。
图3是根据本公开的实施例的控制器110的配置图。
参照图3，根据本公开的实施例的控制器110可以包括处理器111、主机接口(IF)113、ROM 1151、RAM 1153、存储器接口(IF)117、缓冲器管理器119、系统区域控制电路20和块管理器30。
处理器111可以被配置成将用于存储装置120的数据读取或写入操作所需的各种类型的控制信息传送到主机IF 113、RAM 1153、缓冲器管理器119和存储器IF 117。在实施例中，处理器111可以根据针对数据存储设备10的各种操作所提供的固件进行操作。在实施例中，处理器111可以执行诸如用于管理存储装置120的垃圾收集、地址映射和损耗均衡的闪存转换层(FTL)的功能，以及对从存储装置120读取的数据的错误进行检测和校正的功能等。
主机IF 113可以提供用于从主机装置接收命令和时钟信号并且用于在处理器111的控制下控制数据输入/输出的通信通道。特别地，主机IF 113可以提供主机装置和数据存储设备10之间的物理连接。主机IF113可以与主机装置的总线格式相对应地提供与数据存储设备10的接口连接。主机装置的总线格式可以包括诸如以下的标准接口协议中的至少一种：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
ROM 1151可以存储控制器110的操作所需的例如固件或软件的程序代码，并且可存储由程序代码所使用的代码数据等。
RAM 1153可以存储控制器110的操作所需的数据或由控制器110生成的数据。
存储器IF 117可以提供用于控制器110与存储装置120之间的信号传输/接收的通信通道。存储器IF 117可以在处理器111的控制下将已被临时存储在缓冲存储器130中的数据写入存储装置120。此外，存储器IF 117可以将从存储装置120读取的数据传送到缓冲存储器130以供临时存储。
缓冲器管理器119可以被配置成管理每个缓冲存储器130的使用状态。在实施例中，缓冲器管理器119可以将缓冲存储器130划分为多个区域(时隙)，并且分配或释放每个区域以便临时存储数据。
块管理器30管理指示多个存储块中的每一个的开放块、封闭块和空闲块之中的一个的使用状态，存在或不存在坏块，对每个存储块的访问次数等。块管理器30可以基于存储块中的每一个的使用状态以及存在或不存在坏块，检查平面P0和P1、管芯D0和D1或非易失性存储器设备12X的剩余容量，或者第二区域1203和第三区域1205的剩余容量。块管理器30可以基于对每个存储块的访问次数来预测平面P0和P1、管芯D0和D1或者非易失性存储器设备12X中的劣化程度。
系统区域控制电路20可以从块管理器30接收关于构成非易失性存储器设备121至12N的第三区域1205的剩余容量的信息，从而响应于所接收的信息来控制第一区域1201。
图4是根据本公开的实施例的系统区域控制电路20的配置图。
参照图4，系统区域控制电路20可以包括标志设置电路201、牺牲平面选择电路203和读取/写入控制电路205。标志设置电路201、牺牲平面选择电路203和读取/写入控制电路205可以包括它们各自的操作和功能所必需的所有电路、系统、软件、固件和装置。
标志设置电路201可以从块管理器30接收非易失性存储器设备12X的第三区域1205的剩余容量。当检测到第三区域1205的剩余容量低于设定阈值时，标志设置电路201可以对非易失性存储器设备12X设置EOL释放标志。
当设置EOL释放标志时，牺牲平面选择电路203可以在构成非易失性存储器设备12X的平面之中选择坏块数量最少的平面作为牺牲平面候选。当存在多个候选平面时，牺牲平面选择电路203可以最终选择候选平面之中劣化程度最低的平面，例如，对其访问次数最少的平面，作为牺牲平面。
读取/写入控制电路205可以将第一区域1201中存储的数据(系统数据的副本)，特别是第一副本区域SR_C1或第二副本区域SR_C2的源存储块中存储的数据，移动到第二区域1203。然后，读取/写入控制电路205可擦除该源存储块。
在处理器111的控制下，被擦除的源存储块可以用作第三区域1205中的一部分。
由于源存储块被第三区域1205中包括的存储块所替换，因此第三区域1205的剩余容量增加，并且非易失性存储器设备12X的寿命延长。因此，非易失性存储器设备12X变得能够存储数据。此后，当在非易失性存储器设备12X中另外生成的运行时坏块被第三区域1205中包括的存储块替换时，第三区域1205的剩余容量再次达到阈值。在这种情况下，因为已对非易失性存储器设备12X设置了EOL释放标志，所以系统区域控制电路20可以确定难以进一步延长非易失性存储器设备12X的寿命并且以读取模式操作非易失性存储器设备12X。
在实施例中，当在非易失性存储器设备12X中检测到第三区域1205的剩余容量低于设定的第一阈值时，系统区域控制电路20可以将第一副本区域SR_C1的第一源存储块中存储的系统数据的副本移动到第一牺牲平面，并且替换该第一源存储块作为第三区域1205中的一部分，从而确保非易失性存储器设备12X的第三区域1205的容量。然后，当第三区域1205的剩余容量达到等于或小于非易失性存储器设备12X中的第一阈值的第二阈值时，系统区域控制电路20可以对非易失性存储器设备12X设置EOL释放标志。然后，系统区域控制电路20可以将第二副本区域SR_C2的第二源存储块中存储的系统数据的副本移动到第二牺牲平面，并且替换该第二源存储块作为第三区域1205中的一部分，从而确保非易失性存储器设备12X的第三区域1205的容量。由于第三区域1205的容量再次得到保证，非易失性存储器设备12X变得能够存储数据。此后，当在非易失性存储器设备12X中另外生成的运行时坏块被第三区域1205中包括的存储块替换时，第三区域1205的剩余容量再次达到第一阈值或第二阈值。在这种情况下，因为已对非易失性存储器设备12X设置了EOL释放标志，所以系统区域控制电路20可以确定难以进一步延长非易失性存储器设备12X的寿命并且以只读模式操作非易失性存储器设备12X。
图5至图7是描述根据本公开的实施例的系统区域控制电路20的操作的概念图。
参照图5，非易失性存储器设备12X可以包括从生产时起包括的初始坏块IBB和在使用期间生成的运行时坏块RBB。
IBB和/或RBB可以利用第三区域1205中包括的存储块来替换。例如，第0管芯D0的第0平面P0中包括的RBB(UB001)可利用第三区域1205的OPB000来替换。第0管芯D0的第一平面P1中包括的RBB(UB010)和IBB(UB013)可利用第三区域1205的OPB010和OPB011来替换。
当非易失性存储器设备12X被连续地使用，如图6所示，RBB连续增加，并且用于替换RBB的第三区域1205的容量减小。
当第三区域1205的剩余容量降至低于非易失性存储器设备12X中的设定阈值时，系统区域控制电路20可以对非易失性存储器设备12X设置EOL释放标志，并且执行利用第二区域1203(即，用户区域)替换系统数据副本区域的释放操作。
为此，系统区域控制电路20可以在非易失性存储器设备12X中选择坏块数量最少的牺牲平面。参照图7，第一管芯D1的第一平面P1可被选择作为牺牲平面。
此外，系统区域控制电路20可以将例如第一区域1201中的第一副本区域SR_C1中包括的存储块SB000_C1、SB010_C1、SB100_C1和SB110_C1中存储的系统数据的第一副本移动到第一管芯D1的牺牲平面P1。
此外，系统区域控制电路20可以控制存储块SB000_C1、SB010_C1、SB100_C1和SB110_C1被擦除并且被用作第三区域1205中的一部分。
图8是描述根据本公开的实施例的数据存储设备10的例如释放操作的操作方法的流程图。
参照图8，数据存储设备10的控制器110可以监测指示构成非易失性存储器设备12X的每个存储块的开放块、封闭块和空闲块之中的一个的使用状态，存在或不存在坏块，对每个存储块的访问次数等(S101)。当监测块状态时，控制器110可以计算构成非易失性存储器设备12X的第三区域1205的剩余容量，并且预测非易失性存储器设备12X中的每个平面的劣化程度。
当检测到第三区域1205的剩余容量等于或低于例如第一阈值的设定阈值(S103：是)时，控制器110可以检查是否已经对非易失性存储器设备12X设置了EOL释放标志(S105)。当第三区域1205的剩余容量大于阈值(S103：否)时，控制器110可以连续监测块状态(S101)。
当尚未对非易失性存储器设备12X设置EOL释放标志(S105：否)时，控制器110可以设置EOL释放标志(S107)，并且在构成非易失性存储器设备12X的平面之中选择牺牲平面(S109)。在实施例中，控制器110可以选择非易失性存储器设备12X中的坏块数量最少的平面作为牺牲平面候选。当在非易失性存储器设备12X中存在多个候选平面时，控制器110可以最终选择非易失性存储器设备12X中的劣化程度最低的平面(例如，对其访问次数最少的平面)作为牺牲平面。
然后，控制器110可以将第一副本区域SR_C1或第二副本区域SR_C2的源存储块中存储的系统数据的副本移动到牺牲平面的第二区域1203(S111)。当选择牺牲平面时(S109)，可以选择对其访问次数最少的平面，从而可以安全地存储系统数据的副本。
在移动系统数据的副本之后，控制器110可以擦除源存储块，并且将该源存储块切换到第三区域1205中的一部分(S113)。
由于源存储块被第三区域1205中包括的存储块所替换，第三区域1205的剩余容量增加，并且非易失性存储器设备12X的寿命延长。因此，非易失性存储器设备12X变得能够存储数据。此后，当在非易失性存储器设备12X中另外产生的运行时坏块被第三区域1205中包括的存储块替换时，第三区域1205的剩余容量再次达到阈值。在这种情况下，因为已经对非易失性存储器设备12X设置了EOL释放标志(S105：是)，所以控制器110可确定难以进一步延长非易失性存储器设备12X的寿命，结束释放操作，并且在读取模式下操作非易失性存储器设备12X。
图9是描述根据本公开的实施例的数据存储设备10的例如释放操作的操作方法的流程图。
参照图9，数据存储设备10的控制器110可以监测指示构成非易失性存储器设备12X的每个存储块的开放块、封闭块和空闲块之中的一个的使用状态，存在或不存在坏块，对每个存储块的访问次数等(S201)。当监测块状态时，控制器110可以计算构成非易失性存储器设备12X的第三区域1205的剩余容量，并且预测非易失性存储器设备12X的每个平面的劣化程度。
当检测到第三区域1205的剩余容量等于或低于设定的第一阈值(S203：是)时，控制器110可检查第三区域1205的剩余容量是否大于第二阈值(S205)，该第二阈值被设置为等于或小于第一阈值的值。
当第三区域1205的剩余容量大于第一阈值(S203：否)时，控制器110可以连续监测块状态(S201)。
当第三区域1205的剩余容量等于或小于第一阈值并且大于第二阈值(S205：是)时，控制器110可以进行到图8的操作S107，并且执行第一释放操作。在第一释放操作中，控制器110可以将例如第一副本区域SR_C1中包括的源存储块中存储的系统数据的副本移动到牺牲平面的第二区域1203。
此外，当第三区域1205的剩余容量等于或小于第二阈值(S205：否)时，控制器110可进行到图8的操作S105，并且执行EOL释放标志设置和第二释放操作。在第二释放操作中，控制器110可以将例如第二副本区域SR_C2中包括的源存储块中存储的系统数据的副本移动到牺牲平面的第二区域1203。
根据本技术，在用于替换用户数据存储空间的保留区域的剩余容量减小到阈值或更小并因此数据存储设备被切换到只读模式之前，系统数据的副本存储区域被切换到保留区域中的一部分，从而可以延长该数据存储设备的寿命。
在实施例中，当检测到第三区域的剩余容量低于第一阈值或第二阈值并且已经设置了EOL释放标志时，控制器110可删除系统数据的副本，并且将相应的区域切换到第二区域或第三区域。
此外，数据存储设备10的释放操作可以被控制为根据预设的特定事件来触发，而不由第三区域的剩余容量而触发。
图10是示出根据本公开的实施例的数据存储系统1000的示图。
参照图10，数据存储系统1000可以包括主机装置1100和数据存储设备1200。在实施例中，数据存储设备1200可以被配置为固态驱动器(SSD)。
数据存储设备1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可以控制数据存储设备1200的一般操作。控制器1210可包括主机接口单元、控制单元、用作工作存储器的随机存取存储器、错误校正码(ECC)单元和存储器接口单元。在实施例中，控制器1210可以被配置为图1、图3和图4所示的控制器110。
主机装置1100可以通过信号连接器1101与数据存储设备1200交换信号。信号可包括命令、地址、数据等。
控制器1210可以分析和处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储设备1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待存储在非易失性存储器装置1220-0至1220-n中的至少一个中的数据。进一步地，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个中读取的数据。临时存储在缓冲存储器装置1230中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0和1220-n可以用作数据存储设备1200的存储介质。非易失性存储器装置1220-0至1220-n可以分别通过多个通道CH0至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1103输入的电力提供到数据存储设备1200的控制器1210、非易失性存储器装置1220-0至1220-n和缓冲存储器装置1230。电源1240可以包括辅助电源。辅助电源可以供应电力，以允许数据存储设备1200在发生突然电力中断时正常终止。辅助电源可以包括足以存储所需电荷的大容量电容器。
根据主机装置1100与数据存储设备1200之间的接口方案，信号连接器1101可以被配置为各种类型的连接器中的一种或多种。
根据主机装置1100的供电方案，电源连接器1103可以被配置为各种类型的连接器中的一种或多种。
图11是示出根据本公开的实施例的数据处理系统3000的示图。参照图11，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印制电路板的板的形式来配置。尽管未示出，但主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括诸如插座、插槽或连接器的连接端子3110。存储器系统3200可以与连接端子3110配合。
存储器系统3200可以以诸如印制电路板的板的形式来配置。存储器系统3200可以被称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1和图3所示的控制器110相同的方式来配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供到存储器系统3200的内部。PMIC 3240可以根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250，可以在主机装置3100与存储器系统3200之间传送诸如命令、地址、数据等信号以及电力。根据主机装置3100与存储器系统3200之间的接口方案，连接端子3250可以被配置为各种类型中的一种或多种。如图所示，连接端子3250可以设置在存储器系统3200的一侧上。
图12是示出根据本公开的实施例的数据处理系统4000的示图。参照图12，数据处理系统4000可以包括主机装置4100和存储器系统4200。
主机装置4100可以以诸如印制电路板的板的形式来配置。尽管未示出，但主机装置4100可以包括用于执行主机装置的功能的内部功能块。
存储器系统4200可以以表面安装型封装的形式来配置。存储器系统4200可以通过焊球4250安装到主机装置4100。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器系统4200的一般操作。控制器4210可以以与图1和图3所示的控制器110相同的方式来配置。
缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。此外，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以根据控制器4210的控制被传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器系统4200的存储介质。
图13是示出包括根据本公开的实施例的数据存储设备的网络系统5000的示图。参照图13，网络系统5000可以包括通过网络5500联接的服务器系统5300和多个客户端系统5410、5420和5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储由多个客户端系统5410至5430提供的数据。再例如，服务器系统5300可以将数据提供到多个客户端系统5410至5430。
服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以被配置为图1所示的数据存储设备10、图10所示的数据存储设备1200、图11所示的存储器系统3200或图12所示的存储器系统4200。
图14是示出根据本公开的实施例的数据存储设备(例如，数据存储设备10)中包括的非易失性存储器装置300的框图。参照图14，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
存储器单元阵列310可以包括三维存储器阵列。例如，三维存储器阵列具有在垂直于半导体衬底的平坦表面的方向上的堆叠结构。此外，三维存储器阵列是指包括NAND串的结构，其中NAND串中包括的存储器单元垂直于半导体衬底的平坦表面堆叠。
三维存储器阵列的结构不限于上述实施例。可以以高度集成的方式形成具有水平方向性和垂直方向性的存储器阵列结构。在实施例中，在三维存储器阵列的NAND串中，存储器单元在相对于半导体衬底的表面的水平和垂直方向上布置。存储器单元可以以各种方式间隔开，以提供不同的集成度。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对由外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择和驱动字线WL1至WLm。例如，行解码器320可以将由电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式作为写入驱动器或读出放大器来操作。例如，在写入操作中，数据读取/写入块330可以作为将由外部装置提供的数据存储在存储器单元阵列310中的写入驱动器来操作。再例如，在读取操作中，数据读取/写入块330可作为从存储器单元阵列310读出数据的读出放大器来操作。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对由外部装置提供的地址进行解码。列解码器340可以基于解码结果，将数据读取/写入块330的分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待用于非易失性存储器装置300的内部操作的电压。可以将由电压生成器350生成的电压施加到存储器单元阵列310的存储器单元。例如，可以将在编程操作中生成的编程电压施加到待对其执行编程操作的存储器单元的字线。再例如，可以将在擦除操作中生成的擦除电压施加到待对其执行擦除操作的存储器单元的阱区。又例如，可以将在读取操作中生成的读取电压施加到待对其执行读取操作的存储器单元的字线。
控制逻辑360可以基于由外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅为示例。因此，不应基于所描述的实施例限制本文中描述的数据存储设备及其操作方法。
本发明的上述实施例旨在说明而非限制本发明。各种替代方案和等同方案是可能的。本发明不受限于本文所描述的实施例。本发明也不限于任何特定类型的数据存储设备。鉴于本公开而显而易见的其它添加、删减或修改旨在落入所附权利要求书的范围内。

Claims (25)

1.一种数据存储设备，包括：
存储装置，包括多个平面，每个平面包括多个存储块，所述多个平面中的每个平面被划分成第一区域和第二区域，所述第一区域存储系统数据的原件和所述系统数据的副本，所述第二区域存储用户数据；以及
控制器，控制所述存储装置的操作，并且执行释放操作，所述释放操作将所述第一区域的源存储块中存储的所述系统数据的副本移动到牺牲平面的所述第二区域，并且将所述源存储块切换到能够利用所述第二区域替换的区域。
2.根据权利要求1所述的数据存储设备，其中所述控制器进一步在所述多个平面之中选择坏块数量最少的平面作为所述牺牲平面。
3.根据权利要求2所述的数据存储设备，其中当检测到坏块数量最少的多个平面时，所述控制器进一步在所检测到的平面之中选择对其访问次数最少的平面作为所述牺牲平面。
4.根据权利要求1所述的数据存储设备，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，
其中所述控制器进一步在执行所述释放操作时设置寿命终止释放标志，即EOL释放标志，并且
其中当所述第三区域的剩余容量等于或小于设定阈值并且尚未设置所述EOL释放标志时，所述控制器执行所述释放操作。
5.根据权利要求1所述的数据存储设备，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，所述第一区域包括存储所述系统数据的第一副本的第一副本区域和存储所述系统数据的第二副本的第二副本区域，并且
其中所述释放操作包括当所述第三区域的剩余容量等于或小于第一阈值并且大于第二阈值时，将所述第一副本区域的第一源存储块中存储的所述第一副本移动到第一牺牲平面的所述第二区域的第一释放操作，所述第二阈值小于所述第一阈值。
6.根据权利要求5所述的数据存储设备，其中所述释放操作进一步包括当所述第三区域的所述剩余容量等于或小于所述第二阈值时，将所述第二副本区域的第二源存储块中存储的所述第二副本移动到第二牺牲平面的所述第二区域的第二释放操作。
7.根据权利要求6所述的数据存储设备，
其中所述控制器进一步在执行所述第二释放操作时设置寿命终止释放标志，即EOL释放标志，并且
其中当所述第三区域的所述剩余容量等于或小于所述第一阈值或所述第二阈值并且尚未设置所述EOL释放标志时，所述控制器执行所述第一释放操作或所述第二释放操作。
8.根据权利要求1所述的数据存储设备，其中所述控制器进一步在所述第一区域中保持所述系统数据的原件。
9.根据权利要求1所述的数据存储设备，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，并且
其中所述控制器基于所述第三区域的剩余容量来执行所述释放操作。
10.一种数据存储设备，包括：
存储装置，包括多个平面，每个平面包括多个存储块，所述多个平面中的每个平面被划分成第一区域和第二区域，所述第一区域存储系统数据的原件和所述系统数据的至少一个副本，所述第二区域存储用户数据；以及
控制器，控制所述存储装置的操作，并且执行释放操作，所述释放操作将存储所述系统数据的所选择副本的源存储块切换到能够利用所述第二区域替换的区域。
11.根据权利要求10所述的数据存储设备，其中所述控制器进一步将所述系统数据的所选择副本移动到从所述多个平面中选择的牺牲平面的所述第二区域。
12.根据权利要求11所述的数据存储设备，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，并且
其中所述控制器基于所述第三区域的剩余容量，在所述第一区域中保持或从所述第一区域中删除被移动到所述牺牲平面的所述系统数据的所选择副本。
13.根据权利要求11所述的数据存储设备，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，并且
其中所述控制器基于所述第三区域的剩余容量来执行所述释放操作。
14.一种数据存储设备的操作方法，所述数据存储设备包括存储装置，所述存储装置包括多个平面，每个平面包括多个存储块，所述多个平面中的每个平面被划分成第一区域和第二区域，所述第一区域存储系统数据的原件和所述系统数据的副本，所述第二区域存储用户数据，所述操作方法包括：
选择牺牲平面；
将所述第一区域的源存储块中存储的所述系统数据的副本移动到所述牺牲平面的第二区域；并且
将所述源存储块切换到能够利用所述第二区域替换的区域。
15.根据权利要求14所述的操作方法，其中选择所述牺牲平面包括在所述多个平面之中选择坏块数量最少的平面作为所述牺牲平面。
16.根据权利要求15所述的操作方法，其中选择所述牺牲平面进一步包括从被检测为坏块数量最少的多个平面之中选择对其访问次数最少的平面作为所述牺牲平面。
17.根据权利要求14所述的操作方法，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，
所述操作方法进一步包括：
当所述第三区域的剩余容量等于或小于设定阈值时，检查是否已经设置了寿命终止释放标志，即EOL释放标志；
当尚未设置所述EOL释放标志时，设置所述EOL释放标志；并且
当已经设置所述EOL释放标志时，以只读模式操作所述存储装置，并且
其中所述选择、所述移动和所述切换是在尚未设置所述EOL释放标志时执行的。
18.根据权利要求14所述的操作方法，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，所述第一区域包括存储所述系统数据的第一副本的第一副本区域和存储所述系统数据的第二副本的第二副本区域，
其中所述选择包括当所述第三区域的剩余容量等于或小于第一阈值并且大于第二阈值时选择第一牺牲平面，所述第二阈值小于所述第一阈值，
其中所述移动包括将所述第一副本区域的第一源存储块中存储的所述第一副本移动到所述第一牺牲平面的第二区域，并且
其中所述切换包括将所述第一源存储块切换到能够利用所述第二区域替换的区域。
19.根据权利要求18所述的操作方法，
其中所述选择进一步包括当所述第三区域的剩余容量等于或小于所述第二阈值时选择第二牺牲平面，
其中所述移动进一步包括将所述第二副本区域的第二源存储块中存储的所述第二副本移动到所述第二牺牲平面的第二区域，并且
其中所述切换进一步包括将所述第二源存储块切换到能够利用所述第二区域替换的区域。
20.根据权利要求19所述的操作方法，
进一步包括在执行选择所述第二牺牲平面、移动所述第二副本以及切换所述第二源存储块时，设置寿命终止释放标志，即EOL释放标志，并且
其中当所述第三区域的剩余容量等于或小于所述第一阈值或所述第二阈值并且尚未设置所述EOL释放标志时，执行选择所述第一牺牲平面、移动所述第一副本以及切换所述第一源存储块的进程，或者执行选择所述第二牺牲平面、移动所述第二副本以及切换所述第二源存储块的进程。
21.根据权利要求14所述的操作方法，进一步包括在所述第一区域中保持所述系统数据的原件。
22.根据权利要求14所述的操作方法，
其中所述存储装置进一步包括第三区域，所述第三区域能够利用所述第二区域替换，并且
其中当所述第三区域的剩余容量等于或小于阈值时，选择所述牺牲平面。
23.一种非易失性存储器系统，包括：
存储装置，包括至少两个平面，每个平面至少包括第一存储块和第二存储块，所述第一存储块被指定为针对用户数据不能够访问，所述第二存储块被指定为针对用户数据能够访问；以及
控制器，适于在所述平面中的所选择平面中，将所述第一存储块重新指定为针对用户数据能够访问，并且为第二存储块保留所重新指定的第一存储块。
24.根据权利要求23所述的非易失性存储器系统，其中所述控制器进一步控制所述存储装置以将数据从所选择平面的所重新指定的第一存储块移动到其它平面的第二存储块。
25.根据权利要求24所述的非易失性存储器系统，其中所述控制器进一步控制所述存储装置以访问针对用户数据重新指定的第一存储块，而不是所选择平面内的第二存储块。
CN202110720631.0A 2020-12-22 2021-06-28 数据存储设备及其操作方法 Withdrawn CN114661224A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200180487A KR20220089868A (ko) 2020-12-22 2020-12-22 데이터 저장 장치 및 그 동작 방법
KR10-2020-0180487 2020-12-22

Publications (1)

Publication Number Publication Date
CN114661224A true CN114661224A (zh) 2022-06-24

Family

ID=82023437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110720631.0A Withdrawn CN114661224A (zh) 2020-12-22 2021-06-28 数据存储设备及其操作方法

Country Status (3)

Country Link
US (1) US11543990B2 (zh)
KR (1) KR20220089868A (zh)
CN (1) CN114661224A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230393779A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Plane balancing in a memory system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085513A (ko) * 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20230266910A1 (en) * 2022-02-22 2023-08-24 Intel NDTM US LLC Method and apparatus to select a plane in a nand flash die to store a read-only reserved block
WO2024019418A1 (ko) 2022-07-20 2024-01-25 주식회사 엘지에너지솔루션 배터리 팩과 이에 포함되는 셀 블록 및 이를 포함하는 자동차

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102291507B1 (ko) * 2014-05-20 2021-08-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법
JP6527054B2 (ja) * 2015-08-28 2019-06-05 東芝メモリ株式会社 メモリシステム
US10387243B2 (en) * 2017-12-08 2019-08-20 Macronix International Co., Ltd. Managing data arrangement in a super block
KR20190073132A (ko) 2017-12-18 2019-06-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102524432B1 (ko) 2018-04-09 2023-04-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US20200004446A1 (en) * 2018-06-29 2020-01-02 David Aaron Palmer Multi-level cell data load optimization
KR20220036468A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230393779A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Plane balancing in a memory system
US11995345B2 (en) * 2022-06-02 2024-05-28 Micron Technology, Inc. Plane balancing in a memory system

Also Published As

Publication number Publication date
US20220197534A1 (en) 2022-06-23
US11543990B2 (en) 2023-01-03
KR20220089868A (ko) 2022-06-29

Similar Documents

Publication Publication Date Title
CN110874188B (zh) 数据存储装置、其操作方法以及具有其的存储系统
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
CN111414131B (zh) 数据存储装置、其操作方法和包括其的存储系统
KR20190067370A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
KR20210112872A (ko) 데이터 저장 장치 및 그 동작 방법
CN111414311B (zh) 数据存储装置、其操作方法及其控制器
CN113220216A (zh) 数据存储设备及其操作方法
CN114791787A (zh) 数据存储设备及其操作方法
CN111708480B (zh) 数据存储装置及其操作方法和控制器
US20200409580A1 (en) Data storage device, a method of operating the same, and a controller for the same
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111831586A (zh) 数据存储设备及其操作方法、使用数据存储设备的控制器
CN111752854A (zh) 数据存储装置及其操作方法
CN113010092A (zh) 数据存储设备及其操作方法
CN113467708A (zh) 电子装置、数据存储装置及其操作方法
CN111708716A (zh) 数据存储设备、具有数据存储设备的计算设备和操作方法
KR20210017401A (ko) 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러
US11847332B2 (en) Data storage apparatus and operating method thereof
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
KR20220082526A (ko) 데이터 저장 장치 및 그 동작 방법
CN116774917A (zh) 存储器系统及操作存储器系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220624