CN114791787A - 数据存储设备及其操作方法 - Google Patents

数据存储设备及其操作方法 Download PDF

Info

Publication number
CN114791787A
CN114791787A CN202111071704.4A CN202111071704A CN114791787A CN 114791787 A CN114791787 A CN 114791787A CN 202111071704 A CN202111071704 A CN 202111071704A CN 114791787 A CN114791787 A CN 114791787A
Authority
CN
China
Prior art keywords
memory
data
blocks
block
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111071704.4A
Other languages
English (en)
Inventor
金贤泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114791787A publication Critical patent/CN114791787A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及一种数据存储设备，该数据存储设备可以包括：存储装置，包括多个存储块；以及控制器，被配置为：通过选择作为多个存储块中的一些的多个第一存储块来配置写入缓冲器池，将除了第一存储块之外的剩余存储块作为第二存储块来管理，排除第一存储块中数据被迁移到第二存储块的一个或多个第一存储块，并且将第二存储块中的一个或多个添加到写入缓冲器池。

Description

数据存储设备及其操作方法
相关申请的交叉引用
本申请要求于2021年1月25日提交的申请号为10-2021-0009977的韩国申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种半导体集成设备，并且更特别地，涉及一种数据存储设备及其操作方法。
背景技术
数据存储设备通过使用易失性或非易失性存储器装置作为存储介质来根据主机装置的请求执行数据输入/输出操作。
数据存储介质的示例可以包括使用闪速存储器装置的存储装置。闪速存储器装置技术的发展已经增加了闪速存储器装置的容量，并且提高了闪速存储器装置的价格竞争力。因此，使用闪速存储器装置的存储设备不仅被用在PC或移动装置中，而且也被用在处置大量数据的数据中心中。
为了补偿主机装置与数据存储设备之间的操作速度的差异，正在对各种技术进行研究。
例如，待写入的数据可以通过高速写入操作被缓冲到存储介质中，然后被迁移到存储介质中的例如用户数据区域的另一区域中。对于该操作，需要有效地管理将数据高速缓冲到其中的写入缓冲区域。
发明内容
在本公开的实施例中，一种数据存储设备可以包括：存储装置，包括多个存储块；以及控制器，被配置为：通过选择作为多个存储块中的一些的多个第一存储块来配置写入缓冲器池，将除了第一存储块之外的剩余存储块作为第二存储块来管理，排除第一存储块中数据被迁移到第二存储块的一个或多个第一存储块，并且将第二存储块中的一个或多个添加到写入缓冲器池。
在本公开的实施例中，一种数据存储设备可以包括：存储装置，包括多个存储块；以及控制器，被配置为通过选择作为多个存储块中的一些的多个第一存储块来配置写入缓冲器池。第一存储块包括有效数据块、无效数据块和空闲块中的至少一个。控制器被进一步配置为管理写入缓冲器池以将除了无效数据块之外的多个第一存储块保持在目标水平。
在本公开的实施例中，提供了一种数据存储设备的操作方法，该数据存储设备包括：存储装置，包括多个存储块；以及控制器，被配置为控制该存储装置。操作方法可以包括以下操作：由控制器通过选择作为多个存储块中的一些的多个第一存储块来配置写入缓冲器池；由控制器将除了第一存储块之外的剩余存储块作为第二存储块来管理；由控制器将第一存储块中的一个或多个中存储的数据迁移到第二存储块中的一个或多个中；并且由控制器排除第一存储块中数据被迁移的一个或多个第一存储块，并且将第二存储块中的一个或多个添加到写入缓冲器池。
在本公开的实施例中，一种数据存储设备可以包括：存储装置，包括多个存储块；以及控制器，被配置为：从存储块中选择预定数量的空闲块来配置池，除了所选择块之外的剩余存储块是用户数据块，控制该存储装置将数据缓冲到所选择块中的一个或多个中，控制存储装置将缓冲数据从所选择块迁移到用户数据块中的一个或多个中，以及利用用户数据块之中的空闲块来替换缓冲数据由于迁移而变得无效的所选择块。
根据本公开的实施例，数据存储设备和操作方法可以使由控制器管理的逻辑写入缓冲器的容量与在存储介质内分配的物理写入缓冲器的容量同步，并且通过容易地分配和释放写入缓冲器来容易地管理整个大小。
附图说明
图1是示出根据本公开的实施例的数据存储设备的配置图。
图2是示出根据本公开的实施例的控制器的配置图。
图3是示出根据本公开的实施例的存储装置的配置图。
图4是用于描述根据本公开的实施例的数据存储设备的操作的概念图。
图5A至图5F是用于描述根据本公开的实施例的写入缓冲器管理方法的概念图。
图6是示出根据本公开的实施例的数据存储设备的操作方法的流程图。
图7是示出根据本公开的实施例的数据存储系统的示图。
图8和图9是示出根据本公开的实施例的数据处理系统的示图。
图10是示出根据本公开的实施例的包括数据存储装置的网络系统的示图。
图11是示出根据本公开的实施例的被包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
在下文中，将通过各个实施例参照附图在下面描述根据本公开的数据存储设备及其操作方法。
图1是示出根据本公开的实施例的数据存储设备的配置图。
参照图1，根据实施例的数据存储设备10可以包括控制器110、存储装置120和缓冲存储器130。
控制器110可以响应于主机装置(未示出)的请求来控制存储装置120。例如，控制器110可以控制存储装置120根据主机装置的写入请求来对数据进行编程。此外，控制器110可以响应于主机装置的读取请求向主机装置提供存储装置120中存储的数据。
存储装置120可以在控制器110的控制下对数据进行编程或输出所编程的数据。存储装置120可以被配置为易失性存储器装置或非易失性存储器装置。在实施例中，存储装置120可以被实施为在诸如以下的各种非易失性存储器装置之中选择的存储器装置：EEPROM(电可擦除可编程ROM)、NAND闪速存储器、NOR闪速存储器、PRAM(相变RAM)、ReRAM(电阻式RAM)、FRAM(铁电RAM)和STT-MRAM(自旋转移扭矩磁性RAM)。
存储装置120可以包括多个非易失性存储器装置(NVM)121至12N，并且非易失性存储器装置121至12N中的每一个可以包括多个管芯、多个芯片或多个封装。管芯中的每一个可以包括一个或多个平面，并且平面中的每一个可以由多个存储块构成。存储块中的每一个可以包括多个页面。下面将参照图3对此进行详细描述。
存储装置120可以作为能够存储1位数据的SLC(单层单元)或者能够存储多位数据的XLC(超层单元(Extra-Level Cell))来操作。作为SLC操作的存储器单元可以以比作为XLC操作的存储器单元更高的速度执行写入操作或读取操作。
缓冲存储器130用作能够临时存储在数据存储设备10在与主机装置交互工作的同时执行一系列写入或读取数据的操作时被传输/接收的数据的空间。图1示出了缓冲存储器130位于控制器110的外部，但是缓冲存储器130也可以位于控制器110的内部。缓冲存储器130可由缓冲器管理器(未示出)控制。
控制器110可以包括写入缓冲器管理器210、写入控制器220和迁移组件230。
写入缓冲器管理器210可以将构成存储装置120的存储区域的一部分(例如，多个存储块)配置为写入缓冲器池。在实施例中，根据SLC模式，数据可被存储在构成写入缓冲器池的存储块中。写入缓冲器管理器210可以通过考虑存储装置120的整体容量、单位存储块的容量、写入缓冲器池的允许容量等来配置写入缓冲器池，或者配置写入缓冲器池以满足主机装置请求的容量。
除了构成写入缓冲器池的存储块之外的其它存储块可以用作用户数据区域。例如，可以根据XLC模式将数据存储到用户数据区域，但是本实施例不限于此。如下所述，可以将用户数据区域内的以XLC模式操作的一个或多个存储块添加到写入缓冲器池(例如，参照图5E)。在这种情况下，被添加到写入缓冲器池的存储块能够以SLC模式操作。
当响应于主机装置的写入请求将写入数据存储(初次缓冲(primarilybuffered))在缓冲存储器130中时，写入缓冲器管理器210可以针对初次缓冲的写入数据分配构成写入缓冲器池的存储块中的至少一些。
在实施例中，写入缓冲器管理器210可以基于回绕(wrap around)方法根据NAP(下一分配指针(Next Allocation Pointer))选择写入缓冲器池内待被分配以存储写入数据的存储块。当使用NAP时，写入缓冲器管理器210可以容易地管理构成写入缓冲器池的存储块的列表。例如，写入缓冲器管理器210可以在写入缓冲器池内简单地选择数据将被缓冲到其中的存储块。
写入控制器220可以将写入数据存储(二次缓冲(secondarily buffer))在由写入缓冲器管理器210分配的存储块中。
迁移组件230可以将写入缓冲器池内的迁移牺牲存储块中存储的写入数据迁移到存储装置120的用户数据区域。对于该操作，写入缓冲器管理器210可以基于回绕方法根据NFP(下一空闲指针(Next Free Pointer))选择迁移牺牲存储块。当使用NFP时，写入缓冲器管理器210可以容易地管理用作写入缓冲器的存储块的迁移状态。
闪速存储器装置不能执行重写或就地更新。因此，存储块中被迁移组件230迁移到用户数据区域的数据可能无效，直到该数据被擦除。
当控制器110识别出写入缓冲器中与被迁移到用户数据区域的数据的大小相对应的块在迁移操作之后已经返回时，写入缓冲器的逻辑大小和物理大小之间可能出现差异。这是因为，在迁移之后，在无效数据被擦除之前，该无效数据仍然存储在写入缓冲器池内的存储块中，所以还未获得(secure)物理写入缓冲器池。
根据本实施例的写入缓冲器管理器210可以在由NFP指向的存储块的数据被迁移之后从写入缓冲器池中排除该存储块，并且将从用户数据区域选择的空闲块添加到写入缓冲器池，从而将写入缓冲器池的大小保持在目标水平。所添加的存储块的大小可以对应于数据已经被迁移的存储块的大小。
这样，根据本实施例的存储装置120可以包括多个存储块。
从逻辑的观点来看，多个存储块可以包括第一存储区域和第二存储区域。第一存储区域可以包括多个第一存储块，数据被高速写入到该多个第一存储块或者该多个第一存储块中的每一个被配置为在其中的存储器单元中的每一个中存储1位数据，并且第二存储区域可以包括多个第二存储块，与在第一存储区域中相比，数据被以更低的速度写入到多个第二存储块，或者该多个第二存储块中的每一个被配置为在其中的存储器单元的每一个中存储2位或更多位数据。
控制器110可以将作为第一存储区域中包括的多个存储块中的一些的第一存储块配置为写入缓冲器池。当写入缓冲器池中包括的至少一个第一存储块通过迁移操作而被释放时，例如，控制器110可以将与未被包括在写入缓冲器池中的其它存储块相对应的第二存储块中的至少一个添加到写入缓冲器池。
由于将数据存储到第一存储块中的写入操作，构成写入缓冲器池的第一存储块可以包括有效数据块、无效数据块和准备存储数据的空闲块中的一个或多个。无效数据块可以是由于将数据从第一存储块迁移到第二存储块中的操作而导致存储无效数据的第一存储块。在迁移操作期间，第一存储块可以是迁移牺牲存储块，并且第二存储块可以是迁移目标存储块。作为迁移操作的结果，第一存储块中存储的数据变为无效，并且第一存储块变为无效数据块。除了无效数据块之外，控制器110可以管理写入缓冲器池以保持写入缓冲器池中的第一存储块的数量基本恒定。
图2是示出根据本公开的实施例的控制器的配置图。
参照图2，根据本实施例的控制器110可以包括处理器111、主机接口113、ROM1151、RAM 1153、存储器接口117、写入缓冲器管理器210、写入控制器220和迁移组件230。
处理器111可以将各条控制信息传送到其它组件，其它组件包括主机接口113、RAM1153、缓冲器管理器和存储器接口117，各条控制信息是存储装置120上的数据读取或写入操作所需的。在实施例中，处理器111可根据针对数据存储设备10的各种操作提供的固件来操作。在实施例中，处理器111可执行FTL(闪存转换层)的功能以执行垃圾收集、地址映射或损耗均衡来管理存储装置120，并且可执行检测和校正从存储装置120读取的数据的错误的功能。
主机接口113可以提供用于在处理器111的控制下从主机装置接收命令和时钟信号并且控制数据输入/输出的通信通道。特别地，主机接口113可以提供主机装置和数据存储设备10之间的物理连接。此外，主机接口113可以响应于主机装置的总线格式提供与数据存储设备10的接口连接。例如，主机装置的总线格式可以包括诸如以下的标准通信接口或协议中的一种或多种：SD(安全数字)、USB(通用串行总线)、MMC(多媒体卡)、eMMC(嵌入式MMC)、PCMCIA(个人计算机存储卡国际协会)、PATA(并行高级技术附件)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、SAS(串列SCSI)、PCI(外围组件互连)、PCI-E(高速PCI)和UFS(通用闪存)。
ROM 1151可以存储控制器110的操作所需的程序代码，例如固件或软件，并且存储由程序代码使用的代码数据。
RAM 1153可以存储控制器110的操作所需的数据或由控制器110生成的数据。
存储器接口117可以提供用于在控制器110和存储装置120之间传输/接收信号的通信通道。存储器接口117可以在处理器111的控制下将临时存储在缓冲存储器130中的数据写入到存储装置120。此外，存储器接口117可以将从存储装置120读取的数据传送到缓冲存储器130以临时存储所读取的数据。
写入缓冲器管理器210可以将构成存储装置120的存储区域的一部分(例如，多个存储块)配置为写入缓冲器池。构成写入缓冲器池的存储块可以以高速访问的方式操作，以每单元存储1位数据。存储装置120的其它存储块中的至少一些可以用作用户数据区域。
写入缓冲器管理器210可以响应于主机装置的写入请求，针对初次缓冲的写入数据分配构成写入缓冲器池的存储块中的至少一些。当写入缓冲器池内的迁移牺牲存储块的数据被迁移到用户数据区域内的迁移目标存储块时，写入缓冲器管理器210可以从写入缓冲器池中释放或排除由于迁移操作而变为无效数据块的迁移牺牲存储块。
写入控制器220可以将写入数据存储在写入缓冲器池内由写入缓冲器管理器210分配的存储块中。
迁移组件230可以将写入缓冲器池内的迁移牺牲存储块中存储的写入数据迁移到存储装置120的用户数据区域内的迁移目标存储块。
在实施例中，写入缓冲器管理器210可以基于回绕方法根据NAP选择写入缓冲器池内待被分配以存储写入数据的存储块。写入缓冲器管理器210可以基于回绕方法根据NFP选择迁移牺牲存储块。
此外，写入缓冲器管理器210可以将与在迁移操作之后变为无效数据块并且被从写入缓冲器池释放的被迁移存储块的数量或大小相对应的多个存储块添加到写入缓冲器池，从而将写入缓冲器池的大小保持在目标水平。
图3是示出根据本公开的实施例的存储装置的配置图。
参照图3，存储装置120可以包括多个管芯DIE0至DIEi。管芯DIE0至DIEi中的每一个可以包括多个平面PLANE0至PLANEj。控制器110可以通过对各个平面PLANE0至PLANEj中的相同位置或不同位置处的块进行选择和分组来配置块组SUPER BLOCK0至SUPER BLOCKk。例如，可以通过管芯交错方法基本上同时选择一个块组中包括的存储块。
多个存储器管芯DIE0至DIEi中包括的多个平面(PLANE0至PLANEj)*i可以通过l个通道CH0至CHl和m个通路WAY0至WAYm输入/输出数据。图3示出了一个通道由i/l个通路共享，并且一个通路由j个平面共享。
控制器110可以通过选择构成存储装置120的存储块中的至少一些或块组中的至少一些来配置写入缓冲器池。
因此，写入缓冲器池内的存储块可以被解释为具有各种含义，诸如，块组或未被分组的单个块。
图4是用于描述根据本公开的本实施例的数据存储设备的操作的概念图。
参照图4，写入缓冲器管理器210可以包括块池配置组件211、块分配组件213和块释放组件215。
块池配置组件211可以通过选择存储装置120中包括的多个块BLK中的一些作为物理写入缓冲器WB_PHY来配置逻辑写入缓冲器池WBP_LOG。可以通过作为索引Index的物理块地址BLK no.来管理构成逻辑写入缓冲器池WBP_LOG的存储块中的每一个。
当配置了写入缓冲器池WBP_LOG时，块池配置组件211可以基于回绕方法根据NAP选择写入缓冲器池WBP_LOG内待被分配以存储写入数据的存储块。
当响应于主机装置的写入请求WT将写入数据存储(初次缓冲)到缓冲存储器130中时，块分配组件213可以通过参考写入数据的大小、单位存储块的大小和NAP，针对初次缓冲的写入数据分配构成写入缓冲器池WBP_LOG的一个或多个存储块，并且输出块分配信息ALLOC。
写入控制器220可以响应于块分配信息ALLOC和写入请求WT将初次缓冲在缓冲存储器130中的写入数据存储到所分配的写入缓冲器中。具体地，写入控制器220可以将写入数据二次缓冲到与逻辑写入缓冲器池WBP_LOG中所分配的逻辑写入缓冲器相对应的物理写入缓冲器WB_PHY中。在写入数据被存储在包括由NAP指向的存储块的一个或多个所分配的存储块中之后，块池配置组件211可以改变NAP以指向写入缓冲器池内除了所分配的存储块之外的空闲存储块。
块释放组件215可以基于回绕方法根据NFP选择将从写入缓冲器池WBP_LOG中释放或排除的释放目标存储块。当迁移事件MIGR发生使得数据从当前分配的写入缓冲器或迁移牺牲存储块迁移到用户数据区域的第二存储块或迁移目标存储块时，块释放组件215可以通过参考NFP输出块释放信息RELEASE，该块释放信息RELEASE包括迁移牺牲存储块的地址，该迁移牺牲存储块是迁移事件MIGR的牺牲品并且将变成待从写入缓冲器池WBP_LOG中被释放(排除)的无效数据块。
当在迁移事件MIGR发生之后由块释放组件215提供了块释放信息RELEASE时，迁移组件230可以将写入缓冲器池内待被释放的存储块的数据迁移到用户数据区域。在数据被迁移之后，块释放组件215可以改变NFP以指向写入缓冲器池内存储了有效数据的存储块。
在实施例中，当在预设时间内没有生成主机装置的请求时，或者当数据存储设备10进入诸如休眠的预定模式时，可以触发迁移事件。然而，本实施例不限于此。
为了补偿由于迁移操作而已经减小的写入缓冲器池的大小，块池配置组件211可以将具有数据已经被迁移的存储块的大小的存储块添加到写入缓冲器池WBP_LOG，从而将写入缓冲器池WBP_LOG的大小保持在目标水平。
图5A至图5F是用于描述根据本公开的实施例的写入缓冲器管理方法的概念图。
在图5A至图5F中，分配块指示构成写入缓冲器池的、现在存储有效数据的块。空闲块指示构成写入缓冲器池的、准备存储数据的块。释放块指示分配块之中因迁移操作而导致存储无效数据并且已经被从写入缓冲器池中释放或排除的块。
图5A示出控制器110通过选择索引为53、85、10、50、38、65、27、49、13和88的10个存储块来配置写入缓冲器池，并且NAP指向索引为53、85、10、50、38、65、27、49、13和88的10个存储块之中索引为53的第一存储块。
在这种状态下，当主机装置传送针对与三个存储块的大小相对应的数据的写入请求时，该数据可以被存储在索引为53、85、10、50、38、65、27、49、13和88的10个存储块之中索引为53、85和10的前三个存储块中。索引为53、85和10的三个存储块现在是分配块。当数据被存储在写入缓冲器池内的分配块中时，NAP可被移动以指向索引为50的存储块，如图5B所示。索引为50的存储块是紧邻索引为53、85和10的分配块的空闲块。此外，NFP可以指向索引为53、85和10的分配块之中索引为53的第一存储块。
当主机装置的写入请求被连续处理时，构成写入缓冲器池的存储块可以如图5C所示被全部分配。当没有迁移事件发生时，在写入缓冲器池充满数据之后的写入数据可以直接存储在用户数据区域中，而不通过现在充满数据的写入缓冲器池。
当发生迁移事件时，可以基于NFP将设定数量的分配块(例如，索引为53和85的两个分配块)中存储的写入数据迁移到用户数据区域。因此，如图5D所示，索引为53和85的分配块可以被从写入缓冲器池中排除，以变成释放块。然后，NFP可以被改变为指向紧邻索引为53和85的释放块的索引为10的分配块。
如图5E所示，控制器110可以将索引为87和131的新空闲块从用户数据区域添加到写入缓冲器池，以便将写入缓冲器池的容量保持在目标水平。当索引为87和131的空闲块被包括在用户数据区域中时，该空闲块可以在XLC模式下操作，并且当该空闲块被添加到写入缓冲器池时，能够在SLC模式下操作。由于索引为87和131的新空闲块被添加到写入缓冲器池，NAP可被改变以指向所添加的空闲块的索引87和131之间的第一索引87。
当写入缓冲器池以上述方式操作时，在存储装置120中可能发生当前缓冲器大小(Current Buffer Size，CBS)事件。例如，用户数据区域的大小可能被减小到阈值或更小。
控制器110的写入缓冲器管理器210可通过释放写入缓冲器池内的空闲块中的至少一些来减小写入缓冲器池的大小，使得所释放的空闲块响应于CBS事件而变为被包括在用户数据区域中。
如图5F所示，控制器110可以将写入缓冲器池内的存储块之中的索引为87和131的两个空闲块释放到用户数据区域，从而获得用户数据区域的空间。当索引为87和131的存储块被包括在写入缓冲器池中时，该存储块可以在SLC模式下操作，并且当该存储块被释放到用户数据区域时，能够在XLC模式下操作。
当在存储装置120中获得的用户数据区域的大小超过阈值时，可以触发CBS事件以增加写入缓冲器池的大小。
图6是示出根据本公开的实施例的数据存储设备的操作方法的流程图。
在操作S101中，控制器110的写入缓冲器管理器210可以将构成存储装置120的存储区域的一部分(例如，多个存储块)配置为写入缓冲器池。在实施例中，可以在构成写入缓冲器池的存储块的单元的每一个中存储1位数据。写入缓冲器管理器210可以考虑存储装置120的整体容量、单位存储块的容量、写入缓冲器池的允许容量等来配置写入缓冲器池。此外，控制器110可以基于回绕方法选择写入缓冲器池内待被分配以存储写入数据的存储块作为NAP。除了构成写入缓冲器池的存储块之外的其它存储块中的至少一些可以是用户数据区域。
当在操作S103中响应于主机装置的写入请求而将写入数据存储(初次缓冲)在缓冲存储器130中时，在操作S105中，控制器110可以基于写入数据的大小和NAP，针对初次缓冲的写入数据分配构成写入缓冲器池的存储块中的至少一些。
当分配了写入缓冲器时，在操作S107中，控制器110可以将写入数据存储(二次缓冲)到所分配的写入缓冲器内的存储块。此外，控制器110可以改变NAP以指向下一待分配的存储块。此外，NFP可以被设置为指向缓冲有写入数据的存储块。
当在预设时间内没有生成主机装置的请求时，或者当数据存储设备10进入诸如休眠的预设模式时，可以触发迁移事件。在操作S109中，基于迁移事件和NFP，控制器110可将预设数量的存储块中存储的写入数据迁移到用户数据区域。因此，在S111中，从写入缓冲器池中排除写入数据已被迁移的存储块。然后，NFP可以被改变以指向下一释放目标存储块。
为了补偿已经通过迁移操作减小的写入缓冲器池的大小，在操作S113中，控制器110可以将具有数据已经被迁移的存储块的大小的存储块添加到写入缓冲器池WBP_LOG，从而将写入缓冲器池WBP_LOG的大小保持在目标水平。
当存储装置120中的用户数据区域的大小被减小到阈值或更小时，可能发生CBS事件。在操作S115中，控制器110可以通过释放写入缓冲器池内的空闲块中的至少一些来调整写入缓冲器池的大小，使得所释放的空闲块响应于CBS事件而变为被包括在用户数据区域中。
图7是示出根据本公开的实施例的数据存储系统1000的示图。
参照图7，数据存储系统1000可以包括主机装置1100和数据存储装置1200。在实施例中，数据存储装置1200可以被配置为固态驱动器(SSD)。
数据存储装置1200可以包括控制器1210、多个非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
控制器1210可以控制数据存储装置1200的一般操作。控制器1210可以包括主机接口单元、控制单元、用作工作存储器的随机存取存储器、错误校正码(ECC)单元和存储器接口单元。在实施例中，控制器1210可以被配置为图1、图2和图4中所示的控制器110。
主机装置1100可通过信号连接器1101与数据存储装置1200交换信号。该信号可以包括命令、地址、数据等。
控制器1210可以分析和处理从主机装置1100接收的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制内部功能块的操作。
缓冲存储器装置1230可以临时存储待被存储在非易失性存储器装置1220-0至1220-n的至少一个中的数据。进一步地，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n中的至少一个读取的数据。根据控制器1210的控制，被临时存储在缓冲存储器装置1230中的数据可被传输到主机装置1100或者被传输到非易失性存储器装置1220-0至1220-n中的至少一个。
非易失性存储器装置1220-0至1220-n可以用作数据存储器装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以分别通过多个通道CH0至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1103输入的电力提供到数据存储装置1200的控制器1210、非易失性存储器装置1220-0至1220-n以及缓冲存储器装置1230。电源1240可以包括辅助电源。辅助电源可以供应电力以允许数据存储装置1200在发生突然断电时正常终止。辅助电源可以包括足以存储所需电荷的大容量电容器。
根据主机装置1100和数据存储装置1200之间的接口方案，信号连接器1101可以被配置为各种类型的连接器中的一种或多种。
根据主机装置1100的电源方案，电源连接器1103可以被配置为各种类型的连接器中的一种或多种。
图8是示出根据本公开的实施例的数据处理系统3000的示图。参照图8，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式配置。尽管未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
主机装置3100可以包括连接端子3110，诸如插座、插槽或连接器。存储器系统3200可以与连接端子3110配合。
存储器系统3200可以以诸如印刷电路板的板的形式配置。存储器系统3200可以被称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240及连接端子3250。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1、图2和图4中所示的控制器110相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，被临时存储在缓冲存储器装置3220中的数据可以被传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供到存储器系统3200的内部。PMIC 3240可以根据控制器3210的控制来管理存储器系统3200的电力。
连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250，可以在主机装置3100和存储器系统3200之间传送诸如命令、地址、数据等的信号和电力。根据主机装置3100与存储器系统3200之间的接口方案，连接端子3250可以被配置为各种类型中的一种或多种。如图所示，连接端子3250可以被设置于存储器系统3200的一侧上。
图9是示出根据本公开的实施例的数据处理系统4000的示图。参照图9，数据处理系统4000可以包括主机装置4100和存储器系统4200。
主机装置4100可以以诸如印刷电路板的板的形式配置。尽管未示出，但主机装置4100可以包括用于执行主机装置的功能的内部功能块。
存储器系统4200可以以表面安装型封装的形式配置。存储器系统4200可以通过焊球4250安装到主机装置4100。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制存储器系统4200的一般操作。控制器4210可以以与图1、图2和图4中所示的控制器110相同的方式配置。
缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。进一步地，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。根据控制器4210的控制，被临时存储在缓冲存储器装置4220中的数据可以被传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作存储器系统4200的存储介质。
图10是示出根据本公开的实施例的包括数据存储装置的网络系统5000的示图。参照图10，网络系统5000可以包括通过网络5500联接的服务器系统5300以及多个客户端系统5410、5420和5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求而服务数据。例如，服务器系统5300可以存储由多个客户端系统5410至5430提供的数据。又例如，服务器系统5300可以向多个客户端系统5410至5430提供数据。
服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以被配置为图1中所示的存储器系统10、图7中所示的数据存储装置1200、图8中所示的存储器系统3200或图9中所示的存储器系统4200。
图11是示出根据本公开的实施例的被包括在诸如数据存储装置10的数据存储装置中的非易失性存储器装置300的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括被布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的存储器单元MC。
存储器单元阵列310可以包括三维存储器阵列。三维存储器阵列例如具有在与半导体衬底的平坦表面垂直的方向上的堆叠结构。此外，三维存储器阵列是指包括NAND串的结构，其中NAND串中包括的存储器单元垂直于半导体衬底的平坦表面堆叠。
三维存储器阵列的结构不限于上述实施例。存储器阵列结构可以以具有水平方向性以及垂直方向性的高度集成方式形成。在实施例中，三维存储器阵列的存储器单元的NAND串可以相对于半导体衬底的表面布置在水平和垂直方向上。存储器单元可以具有不同的间隔，以提供不同的集成度。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对由外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择和驱动字线WL1至WLm。例如，行解码器320可以将由电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制而操作。根据操作模式，数据读取/写入块330可以作为写入驱动器或读出放大器来操作。例如，数据读取/写入块330可以在写入操作中作为将由外部装置提供的数据存储在存储器单元阵列310中的写入驱动器来操作。又例如，数据读取/写入块330可以在读取操作中作为从存储器单元阵列310读出数据的读出放大器来操作。
列解码器340可以根据控制逻辑360的控制而操作。列解码器340可以对由外部装置提供的地址进行解码。列解码器340可以基于解码结果将数据读取/写入块330中分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成将在非易失性存储器装置300的内部操作中使用的电压。由电压生成器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以被施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于由外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，本文描述的数据存储设备及其操作方法不应基于所描述的实施例而应基于所附权利要求书来限制。此外，可以组合实施例以形成另外的实施例。

Claims (20)

1.一种数据存储设备，包括：
存储装置，包括多个存储块；以及
控制器：
通过选择作为所述多个存储块中的一些存储块的多个第一存储块来配置写入缓冲器池，以及
将除了所述第一存储块之外的剩余存储块作为第二存储块来管理，排除所述第一存储块中数据被迁移到所述第二存储块的一个或多个第一存储块，并且将所述第二存储块中的一个或多个第二存储块添加到所述写入缓冲器池。
2.根据权利要求1所述的数据存储设备，其中所述控制器进一步在所述第一存储块的每个单元中存储1位数据。
3.根据权利要求1所述的数据存储设备，
其中所述控制器进一步利用所述第二存储块中的至少一些第二存储块配置用户数据区域，并且
其中构成所述用户数据区域的第二存储块在其每个单元中存储2位或更多位数据。
4.根据权利要求1所述的数据存储设备，其中所述第一存储块的数据存储速度高于所述第二存储块的数据存储速度。
5.根据权利要求1所述的数据存储设备，其中当检查到所述第二存储块的容量等于或小于设置的阈值时，所述控制器进一步释放所述写入缓冲器池中包括的空闲块，使得所释放的空闲块变为所述第二存储块。
6.根据权利要求1所述的数据存储设备，其中所述控制器进一步：
响应于主机装置的写入请求，选择所述写入缓冲器池内的包括由第一指针所指向的第一存储块的一个或多个第一存储块，
将写入数据存储在所选择的一个或多个第一存储块中，以及
将所述第一指针改变为指向所述写入缓冲器池内的处于空闲状态的第一存储块。
7.根据权利要求1所述的数据存储设备，其中当迁移事件发生时，所述控制器进一步：
将所述写入缓冲器池内的包括由第二指针所指向的第一存储块的一个或多个第一存储块中存储的数据迁移到所述第二存储块，以及
将所述第二指针改变为指向所述写入缓冲器池内的存储有效数据的第一存储块。
8.根据权利要求1所述的数据存储设备，其中所述控制器进一步：
利用所述第二存储块之中的空闲块来替换所述第一存储块中的所缓冲的数据因所述迁移而变为无效的所述一个或多个第一存储块。
9.一种数据存储设备，包括：
存储装置，包括多个存储块；以及
控制器，通过选择作为所述多个存储块中的一些存储块的多个第一存储块来配置写入缓冲器池，
其中所述第一存储块包括有效数据块、无效数据块和空闲块中的至少一个，并且
其中所述控制器进一步管理所述写入缓冲器池以将除了所述无效数据块之外的所述第一存储块的数量保持在目标水平。
10.根据权利要求9所述的数据存储设备，其中所述第一存储块的数据存储速度高于用户数据区域的数据存储速度。
11.根据权利要求9所述的数据存储设备，
其中所述控制器进一步将除了所述第一存储块之外的剩余存储块作为第二存储块来管理，
其中当检查到所述第二存储块的容量等于或小于设置的阈值时，所述控制器进一步释放所述写入缓冲器池中包括的空闲块，使得所释放的空闲块变为所述第二存储块。
12.根据权利要求9所述的数据存储设备，其中所述控制器进一步：
响应于主机装置的写入请求，选择所述写入缓冲器池内的包括由第一指针所指向的第一存储块的一个或多个第一存储块，
将写入数据存储在所选择的一个或多个第一存储块中，以及
将所述第一指针改变为指向所述写入缓冲器池内的一个空闲块。
13.根据权利要求9所述的数据存储设备，
其中所述控制器进一步将除了所述第一存储块之外的剩余存储块作为第二存储块来管理，
其中当迁移事件发生时，所述控制器进一步：
将所述写入缓冲器池内的包括由第二指针所指向的第一存储块的一个或多个第一存储块中存储的数据迁移到所述第二存储块，以及
将所述第二指针改变为指向所述写入缓冲器池内的一个有效数据块。
14.一种数据存储设备的操作方法，所述数据存储设备包括存储装置和控制器，所述存储装置包括多个存储块，所述控制器控制所述存储装置，所述操作方法包括：
由所述控制器通过选择作为所述多个存储块中的一些存储块的多个第一存储块来配置写入缓冲器池；
由所述控制器将除了所述第一存储块之外的剩余存储块作为第二存储块来管理；
由所述控制器将所述第一存储块中的一个或多个第一存储块中存储的数据迁移到所述第二存储块中的一个或多个第二存储块；并且
由所述控制器排除所述第一存储块中的数据被迁移的一个或多个第一存储块，并且将所述第二存储块中的一个或多个第二存储块添加到所述写入缓冲器池。
15.根据权利要求14所述的操作方法，其中所述控制器在所述第一存储块的每个单元中存储1位数据。
16.根据权利要求14所述的操作方法，其中所述控制器通过使用所述第二存储块中的至少一些第二存储块来配置用户数据区域，并且
在构成所述用户数据区域的第二存储块的每个单元中存储2位或更多位数据。
17.根据权利要求14所述的操作方法，其中所述第一存储块的数据存储速度高于用户数据区域的数据存储速度。
18.根据权利要求14所述的操作方法，其中当检查到所述第二存储块的容量等于或小于设置的阈值时，所述控制器以所述写入缓冲器池中包括的空闲块替换所述第二存储块。
19.根据权利要求14所述的操作方法，进一步包括：
由所述控制器响应于主机装置的写入请求，选择所述写入缓冲器池内的包括由第一指针所指向的第一存储块的一个或多个第一存储块，
由所述控制器将写入数据存储在所选择的一个或多个第一存储块中；并且
由所述控制器将所述第一指针改变为指向所述写入缓冲器池内的处于空闲状态的第一存储块。
20.根据权利要求14所述的操作方法，其中将所述一个或多个第一存储块中存储的数据迁移到所述一个或多个第二存储块包括：
将所述写入缓冲器池内的包括由第二指针所指向的第一存储块的所述一个或多个第一存储块中存储的数据迁移到所述第二存储块；并且
将所述第二指针改变为指向所述写入缓冲器池内的存储有效数据的第一存储块。
CN202111071704.4A 2021-01-25 2021-09-14 数据存储设备及其操作方法 Withdrawn CN114791787A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0009977 2021-01-25
KR1020210009977A KR20220107392A (ko) 2021-01-25 2021-01-25 데이터 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN114791787A true CN114791787A (zh) 2022-07-26

Family

ID=82459765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111071704.4A Withdrawn CN114791787A (zh) 2021-01-25 2021-09-14 数据存储设备及其操作方法

Country Status (3)

Country Link
US (1) US11635896B2 (zh)
KR (1) KR20220107392A (zh)
CN (1) CN114791787A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4172785A1 (en) * 2020-06-30 2023-05-03 ARRIS Enterprises LLC Virtual elastic queue
WO2024112015A1 (ko) * 2022-11-21 2024-05-30 삼성전자 주식회사 저장 장치의 제조 방법 및 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093101B2 (en) * 2002-11-21 2006-08-15 Microsoft Corporation Dynamic data structures for tracking file system free space in a flash memory device
US20090216944A1 (en) * 2008-02-22 2009-08-27 International Business Machines Corporation Efficient validation of writes for protection against dropped writes
US8166233B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Garbage collection for solid state disks
US8874872B2 (en) * 2011-01-21 2014-10-28 Seagate Technology Llc Garbage collection management in memories
KR20130060791A (ko) 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
US10216536B2 (en) * 2016-03-11 2019-02-26 Vmware, Inc. Swap file defragmentation in a hypervisor
CN108733313B (zh) * 2017-04-17 2021-07-23 伊姆西Ip控股有限责任公司 利用预备盘建立多级闪速缓存的方法、设备和计算机可读介质
US10372342B2 (en) * 2017-10-02 2019-08-06 Western Digital Technologies, Inc. Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
KR20190083148A (ko) 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템

Also Published As

Publication number Publication date
US20220236903A1 (en) 2022-07-28
KR20220107392A (ko) 2022-08-02
US11635896B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
US11520504B2 (en) Data storage device and operating method thereof
KR20200025521A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
CN111414131B (zh) 数据存储装置、其操作方法和包括其的存储系统
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
CN110908596A (zh) 数据存储装置、其操作方法和包括存储装置的存储系统
CN111708480B (zh) 数据存储装置及其操作方法和控制器
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
CN111752854A (zh) 数据存储装置及其操作方法
US11243718B2 (en) Data storage apparatus and operation method i'hereof
CN113467708A (zh) 电子装置、数据存储装置及其操作方法
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
US20220188008A1 (en) Data storage apparatus and operation method thereof
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US11847332B2 (en) Data storage apparatus and operating method thereof
US11422892B2 (en) Data storage apparatus and operating method thereof
US20220188026A1 (en) Data storage apparatus and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220726