KR20210017401A - 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러 - Google Patents

데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러 Download PDF

Info

Publication number
KR20210017401A
KR20210017401A KR1020190096576A KR20190096576A KR20210017401A KR 20210017401 A KR20210017401 A KR 20210017401A KR 1020190096576 A KR1020190096576 A KR 1020190096576A KR 20190096576 A KR20190096576 A KR 20190096576A KR 20210017401 A KR20210017401 A KR 20210017401A
Authority
KR
South Korea
Prior art keywords
memory block
invalidated
controller
garbage collection
data
Prior art date
Application number
KR1020190096576A
Other languages
English (en)
Inventor
엄기표
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190096576A priority Critical patent/KR20210017401A/ko
Priority to US16/673,682 priority patent/US11263127B2/en
Priority to CN201911125149.1A priority patent/CN112347000A/zh
Publication of KR20210017401A publication Critical patent/KR20210017401A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0261—Garbage collection, i.e. reclamation of unreferenced memory using reference counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G06N5/046—Forward inferencing; Production systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부 및 저장부를 제어하는 컨트롤러를 포함하고, 컨트롤러는, 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공됨에 따라, 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하고, 무효화될 것으로 예측되면 가비지 컬렉션 정책을 조정하도록 구성되는 가비지 컬렉션 제어부를 포함할 수 있다.

Description

데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러{Data Storage Apparatus,Operating Method Thereof and Controller Therefor}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있으며, 일 예로 플래시 메모리 장치와 같은 비휘발성 메모리 장치를 저장 매체로 채택할 수 있다.
플래시 메모리 장치는 덮어쓰기(overwrite) 또는 제자리 갱신(in-place update)이 불가능하고, 리드/라이트 단위와 소거 단위가 상이하다. 따라서 호스트 장치의 덮어 쓰기 요청에 따라 입력되는 데이터는 플래시 메모리 장치에 실제로 오버라이트되지 않고 이전 데이터가 저장된 영역과 다른 물리적 영역에 저장된다. 그러므로, 플래시 메모리 장치는 가비지 컬렉션, 데이터 마이그레이션, 웨어 레벨링 등 하우스 킵핑 동작에 의해 저장 공간을 관리할 필요가 있다.
본 기술의 실시예는 불필요한 가비지 콜렉션 동작을 방지할 수 있는 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러를 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부; 및 상기 저장부를 제어하는 컨트롤러;를 포함하고, 상기 컨트롤러는, 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공됨에 따라, 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하고, 무효화될 것으로 예측되면 가비지 컬렉션 정책을 조정하도록 구성되는 가비지 컬렉션 제어부를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치를 위한 컨트롤러는 호스트 장치의 요청에 응답하여 저장부를 제어하는 컨트롤러로서, 호스트로부터 새로운 라이트 커맨드가 제공됨에 따라, 맵 테이블을 참조하여 라이트 이력을 판단하도록 구성되는 이력 조회부; 상기 이력 조회부의 판단 결과 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공되는 경우, 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하도록 구성되는 추정부; 및 상기 추정부에 의해 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되면 가비지 컬렉션 정책을 조정하도록 구성되는 정책 조정부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 저장부 및, 상기 저장부를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 호스트로부터 새로운 라이트 커맨드가 제공됨에 따라 상기 컨트롤러가, 상기 새로운 라이트 커맨드가 과거에 라이트했던 이력이 있는 논리 주소에 대한 라이트 요청인지 판단하는 이력 판단 단계; 상기 새로운 라이트 커맨드가 라이트 이력이 있는 논리 주소에 대한 라이트 요청인 경우, 상기 컨트롤러가 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하는 단계; 및 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되는 경우, 상기 컨트롤러가 가비지 컬렉션 정책을 조정하는 단계;를 포함할 수 있다.
본 기술에 의하면, 메모리 블럭의 무효화가 수반되는 커맨드를 처리하는 경우 가비지 콜렉션 정책을 조정하여, 불필요한 가비지 콜렉션에 의한 성능 저하를 방지할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 맵 GC 제어부의 구성도이다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5는 일 실시예에 의한 메모리 블럭 무효화 예측 방법을 설명하기 위한 도면이다.
도 6a 내지 도 6d는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 7은 일 실시예에 의한 메모리 블럭 무효화 예측 방법을 설명하기 위한 도면이다.
도 8a 내지 도 8c는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 9a 내지 도 9c는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 10은 일 실시예에 의한 메모리 블럭 무효화 예측 방법을 설명하기 위한 도면이다.
도 11a 내지 도 11c는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 12는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 13 및 도 14는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 15는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 16은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 저장부(120)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 복수의 다이들 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 동작할 수 있다.
본 기술의 일 실시예에 의한 컨트롤러(110) GC 제어부(20)를 포함할 수 있다. GC 제어부(20)는 호스트 장치로부터 제공되는 커맨드, 특히 라이트 커맨드에 응답하여 가비지 콜렉션(Garbage Collection; GC) 정책을 조정하도록 구성될 수 있다.
일 실시예에서, GC 제어부(20)는 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공됨에 따라, 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되면 GC 정책을 조정하도록 구성될 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(119) 및 GC 제어부(20)를 포함할 수 있다.
프로세서(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 메모리 인터페이스(119) 및 맵 데이터 관리부(20)에 전달하도록 구성될 수 있다. 일 실시예에서, 프로세서(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 프로세서(111)는 저장부(120)를 관리하기 위한 다양한 기능을 포함하는 플래시 변환계층(FTL; Flash Translation Layer)의 기능을 수행할 수 있도록 하드웨어 및 하드웨어에서 실행되는 소프트웨어가 결합된 형태로 구성될 수 있다.
FTL은 가비지 콜렉션, 주소맵핑, 웨어레벨링 등의 기능을 제공하기 위한 기능, 저장부(120)을 구성하는 복수의 메모리 블럭 각각의 속성을 관리하기 위한 기능 및 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정하기 위한 ECC(Error Check and Correction) 기능 등을 포함할 수 있다.
FTL은 가비지 콜렉션 수행시 GC 제어부(20)의 제어 정책에 따라 동작할 수 있다.
호스트 인터페이스(113)는 프로세서(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
프로세서(111)는 부팅 동작시 저장부(120) 또는 ROM(1151)에 저장된 부트 코드를 RAM(1153)에 로딩함으로써, 데이터 저장 장치(10)의 부팅 동작을 제어할 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다
일 실시예에서, GC 제어부(20)는 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공됨에 따라, 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되면 GC 정책을 조정하도록 구성될 수 있다.
일 실시예에서, GC 제어부(20)는 맵 테이블을 참조하여 라이트 이력을 판단할 수 있다. 예를 들어, GC 제어부(20)는 맵 테이블에 유효하게 유지되고 있거나 언맵 상태로 플래그된 논리 주소에 대한 라이트 커맨드가 제공되는 경우 라이트 이력이 있는 데이터에 대한 라이트 커맨드인 것으로 판단할 수 있다.
일 실시예에서, GC 제어부(20)는 순차적으로 제공되는 복수의 라이트 커맨드에 포함된 논리 주소가 연속적이고 복수의 라이트 커맨드에 포함된 데이터의 사이즈가 설정값 이상인 경우 메모리 블럭이 무효화될 것으로 예측할 수 있다.
일 실시예에서, GC 제어부(20)는 현재 라이트 커맨드에 따라 과거 라이트 데이터, 실질적으로는 과거 라이트 데이터에 대한 맵핑 정보가 무효화(언맵)될 때, 언맵되는 물리 주소가 특정 메모리 블럭에 집중되는 경우 해당 메모리 블럭이 무효화될 것으로 예측할 수 있다. 이 때, 과거 라이트 데이터는 특정 메모리 블럭 내에 설정된 길이 이상 연속적으로 라이트되어 있거나, 특정 메모리 블럭의 설정된 비율 이상의 영역에 랜덤하게 라이트되어 있을 수 있다.
일 실시예에서, GC 제어부(20)는 과거에 라이트한 후 무효화된 이력이 있는 벌크 데이터에 대한 오버 라이트가 요청되는 경우, 오버 라이트한 벌크 데이터가 저장된 메모리 블럭이 무효화될 것으로 예측할 수 있다.
GC 제어부(20)가 블럭의 무효화를 예측하는 조건은 이에 한정되지 않으며, 오버 라이트를 위해 제공되는 커맨드의 분석 결과에 따라 다양하게 설정될 수 있다.
도 3은 일 실시예에 의한 GC 제어부의 구성도이다.
도 3을 참조하면, GC 제어부(20)는 이력 조회부(210), 추정부(220) 및 정책 조정부(230)를 포함할 수 있다.
이력 조회부(210)는 호스트로부터 라이트 커맨드가 제공됨에 따라, 맵 테이블을 참조하여 라이트 이력을 판단할 수 있다.
맵 테이블은 데이터 저장 장치(10)의 부팅시 저장부(120)로부터 ROM(1151)에 로딩될 수 있다.
물리 주소를 인덱스로 하여 작성되는 P2L 맵 테이블은 인덱스에 대응하는 논리 주소 정보, 논리 어드레스에 대응하는 플래그 정보를 포함할 수 있다. 플래그 정보는 대응하는 논리 주소에 대한 언맵 여부를 나타낼 수 있다. 논리 주소를 인덱스로 하여 작성되는 L2P 맵 테이블은 인덱스에 대응하는 물리 주소 정보를 포함할 수 있다.
P2L 맵과 L2P 맵은 동일한 어드레스 맵핑 정보를 가질 수 있으며, P2L 맵과 L2P 맵의 일치를 위해서, L2P 맵은 P2L 맵에 근거하여 업데이트될 수 있다.
GC 제어부(20)는 맵 테이블, 예를 들어 P2L 맵 테이블에 유효하게 유지되고 있거나 언맵된 논리 주소에 대한 라이트 커맨드가 제공되는 경우 오버 라이트 커맨드인 것으로 판단할 수 있다.
추정부(220)는 현재 제공되는 라이트 커맨드에 의해 과거 라이트 데이터가 저장된 메모리 블럭의 무효화 여부를 예측하도록 구성될 수 있다.
일 실시예에서, 추정부(220)는 순차적으로 제공되는 복수의 라이트 커맨드에 포함된 논리 주소가 연속적이고 복수의 라이트 커맨드에 포함된 데이터의 사이즈가 설정값 이상인 경우 메모리 블럭이 무효화될 것으로 예측할 수 있다.
일 실시예에서, 추정부(220)는 현재 라이트 커맨드에 따라 과거 라이트 데이터, 실질적으로는 과거 라이트 데이터에 대한 맵핑 정보가 무효화(언맵)될 때, 언맵되는 물리 주소가 특정 메모리 블럭에 집중되는 경우 해당 메모리 블럭이 무효화될 것으로 예측할 수 있다. 이 때, 언맵되는 과거 라이트 데이터는 특정 메모리 블럭 내에서 설정된 길이 이상 연속적으로 라이트되어 있거나, 특정 메모리 블럭의 설정된 비율 이상의 영역에 랜덤하게 라이트되어 있을 수 있다.
일 실시예에서, 추정부(220)는 과거에 라이트한 후 무효화된 이력이 있는 벌크 데이터에 대한 오버 라이트가 요청되는 경우, 오버 라이트한 벌크 데이터가 저장된 메모리 블럭이 무효화될 것으로 예측할 수 있다.
정책 조정부(230)는 추정부(220)에 의해 메모리 블럭의 무효화가 예측되는 경우 GC 정책, 예를 들어 GC 여부, 또는 GC 트리거 조건, GC를 통해 회수할 프리 블럭의 수 등을 조정하도록 구성될 수 있다.
이에 따라, 컨트롤러(110)는 정책 조정부(230)에서 조정한 GC 정책에 따라 가비지 콜렉션을 수행할 수 있다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 4를 참조하면, 호스트로부터 커맨드가 전송됨에 따라, 컨트롤러(110)는 커맨드 레지스터의 빈 공간을 할당하여 커맨드를 저장할 수 있다(S101).
그리고, 커맨드 레지스터에 저장된 커맨드를 파싱(parsing)할 수 있다(S103). 호스트의 커맨드가 라이트 커맨드인 경우, 커맨드를 파싱함에 따라 라이트 데이터를 저장할 논리 주소(LBA) 및 데이터의 길이(Length)가 추출될 수 있다.
컨트롤러(110)의 GC 제어부(20)는 라이트 데이터의 논리 주소(LBA) 및 길이(Length)에 기초하여, 라이트 이력이 있는 데이터에 대한 라이트 요청인지, 즉 오버라이트 요청인지 판단할 수 있다(S105).
단계 S105의 판단 결과, 오버라이트 요청인 경우(S105:Y), GC 제어부(20)는 오버라이트로 인해 메모리 블럭의 무효화가 예측되는지 판단할 수 있다(S107).
메모리 블럭이 무효화될 것으로 예측되는 경우(S107:Y), GC 제어부(20)는 GC 정책을 변경할 수 있다(S109). GC 정책은 예를 들어 GC 여부, 또는 GC 트리거 조건, GC를 통해 회수할 프리 블럭의 수 등이 될 수 있으나, 이에 한정되는 것은 아니다.
GC 정책이 변경됨에 따라, 컨트롤러(110)는 조정된 GC 정책에 따라 가비지 콜렉션을 수행할 수 있다.
한편, 오버 라이트 요청이 아닌 경우(S105:N) 또는 메모리 블럭의 무효화가 예측되지 않는 경우(S107:N), 컨트롤러(110)는 일반적인 커맨드 처리 프로세스를 수행할 수 있다(S111).
도 5는 일 실시예에 의한 메모리 블럭 무효화 예측 방법을 설명하기 위한 도면이고, 도 6a 내지 도 6d는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
GC 제어부(20)는 오버라이트 명령에 응답하여 메모리 블럭이 무효화될 것으로 예측되는지 판단할 수 있다.
일 실시예에서, GC 제어부(20)는 순차적으로 제공되는 복수의 라이트 커맨드에 포함된 논리 주소가 연속적이고 복수의 라이트 커맨드에 포함된 데이터의 사이즈가 설정값(TH1) 이상인 경우(S201:Y) 메모리 블럭이 무효화될 것으로 예측할 수 있다.
도 6a를 참조하면, 저장부(120)의 메모리 블럭 A(BLK-A)에 논리 주소 0~n(LBA0~LBAn)에 대응하는 데이터가 저장되어 있고, 저장부(120)에 복수의 프리 블럭(BLK-B, BLK-C, BLK-D, BLK-E)이 보유되어 있는 상황을 가정할 수 있다.
이러한 상황에서, 도 6b와 같이 호스트로부터 라이트 커맨드0(WC0)이 제공되고, 이로부터 추출된 논리 주소가 LBA0, 데이터의 길이가 3인 경우, GC 제어부(20)는 라이트 커맨드0이 논리주소(LBA0~LBA2)에 대한 오버라이트 요청인 것으로 판단할 수 있다.
이후, 순차적으로 논리주소(LBA3)에 길이 10만큼 수행할 라이트 커맨드1(WC1), 논리주소(LBA13)에 길이 20만큼 수행할 라이트 커맨드2(WC2), …, 논리주소(LBA1x)에 길이 y만큼 수행할 라이트 커맨드l(WCl)이 제공되면, GC 제어부(20)는 라이트 커맨드0~l이 길이n(=3+10+20+y)의 데이터를 논리주소(LBA0~n)에 대해 라이트하는 시퀀셜 라이트 커맨드인 것으로 간주할 수 있다.
도 6c와 같이 라이트 커맨드0에 따른 데이터를 메모리 블럭 B(BLK-B)에 라이트하고, 이어서 라이트 커맨드1에 따른 데이터를 메모리 블럭 B(BLK-B)에 라이트하여, 라이트 커맨드l에 따른 데이터까지 메모리 블럭 B(BLK-B)에 라이트할 수 있다.
그러면, 도 6d에 도시한 것과 같이 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보는 무효화될 수 있다.
메모리 블럭 A(BLK-A) 전체가 무효화되면 프리 블럭으로 사용할 수 있으므로, 별도의 가비지 콜렉션 동작을 수행하지 않고도 프리 블럭이 확보될 수 있다.
따라서 GC 제어부(20)는 현재의 오버라이트 동작에 의해 과거 메모리 블럭이 무효화되는 경우 불필요한 GC가 수행되지 않도록 GC 정책을 조정할 수 있다.
도 7은 일 실시예에 의한 메모리 블럭 무효화 예측 방법을 설명하기 위한 도면이고, 도 8 및 도 9는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 7을 참조하면, GC 제어부(20)는 현재 라이트 커맨드에 따라 과거 라이트 데이터, 실질적으로는 과거 라이트 데이터에 대한 맵핑 정보가 무효화(언맵)될 때,
특정 메모리 블럭에 설정된 길이(TH2) 이상으로 연속 라이트된 데이터의 물리 주소가 언맵되거나, 특정 메모리 블럭의 설정된 비율(TH2) 이상의 영역에 랜덤 라이트된 데이터의 물리 주소가 언맵되는 경우(S203:Y) 해당 메모리 블럭이 무효화될 것으로 예측할 수 있다.
도 8a 내지 도 8c는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 6a에 도시한 것과 같이, 저장부(120)의 메모리 블럭 A(BLK-A)에 논리 주소 0~n(LBA0~LBAn)에 대응하는 데이터가 저장되어 있고, 저장부(120)에 복수의 프리 블럭(BLK-B, BLK-C, BLK-D, BLK-E)이 보유되어 있는 상황을 가정할 수 있다.
이러한 상황에서, 도 8a와 같이 호스트로부터 라이트 커맨드11(WC11)이 제공되고, 이로부터 추출된 논리 주소가 LBA0, 데이터의 길이가 2인 경우, GC 제어부(20)는 라이트 커맨드11이 논리주소(LBA0~LBA1)에 대한 오버라이트 요청인 것으로 판단할 수 있다.
이후, 순차적으로 논리주소(LBA2)에 길이 5만큼 수행할 라이트 커맨드12(WC12), 논리주소(LBA7)에 길이 20만큼 수행할 라이트 커맨드13(WC13) 등이 제공될 수 있다.
도 8b와 같이 라이트 커맨드11에 따른 데이터를 메모리 블럭 C(BLK-C)에 라이트하고, 이어서 라이트 커맨드12에 따른 데이터 및 라이트 커맨드13에 따른 데이터를 메모리 블럭 C(BLK-C)에 각각 라이트할 수 있다.
그러면, 도 8c에 도시한 것과 같이 논리주소(LBA0~2)에 대응하여 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보, 논리주소(LBA3~6)에 대응하여 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보, 논리주소(LBA7~16)에 대응하여 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보가 차례로 무효화될 수 있다.
이와 같이, 과거 라이트 데이터가 특정 메모리 블럭(BLK-A) 내에서 설정된 길이 이상 연속적으로 라이트되어 있다면, 오버 라이트에 의해 언맵되는 물리 주소가 특정 메모리 블럭 A(BLK-A)에 집중될 수 있다. 이에 따라 해당 메모리 블럭 A(BLK-A)에 저장된 데이터의 무효화 정도, 즉 논리주소의 언맵 정도가 설정값(TH2) 이상이 되면, 메모리 블럭 A(BLK-A)의 아직 무효화되지 않은 데이터 또한 향후 무효화될 가능성이 높은 것으로 판단할 수 있다.
이러한 추세에 따라 메모리 블럭 A(BLK-A) 전체가 무효화되면 프리 블럭으로 사용할 수 있으므로, 별도의 가비지 콜렉션 동작을 수행하지 않고도 프리 블럭이 확보될 수 있다.
따라서 GC 제어부(20)는 논리주소가 연속되는 복수의 라이트 커맨드에 따른 오버라이트 동작에 의해 과거 라이트 데이터에 대한 맵핑 정보가 무효화(언맵)될 때, 언맵되는 물리 주소가 특정 메모리 블럭에 집중되는 경우 해당 메모리 블럭이 무효화될 것으로 예측할 수 있다.
도 9a 내지 도 9c는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
도 6a에 도시한 것과 같이, 저장부(120)의 메모리 블럭 A(BLK-A)에 논리 주소 0~n(LBA0~LBAn)에 대응하는 데이터가 저장되어 있고, 저장부(120)에 복수의 프리 블럭(BLK-B, BLK-C, BLK-D, BLK-E)이 보유되어 있는 상황을 가정할 수 있다.
이러한 상황에서, 도 9a와 같이 호스트로부터 라이트 커맨드21(WC21)이 제공되고, 이로부터 추출된 논리 주소가 LBA0, 데이터의 길이가 5인 경우, GC 제어부(20)는 라이트 커맨드21이 논리주소(LBA0~LBA4)에 대한 오버라이트 요청인 것으로 판단할 수 있다.
이후, 순차적으로 논리주소(LBA8)에 길이 10만큼 수행할 라이트 커맨드22(WC22), 논리주소(LBA23)에 길이 20만큼 수행할 라이트 커맨드23(WC23) 등이 제공될 수 있다.
도 9b와 같이 라이트 커맨드21에 따른 데이터를 메모리 블럭 D(BLK-D)에 라이트하고, 이어서 라이트 커맨드22에 따른 데이터 및 라이트 커맨드23에 따른 데이터를 메모리 블럭 D(BLK-D)에 각각 라이트할 수 있다.
그러면, 도 9c에 도시한 것과 같이 논리주소(LBA0~4)에 대응하여 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보, 논리주소(LBA8~17)에 대응하여 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보, 논리주소(LBA23~42)에 대응하여 과거에 메모리 블럭 A(BLK-A)에 라이트했던 데이터에 대한 맵핑 정보가 차례로 무효화될 수 있다.
이와 같이, 무효화될 과거 라이트 데이터가 특정 메모리 블럭(BLK-A)의 설정된 비율 이상의 영역에 랜덤하게 라이트되어 있다면, 오버 라이트에 의해 언맵되는 물리 주소가 특정 메모리 블럭 A(BLK-A)에 집중된다. 이에 따라, 해당 메모리 블럭 A(BLK-A)에 저장된 데이터의 무효화 정도, 즉 논리주소의 언맵 정도가 설정값(TH2) 이상이 되면, 메모리 블럭 A(BLK-A)의 아직 무효화되지 않은 데이터 또한 향후 무효화될 가능성이 높은 것으로 판단할 수 있다.
이러한 추세에 따라 메모리 블럭 A(BLK-A) 전체가 무효화되면 프리 블럭으로 사용할 수 있으므로, 별도의 가비지 콜렉션 동작을 수행하지 않고도 프리 블럭이 확보될 수 있다.
따라서 GC 제어부(20)는 논리주소가 연속되지 않는 복수의 라이트 커맨드에 따른 오버라이트 동작에 의해 과거 라이트 데이터에 대한 맵핑 정보가 무효화(언맵)될 때, 언맵되는 물리 주소가 특정 메모리 블럭에 집중되는 경우 해당 메모리 블럭이 무효화될 것으로 예측할 수 있다.
도 10은 일 실시예에 의한 메모리 블럭 무효화 예측 방법을 설명하기 위한 도면이고, 도 11a 내지 도 11c는 일 실시예에 의한 메모리 블럭 무효화 개념을 설명하기 위한 도면이다.
일 실시예에서, GC 제어부(20)는 과거에 라이트한 후 무효화된 이력이 있는 벌크 데이터에 대한 오버 라이트가 요청되는 경우(S205:Y), 오버 라이트한 벌크 데이터가 저장된 메모리 블럭이 무효화될 것으로 예측할 수 있다.
도 6a에 도시한 것과 같이, 저장부(120)의 메모리 블럭 A(BLK-A)에 논리 주소 0~n(LBA0~LBAn)에 대응하는 데이터가 저장되어 있고, 저장부(120)에 복수의 프리 블럭(BLK-B, BLK-C, BLK-D, BLK-E)이 보유되어 있는 상황을 가정할 수 있다.
도 11a에 도시한 것과 같이, 메모리 블럭 A(BLK-A)에 저장된 데이터 전체를 삭제하여 메모리 블럭 A(BLK-A)의 논리 주소를 언맵할 수 있다.
이후, 동일한 논리 주소(LBA0~n)에 대한 오버라이트가 요청됨에 따라, 도 11b와 같이 메모리 블럭 E(BLK-E)에 라이트를 수행할 수 있다.
메모리 블럭 E(BLK-E)에 라이트한 데이터는 이전에도 전체적으로 삭제된 이력이 있는 만큼, 향후에도 도 11c와 같이 전체적으로 삭제될 가능성이 높은 것으로 간주할 수 있다.
따라서, 삭제 이력이 있는 벌크 데이터의 오버라이트가 요청되면 가비지 콜렉션 정책을 변경하여 불필요한 가비지 콜렉션이 수행되지 않도록 할 수 있다.
오버라이트하기 전의 과거 데이터가 저장된 메모리 블럭이 무효화될 것인지 예측하는 방법은 다양하게 변경, 추가될 수 있다.
본 기술에서는 오버라이트에 의해 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되면 가비지 콜렉션 정책을 변경함에 의해 하우스 킵핑을 위한 백그라운드 동작에 의해 호스트 커맨드 처리 성능이 저하되는 것을 방지할 수 있다.
도 12는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 12를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 컨트롤러(1210), 데이터 저장 장치(1200) 및 버퍼 메모리(1230)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 13 및 도 14는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 3에 도시된 컨트롤러(110)로 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 14를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 3에 도시한 컨트롤러(110)로 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 15는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 15를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 12의 데이터 저장 장치(1200), 도 13의 메모리 시스템(3200), 도 14의 메모리 시스템(4200)으로 구성될 수 있다.
도 16은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 16을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 저장부
20 : 가비지 콜렉션 제어부

Claims (18)

  1. 저장부; 및
    상기 저장부를 제어하는 컨트롤러;를 포함하고,
    상기 컨트롤러는, 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공됨에 따라, 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하고, 무효화될 것으로 예측되면 가비지 컬렉션 정책을 조정하도록 구성되는 가비지 컬렉션 제어부를 포함하는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 가비지 컬렉션 정책은 가비지 컬렉션 여부, 가비지 컬렉션 트리거 조건, 가비지 컬렉션을 통해 회수할 프리 블럭의 수 중 적어도 하나를 포함하는 데이터 저장 장치.
  3. 제 1 항에 있어서,
    상기 가비지 컬렉션 제어부는, 상기 새로운 라이트 커맨드에 포함된 논리주소가 맵 테이블에 유효하게 유지되고 있거나 언맵 상태로 플래그되었는지 판단하여 상기 이력을 판단하도록 구성되는 데이터 저장 장치.
  4. 제 1 항에 있어서,
    상기 가비지 컬렉션 제어부는, 순차적으로 제공되는 복수의 새로운 라이트 커맨드에 포함된 논리 주소가 연속적이고, 상기 복수의 새로운 라이트 커맨드에 포함된 데이터의 사이즈가 설정값 이상인 경우 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하도록 구성되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 가비지 컬렉션 제어부는 상기 새로운 라이트 커맨드에 따라 특정 메모리 블럭에 대한 맵핑 정보의 무효화 정도가 설정값 이상인 경우 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하도록 구성되는 데이터 저장 장치.
  6. 제 1 항에 있어서,
    상기 가비지 컬렉션 제어부는, 과거에 라이트한 후 무효화된 이력이 있는 벌크 데이터에 대한 오버 라이트가 요청되는 경우, 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하도록 구성되는 데이터 저장 장치.
  7. 호스트 장치의 요청에 응답하여 저장부를 제어하는 컨트롤러로서,
    호스트로부터 새로운 라이트 커맨드가 제공됨에 따라, 맵 테이블을 참조하여 라이트 이력을 판단하도록 구성되는 이력 조회부;
    상기 이력 조회부의 판단 결과 과거에 라이트했던 이력이 있는 논리 주소에 대한 새로운 라이트 커맨드가 제공되는 경우, 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하도록 구성되는 추정부; 및
    상기 추정부에 의해 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되면 가비지 컬렉션 정책을 조정하도록 구성되는 정책 조정부;
    를 포함하도록 구성되는 컨트롤러.
  8. 제 7 항에 있어서,
    상기 이력 조회부는 상기 새로운 라이트 커맨드에 포함된 논리주소가 맵 테이블에 유효하게 유지되고 있거나 언맵 상태로 플래그되었는지 판단하여 상기 이력을 판단하도록 구성되는 컨트롤러.
  9. 제 7 항에 있어서,
    상기 추정부는, 순차적으로 제공되는 복수의 새로운 라이트 커맨드에 포함된 논리 주소가 연속적이고, 상기 복수의 새로운 라이트 커맨드에 포함된 데이터의 사이즈가 설정값 이상인 경우 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하도록 구성되는 컨트롤러.
  10. 제 7 항에 있어서,
    상기 추정부는 상기 새로운 라이트 커맨드에 따라 특정 메모리 블럭에 대한 맵핑 정보의 무효화 정도가 설정값 이상인 경우 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하도록 구성되는 컨트롤러.
  11. 제 7 항에 있어서,
    상기 추정부는, 과거에 라이트한 후 무효화된 이력이 있는 벌크 데이터에 대한 오버 라이트가 요청되는 경우, 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하도록 구성되는 컨트롤러.
  12. 제 7 항에 있어서,
    상기 정책 조정부는, 가비지 컬렉션 여부, 가비지 컬렉션 트리거 조건, 가비지 컬렉션을 통해 회수할 프리 블럭의 수 중 적어도 하나를 포함하는 상기 가비지 컬렉션 정책을 조정하도록 구성되는 컨트롤러.
  13. 저장부 및, 상기 저장부를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    호스트로부터 새로운 라이트 커맨드가 제공됨에 따라 상기 컨트롤러가, 상기 새로운 라이트 커맨드가 과거에 라이트했던 이력이 있는 논리 주소에 대한 라이트 요청인지 판단하는 이력 판단 단계;
    상기 새로운 라이트 커맨드가 라이트 이력이 있는 논리 주소에 대한 라이트 요청인 경우, 상기 컨트롤러가 적어도 하나의 메모리 블럭이 무효화될 것인지 예측하는 단계; 및
    상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측되는 경우, 상기 컨트롤러가 가비지 컬렉션 정책을 조정하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 이력 판단 단계는, 상기 컨트롤러가 상기 새로운 라이트 커맨드에 포함된 논리주소가 맵 테이블에 유효하게 유지되고 있거나 언맵 상태로 플래그되었는지 판단하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  15. 제 13 항에 있어서,
    상기 예측하는 단계는, 순차적으로 제공되는 복수의 새로운 라이트 커맨드에 포함된 논리 주소가 연속적이고, 상기 복수의 새로운 라이트 커맨드에 포함된 데이터의 사이즈가 설정값 이상인 경우, 상기 컨트롤러가 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  16. 제 13 항에 있어서,
    상기 예측하는 단계는, 상기 새로운 라이트 커맨드에 따라 특정 메모리 블럭에 대한 맵핑 정보의 무효화 정도가 설정값 이상인 경우, 상기 컨트롤러가 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 13 항에 있어서,
    상기 예측하는 단계는, 과거에 라이트한 후 무효화된 이력이 있는 벌크 데이터에 대한 오버 라이트가 요청되는 경우, 상기 컨트롤러가 상기 적어도 하나의 메모리 블럭이 무효화될 것으로 예측하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 13 항에 있어서,
    상기 정책을 조정하는 단계는, 상기 컨트롤러가 가비지 컬렉션 여부, 가비지 컬렉션 트리거 조건, 가비지 컬렉션을 통해 회수할 프리 블럭의 수 중 적어도 하나를 조정하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
KR1020190096576A 2019-08-08 2019-08-08 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러 KR20210017401A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190096576A KR20210017401A (ko) 2019-08-08 2019-08-08 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러
US16/673,682 US11263127B2 (en) 2019-08-08 2019-11-04 Data storage device, method of operating the same, and controller for the same
CN201911125149.1A CN112347000A (zh) 2019-08-08 2019-11-18 数据存储装置、其操作方法和数据存储装置的控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190096576A KR20210017401A (ko) 2019-08-08 2019-08-08 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러

Publications (1)

Publication Number Publication Date
KR20210017401A true KR20210017401A (ko) 2021-02-17

Family

ID=74367892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190096576A KR20210017401A (ko) 2019-08-08 2019-08-08 데이터 저장 장치 및 그 동작 방법과, 이를 위한 컨트롤러

Country Status (3)

Country Link
US (1) US11263127B2 (ko)
KR (1) KR20210017401A (ko)
CN (1) CN112347000A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026716B2 (en) * 2010-05-12 2015-05-05 Western Digital Technologies, Inc. System and method for managing garbage collection in solid-state memory
KR101734200B1 (ko) 2010-12-03 2017-05-11 삼성전자주식회사 적응적 머지를 수행하는 메모리 시스템 및 그것의 데이터 쓰기 방법
US20130019057A1 (en) * 2011-07-15 2013-01-17 Violin Memory, Inc. Flash disk array and controller
CN104808951B (zh) * 2014-01-28 2018-02-09 国际商业机器公司 进行存储控制的方法和设备
US10318414B2 (en) * 2014-10-29 2019-06-11 SK Hynix Inc. Memory system and memory management method thereof
KR102275710B1 (ko) * 2015-02-02 2021-07-09 삼성전자주식회사 오버-라이트가 가능한 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US20170139826A1 (en) * 2015-11-17 2017-05-18 Kabushiki Kaisha Toshiba Memory system, memory control device, and memory control method
WO2017139973A1 (zh) * 2016-02-19 2017-08-24 华为技术有限公司 一种闪存设备的访问方法和装置
US10229048B2 (en) * 2016-06-29 2019-03-12 Western Digital Technologies, Inc. Unified paging scheme for dense and sparse translation tables on flash storage systems
US10572184B2 (en) * 2018-01-11 2020-02-25 International Business Machines Corporation Garbage collection in data storage systems
JP6722216B2 (ja) * 2018-03-09 2020-07-15 株式会社日立製作所 データ量削減機能を有する計算機システム、及び、記憶制御方法
US11188496B2 (en) * 2018-09-13 2021-11-30 Toshiba Memory Corporation System and method for storing data using ethernet drives and ethernet open-channel drives
CN109284233B (zh) * 2018-09-18 2022-02-18 郑州云海信息技术有限公司 一种存储系统的垃圾回收方法及相关装置
US10838859B2 (en) * 2018-09-25 2020-11-17 Western Digital Technologies, Inc. Recency based victim block selection for garbage collection in a solid state device (SSD)
US10990520B2 (en) * 2018-12-10 2021-04-27 Storart Technology Co., Ltd. Method for gabage collecting for non-volatile memory
US10915444B2 (en) * 2018-12-27 2021-02-09 Micron Technology, Inc. Garbage collection candidate selection using block overwrite rate
US11416389B2 (en) * 2019-07-17 2022-08-16 Micron Technology, Inc. Managing garbage collection in a memory subsystem based on characteristics of data streams

Also Published As

Publication number Publication date
US11263127B2 (en) 2022-03-01
CN112347000A (zh) 2021-02-09
US20210042223A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
CN108804023B (zh) 数据存储装置及其操作方法
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20190106228A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN111177031B (zh) 数据存储装置及操作方法和具有数据存储装置的存储系统
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
CN112015329A (zh) 存储系统及其操作方法
US20210334029A1 (en) Data storage apparatus and operation method thereof
CN111177039A (zh) 数据存储设备、其操作方法及包括其的存储系统
KR20200085513A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN113741798A (zh) 数据存储装置及其操作方法
CN110389907B (zh) 电子装置
CN111708480B (zh) 数据存储装置及其操作方法和控制器
KR20210099784A (ko) 데이터 저장 장치 및 그 동작 방법
KR20210001501A (ko) 데이터 저장 장치 및 이를 위한 컨트롤러와 그 동작 방법
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
CN111752854A (zh) 数据存储装置及其操作方法
KR20230031617A (ko) 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210079637A (ko) 데이터 저장 장치 및 그 동작 방법
US11263127B2 (en) Data storage device, method of operating the same, and controller for the same
US11847332B2 (en) Data storage apparatus and operating method thereof
KR20220080273A (ko) 데이터 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination