KR20210099784A - 데이터 저장 장치 및 그 동작 방법 - Google Patents

데이터 저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210099784A
KR20210099784A KR1020200013569A KR20200013569A KR20210099784A KR 20210099784 A KR20210099784 A KR 20210099784A KR 1020200013569 A KR1020200013569 A KR 1020200013569A KR 20200013569 A KR20200013569 A KR 20200013569A KR 20210099784 A KR20210099784 A KR 20210099784A
Authority
KR
South Korea
Prior art keywords
map data
data
victim
address
logical address
Prior art date
Application number
KR1020200013569A
Other languages
English (en)
Inventor
진용
김기선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200013569A priority Critical patent/KR20210099784A/ko
Priority to US16/934,937 priority patent/US11243888B2/en
Priority to CN202010799414.0A priority patent/CN113220216A/zh
Publication of KR20210099784A publication Critical patent/KR20210099784A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

일 실시예에 의한 데이터 저장 장치는 제 1 크기의 단위 물리 영역으로 구분되며 데이터가 저장되는 저장부, 호스트의 논리 주소와 단위 물리 영역에 대한 시작 물리 주소의 연결 정보를 나타내는 맵 데이터의 집합인 맵 테이블이 로딩되는 버퍼 메모리 및 호스트의 요청에 따라 저장부에 대한 데이터 입출력을 제어하고, 호스트가 접근 요청한 논리 주소에 대한 맵 데이터가 저장된 맵 테이블 주소에 기초하여 버퍼 메모리로부터 맵 데이터를 리드하며, 에러 발생 횟수가 제 1 임계치 이상인 버퍼 메모리 영역의 소스 맵 데이터를 에러 발생 횟수가 제 1 인계치 미만인 적어도 하나의 버퍼 메모리 영역의 희생 맵 데이터와 병합하여 맵 데이터를 리맵핑하도록 구성되는 컨트롤러를 포함할 수 있다.

Description

데이터 저장 장치 및 그 동작 방법{Data Storage Apparatus and Operation Method Thereof}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그 동작 방법에 관한 것이다.
데이터 저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다.
데이터 저장 장치가 귀속되는 호스트 장치에서 사용하는 메모리 주소인 논리 주소와 데이터 저장 장치의 실제 메모리 주소인 물리 주소는 관리체계가 상이할 수 있으며, 호스트의 요청을 처리하기 위해 논리-물리 주소 간의 맵핑이 필요할 수 있다.
논리-물리 주소 간의 맵핑을 위해 맵 테이블을 이용할 수 있으며, 맵 테이블을 안정적으로 운용하는 것은 메모리 장치의 신뢰성을 결정하는 중요한 요소로 작용한다.
본 기술의 실시예는, 맵 테이블이 로딩되는 버퍼 메모리 장치의 수명을 증가시킬 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 제 1 크기의 단위 물리 영역으로 구분되며 데이터가 저장되는 저장부; 호스트의 논리 주소와 상기 단위 물리 영역에 대한 시작 물리 주소의 연결 정보를 나타내는 맵 데이터의 집합인 맵 테이블이 로딩되는 버퍼 메모리; 및 상기 호스트의 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하고, 상기 호스트가 접근 요청한 논리 주소에 대한 맵 데이터가 저장된 맵 테이블 주소에 기초하여 상기 버퍼 메모리로부터 맵 데이터를 리드하며, 에러 발생 횟수가 제 1 임계치 이상인 상기 버퍼 메모리 영역의 소스 맵 데이터를 에러 발생 횟수가 상기 제 1 인계치 미만인 적어도 하나의 버퍼 메모리 영역의 희생 맵 데이터와 병합하여 상기 맵 데이터를 리맵핑하도록 구성되는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 제 1 크기의 단위 물리 영역으로 구분되며 데이터가 저장되는 저장부, 호스트의 논리 주소와 상기 단위 물리 영역에 대한 시작 물리 주소의 연결 정보를 나타내는 맵 데이터의 집합인 맵 테이블이 로딩되는 버퍼 메모리 및, 상기 호스트의 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 호스트로부터 논리 주소를 포함하는 요청이 전송됨에 따라, 상기 컨트롤러가 상기 논리 주소에 대한 맵 데이터가 저장된 맵 테이블 주소에 기초하여 상기 버퍼 메모리로부터 맵 데이터를 리드하는 단계; 및 상기 맵 데이터가 저장된 버퍼 메모리 영역의 에러 발생 횟수가 제 1 임계치 이상인 경우, 상기 컨트롤러가 에러 발생 횟수가 제 1 임계치 이상인 상기 버퍼 메모리 영역의 소스 맵 데이터를 에러 발생 횟수가 상기 제 1 인계치 미만인 적어도 하나의 버퍼 메모리 영역의 희생 맵 데이터와 병합하여 상기 맵 데이터를 리맵핑하는 단계;를 포함하도록 구성하도록 구성될 수 있다.
본 기술에 의하면, 데이터 저장 장치의 맵 테이블 로딩 영역 중 헬스 상태가 취약한 위치에 대한 접근을 차단하여 버퍼 메모리 장치의 수명을 증가시킬 수 있다.
이에 따라, 버퍼 메모리 장치를 사용하는 데이터 저장 장치의 수명 및 신뢰성을 향상시킬 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 맵핑 정보 관리부의 구성도이다.
도 4는 일 실시예에 의한 맵핑 정보 관리 개념을 설명하기 위한 도면이다.
도 5는 일 실시예에 의한 제 1 리맵퍼의 구성도이다.
도 6은 일 실시예에 의한 제 2 리맵퍼 및 버퍼 메모리 컨트롤러의 구성도이다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 소프트 리맵핑 방법을 설명하기 위한 흐름도이다.
도 9는 일 실시예에 의한 소프트 리맵핑 방법의 개념도이다.
도 10은 일 실시예에 의한 하드 리맵핑 방법을 설명하기 위한 흐름도이다.
도 11은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 12 및 도 13은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 14는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 15는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110), 저장부(120) 및 버퍼 메모리(130)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다. 일 실시예에서, 컨트롤러(110)는 맵핑 정보 관리부(210) 및 버퍼 메모리(BMEM) 컨트롤러(220)를 포함할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다.
저장부(120)는 복수의 비휘발성 메모리 장치(NVM, 121~12N)를 포함할 수 있고, 각각의 비휘발성 메모리 장치(NVM)는 복수의 다이들, 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
플래시 메모리 장치와 같이 제자리 갱신(덮어쓰기)이 불가능한 메모리 장치는 프로그램 대상 모리 셀을 먼저 소거한 후 프로그램을 수행한다. 또한, 플래시 메모리 장치는 라이트/리드 단위(페이지 단위)와 소거 단위(블럭 단위)가 다르기 때문에, 특정 블럭에 저장된 데이터의 일부를 갱신하기 위해서는 해당 블럭에 저장된 데이터 전체를 리드하여 데이터를 갱신한 후 전체 데이터를 다른 블럭에 프로그램한다.
이와 같이, 데이터가 저장된 물리적 위치가 호스트와 무관하게 변경됨에 따라 호스트가 사용하는 논리 주소와 저장부(120)의 물리 주소를 연관시켜 관리하는 맵 테이블을 이용할 수 있다.
컨트롤러(110)의 맵핑 정보 관리부(210)는 호스트의 논리 주소와 저장부(120)의 물리 주소를 연관시킨 맵 테이블(MT)을 생성 및 갱신하는 등의 관리 동작을 수행할 수 있다. 맵 테이블(MT)은 저장부(120)에 보관되고, 데이터 저장 장치(10)에 전원이 공급되면 버퍼 메모리(130)에 로딩될 수 있다. 맵 테이블(MT)은 논리 주소에 대한 물리 주소의 맵핑 정보를 저장하는 단위 맵 데이터인 엔트리(또는 세그먼트)의 집합이며, 맵 테이블(MT)의 크기는 저장부(120)의 용량에 비례할 수 있다.
일 실시예에서, 논리 주소는 저장부(120)를 구성하는 메모리 장치의 제 1 크기(K, 예를 들어 4KB)의 단위 물리 영역에 대한 시작 주소를 가리킬 수 있고, 맵 데이터는 논리 주소에 대응하는 물리 영역의 주소를 제 2 크기(예를 들어 4B)로 표현한 데이터를 포함할 수 있다.
버퍼 메모리(130)는 데이터 저장 장치(10)가 호스트와 연동하여 데이터를 라이트하거나 읽는 등의 일련의 동작을 수행할 때 필요한 데이터, 예를 들어 맵 데이터의 집합인 맵 테이블, 리드할 데이터, 라이트할 데이터, 메타 데이터 등을 임시 저장할 수 있는 공간으로 작용한다.
일 실시예에서, 버퍼 메모리(130)는 DRAM 및/또는 SRAM으로 구성될 수 있고, 버퍼 메모리(BMEM) 컨트롤러(220)에 의해 제어될 수 있다.
버퍼 메모리(BMEM) 컨트롤러(220)는 버퍼 메모리(130)를 복수의 영역(슬롯)으로 분할하고, 데이터를 임시 저장하기 위하여 각 영역들을 할당하거나 해제할 수 있다. 영역이 할당된다는 것은 해당 영역에 데이터가 저장된 상태, 또는 해당 영역에 저장된 데이터가 유효한 상태를 의미할 수 있다. 영역이 해제된다는 것은 해당 영역에 데이터가 저장되지 않은 상태 또는 해당 영역에 저장된 데이터가 무효화된 상태임을 의미할 수 있다.
DRAM은 플래시 메모리에 비하여 동작 속도가 빠르고 집적도가 높아 컴퓨팅 장치의 동작 메모리로 널리 사용되고 있다. 다만, 유한한 데이터 보유 특성을 갖기 때문에 주기적으로 리프레시를 수행하여야 한다. 맵 테이블과 같이 중요한 데이터를 저장하는 DRAM의 신뢰성을 보장하기 위해, 버퍼 메모리 컨트롤러(220)는 버퍼 메모리(130)의 에러 정정 동작을 수행할 수 있다. 일 실시예에서, 버퍼 메모리 컨트롤러(220)는 버퍼 메모리(130)의 1비트의 에러를 정정하고 2비트의 에러를 검출할 수 있다.
버퍼 메모리(130)의 특정 영역에서 1비트 에러가 반복적으로 발생하면 향후 해당 영역에서 정정 불가능한 에러가 발생할 가능성이 높을 것이므로 이에 대한 관리가 필요하다.
설명의 편의를 위해 후술되는 주요 용어들은 다음과 같이 정의할 수 있다.
용어 정의
맵 데이터 영역 논리 주소에 맵핑된 저장부(120)의 물리 주소가 저장된 버퍼 메모리(130) 영역
맵 테이블 주소 버퍼 메모리(130)의 맵 데이터 영역의 주소
소스 맵 데이터 에러 발생 맵 데이터 영역의 맵 데이터
희생 맵 데이터 소스 맵 데이터(에러 발생 맵 데이터 영역의 맵 데이터)와 병합되는 맵 데이터
병합 논리 주소 에러 발생 맵 데이터의 논리 주소에 연속하며, 에러 발생 맵 데이터와 병합된 맵 데이터의 논리 주소
희생 맵 데이터의 논리 주소일 수 있음
병합 맵 데이터 소스 맵 데이터와 희생 맵 데이터가 병합된 맵 데이터
소스 물리 주소 소스 맵 데이터가 지시하는 저장부의 물리 주소
희생 물리 주소 희생 맵 데이터가 지시하는 저장부의 물리 주소
맵핑 정보 관리부(210)는 호스트로부터 제공되는 논리 주소에 대한 맵 데이터가 저장된 버퍼 메모리(130) 내 "맵 데이터 영역"의 주소인 "맵 테이블 주소"를 생성하고, 맵 테이블 주소가 가리키는 버퍼 메모리(130)에 접근하여 저장부(120)의 물리 주소를 포함하는 맵 데이터를 획득할 수 있다.
일 실시예에서, 맵핑 정보 관리부(210)는 버퍼 메모리(130)로부터 맵 데이터를 리드할 때, 맵 데이터 영역의 에러 관련 정보를 수신할 수 있다. 에러 관련 정보는 에러 발생 여부, 또는 에러 발생 횟수, 또는 에러 발생 위치(컬럼 주소)를 포함할 수 있다.
맵핑 정보 관리부(210)는 맵 데이터 영역 별로 에러 발생 횟수를 카운트하고, 에러 발생 횟수가 설정된 임계치(제 1 임계치) 이상인 맵 데이터 영역의 맵 데이터인 소스 맵 데이터를 적어도 하나의 다른 맵 데이터인 "희생 맵 데이터"와 병합하여 "병합 맵 데이터"를 생성할 수 있다. 일 실시예에서, 맵핑 정보 관리부(210)는 에러 발생 맵 데이터 영역의 논리 주소와 연속하는 적어도 하나의 논리 주소에 대한 맵 데이터를 희생 맵 데이터로 선택하여, 소스 맵 데이터와 희생 맵 데이터를 병합하고, "병합 논리 주소"로 관리할 수 있다. 일 실시예에서, 병합 논리 주소는 희생 맵 데이터의 논리주소일 수 있으나 이에 한정되는 것은 아니다. 아울러, 에러 발생 맵 데이터 영역은 배드 상태로 마킹하여 향후 접근되지 않도록 함으로써 정정 불가능한 에러의 발생을 방지할 수 있다.
병합 맵 데이터는 제 1 크기(K)의 X(병합된 맵 데이터의 개수)배의 크기를 갖는 물리 영역에 대한 맵 데이터일 수 있다. 예를 들어, 하나의 논리 주소가 4KB 단위 물리 영역에 대한 시작 물리 주소에 맵핑되고, 하나의 소스 맵 데이터가 하나의 희생 맵 데이터와 병합되었다면, 병합 맵 데이터는 8KB 단위 물리 영역에 대한 시작 물리 주소와 병합 논리 주소와의 맵핑 데이터일 수 있다.
후술하겠지만, 맵 데이터를 병합한다는 것은, 소스 맵 데이터가 지시하는 물리 영역의 데이터와 희생 맵 데이터가 지시하는 물리 영역의 데이터를 저장부(120)의 물리적으로 연속하는 타겟 영역으로 이동시키고, 병합 논리 주소와 타겟 영역의 시작 물리 주소를 맵핑시키는 과정일 수 있다.
한편, 각각의 맵 데이터 영역에 대해서는 맵 데이터의 병합 상태를 맵 테이블 주소에 대한 메타 정보로 관리할 수 있다. 일 실시예에서, 메타 정보는 맵 데이터의 병합 여부, 소스 맵 데이터가 연속하는 선행 논리 주소의 맵 데이터와 병합되었는지, 또는 연속하는 후속 논리 주소의 맵 데이터와 병합되었는지를 비트맵으로 표현한 정보일 수 있다.
호스트로부터 논리 주소가 제공되면 맵핑 정보 관리부(210)는 논리 주소에 대한 맵 데이터가 저장된 맵 테이블 주소를 추출하고, 맵 테이블 주소에 대응하는 메타 정보에 기초하여 맵 데이터의 병합 상태를 판단할 수 있다. 추출된 맵 테이블 주소의 맵 데이터가 선행 또는 후속하는 논리 주소의 맵 데이터와 병합된 경우 병합 맵 데이터로부터 접근할 물리 주소를 획득할 수 있다.
이와 같이 맵 데이터를 병합하는 실시예는 에러가 발생한 버퍼 메모리(130) 영역에 대한 맵 데이터의 맵핑 정보를 변경하므로 소프트 리맵핑이라 칭할 수 있다.
일 실시예에서, 맵핑 정보 관리부(210)는 에러 발생 위치에 기초하여 버퍼 메모리(130) 내 특정 컬럼의 에러 발생 횟수가 설정된 임계치(제 2 임계치) 이상으로 카운트되는 경우 해당 컬럼의 데이터를 버퍼 메모리(130)의 스페어 영역(리던던시 영역)으로 이동시키도록 버퍼 메모리 컨트롤러(220)를 제어할 수 있다. 에러 발생 컬럼의 데이터가 리던던시 컬럼으로 이동되면 버퍼 메모리 컨트롤러(230)는 에러 발생 컬럼 주소 및 에러 발생 컬럼의 데이터가 이동된 리던던시 컬럼 주소에 따라 맵 테이블 주소 내 컬럼 주소를 리맵핑할 수 있다. 맵핑 정보 관리부(210)가 버퍼 메모리(130)의 맵 테이블에 접근하고자 할 때, 버퍼 메모리 컨트롤러(220)는 컬럼 주소 리맵핑 정보에 기초하여 버퍼 메모리(130)에 접근하도록 제어할 수 있다.
이와 같이 맵 데이터 저장 위치를 변경하는 실시예는 버퍼 메모리(130)의 에러 발생 영역의 데이터를 에러가 발생하지 않은 영역으로 이동시켜 에러를 정정하므로 하드 리맵핑이라 칭할 수 있다.
일 실시예에서, 컨트롤러(110)는 소프트 리맵핑을 수행하면서, 특정 컬럼에서 페일이 확대되면 하드 리맵핑을 수행할 수 있으나 이에 한정되는 것은 아니다. 아울러, 소프트 리팹핑을 수행한 후 하드 리맵핑 수행여부를 결정하거나, 하드 리맵핑을 수행한 후 소프트 리맵핑 수행 여부를 결정하거나, 소프트 리맵핑과 하드 리맵핑을 교대로 수행하는 것도 가능하다.
즉, 소프트 리맵핑과 하드 리맵핑은 선후 관계가 규정될 필요가 없으며, 설정된 임계치에 따라 소프트/하드 리맵핑을 병렬로 수행하거나 교대로 수행되는 등 다양한 실시예로 변경 가능하다.
도 1에는 버퍼 메모리(130)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리(130)는 컨트롤러(110) 내부에 구비될 수도 있다. 아울러, 버퍼 메모리 컨트롤러(220)는 컨트롤러(110)에 구비되거나, 버퍼 메모리(130)와 함께 패키징되어 버퍼 메모리 장치(1300)를 구성할 수도 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(119), 맵핑 정보 관리부(210) 및 버퍼 메모리(BMEM) 컨트롤러(220)를 포함할 수 있다.
프로세서(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 메모리 인터페이스(119), 맵핑 정보 관리부(210) 및 버퍼 메모리(BMEM) 컨트롤러(220)에 전달하도록 구성될 수 있다. 일 실시예에서, 프로세서(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 프로세서(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능, 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정(Error Check and Correction; ECC)하는 기능 등을 수행할 수 있다.
프로세서(111)는 호스트로부터 기입(write) 커맨드와 논리 주소를 입력 받은 경우 논리 주소에 대응하는 물리 주소를 할당하고, 물리 주소에 대응하는 저장부(120)의 저장 영역에 데이터를 기입하는 기입 동작을 제어할 수 있다.
호스트로부터 독출(read) 커맨드와 논리 주소를 입력 받은 경우 논리 주소에 대응하는 물리 주소를 검색하고, 물리 주소에 대응하는 저장부(120)의 저장 영역으로부터 데이터를 독출하는 독출 동작을 제어할 수 있다.
호스트 인터페이스(113)는 프로세서(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 프로세서(111)의 제어에 따라 버퍼 메모리(130)에 임시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리(130)에 임시 저장할 수 있다.
맵핑 정보 관리부(210)는 호스트의 커맨드와 함께 제공되는 논리 주소에 기초하여 버퍼 메모리(130)로부터 물리 주소를 획득할 때 맵 데이터가 로딩된 맵 데이터 영역의 에러 관련 정보, 예를 들어 에러 발생 여부, 또는 에러 발생 횟수, 또는 에러 발생 위치(컬럼 주소)를 수집하여 소프트 리맵핑 및/또는 하드 리맵핑 동작을 제어하도록 구성될 수 있다.
버퍼 메모리(BMEM) 컨트롤러(220)는 각 버퍼 메모리(130)의 사용 상태를 관리하도록 구성될 수 있다. 일 실시예에서, 버퍼 메모리(BMEM) 컨트롤러(220)는 버퍼 메모리(130)를 복수의 영역(슬롯)으로 분할하고, 데이터를 임시 저장하기 위하여 각 영역들을 할당하거나 해제할 수 있다.
버퍼 메모리 컨트롤러(220)는 버퍼 메모리(130)의 1비트의 에러를 정정하고 2비트의 에러를 검출할 수 있는 ECC 회로부(221)를 포함할 수 있다.
소프트 리맵핑을 위해, 맵핑 정보 관리부(210)는 호스트의 요청에 포함된 논리 주소에 따라 물리 주소를 획득하기 위해 접근한 맵 데이터 영역의 에러 발생 횟수가 제 1 임계치 이상인 경우 해당 맵 데이터를 소스 맵 데이터로 지정한다. 그리고, 소스 맵 데이터의 논리 주소와 연속하는 적어도 하나의 논리 주소에 대한 희생 맵 데이터를 소스 맵 데이터와 병합하고 병합 논리 주소로 관리할 수 있다. 병합 논리 주소는 희생 맵 데이터 중 어느 하나의 논리 주소일 수 잇다. 그리고 맵 데이터 병합 상태에 따라 에러 발생 맵 테이블 주소에 대한 메타 정보를 변경할 수 있다. 만약, 소스 물리 주소와 희생 물리 주소가 연속되지 않는다면, 맵핑 정보 관리부(210)는 소스 물리 주소의 데이터와 희생 물리 주소의 데이터를 저장부(120)의 물리적으로 연속하는 타겟 영역으로 이동시킨 후, 병합 논리 주소에 타겟 영역의 물리 주소를 맵핑시킬 수 있다.
하드 리맵핑을 위해, 맵핑 정보 관리부(210)는 맵 데이터 영역의 특정 컬럼에 대한 에러 발생 횟수가 제 2 임계치 이상인 경우, 에러 발생 컬럼의 데이터를 리던던시 컬럼으로 이동시키도록 버퍼 메모리 컨트롤러(220)를 제어할 수 있다. 제 2 리맵핑 동작을 위해, 버퍼 메모리 컨트롤러(220)는 에러 발생 컬럼의 데이터를 리던던시 컬럼으로 이동시키고 해당 컬럼 주소에 대한 리맵핑 정보를 관리할 수 있다.
도 3은 일 실시예에 의한 맵핑 정보 관리부의 구성도이고, 도 4는 일 실시예에 의한 맵핑 정보 관리 개념을 설명하기 위한 도면이다.
도 3을 참조하면, 맵핑 정보 관리부(210)는 논리 주소 추출부(2101), 맵 테이블(MT) 주소 생성부(2103), 물리 주소 추출부(2105), 에러 횟수 카운터(2107) 및 리맵퍼(2109)를 포함할 수 있다. 리맵퍼(2109)는 제 1 리맵퍼(2111) 및 제 2 리맵터(2113)를 포함할 수 있다.
도 3 및 도 4를 참조하면, 논리 주소 추출부(2101)는 호스트의 요청(REQ)으로부터 논리 주소(LA)를 추출하도록 구성될 수 있다. 호스트의 요청(REQ)은 커맨드(리드, 라이트 등) 및 논리 주소(LA)를 포함할 수 있으며, 논리 주소 추출부(2101)는 이로부터 논리 주소(LA)를 추출할 수 있다. 일 실시예에서, 논리 주소는 논리 블럭 번호(LBA)와 오프셋(d)을 포함할 수 있다.
맵 테이블(MT) 주소 생성부(2103)는 논리 주소 추출부(2101)에서 추출한 논리 블럭 번호(LBA)에 할당된 맵 테이블 주소(MTA)를 추출할 수 있다. 맵 테이블 주소(MTA)는 맵 테이블(MT)이 저장된 버퍼 메모리(130)로의 접근 주소일 수 있다.
물리 주소 추출부(2105)는 맵 테이블(MT) 주소 생성부(2103)에서 추출한 맵 테이블 주소(MTA)가 가리키는 버퍼 메모리(130) 영역으로부터 물리 주소(PA)를 획득할 수 있다. 일 실시예에서, 물리 주소 추출부(2105)는 버퍼 메모리(130)로부터 물리 주소(PA)를 획득할 때 해당 맵 데이터가 로딩된 맵 데이터 영역의 에러 관련 정보, 예를 들어 에러 발생 여부, 또는 에러 발생 횟수, 또는 에러 발생 위치(컬럼 주소)를 수신할 수 있다.
에러 횟수 카운터(2107)는 물리 주소 추출부(2105)로부터 에러 관련 정보를 제공받아 맵 데이터 영역의 에러 발생 횟수를 카운트하거나, 또는 맵 데이터 영역의 에러 발생 위치별 에러 발생 횟수를 카운트하여 맵 데이터 리맵핑 여부를 결정할 수 있다.
물리 주소(PA)가 획득됨에 따라, 컨트롤러(110)는 물리 주소 추출부(2105)에서 추출한 물리 주소(PA) 및 논리 주소 추출부(201)에서 추출한 오프셋(d)에 기초하여, 저장부(120)에 접근하여 호스트의 커맨드를 처리할 수 있다.
한편, 에러 횟수 카운터(2107)의 카운트 결과 리맵핑이 필요한 경우, 리맵퍼(2109)는 제 1 리맵퍼(2111)를 통한 소프트 리맵핑 또는 제 2 리맵퍼(2113)를 통한 하드 리맵핑을 수행할 수 있다.
도 5는 일 실시예에 의한 제 1 리맵퍼의 구성도이다.
도 5를 참조하면, 제 1 리맵퍼(2111)는 물리 주소 확인부(301), 데이터 병합부(303), 비트맵 관리부(205) 및 맵 테이블 갱신부(307)를 포함할 수 있다.
물리 주소 확인부(301)는 에러 발생 맵 데이터 영역에 저장된 소스 맵 데이터의 논리 주소와 연속하는 적어도 하나의 논리 주소에 대한 맵 데이터를 희생 맵 데이터로 선택할 수 있다. 그리고, 소스 맵 데이터가 지시하는 소스 물리 주소 및 이와 병합되는 희생 물리 주소가 연속하는지 확인할 수 있다.
데이터 병합부(303)는 소스 물리 주소와 희생 물리 주소가 연속하지 않는 경우, 소스 물리 주소가 지시하는 영역의 데이터와 희생 물리 주소가 지시하는 영역의 데이터를 저장부(120)의 물리적으로 연속하는 타겟 영역으로 이동시킬 수 있다.
일 실시예에서, 소스 물리 주소 및 희생 물리 주소가 연속하는 경우 저장부(120) 내에서의 데이터 병합 과정은 생략될 수 있다.
비트맵 관리부(305)는 각 맵 데이터의 병합 상태를 나타내는 메타 정보를 맵 테이블 주소 별로 관리할 수 있다. 일 실시예에서, 비트맵 관리부(305)는 각 맵 데이터의 병합 여부, 소스 맵 데이터가 연속하는 선행 논리 주소의 희생 맵 데이터와 병합되었는지, 또는 연속하는 후속 논리 주소의 희생 맵 데이터와 병합되었는지를 맵 테이블 주소에 대응하는 비트맵 정보로 관리할 수 있다. 맵 테이블 주소에 대한 메타 정보는 컨트롤러(110)의 동작 메모리, 또는 버퍼 메모리(130)의 메타 정보 저장 공간, 또는 그 외의 저장 공간 중에서 선택된 영역에 저장될 수 있다.
맵 테이블 갱신부(307)는 소스 맵 데이터가 희생 맵 데이터와 병합됨에 따라 병합 맵 데이터에 병합 논리 주소를 부여할 수 있다. 일 실시예에서, 병합 논리 주소는 희생 맵 데이터 중 어느 하나, 예를 들어 논리 주소가 가장 앞선 희생 맵 데이터의 논리 주소일 수 있으나 이에 한정되는 것은 아니다. 또한, 소스 맵 데이터의 물리 주소 및 희생 맵 데이터의 물리 주소가 연속하지 않아 저장부(120) 내에서의 데이터 병합이 이루어진 경우, 맵 테이블 갱신부(307)는 병합 맵 데이터의 병합 논리 주소와 타겟 영역의 시작 물리 주소를 맵핑시킬 수 있다.
이에 따라, 호스트로부터 제공된 논리 주소로부터 획득한 맵 테이블 주소에 대응하는 메타 정보에 기초하여, 맵 테이블 주소의 맵 데이터의 병합 상태를 판단한 후 원래의 맵 데이터 또는 병합 맵 데이터로부터 저장부(120)로 접근할 물리 주소를 획득할 수 있다.
도 6은 일 실시예에 의한 제 2 리맵퍼 및 버퍼 메모리 컨트롤러의 구성도이다.
도 6을 참조하면, 제 2 리맵퍼(2113)는 데이터 이동 요청부(309)를 포함할 수 있다. 버퍼 메모리 컨트롤러(220)는 데이터 이동부(221) 및 버퍼 메모리 주소 리맵핑부(223)를 포함할 수 있다.
에러 횟수 카운터(2107)가 맵 데이터 영역의 에러 발생 위치(컬럼)별 에러 발생 횟수를 카운트하여 맵 데이터 리맵핑이 필요한 것으로 결정하는 경우, 데이터 이동 요청부(309)는 해당 컬럼의 데이터를 버퍼 메모리(130)의 스페어 영역(리던던시 영역)으로 이동시키도록 버퍼 메모리 컨트롤러(220)를 제어할 수 있다.
데이터 이동부(221)는 데이터 이동 요청부(309)의 제어에 따라 에러 발생 컬럼의 데이터를 리던던시 컬럼으로 이동시킬 수 있다.
버퍼 메모리 주소 리맵핑부(223)는 에러 발생 컬럼 주소 및 에러 발생 컬럼의 데이터가 이동된 리던던시 컬럼 주소에 기초하여 맵 테이블 주소, 실질적으로는 맵 테이블 주소 내의 컬럼 주소를 리맵핑할 수 있다.
따라서, 맵핑 정보 관리부(210)가 맵 테이블 주소에 기초하여 버퍼 메모리(130)의 맵 테이블에 접근하고자 할 때, 버퍼 메모리 컨트롤러(220)는 컬럼 주소 리맵핑 정보에 기초하여 버퍼 메모리(130)로의 접근 위치를 제어할 수 있다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
데이터 저장 장치(10)는 대기 또는 동작 중에 호스트의 액세스 요청(REQ)을 수신할 수 있다(S201).
컨트롤러(110)는 호스트의 요청(REQ)로부터 논리 주소(LA)를 추출할 수 있다(S103).
일 실시예에서, 호스트의 요청(REQ)은 커맨드 및 논리 주소(LA)를 포함할 수 있으며, 컨트롤러(110)는 이로부터 논리 블럭 번호(LBA)와 오프셋(d)을 포함하는 논리 주소(LA)를 추출할 수 있다.
컨트롤러(110)는 추출된 논리 주소, 특히 논리 블럭 번호(LBA)에 할당된 맵 테이블 주소(MTA)를 추출하고(S105), 추출한 맵 테이블 주소(MTA)가 가리키는 버퍼 메모리(130) 영역으로부터 물리 주소(PA)를 획득할 수 있다(S107). 컨트롤러(110)는 버퍼 메모리(130)로부터 물리 주소(PA)를 획득할 때 해당 맵 데이터가 로딩된 맵 데이터 영역의 에러 관련 정보, 예를 들어 에러 발생 여부, 또는 에러 발생 횟수, 또는 에러 발생 위치(컬럼 주소)를 수신할 수 있다.
물리 주소(PA)가 획득됨에 따라, 컨트롤러(110)는 추출한 물리 주소(PA)에 대응하는 저장부(120)에 접근하여 호스트의 커맨드를 처리할 수 있다(S109).
한편, 컨트롤러(110)는 맵 데이터 영역의 에러 발생 횟수 및/또는 맵 데이터 영역의 에러 발생 위치(컬럼)별 에러 발생 횟수를 카운트하여 맵 데이터 리맵핑 여부를 결정할 수 있다.
일 실시예에서, 컨트롤러(110)는 에러 발생 횟수가 설정된 제 1 임계치(TH1) 이상인지 확인할 수 있다(S111).
단계 S111의 확인 결과 에러 발생 횟수가 제 1 임계치 이상인 경우(S111:Y), 해당 맵 데이터 영역의 맵 데이터인 소스 맵 데이터를 에러 발생 횟수가 제 1 임계치 미만인 적어도 하나의 다른 맵 데이터인 희생 맵 데이터와 병합하여 병합 맵 데이터를 생성하는 제 1 리맵핑, 즉 소프트 리맵핑을 수행할 수 있다(S113).
컨트롤러(110)는 맵 데이터 영역의 에러 발생 위치(컬럼)별 에러 발생 횟수가 제 2 임계치(TH2) 이상인지 확인할 수 있다(S115).
특정 컬럼의 에러 발생 횟수가 제 2 임계치(TH2) 이상인 경우(S115:Y) 컨트롤러(110)는 해당 컬럼의 데이터를 리던던시 영역으로 이동시키고 컬럼 어드레스를 리맵핑하는 제 2 리맵핑, 즉 하드 리맵핑을 수행할 수 있다(S117).
호스트의 요청을 처리하는 단계(S109) 후, 에러 발생 횟수가 제 1 임계치 미만인 경우(S111:N), 컬럼별 에러 발생 횟수가 제 2 임계치(TH2) 미만인 경우(S115:N) 컨트롤러는 대기 상태로 천이할 수 있다.
일 실시예에서, 제 1 임계치(TH1)에 기초하여 수행하는 제 1 리맵핑 과정 및 제 2 임계치(TH2)에 기초하여 수행하는 제 2 리맵핑 과정의 순서는 규정될 필요가 없으며, 설정된 임계치에 따라 소프트/하드 리맵핑을 병렬로 수행하거나 교대로 수행하는 등 다양한 실시예로 변경 가능하다.
도 8은 일 실시예에 의한 소프트 리맵핑 방법을 설명하기 위한 흐름도이고, 도 9는 일 실시예에 의한 소프트 리맵핑 방법의 개념도이다.
도 8 및 도 9를 참조하면, 논리 주소에 대한 맵 테이블 주소(MTA)가 도 9(a)와 같이 할당되고, 맵 테이블 주소(MTA) 영역에 대한 메타 정보(BM) 및 물리 주소(PA)가 도 9(b)와 같이 저장된 상태를 예로 들어 설명한다.
일 실시예에서, 호스트의 논리 주소(LBAa+1)에 할당된 맵 테이블 주소(MTAa+1) 영역의 에러 발생 횟수가 제 1 임계치 이상인 경우, 컨트롤러(110)는 에러 발생 맵 데이터 영역(MTAa+1)에 저장된 소스 맵 데이터의 논리 주소(LBAa+1)와 연속하는 적어도 하나의 논리 주소(LBAa)에 대한 맵 데이터를 희생 맵 데이터로 선택하고, 소스 물리 주소(PAc) 및 이와 병합되는 희생 물리 주소(PAa)를 리드하여(S201) 연속하는지 확인할 수 있다(S203).
도 9(d)와 같이, 소스 물리 주소(Pac)와 희생 물리 주소(PAa)가 연속하지 않는 경우(S203:N), 소스 물리 주소(Pac)가 지시하는 영역의 데이터(DATAc)와 희생 물리 주소(PAa)가 지시하는 영역의 데이터(DATAa)를 리드하여(S205) 저장부(120)의 물리적으로 연속하는 타겟 영역(PAx)으로 이동시킬 수 있다(S207).
일 실시예에서, 소스 물리 주소 및 희생 물리 주소가 연속하는 경우 저장부(120) 내에서의 데이터 병합 과정(S205~S207)은 생략될 수 있다.
맵 데이터가 병합됨에 따라, 컨트롤러(110)는 도 9(c)와 같이 해당 맵 데이터의 병합 상태를 나타내는 메타 정보를 변경하고(S209), 맵핑 정보를 변경할 수 있다(S211).
메타 정보는 도 9의 (BM Table)과 같이 "00"은 에러가 발생하지 않은 상태를 나타내고 메타 정보 "11"은 하드 리맵핑이 이루어진 상태를 나타낼 수 있다. "01"은 소스 맵 데이터가 선행하는 논리 주소의 맵 데이터와 병합된 상태를 나타내고, "10"은 소스 맵 데이터가 후속하는 논리 주소의 맵 데이터와 병합된 상태를 나타낼 수 있다.
컨트롤러(110)는 병합 맵 데이터에 병합 논리 주소를 부여하여 맵핑 정보를 변경할 때(S211), 소스 맵 데이터의 물리 주소 및 희생 맵 데이터의 물리 주소가 연속하지 않아 저장부(120) 내에서의 데이터 병합이 이루어진 경우, 병합 맵 데이터의 병합 논리 주소와 타겟 영역의 물리 주소를 맵핑시킬 수 있다. 소스 맵 데이터의 물리 주소 및 희생 맵 데이터의 물리 주소가 연속하여 데이터 병합이 불필요한 경우 병합 맵 데이터는 희생 맵 데이터와 동일할 수 있다.
일 실시예에서, 논리 주소(LBAa+1)의 소스 맵 데이터가 선행하는 논리 주소(LBAa)의 맵 데이터와 병합되었으므로, 제 1 임계치 이상 에러가 발생한 맵 테이블 주소(MTAa+1)에 대한 메타 정보는 예를 들어 "01"로 설정될 수 있다.
맵 데이터가 병합됨에 따라, 논리 주소 LBAa 및 LBAa+1의 병합 논리 주소는 희생 논리 주소인 LBAa로 설정할 수 있다. 이후, 논리 주소 LBAa+1에 대한 접근 요청이 수신되는 경우, 맵 테이블 주소(MTAa+1)의 메타 정보 "01"에 기초하여 병합 논리 주소 LBAa에 할당된 맵 테이블 주소(MTAa)가 가리키는 영역에서 물리 주소(PAx)를 획득하고, 호스트의 논리 주소에 포함된 오프셋(d1)을 d1'로 변환하여 저장부(120)의 해당 영역에 접근할 수 있다.
소스 맵 데이터가 선행하는 논리 주소의 맵 데이터와 병합되고, 호스트가 소스 맵 데이터의 논리 주소에 대한 접근을 요청한 경우 호스트의 논리 주소에 포함된 오프셋(d1)은 예를 들어 호스트의 오프셋(d1)에 제 1 크기(4KB)를 더함으로써 변환될 수 있고(d1'= d1+4KB), 호스트가 희생 맵 데이터의 논리 주소에 대한 접근을 요청한 경우 호스트의 논리 주소에 포함된 오프셋(d1)은 변환 과정 없이 그대로 적용(d1'= d1)될 수 있으나 이에 한정되는 것은 아니다.
다른 실시예에서, 맵 테이블 주소 MTAb-1의 영역에 제 1 임계치(TH1) 이상 에러가 발생하여, MTAb-1의 영역의 맵 데이터를 이에 후속하는 논리 주소(LBAb)의 맵 데이터와 병합할 수 있다. 이 경우, 소스 맵 데이터가 후속하는 논리 주소(LBAb)와 병합되었으므로, 컨트롤러(110)는 에러가 발생한 맵 테이블 주소(MTAb)에 대한 메타 정보는 "10"으로 설정할 수 있다. 컨트롤러(110)는 또한 소스 물리 주소(PAd)가 지시하는 영역의 데이터(DATAd)와 희생 물리 주소(PAb)가 지시하는 영역의 데이터(DATAb)를 리드하여(S205) 저장부(120)의 물리적으로 연속하는 타겟 영역(PAy)으로 이동시킬 수 있다(S207).
맵 데이터가 병합됨에 따라, 논리 주소 LBAb-1 및 LBAb의 병합 논리 주소는 희생 논리 주소인 LBAb로 설정될 수 있다. 이후, 논리 주소 LBAb-1에 대한 접근 요청이 수신되는 경우, 맵 테이블 주소(MTAb-1)의 메타 정보 "10"에 기초하여 병합 논리 주소 LBAb에 할당된 맵 테이블 주소(MTAb)가 가리키는 영역에서 물리 주소(PAy)를 획득하고, 호스트의 논리 주소에 포함된 오프셋(d2)을 d2'로 변환하여 저장부(120)의 해당 영역에 접근할 수 있다.
소스 맵 데이터가 후속하는 논리 주소의 맵 데이터와 병합되고, 호스트가 소스 맵 데이터의 논리 주소에 대한 접근을 요청한 경우 호스트의 논리 주소에 포함된 오프셋(d2)은 변환 과정 없이 그대로 적용될 수고(d2'= d2), 호스트가 희생 맵 데이터의 논리 주소에 대한 접근을 요청한 경우 호스트의 논리 주소에 포함된 오프셋(d2)은 예를 들어 호스트의 오프셋(d2)에 제 1 크기(4KB)를 더함으로써 변환(d2'= d2+4KB)될 수 있으나 이에 한정되는 것은 아니다.
이에 따라, 호스트로부터 제공된 논리 주소로부터 획득한 맵 테이블 주소에 대응하는 메타 정보에 기초하여, 해당 맵 테이블 주소에 저장된 맵 데이터의 병합 상태를 판단한 후 원래의 맵 데이터 또는 병합 맵 데이터로부터 저장부(120)로 접근할 물리 주소를 획득할 수 있다.
도 10은 일 실시예에 의한 하드 리맵핑 방법을 설명하기 위한 흐름도이다.
컨트롤러(110)는 맵 데이터를 리드할 때, 에러가 발생한 맵 데이터 영역의 컬럼별 에러 발생 횟수를 카운트하여, 에러 발생 횟수가 제 2 임계치(TH2) 이상인 컬럼에 대한 하드 리맵핑을 수행할 수 있다.
이를 위해, 버퍼 메모리 컨트롤러(220)는 제 2 임계치 이상 에러가 발생한 컬럼 어드레스를 수신하여(S301) 해당 컬럼의 데이터를 리던던시 컬럼으로 이동시킬 수 있다(S303).
버퍼 메모리 컨트롤러(230)는 에러 발생 컬럼 주소 및 에러 발생 컬럼의 데이터가 이동된 리던던시 컬럼 주소에 따라 맵 테이블 주소 내 컬럼 주소를 리맵핑할 수 있다(S305).
이후, 맵핑 정보 관리부(210)가 버퍼 메모리(130)의 맵 테이블에 접근하고자 할 때, 버퍼 메모리 컨트롤러(220)는 컬럼 주소 리맵핑 정보에 기초하여 버퍼 메모리(130)에 접근하도록 제어할 수 있다.
도 11은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 11을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 6에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)의 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 및 버퍼 메모리(1230)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 12 및 도 13은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 6에 도시된 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 13을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 6에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 14는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 14를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 11의 데이터 저장 장치(1200), 도 12의 메모리 시스템(3200), 도 13의 메모리 시스템(4200)으로 구성될 수 있다.
도 15는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 15를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 저장부
130 : 버퍼 메모리

Claims (18)

  1. 제 1 크기의 단위 물리 영역으로 구분되며 데이터가 저장되는 저장부;
    호스트의 논리 주소와 상기 단위 물리 영역에 대한 시작 물리 주소의 연결 정보를 나타내는 맵 데이터의 집합인 맵 테이블이 로딩되는 버퍼 메모리; 및
    상기 호스트의 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하고, 상기 호스트가 접근 요청한 논리 주소에 대한 맵 데이터가 저장된 맵 테이블 주소에 기초하여 상기 버퍼 메모리로부터 맵 데이터를 리드하며, 에러 발생 횟수가 제 1 임계치 이상인 상기 버퍼 메모리 영역의 소스 맵 데이터를 에러 발생 횟수가 상기 제 1 인계치 미만인 적어도 하나의 버퍼 메모리 영역의 희생 맵 데이터와 병합하여 상기 맵 데이터를 리맵핑하도록 구성되는 컨트롤러;
    를 포함하는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는, 에러 발생 횟수가 상기 제 1 임계치 이상인 버퍼 메모리 영역에 저장된 맵 데이터를 상기 소스 맵 데이터로 선택하고, 상기 소스 맵 데이터와 논리 주소가 연속하는 N개(N은 자연수)의 맵 데이터를 상기 희생 맵 데이터로 선택하여, 상기 희생 맵 데이터 중 어느 하나의 논리 주소인 병합 논리 주소와 상기 제 1 크기의 (N+1)배의 물리 영역에 대한 시작 물리 주소의 연결 정보인 병합 맵 데이터를 생성하는 데이터 저장 장치.
  3. 제 2 항에 있어서,
    상기 컨트롤러는 상기 희생 맵 데이터 중 논리 주소가 가장 앞선 희생 맵 데이터의 논리 주소를 병합 논리 주소로 선택하는 데이터 저장 장치.
  4. 제 1 항에 있어서,
    에러 발생 횟수가 상기 소스 맵 데이터에 대한 병합 상태를 메타 정보로 관리하는 데이터 저장 장치.
  5. 제 4 항에 있어서,
    상기 컨트롤러는, 상기 소스 맵 데이터의 논리 주소와 연속하는 선행 논리 주소의 맵 데이터를 희생 맵 데이터로 선택하여 상기 소스 맵 데이터와 상기 희생 맵 데이터를 병합하고, 상기 메타 정보는 상기 소스 맵 데이터가 선행 논리 주소의 맵 데이터와 병합된 것을 나타내도록 설정하는 데이터 저장 장치.
  6. 제 4 항에 있어서,
    상기 컨트롤러는, 상기 소스 맵 데이터의 논리 주소와 연속하는 후속 논리 주소의 맵 데이터를 희생 맵 데이터로 선택하여 상기 소스 맵 데이터와 상기 희생 맵 데이터를 병합하고, 상기 메타 정보는 상기 소스 맵 데이터가 후속 논리 주소의 맵 데이터와 병합된 것을 나타내도록 설정하는 데이터 저장 장치.
  7. 제 1 항에 있어서,
    상기 컨트롤러는 상기 소스 맵 데이터를 적어도 하나의 상기 희생 맵 데이터와 병합하여 병합 맵 데이터를 생성하며, 상기 소스 맵 데이터가 지시하는 물리 주소와 상기 희생 맵 데이터가 지시하는 물리 주소가 연속하는 경우, 상기 희생 맵 데이터 중 논리 주소가 가장 앞선 희생 맵 데이터를 상기 병합 맵 데이터로 생성하도록 구성되는 데이터 저장 장치.
  8. 제 1 항에 있어서,
    상기 소스 맵 데이터를 적어도 하나의 상기 희생 맵 데이터와 병합하여 병합 맵 데이터를 생성하고, 상기 소스 맵 데이터가 지시하는 물리 주소와 상기 희생 맵 데이터가 지시하는 물리 주소가 연속하지 않는 경우, 상기 소스 맵 데이터가 지시하는 물리 주소의 데이터와 상기 희생 맵 데이터가 지시하는 물리 주소의 데이터를 상기 저장부의 연속하는 타겟 영역으로 이동시키며, 상기 희생 맵 데이터 중 논리 주소가 가장 앞선 희생 맵 데이터의 논리 주소인 병합 논리 주소와 상기 타겟 영역의 시작 물리 주소를 맵핑시켜 상기 병합 맵 데이터를 생성하도록 구성되는 데이터 저장 장치.
  9. 제 1 항에 있어서,
    상기 버퍼 메모리를 관리하는 버퍼 메모리 컨트롤러를 더 포함하고,
    상기 컨트롤러는 상기 맵 데이터가 저장된 상기 버퍼 메모리의 컬럼별 에러 발생 횟수에 기초하여, 제 2 임계치 이상 에러가 발생한 컬럼의 데이터를 상기 버퍼 메모리의 리던던시 컬럼으로 이동시키고 에러 발생 컬럼 주소 및 상기 리던던시 컬럼 어드레스에 기초하여 상기 맵 테이블 주소를 리맵핑하도록 상기 버퍼 메모리 컨트롤러를 제어하는 데이터 저장 장치.
  10. 제 1 크기의 단위 물리 영역으로 구분되며 데이터가 저장되는 저장부, 호스트의 논리 주소와 상기 단위 물리 영역에 대한 시작 물리 주소의 연결 정보를 나타내는 맵 데이터의 집합인 맵 테이블이 로딩되는 버퍼 메모리 및, 상기 호스트의 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 호스트로부터 논리 주소를 포함하는 요청이 전송됨에 따라, 상기 컨트롤러가 상기 논리 주소에 대한 맵 데이터가 저장된 맵 테이블 주소에 기초하여 상기 버퍼 메모리로부터 맵 데이터를 리드하는 단계; 및
    상기 맵 데이터가 저장된 버퍼 메모리 영역의 에러 발생 횟수가 제 1 임계치 이상인 경우, 상기 컨트롤러가 에러 발생 횟수가 제 1 임계치 이상인 상기 버퍼 메모리 영역의 소스 맵 데이터를 에러 발생 횟수가 상기 제 1 인계치 미만인 적어도 하나의 버퍼 메모리 영역의 희생 맵 데이터와 병합하여 상기 맵 데이터를 리맵핑하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  11. 제 10 항에 있어서,
    상기 리맵핑하는 단계는, 에러 발생 횟수가 상기 제 1 임계치 이상인 버퍼 메모리 영역에 저장된 맵 데이터를 상기 소스 맵 데이터로 선택하는 단계;
    상기 소스 맵 데이터와 논리 주소가 연속하는 N개(N은 자연수)의 맵 데이터를 상기 희생 맵 데이터로 선택하는 단계; 및
    상기 희생 맵 데이터 중 어느 하나의 논리 주소인 병합 논리 주소와 상기 제 1 크기의 (N+1)배의 물리 영역에 대한 시작 물리 주소의 연결 정보인 병합 맵 데이터를 생성하는 단계;
    를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 병합 맵 데이터를 생성하는 단계는, 상기 희생 맵 데이터 중 논리 주소가 가장 앞선 희생 맵 데이터의 논리 주소를 병합 논리 주소로 선택하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제 10 항에 있어서,
    상기 리맵핑하는 단계는, 상기 소스 맵 데이터에 대한 병합 상태를 메타 정보로 설정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 리맵핑하는 단계는, 상기 소스 맵 데이터의 논리 주소와 연속하는 선행하는 적어도 하나의 논리 주소의 맵 데이터를 희생 맵 데이터로 선택하는 단계; 및
    상기 소스 맵 데이터와 상기 희생 맵 데이터를 병합하는 단계;를 포함하고,
    상기 메타 정보를 설정하는 단계는 상기 소스 맵 데이터가 선행 논리 주소의 맵 데이터와 병합된 것을 나타내도록 설정하는 단계인 데이터 저장 장치의 동작 방법.
  15. 제 13 항에 있어서,
    상기 리맵핑하는 단계는, 상기 소스 맵 데이터의 논리 주소와 연속하는 후속하는 적어도 하나의 논리 주소의 맵 데이터를 희생 맵 데이터로 선택하는 단계; 및
    상기 소스 맵 데이터와 상기 희생 맵 데이터를 병합하는 단계;를 포함하고,
    상기 메타 정보를 설정하는 단계는 상기 소스 맵 데이터가 후속 논리 주소의 맵 데이터와 병합된 것을 나타내도록 설정하는 단계인 데이터 저장 장치의 동작 방법.
  16. 제 10 항에 있어서,
    상기 리맵핑하는 단계는, 상기 소스 맵 데이터가 지시하는 물리 주소와 상기 희생 맵 데이터가 지시하는 물리 주소가 연속하는 경우, 상기 희생 맵 데이터 중 논리 주소가 가장 앞선 희생 맵 데이터의 맵 데이터를 병합 맵 데이터로 생성하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. 제 10 항에 있어서,
    상기 리맵핑하는 단계는, 상기 소스 맵 데이터가 지시하는 물리 주소와 상기 희생 맵 데이터가 지시하는 물리 주소가 연속하지 않는 경우, 상기 소스 맵 데이터가 지시하는 물리 주소의 데이터와 상기 희생 맵 데이터가 지시하는 물리 주소의 데이터를 상기 저장부의 연속하는 타겟 영역으로 이동시키는 단계; 및
    상기 희생 맵 데이터 중 논리 주소가 가장 앞선 희생 맵 데이터의 논리 주소인 병합 논리 주소와 상기 타겟 영역의 시작 물리 주소를 맵핑시켜 병합 맵 데이터를 생성하는 단계;
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  18. 제 10 항에 있어서,
    상기 데이터 저장 장치는 상기 버퍼 메모리를 관리하는 버퍼 메모리 컨트롤러를 더 포함하고,
    상기 리맵핑하는 단계는, 상기 컨트롤러가 상기 맵 데이터가 저장된 상기 버퍼 메모리의 컬럼별 에러 발생 횟수를 카운트하는 단계;
    상기 컨트롤러의 제어에 따라 상기 버퍼 메모리 컨트롤러가 제 2 임계치 이상 에러가 발생한 컬럼의 데이터를 상기 버퍼 메모리의 리던던시 컬럼으로 이동시키는 단계; 및
    상기 컨트롤러의 제어에 따라 상기 버퍼 메모리 컨트롤러가 에러 발생 컬럼 주소 및 상기 리던던시 컬럼 어드레스에 기초하여 상기 맵 테이블 주소를 리맵핑하는 단계;
    를 포함하는 데이터 저장 장치의 동작 방법.
KR1020200013569A 2020-02-05 2020-02-05 데이터 저장 장치 및 그 동작 방법 KR20210099784A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200013569A KR20210099784A (ko) 2020-02-05 2020-02-05 데이터 저장 장치 및 그 동작 방법
US16/934,937 US11243888B2 (en) 2020-02-05 2020-07-21 Data storage apparatus and operating method thereof
CN202010799414.0A CN113220216A (zh) 2020-02-05 2020-08-11 数据存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200013569A KR20210099784A (ko) 2020-02-05 2020-02-05 데이터 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210099784A true KR20210099784A (ko) 2021-08-13

Family

ID=77061402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200013569A KR20210099784A (ko) 2020-02-05 2020-02-05 데이터 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11243888B2 (ko)
KR (1) KR20210099784A (ko)
CN (1) CN113220216A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778335B (zh) * 2021-09-08 2024-03-08 山东华芯半导体有限公司 一种ssd主控中多端口低延迟访问的sram群组的控制方法
US20230350598A1 (en) * 2022-04-28 2023-11-02 Micron Technology, Inc. Performance monitoring for a memory system
US20240296153A1 (en) * 2023-03-02 2024-09-05 Qualcomm Incorporated Metadata updating

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9811457B2 (en) * 2014-01-16 2017-11-07 Pure Storage, Inc. Data placement based on data retention in a tiered storage device system
KR102329924B1 (ko) 2015-10-27 2021-11-23 삼성전자 주식회사 전자 장치 및 이의 메모리 관리 방법
KR102457564B1 (ko) 2017-09-20 2022-10-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20210240627A1 (en) 2021-08-05
CN113220216A (zh) 2021-08-06
US11243888B2 (en) 2022-02-08

Similar Documents

Publication Publication Date Title
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
KR102653843B1 (ko) 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
US11243888B2 (en) Data storage apparatus and operating method thereof
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
KR20200032404A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200054537A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200055310A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210112872A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200085513A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20200085510A (ko) 데이터 저장 장치 및 동작 방법과, 이를 위한 컨트롤러
KR20220107392A (ko) 데이터 저장 장치 및 그 동작 방법
CN111708480B (zh) 数据存储装置及其操作方法和控制器
KR20210156090A (ko) 저장 장치 및 그 동작 방법
KR20210001501A (ko) 데이터 저장 장치 및 이를 위한 컨트롤러와 그 동작 방법
CN112328516A (zh) 控制器、控制器的操作方法以及包括控制器的存储装置
US20190361608A1 (en) Data storage device and operation method for recovery, and storage system having the same
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
KR20210079637A (ko) 데이터 저장 장치 및 그 동작 방법
US20210042223A1 (en) Data storage device, method of operating the same, and controller for the same
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US11847332B2 (en) Data storage apparatus and operating method thereof
KR102719531B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Legal Events

Date Code Title Description
A201 Request for examination