KR20230031617A - 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법 - Google Patents

데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230031617A
KR20230031617A KR1020210114059A KR20210114059A KR20230031617A KR 20230031617 A KR20230031617 A KR 20230031617A KR 1020210114059 A KR1020210114059 A KR 1020210114059A KR 20210114059 A KR20210114059 A KR 20210114059A KR 20230031617 A KR20230031617 A KR 20230031617A
Authority
KR
South Korea
Prior art keywords
pages
storage device
open area
open
areas
Prior art date
Application number
KR1020210114059A
Other languages
English (en)
Inventor
이선주
이다슬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210114059A priority Critical patent/KR20230031617A/ko
Priority to US17/702,267 priority patent/US11961549B2/en
Priority to CN202210550875.3A priority patent/CN115938422A/zh
Priority to JP2022126656A priority patent/JP2023033158A/ja
Priority to DE102022208314.8A priority patent/DE102022208314A1/de
Priority to TW111131103A priority patent/TW202314519A/zh
Publication of KR20230031617A publication Critical patent/KR20230031617A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

일 실시예에 의한 데이터 저장 장치는 각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하는 스토리지 장치 및, 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역의 헬스정보에 기초하여 복수의 타겟 오픈 영역을 선택하고, 복수의 타겟 오픈 영역 각각에 대한 리프레쉬 동작이 분산 처리되도록 제어하는 컨트롤러를 포함하도록 구성될 수 있다.

Description

데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법{Data Storage Device for Refreshing Data and Operating Method Therefor}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치의 메모리 셀에 저장된 데이터는 시간이 흐름에 따라 소실되거나 값이 변화될 수 있다.
메모리 셀의 데이터 유지(retention) 특성은 메모리 셀 및 인접 메모리 셀에 대한 접근 빈도, 메모리 셀의 설계 구조 등 다양한 원인에 의한 영향을 받는다.
데이터의 소실 또는 변형은 메모리 장치의 신뢰성을 하락시키므로 이를 해소할 수 있는 방안이 필요하다.
본 기술의 실시예는 데이터가 저장된 메모리 영역의 속성에 따라 데이터를 리프레쉬할 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하는 스토리지 장치; 및 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역의 헬스정보에 기초하여 복수의 타겟 오픈 영역을 선택하고, 상기 복수의 타겟 오픈 영역 각각에 대한 리프레쉬 동작이 분산 처리되도록 제어하는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하고, 상기 저장 영역의 적어도 일부는 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역인 스토리지 장치; 리드 횟수가 임계값 이상인 적어도 일부의 오픈 영역을 타겟 오픈 영역으로 선택하는 오픈 영역 관리부; 및 상기 타겟 오픈 영역 각각의 디스터번스 취약도에 기초하여 상기 타겟 오픈 영역의 리프레쉬 시점이 분산되도록 리프레쉬 주기를 설정하는 리프레쉬 제어부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 스토리지 장치 및 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하는 스토리지 장치에, 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역이 생성되는 단계; 상기 컨트롤러가 상기 오픈 영역의 헬스정보에 기초하여 복수의 타겟 오픈 영역을 선택하는 단계; 및 상기 컨트롤러가 상기 복수의 타겟 오픈 영역 각각에 대한 리프레쉬 동작이 분산 처리되도록 제어하는 단계;를 포함할 수 있다.
본 기술에 의하면, 데이터가 저장된 메모리 영역의 속성에 따라 리프레쉬 순서를 결정함으로써 메모리 영역별 리프레쉬 시점을 분산시킬 수 있다.
따라서, 리프레쉬가 긴급한 순서로 리프레쉬를 수행하면서도 호스트 장치의 요청에 지연 없이 대응할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 오픈 영역 관리부의 구성도이다.
도 4는 일 실시예에 의한 오픈 영역 관리 정보를 설명하기 위한 도면이다.
도 5는 일 실시예에 의한 리프레쉬 제어부의 구성도이다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 9 및 도 10은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 11은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 12는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 데이터 저장 장치(10)는 컨트롤러(110) 및 스토리지 장치(120)를 포함할 수 있다.
컨트롤러(110)는 스토리지 장치(120)에 데이터(DATA)를 기입하거나, 스토리지 장치(120)에 저장된 데이터(DATA)를 읽을 수 있다.
컨트롤러(110)는 스토리지 장치(120)에 데이터(DATA)를 기입하기 위하여, 커맨드(CMD), 어드레스(ADDR), 제어 신호(CTRL) 및 데이터(DATA)를 스토리지 장치(120)로 전송한다. 컨트롤러(110)는 스토리지 장치(120)에 저장된 데이터(DATA)를 읽기 위하여, 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 스토리지 장치(120)로 전송한다.
스토리지 장치(120)는 컨트롤러(110)로부터 수신된 신호들에 응답하여 데이터(DATA)의 쓰기, 읽기, 소거 등의 동작을 수행할 수 있다.
스토리지 장치(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다.
스토리지 장치(120)는 복수의 행들(워드라인들) 및 복수의 열들(비트라인들) 간에 배열된 메모리 셀들을 갖는 메모리 셀 어레이를 포함한다. 각 메모리 셀은 1-비트(싱글 비트) 데이터 또는 M-비트(멀티-비트) 데이터 (M은 2 이상의 정수)를 저장할 수 있다. 스토리지 장치(120)는 복수의 다이들, 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다.
설정된 개수의 메모리 셀들은 단위 페이지를 이룰 수 있고, 스토리지 장치(120)는 복수의 페이지를 포함하는 메모리 블록, 복수의 메모리 블록을 그룹화한 슈퍼 블록, 복수의 페이지 또는 블록 또는 슈퍼 블록을 그룹화한 존(zone) 단위로 관리될 수 있다. 이하의 설명에서, 메모리 영역(region)은 복수의 페이지를 포함하는 메모리 블록, 슈퍼 블록, 존, 또는 그와 유사한 메모리 장치의 관리 단위를 의미한다.
존, 또는 존 네임스페이스(Zone NameSpace; ZNS)의 개념은 다중 사용 환경(multi-tenant)에서 다수의 운영체제 및 다수의 응용 프로그램 간에 간섭 없이 높은 성능을 제공할 수 있도록 도입되었다. ZNS는 복수의 응용 프로그램 각각이 자신에게 할당된 존에 순차적으로 데이터를 저장하는 개념이다. 존은 논리적 및 물리적으로 구분된 공간이며, 각각의 존에는 비슷한 데이터가 모여서 순차적으로 저장되고 존 단위로 소거될 수 있다.
즉, 스토리지 장치(120)는 복수의 영역으로 구분될 수 있고, 각 영역은 복수의 페이지(page)를 포함할 수 있다.
컨트롤러(110)는 오픈 영역 관리부(20) 및 리프레쉬 제어부(30)를 포함할 수 있다.
오픈 영역 관리부(20)는 복수의 메모리 영역 중 프로그램된 상태의 페이지와 미프로그램된 상태의 페이지가 공존하는 메모리 영역인 오픈 영역에 대한 헬스 정보를 관리하도록 구성될 수 있다. 미프로그램된 상태는 소거 상태와 등가의 의미로 이해할 수 있다. 나아가, 오픈 영역 관리부(20)는 오픈 영역의 헬스 정보에 기초하여 조기 리프레쉬 동작을 트리거링할 수 있다.
일 실시예에서, 오픈 영역의 헬스 정보는 리드 카운트를 포함하는 제 1 헬스 정보를 포함할 수 있다. 오픈 영역의 헬스 정보는 프로그램된 페이지의 수 및/또는 오픈 영역화된 후의 경과 시간을 포함하는 제 2 헬스 정보를 더 포함할 수 있다. 제 2 헬스 정보는 오픈상태 유지 특성이라 지칭할 수 있다.
반도체 메모리 장치는 데이터 저장 후 시간이 경과함에 따라 데이터 유지 특성이 저하되므로 리프레쉬 동작을 통해 데이터가 온전한 상태로 유지되도록 한다.
플래시 메모리 장치는 리드 동작을 위해 인가되는 전압에 의해 전하 저장층에 저장된 전하들이 채널층을 통해 소실되는 리드 디스터브(read disturb) 현상이 발생하므로, 과도한 리드 동작에 의해 신뢰성이 저하된 메모리 영역의 데이터를 온전한, 또는 건강한 메모리 영역으로 카피백하여 리프레쉬 동작을 수행할 수 있다. 일 실시예에서, 메모리 영역당 리드 횟수(read count)의 임계치를 설정해 두고, 리드 횟수가 임계치에 도달한 메모리 영역의 데이터를 다른 메모리 영역으로 이동시키는 노멀 리프레쉬 동작을 수행할 수 있다.
즉, 노멀 리프레쉬 동작은 모든 메모리 영역 각각에 대한 리드 횟수에 근거한 리프레쉬 동작을 의미한다.
한편, 오픈 영역은 프로그램된 페이지와 미프로그램된 페이지 간의 간섭에 의해 리드 디스터브 및 데이터 유지 특성이 열악한 특성이 있다.
본 기술에 의한 오픈 영역 관리부(20)는 오픈 영역별로 리드 횟수를 포함하는 제 1 헬스 정보와, 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과시간을 포함하는 제 2 헬스 정보를 수집하고, 이에 기초하여 조기 리프레쉬 동작을 수행할 복수의 타겟 오픈 영역을 선택할 수 있다.
즉, 조기 리프레쉬 동작은 오픈 메모리 영역의 헬스 정보에 근거한 리프레쉬 동작을 의미한다.
리프레쉬 제어부(30)는 복수의 타겟 오픈 영역이 서로 다른 시점에 리프레쉬되도록 리프레쉬 시점을 결정할 수 있다.
일 실시예에서, 리프레쉬 제어부(30)는 타겟 오픈 영역별로 프로그램 페이지 수 및/또는 오픈 영역화된 후의 경과 시간에 기초하여 디스터브 취약도를 분석할 수 있다. 리프레쉬 제어부(30)는 취약도에 따라 리프레쉬 우선 순위를 결정하며, 결정된 우선 순위에 따라 타겟 오픈 영역의 리프레쉬 시점이 분산되도록 할 수 있다.
리프레시 동작은 리드 디스터브 특성이 취약한 메모리 영역의 데이터를 다른 메모리 영역으로 이동 또는 카피 백 하는 동작일 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(117), ECC 엔진(119), 오픈 영역 관리부(20) 및 리프레쉬 제어부(30)를 포함할 수 있다.
프로세서(111)는 컨트롤러(110)의 제반 동작을 제어할 수 있다. 일 실시예에서, 프로세서(111)는 스토리지 장치(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 메모리 인터페이스(117), ECC 엔진(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 프로세서(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어를 실행신킬 수 있는 하드웨어로 구성될 수 있다. 일 실시예에서, 프로세서(111)는 스토리지 장치(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능을 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드, 어드레스 및 클럭신호를 수신하고, 경우에 따라 데이터를 더 수신하여 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다. 즉, RAM은 컨트롤러(110)의 캐시 메모리, 버퍼 메모리, 동작 메모리 등으로 사용될 수 있다.
메모리 인터페이스(117)는 컨트롤러(110)와 스토리지 장치(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(117)는 프로세서(111)의 제어에 따라 버퍼 메모리에 일시 저장된 데이터를 스토리지 장치(120)에 전송하거나, 스토리지 장치(120)로부터 독출되는 데이터를 버퍼 메모리로 전달할 수 있다.
ECC 엔진(119)은 스토리지 장치(120)와 교환되는 데이터의 에러를 검출하고 정정하도록 구성될 수 있다. 일 실시예에서, ECC 엔진(119)은 스토리지 장치(120)에 저장된 데이터를 ECC 인코딩하고, 스토리지 장치(120)에서 독출된 데이터를 ECC 디코딩할 수 있다.
도 3은 일 실시예에 의한 오픈 영역 관리부의 구성도이다.
도 3을 참조하면, 일 실시예에 의한 오픈 영역 관리부(20)는 속성 관리부(201), 리드 횟수 카운터(203), 후보 선택부(205) 및 트리거링부(207)를 포함할 수 있다.
속성 관리부(201)는 호스트 장치 또는 내부 프로그램 명령에 응답하여 프로그램 동작이 완료된 메모리 영역 중, 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 메모리 영역을 오픈 영역으로 등록할 수 있다. 아울러, 오픈 영역별로 오픈상태 유지 특성을 관리할 수 있다. 오픈상태 유지 특성은 프로그램됨 페이지의 수 및/또는 오픈 영역화된 후의 경과 시간을 포함할 수 있다.
리드 횟수 카운터(203)는 오픈 영역에 대한 리드 액세스 횟수를 카운트할 수 있다.
도 4는 일 실시예에 의한 오픈 영역 관리 정보를 설명하기 위한 도면이다.
오픈 영역 관리부(20)의 동작에 따라, 오픈 영역으로 등록된 저장 영역 각각에 대해 리드 횟수, 프로그램된 페이지의 수 및/또는 오픈 영역화된 후의 경과 시간을 포함하는 헬스 정보가 도 4와 같이 관리될 수 있다.
후보 선택부(205)는 오픈 영역 중 제 1 임계값(TH_RC) 이상 리드 액세스된 오픈 영역을 조기 리프레쉬 동작의 후보 리스트에 포함시킬 수 있다.
트리거링부(207)는 후보 리스트에 포함된 오픈 영역의 개수가 제 2 임계값(TH_VIC) 이상이면 조기 리프레쉬 동작을 트리거링할 수 있다. 아울러, 리드 횟수가 제 1 임계값(TH_RC)이상인 적어도 일부의 오픈 영역, 예를 들어 제 2 임계값(TH_VIC)에 대응하는 수의 오픈 영역을 조기 리프레쉬 동작의 타겟 오픈 영역으로 선택할 수 있다.
도 5는 일 실시예에 의한 리프레쉬 제어부의 구성도이다.
도 5를 참조하면, 일 실시예에 의한 리프레쉬 제어부(30)는 취약도 분석부(301), 우선수위 결정부(303) 및 리프레쉬 주기 설정부(305)를 포함할 수 있다.
취약도 분석부(301)는 조기 리프레쉬 동작이 트리거링됨에 따라, 오픈 영역 관리부(20)에 의해 타겟 오픈 영역으로 선택된 오픈 영역 각각에 대한 취약도를 분석할 수 있다. 일 실시예에서, 취약도 분석부(301)는 프로그램된 페이지의 수 및/또는 오픈 영역화된 후의 경과시간에 기초하여 취약도를 분석할 수 있다.
일 실시예에서, 취약도 분석부(301)는 프로그램된 페이지의 수(X)와 그에 대한 가중치(a) 및 오픈 영역화된 후의 경과시간(Y) 및 그에 대한 가중치(b)에 기초하여 [수학식 1]과 같이 취약도를 분석할 수 있다.
[수학식 1]
Figure pat00001
따라서, 프로그램된 페이지가 많을수록, 오픈 영역화된 후의 경과시간이 짧을수록 취약도가 낮고, 프로그램된 페이지가 적고 오픈 영역화된 후의 경과시간이 길수록 취약도가 높은 것으로 분석될 수 있다.
우선순위 결정부(303)는 취약도 분석부(301)에서 분석한 타겟 오픈 영역별 취약도에 기초하여 조기 리프레쉬 동작의 우선순위(N)를 결정할 수 있다. 일 실시예에서, 취약도가 높을수록 우선순위가 높게 결정될 수 있다. 제 2 임계값(TH_VIC)이 M(M은 2 이상의 정수)인 경우 M개의 타겟 오픈 영역 각각에 대한 우선순위((N_M)는 취약도가 높은 순서대로 0부터 M까지 증가하는 값을 가질 수 있다.
예를 들어, 타겟 오픈 영역 A, B, C, D 각각의 취약도가 1, 10, 3, 100이라면, 타겟영역 A의 우선순위(N_A)는 3, 타겟영역 B의 우선순위(N_A)는 1, 타겟영역 C의 우선순위(N_A)는 2, 타겟영역 D의 우선순위(N_A)는 0으로 결정될 수 있다.
Region NO.(M) 취약도 우선순위(N_M)
A 1 3
B 10 1
C 3 2
D 100 0
리프레쉬 주기 설정부(305)는 타겟 오픈 영역별로 리프레쉬 시점이 분산되도록 타겟 오픈 영역 별 리프레쉬 주기를 설정할 수 있다. 오픈 영역에 대한 조기 리프레쉬 주기 기준값(P_EARLYREF)과 노멀 리프레쉬 주기(P_NORMREF) 기준값이 설정되어 있을 때, M개의 타겟 오픈 영역 각각의 조기 리프레쉬 주기(P_EARLYREF_M))는 예를 들어 [수학식 2]와 같이 결정될 수 있다.
[수학식 2]
Figure pat00002
따라서, 일정 횟수 이상 리드된 오픈 영역에 대해 오픈 상태 유지 특성에 따라 리프레쉬 시점이 분산되도록 리프레쉬 주기를 설정할 수 있다.
조기 리프레쉬 대상 영역에 대해 동시에 리프레쉬가 수행되면 호스트의 요청이 지연되어 처리될 수 있다. 본 기술에서는 조기 리프레쉬가 필요한 타겟 오픈 영역의 리프레쉬 동작이 각기 다른 시점에 분산 처리되므로, 데이터 유지 특성을 보장하면서도 호스트의 요청을 지연 없이 처리할 수 있다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
컨트롤러(110)는 스토리지 장치(120)의 상태를 모니터링할 수 있다(S101). 예를 들어, 컨트롤러(110)는 스토리지 장치(120)에 오픈 영역이 발생함에 따라 오픈 영역의 헬스 정보를 모니터링할 수 있다(S101). 일 실시예에서, 컨트롤러(110)는 호스트 장치 또는 내부 프로그램 명령에 응답하여 프로그램 동작이 완료된 메모리 영역 중, 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 메모리 영역인 오픈 영역에 대한 헬스 정보를 관리하도록 구성될 수 있다. 오픈 영역의 헬스 정보는 리드 카운트를 포함하는 제 1 헬스 정보를 포함할 수 있고, 프로그램된 페이지의 수 및/또는 오픈 영역화된 후의 경과 시간을 포함하는 제 2 헬스 정보를 더 포함할 수 있다.
컨트롤러(110)는 오픈 영역의 헬스 정보가 조기 리프레쉬 동작 트리거링 조건을 만족하는지 확인할 수 있다(S103). 오픈 영역의 헬스 정보가 조기 리프레쉬 동작 트리거링 조건을 만족하지 않으면(S103:N) 오픈 영역의 헬스 정보를 계속 모니터링한다(S101).
오픈 영역의 헬스 정보가 조기 리프레쉬 동작 트리거링 조건을 만족하면(S103:Y), 컨트롤러(110)는 타겟 오픈 영역에 대한 취약도를 분석할 수 있다(S105).
일 실시예에서, 컨트롤러(110)는 오픈상태 유지 특성인 제 2 헬스정보, 즉 프로그램된 페이지의 수 및/또는 오픈 영역화된 후의 경과시간에 기초하여 취약도를 분석할 수 있다. 일 실시예에서, 컨트롤러(110)는 상술한 [수학식 1]과 같이 프로그램된 페이지의 수(X)와 그에 대한 가중치(a) 및 오픈 영역화된 후의 경과시간(Y) 및 그에 대한 가중치(b)에 기초하여 취약도를 분석할 수 있으나, 이에 한정되는 것은 아니다.
컨트롤러(110)는 단계 S105의 취약도 분석 결과에 기초하여 타겟 오픈 영역 각각의 리프레쉬 우선 순위를 결정할 수 있다(S107). 일 실시예에서, 취약도가 높을수록 우선순위가 높게 결정될 수 있다.
컨트롤러(110)는 단계 S107에서 결정한 우선순위에 기초하여 타겟 오픈 영역별로 리프레쉬 시점이 분산되도록 타겟 오픈 영역 별 리프레쉬 주기를 설정하고(S109), 설정된 주기에 따라 리프레쉬가 수행되도록 제어할 수 있다(S111).
일 실시예에서, 컨트롤러(110)는 상술한 [수학식 2]에 근거하여 리프레쉬 주기를 설정할 수 있으나 이에 한정되는 것은 아니다.
이에 따라, 일정 횟수 이상 리드된 타겟 오픈 영역에 대해 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과 시간에 기초하여 리프레쉬 우선 순위 및 주기를 결정하여 타겟 오픈 영역에 대한 리프레쉬 동작이 분산 처리되도록 제어할 수 있다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 도 6의 모니터링 과정(S101) 및 트리거링 여부 결정 과정(S103)의 상세 흐름도를 나타낸다.
컨트롤러(110)는 스토리지 장치(120)의 상태를 모니터링하여(S101), 오픈 영역이 발생하는지 판단할 수 있다(S201). 오픈 영역이 발생하는 경우(S201:Y) 오픈 영역에 대한 리드 횟수가 제 1 임계값(TH_RC) 이상인지 확인할 수 있다(S203). 컨트롤러(110)는 오픈 영역 중 리드 횟수가 제 1 임계값(TH_RC) 이상인(S203:Y) 오픈 영역을 조기 리프레쉬 동작의 후보 리스트에 포함시킬 수 있다(S205). 오픈 영역이 발생하지 않는 경우(S201:N), 오픈 영역의 리드 횟수가 제 1 임계값(TH_RC) 미만인 경우에는(S203:N) 스토리지 장치(120)의 상태를 계속해서 모니터링할 수 있다(S101).
컨트롤러(110)는 후보 리스트에 포함된 오픈 영역의 개수가 제 2 임계값(TH_VIC) 이상이면 조기 리프레쉬 동작을 트리거링할 수 있다(S209). 아울러, 리드 횟수가 제 1 임계값(TH_RC)이상인 제 2 임계값(TH_VIC)에 대응하는 수의 오픈 영역을 조기 리프레쉬 동작의 타겟 오픈 영역으로 선택하고 6의 단계 S105 과정으로 진행하도록 할 수 있다.
후보 리스트에 포함된 오픈 영역의 개수가 제 2 임계값(TH_VIC)에 도달하지 않으면 후보 리스트의 개수가 제 2 임계값(TH_VIC)을 만족하는지 계속 체크할 수 있다(S207:N).
따라서, 오픈 영역의 리드 횟수 및 오픈상태 유지 특성에 따라 리프레쉬 시점을 다르게 결정하여, 메모리 영역별 리프레쉬 시점을 분산시킬 수 있다. 또한, 리프레쉬가 긴급한 순서로 리프레쉬를 수행하면서도 호스트 장치의 요청에 지연 없이 대응할 수 있다.
도 8은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 8을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 5에 도시한 것과 같이 오픈 영역 관리부(20) 및 리프레쉬 제어부(30)를 포함할 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)의 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 및 버퍼 메모리(1230)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 9 및 도 10은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 5에 도시한 것과 같이 오픈 영역 관리부(20) 및 리프레쉬 제어부(30)를 포함할 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 1 내지 도 5에 도시한 것과 같이 오픈 영역 관리부(20) 및 리프레쉬 제어부(30)를 포함할 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 11은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 8의 데이터 저장 장치(1200), 도 9의 메모리 시스템(3200), 도 10의 메모리 시스템(4200)으로 구성될 수 있다.
도 12는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 12를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 스토리지 장치
20 : 오픈 영역 관리부
30 : 리프레쉬 제어부

Claims (21)

  1. 각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하는 스토리지 장치; 및
    프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역의 헬스정보에 기초하여 복수의 타겟 오픈 영역을 선택하고, 상기 복수의 타겟 오픈 영역 각각에 대한 리프레쉬 동작이 분산 처리되도록 제어하는 컨트롤러;
    를 포함하는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 헬스정보는, 상기 오픈 영역별 리드 횟수를 포함하는 제 1 헬스 정보 및, 상기 오픈 영역별 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과시간을 포함하는 제 2 헬스 정보를 포함하는 데이터 저장 장치.
  3. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 오픈 영역 중 리드 횟수를 포함하는 상기 헬스 정보가 제 1 임계값 이상인 오픈 영역을 후보로 선택하고, 상기 후보 중 적어도 일부를 상기 타겟 오픈 영역으로 선택하도록 구성되는 데이터 저장 장치.
  4. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 복수의 타겟 오픈 영역별로 오픈상태 유지 특성을 포함하는 상기 헬스정보에 기초하여 디스터브 취약도를 결정하고, 상기 취약도에 비례하여 리프레쉬 우선순위를 결정하도록 구성되는 데이터 저장 장치.
  5. 제 4 항에 있어서,
    상기 오픈상태 유지 특성은, 상기 오픈 영역별 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과시간을 포함하는 데이터 저장 장치.
  6. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 복수의 타겟 오픈 영역이 각기 다른 시점에 리프레쉬되도록 제어하는 데이터 저장 장치.
  7. 제 1 항에 있어서,
    상기 저장 영역은, 복수의 페이지를 포함하는 메모리 블록이거나, 복수의 메모리 블록을 그룹화한 슈퍼 블록이거나, 복수의 페이지 또는 복수의 메모리 블록 또는 복수의 슈퍼 블록을 그룹화한 존으로 구분되는 데이터 저장 장치.
  8. 제 1 항에 있어서,
    상기 리프레쉬 동작은 상기 타겟 오픈 영역의 데이터를 다른 저장 영역으로 이동시키는 동작을 포함하는 데이터 저장 장치.
  9. 각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하고, 상기 저장 영역의 적어도 일부는 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역인 스토리지 장치;
    리드 횟수가 임계값 이상인 적어도 일부의 오픈 영역을 타겟 오픈 영역으로 선택하는 오픈 영역 관리부; 및
    상기 타겟 오픈 영역 각각의 디스터번스 취약도에 기초하여 상기 타겟 오픈 영역의 리프레쉬 시점이 분산되도록 리프레쉬 주기를 설정하는 리프레쉬 제어부;
    를 포함하는 데이터 저장 장치.
  10. 제 9 항에 있어서,
    상기 리프레쉬 제어부는, 상기 타겟 오픈 영역별 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과시간에 기초하여 상기 취약도를 결정하도록 구성되는 데이터 저장 장치.
  11. 제 9 항에 있어서,
    상기 리프레쉬 제어부는, 상기 복수의 타겟 오픈 영역이 각기 다른 시점에 리프레쉬되도록 제어하는 데이터 저장 장치.
  12. 제 9 항에 있어서,
    상기 저장 영역은, 복수의 페이지를 포함하는 메모리 블록이거나, 복수의 메모리 블록을 그룹화한 슈퍼 블록이거나, 복수의 페이지 또는 복수의 메모리 블록 또는 복수의 슈퍼 블록을 그룹화한 존으로 구분되는 데이터 저장 장치.
  13. 제 9 항에 있어서,
    상기 리프레쉬 동작은 상기 타겟 오픈 영역의 데이터를 다른 저장 영역으로 이동시키는 동작을 포함하는 데이터 저장 장치.
  14. 스토리지 장치 및 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    각각 복수의 페이지로 구성되는 복수의 저장 영역을 포함하는 스토리지 장치에, 프로그램된 페이지와 미프로그램된 페이지가 혼재하는 오픈 영역이 생성되는 단계;
    상기 컨트롤러가 상기 오픈 영역의 헬스정보에 기초하여 복수의 타겟 오픈 영역을 선택하는 단계; 및
    상기 컨트롤러가 상기 복수의 타겟 오픈 영역 각각에 대한 리프레쉬 동작이 분산 처리되도록 제어하는 단계;
    를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 헬스정보는, 상기 오픈 영역별 리드 횟수를 포함하는 제 1 헬스 정보 및, 상기 오픈 영역별 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과시간을 포함하는 제 2 헬스 정보를 포함하는 데이터 저장 장치의 동작 방법.
  16. 제 14 항에 있어서,
    상기 선택하는 단계는, 상기 오픈 영역 중 리드 횟수를 포함하는 상기 헬스 정보가 제 1 임계값 이상인 오픈 영역을 후보로 선택하는 단계; 및
    상기 후보 중 적어도 일부를 상기 타겟 오픈 영역으로 선택하는 단계;
    를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 14 항에 있어서,
    상기 컨트롤러가 상기 복수의 타겟 오픈 영역별로 오픈상태 유지 특성을 포함하는 상기 헬스정보에 기초하여 디스터브 취약도를 결정하는 단계; 및
    상기 취약도에 비례하여 리프레쉬 우선순위를 결정하는 단계;
    를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 오픈상태 유지 특성은, 상기 오픈 영역별 프로그램된 페이지 수 및/또는 오픈 영역화된 후의 경과시간을 포함하는 데이터 저장 장치의 동작 방법.
  19. 제 14 항에 있어서,
    상기 제어하는 단계는, 상기 복수의 타겟 오픈 영역이 각기 다른 시점에 리프레쉬되도록 제어하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  20. 제 1 항에 있어서,
    상기 저장 영역은, 복수의 페이지를 포함하는 메모리 블록이거나, 복수의 메모리 블록을 그룹화한 슈퍼 블록이거나, 복수의 페이지 또는 복수의 메모리 블록 또는 복수의 슈퍼 블록을 그룹화한 존으로 구분되는 데이터 저장 장치의 동작 방법.
  21. 제 14 항에 있어서,
    상기 리프레쉬 동작은 상기 타겟 오픈 영역의 데이터를 다른 저장 영역으로 이동시키는 동작을 포함하는 데이터 저장 장치의 동작 방법.
KR1020210114059A 2021-08-27 2021-08-27 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법 KR20230031617A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210114059A KR20230031617A (ko) 2021-08-27 2021-08-27 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법
US17/702,267 US11961549B2 (en) 2021-08-27 2022-03-23 Data storage device for refreshing data and operating method thereof
CN202210550875.3A CN115938422A (zh) 2021-08-27 2022-05-18 刷新数据的数据存储装置及其操作方法
JP2022126656A JP2023033158A (ja) 2021-08-27 2022-08-08 データをリフレッシュするデータ記憶装置およびその動作方法
DE102022208314.8A DE102022208314A1 (de) 2021-08-27 2022-08-10 Datenspeichereinrichtung zum auffrischen von daten und betriebsverfahren dafür
TW111131103A TW202314519A (zh) 2021-08-27 2022-08-18 刷新資料的資料儲存裝置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210114059A KR20230031617A (ko) 2021-08-27 2021-08-27 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230031617A true KR20230031617A (ko) 2023-03-07

Family

ID=85174739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210114059A KR20230031617A (ko) 2021-08-27 2021-08-27 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법

Country Status (6)

Country Link
US (1) US11961549B2 (ko)
JP (1) JP2023033158A (ko)
KR (1) KR20230031617A (ko)
CN (1) CN115938422A (ko)
DE (1) DE102022208314A1 (ko)
TW (1) TW202314519A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12014787B2 (en) * 2022-03-29 2024-06-18 Micron Technology, Inc. Techniques for determining an interface connection status

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192343A (ja) * 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
KR20140146333A (ko) 2013-06-17 2014-12-26 삼성전자주식회사 메모리 컨트롤러와 이의 동작 방법
US9524771B2 (en) * 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9858002B1 (en) * 2016-05-13 2018-01-02 Seagate Technology Llc Open block stability scanning
US10048863B1 (en) * 2016-06-01 2018-08-14 Seagate Technology Llc Open block refresh management
US10089170B1 (en) * 2016-06-15 2018-10-02 Seagate Technology Llc Open block management
US11409446B2 (en) * 2020-11-11 2022-08-09 Micro Technology, Inc. Media management on power-up

Also Published As

Publication number Publication date
US20230069656A1 (en) 2023-03-02
CN115938422A (zh) 2023-04-07
DE102022208314A1 (de) 2023-03-02
US11961549B2 (en) 2024-04-16
JP2023033158A (ja) 2023-03-09
TW202314519A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210125774A (ko) 데이터 저장 장치 및 그 동작 방법
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20190179694A1 (en) Data storage device, operating method thereof and storage system including the same
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN113741798A (zh) 数据存储装置及其操作方法
KR20200085510A (ko) 데이터 저장 장치 및 동작 방법과, 이를 위한 컨트롤러
KR20190118016A (ko) 리커버리 성능이 최적화된 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11961549B2 (en) Data storage device for refreshing data and operating method thereof
CN111752854A (zh) 数据存储装置及其操作方法
KR20210001501A (ko) 데이터 저장 장치 및 이를 위한 컨트롤러와 그 동작 방법
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
KR20200110862A (ko) 데이터 저장 장치 및 동작 방법, 이를 위한 컨트롤러
CN113010092A (zh) 数据存储设备及其操作方法
CN113467708A (zh) 电子装置、数据存储装置及其操作方法
KR20220021167A (ko) 메모리 시스템 및 그것의 동작 방법
CN112084118A (zh) 数据存储装置及其操作方法
US11847332B2 (en) Data storage apparatus and operating method thereof
US20230031193A1 (en) Memory system and operating method thereof
US11782644B2 (en) Memory system and method of operating the same
US20220188008A1 (en) Data storage apparatus and operation method thereof
US20220156184A1 (en) Memory system