KR20210125774A - 데이터 저장 장치 및 그 동작 방법 - Google Patents

데이터 저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210125774A
KR20210125774A KR1020200043401A KR20200043401A KR20210125774A KR 20210125774 A KR20210125774 A KR 20210125774A KR 1020200043401 A KR1020200043401 A KR 1020200043401A KR 20200043401 A KR20200043401 A KR 20200043401A KR 20210125774 A KR20210125774 A KR 20210125774A
Authority
KR
South Korea
Prior art keywords
data
zone
sub
buffer zone
controller
Prior art date
Application number
KR1020200043401A
Other languages
English (en)
Inventor
진용
전승원
박인혁
오윤조
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200043401A priority Critical patent/KR20210125774A/ko
Priority to US17/027,598 priority patent/US11520504B2/en
Priority to CN202011100724.5A priority patent/CN113515231A/zh
Publication of KR20210125774A publication Critical patent/KR20210125774A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

일 실시예에 의한 데이터 저장 장치는 적어도 하나의 서브 버퍼 존을 포함하는 버퍼 존 및 데이터 존으로 구분되어 데이터를 저장하는 저장부 및 호스트에서 구동되는 복수의 응용 프로그램별로 논리적 및 물리적으로 구분된 데이터 저장 영역인 적어도 하나의 존 네임스페이스를 저장부에 할당 하여 저장부와 데이터를 교환하는 컨트롤러를 포함하고, 컨트롤러는, 호스트로부터 전송되는 응용 프로그램의 라이트 데이터를 서브 버퍼 존의 크기에 해당하는 세그먼트 단위로 분할하여 적어도 하나의 서브 버퍼 존에 버퍼링하고, 라이트 데이터의 길이에 대응하는 존 네임스페이스를 오픈하여 서브 버퍼 존에 버퍼링한 세그먼트를 상기 오픈한 존 네임스페이스로 이동시키는 존 네임스페이스 관리부를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 그 동작 방법{Data Storage Apparatus and Operation Method Thereof}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그 동작 방법에 관한 것이다.
데이터 저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다.
데이터 저장 장치에 데이터를 저장 및 삭제하는 동안 불가피하게 낭비되는 공간(garbage)은 가비지 콜렉션을 통해 수집될 수 있다. 가비지 콜렉션은 데이터 저장 장치의 내부적인 쓰기(write) 동작을 유발한다.
인공지능 및 빅데이터 관련 산업의 발달에 따라 고성능의 데이터 센터에 대한 연구가 활발해지고 있다. 데이터 센터는 데이터 저장 장치로 대표되는 하드웨어 풀을 이용하여 다수의 운영 체제 및/또는 응용 프로그램이 구동되도록 구현될 수 있다.
다중 사용 환경(multi-tenant)의 데이터 센터에서 다수의 운영체제 및 다수의 응용 프로그램 간에 간섭 없이 높은 성능을 제공할 수 있도록 존 네임스페이스(Zone NameSpace; ZNS)의 개념이 도입되었다.
ZNS는 복수의 응용 프로그램 각각이 자신에게 할당된 존(Zone)에 순차적으로 데이터를 저장하는 개념이다. 존은 논리적 및 물리적으로 구분된 공간이며, 각각의 존에는 비슷한 데이터가 모여서 순차적으로 저장되고 존 단위로 소거되므로 가비지 콜렉션에 의한 성능 저하 문제를 해결할 수 있다.
ZNS 방식의 데이터 저장 장치에서 호스트가 제공하는 데이터의 사이즈 즉, 존 데이터의 사이즈는 가변적일 수 있으므로, 호스트 워크로드에 유동적으로 데이터를 라이트할 수 있는 기법이 요구된다.
본 기술의 실시예는 데이터 저장 장치의 용량에 무관하게 호스트로부터 전송되는 데이터의 특성 및 크기에 따라 존 네임스페이스를 관리할 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 적어도 하나의 서브 버퍼 존을 포함하는 버퍼 존 및 데이터 존으로 구분되어 데이터를 저장하는 저장부; 및 호스트에서 구동되는 복수의 응용 프로그램별로 논리적 및 물리적으로 구분된 데이터 저장 영역인 적어도 하나의 존 네임스페이스를 상기 저장부에 할당 하여 상기 저장부와 데이터를 교환하는 컨트롤러;를 포함하고, 상기 컨트롤러는, 상기 호스트로부터 전송되는 응용 프로그램의 라이트 데이터를 상기 서브 버퍼 존의 크기에 해당하는 세그먼트로 분할하여 상기 분할한 세그먼트 각각을 적어도 하나의 서브 버퍼 존에 버퍼링하고, 상기 라이트 데이터의 길이에 대응하는 존 네임스페이스를 오픈하여 상기 서브 버퍼 존에 버퍼링한 세그먼트 를 상기 오픈한 존 네임스페이스로 이동시키는 존 네임스페이스 관리부를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 적어도 하나의 서브 버퍼 존을 포함하는 버퍼 존 및 데이터 존으로 구분되는 저장부 및, 호스트에서 구동되는 복수의 응용 프로그램별로 논리적 및 물리적으로 구분된 데이터 저장 영역인 적어도 하나의 존 네임스페이스를 상기 저장부에 할당 하여 상기 저장부와 데이터를 교환하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 호스트로부터 응용 프로그램의 라이트 데이터를 포함하는 라이트 요청이 전송됨에 따라, 상기 컨트롤러가 상기 라이트 데이터를 상기 서브 버퍼 존의 크기에 해당하는 세그먼트로 분할하는 단계; 상기 컨트롤러가 상기 분할한 세그먼트 각각을 적어도 하나의 서브 버퍼 존에 버퍼링하는 단계; 상기 컨트롤러가 상기 라이트 데이터의 길이에 대응하는 존 네임스페이스를 오픈하는 단계; 및 상기 버퍼링한 세그먼트를 상기 오픈한 존 네임스페이스로 이동시키는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면 호스트로부터 제공되는 데이터(존 데이터)를 존 단위로 저장하는 데이터 저장 장치에서, 존 데이터의 사이즈에 따라 존 네임스페이스의 사이즈를 가변시킬 수 있다.
따라서 호스트에 채용되는 데이터 저장 장치의 용량에 무관하게 존 네임스페이스를 유동적으로 관리할 수 있다.
또한, 라이트할 존 데이터의 사이즈에 맞게 존 네임스페이스를 할당하므로, 불필요한 데이터 저장 영역이 구동(오픈)되는 것을 방지할 수 있다.
도 1은 일 실시예에 의한 데이터 처리 장치의 구성도이다.
도 2는 일 실시예에 의한 저장부의 구성도이다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 4는 일 실시예에 의한 ZNS 관리부의 구성도이다.
도 5는 일 실시예에 의한 버퍼 존 할당 방법을 설명하기 위한 개념도이다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 8 및 도 9는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 10은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 11은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 저장부(120)를 포함할 수 있다.
컨트롤러(110)는 복수의 응용 프로그램이 구동되는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 라이트 데이터를 제공하는 응용 프로그램 별로 저장부(120)에 존 네임스페이스(ZNS)를 할당하여 데이터가 저장되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다. 일 실시예에서, 컨트롤러(110)는 ZNS 관리부(20)를 포함할 수 있다.
ZNS는 호스트에서 구동되는 응용 프로그램별로 데이터를 저장하도록 논리적 및 물리적으로 구분된 영역일 수 있다. 각각의 응용 프로그램은 자신에게 할당된 ZNS에 데이터를 순차적으로 저장할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다.
저장부(120)는 복수의 비휘발성 메모리 장치(NVM, 121~12N)를 포함할 수 있고, 각각의 비휘발성 메모리 장치(NVM, 121~12N))는 복수의 다이들, 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 저장부(120)는 프로그램 방식에 따라 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 동작할 수 있다.
도 2는 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
도 2를 참조하면, 비휘발성 메모리 장치(12n)는 복수의 다이(DIE-1 ~ DIE-z)를 포함할 수 있다. 각 다이(DIE-1 ~ DIE-z)는 복수의 플래인(P-1 ~ P-x)을 포함할 수 있다.
복수의 메모리 다이(DIE-1 ~ DIE-z)에 포함된 복수의 플래인((P-1 ~ P-x)은 y개의 채널(CH1~CHy) 및 m개의 경로(WAY1~WAYm)를 통해 데이터를 입출력할 수 있다. 즉, 1개의 채널을 (z/y = m)개의 경로가 공유하고 1개의 경로를 x)개의 플래인이 공유하는 것을 예시하였다.
각각의 플래인((P-1 ~ P-x)은 복수의 메모리 블럭을 포함할 수 있고, 각 메모리 블럭은 복수의 페이지의 집합일 수 있다.
컨트롤러(110)는 호스트의 라이트 요청에 응답하여 복수의 메모리 블럭을 기 설정된 기준에 따라 그룹화하여 ZNS로 관리할 수 있다. ZNS는 라이트 데이터를 제공하는 응용 프로그램별로 논리적 및 물리적으로 구분되도록 할당될 수 있다. 호스트의 라이트 요청에 따라 ZNS는 응용 프로그램마다 같거나 다른 사이즈로 복수 개 생성될 수 있다.
일 실시예에서, 하나의 ZNS에 포함되는 메모리 블럭들은 다이 인터리빙 또는 채널 인터리빙 방식을 통해 동시에 접근될 수 있다. 컨트롤러(110)는 다이 인터리빙 방식으로 저장부(120)를 동작시키기 위해, 각 다이((D-1 ~ D-z)의 각 플래인((P-1 ~ P-x)으로부터 동일하거나 상이한 위치의 메모리 블럭을 선택하여 ZNS를 구성할 수 있다.
비휘발성 메모리 장치(12n)는 호스트로부터 제공되는 라이트 데이터가 임시 저장되는 버퍼 존(1201) 및 버퍼 존(1201)에 임시 저장된 라이트 데이터가 이동되어 보관되는 데이터 존(1203)으로 구분될 수 있다. 비휘발성 메모리 장치(12n)는 웨어 레벨링 등 하우스 킵핑(housekeeping) 동작을 위한 영역(OP(Over Provision) 영역)을 포함할 수 있고, 일 실시예에서 버퍼 존(1201)은 비휘발성 메모리 장치(12n)에 할당된 OP 영역의 적어도 일부일 수 있다.
일 실시예에서, 버퍼 존(1201)은 하나의 메모리 셀에 1비트의 데이터를 저장하는 SLC 방식으로 프로그램되거나, 또는 하나의 메모리 셀에 2 비트 이상의 복수 비트의 데이터를 저장하는 MLC 방식으로 프로그램될 수 있다
일 실시예에서, 데이터 존은 하나의 메모리 셀에 2 비트 이상의 복수 비트의 데이터를 저장하는 MLC 방식으로 프로그램될 수 있다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 3을 참조하면, 일 실시예에 의한 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(119) 및 ZNS 관리부(20)를 포함할 수 있다.
프로세서(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 메모리 인터페이스(119), 맵핑 정보 관리부(210) 및 버퍼 메모리(BMEM) 컨트롤러(220)에 전달하도록 구성될 수 있다. 일 실시예에서, 프로세서(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 프로세서(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능, 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정(Error Check and Correction; ECC)하는 기능 등을 수행할 수 있다.
프로세서(111)는 호스트로부터 기입(write) 커맨드와 논리 주소를 입력 받은 경우 논리 주소에 대응하는 물리 주소를 할당하고, 물리 주소에 대응하는 저장부(120)의 저장 영역에 데이터를 기입하는 기입 동작을 제어할 수 있다.
호스트로부터 독출(read) 커맨드와 논리 주소를 입력 받은 경우 논리 주소에 대응하는 물리 주소를 검색하고, 물리 주소에 대응하는 저장부(120)의 저장 영역으로부터 데이터를 독출하는 독출 동작을 제어할 수 있다.
호스트 인터페이스(113)는 프로세서(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 프로세서(111)의 제어에 따라 라이트 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 호스트로 제공할 수 있다.
ZNS 관리부(20)는 호스트의 라이트 요청에 기초하여 버퍼 존(1201)의 일부로 할당된 적어도 하나의 서브 버퍼 존에 라이트 데이터를 임시 저장(버퍼링)할 수 있다. 일 실시예에서, 라이트 데이터는 적어도 하나의 세그먼트로 분할될 수 있고, 서브 버퍼 존은 라이트 데이터의 세그먼트 크기 단위로 할당될 수 있다. 즉, 라이트 데이터는 세그먼트 단위로 서브 버퍼 존에 버퍼링될 수 있다. ZNS 관리부(20)는 서브 버퍼 존이 클로즈(close)되면 라이트 데이터의 사이즈에 대응하는 ZNS를 데이터 존(1203)에 할당 또는 오픈하여 서브 버퍼 존의 라이트 데이터 세그먼트를 오픈된 ZNS로 이동(migration)시킬 수 있다.
여기에서, "오픈" 상태의 메모리 블럭은 데이터를 프로그램하기 위해 메모리 블럭을 프리차지하는 것을 의미하고, "클로즈" 상태의 메모리 블럭은 오픈 상태의 메모리 영역을 디스차지하는 것을 의미할 수 있다. 다른 관점에서, "오픈" 메모리 영역은 미 프로그램된 페이지를 포함하는 메모리 영역을 의미하고, "클로즈" 메모리 영역은 메모리 영역 내 모든 페이지가 프로그램된 메모리 영역을 의미할 수 있다.
도 4는 일 실시예에 의한 ZNS 관리부의 구성도이다.
도 4를 참조하면, 일 실시예에 의한 ZNS 관리부(20)는 워크로드 분석부(201), 버퍼 존 관리부(203) 및 마이그레이션부(205)를 포함할 수 있다.
워크로드 분석부(201)는 호스트의 라이트 요청에 응답하여, 호스트의 라이트 요청이 랜덤 데이터 라이트 요청인지 순차 데이터 라이트 요청인지 분석할 수 있다. 호스트의 라이트 요청은 시작 논리 어드레스, 오프셋 및 라이트 데이터를 포함하는 라이트 커맨드일 수 있으며, 워크로드 분석부(201)는 시작 논리 어드레스 및 오프셋에 기초한 라이트 데이터의 길이(사이즈)에 따라 라이트 요청의 워크로드를 판단할 수 있으나 이에 한정되는 것은 아니다.
버퍼 존 관리부(203)는 워크로드 분석부(201)의 워크로드 판단 결과에 따라 버퍼 존(1201)에 적어도 하나의 서브 버퍼 존으로 할당할 수 있다. 일 실시예에서, 워크로드 분석 결과 랜덤 라이트 요청인 경우, 버퍼 존 관리부(203)는 라이트 데이터가 제 1 방식으로 라이트되도록 버퍼 존(1201)의 일 영역을 서브 버퍼 존으로 할당할 수 있다. 워크로드 분석 결과 순차 라이트 요청인 경우, 버퍼 존 관리부(203)는 라이트 데이터가 제 2 방식으로 라이트되도록 버퍼 존(1201)의 일 영역을 서브 버퍼 존으로 할당할 수 있다.
일 실시예에서, 제 1 라이트(프로그램) 방식은 하나의 메모리 셀에 한 비트의 데이터를 저장하는 SLC 방식일 수 있고, 제 2 라이트(프로그램) 방식은 하나의 메모리 셀에 2 비트 이상의 복수 비트의 데이터를 저장하는 MLC 방식일 수 있으나 이에 한정되는 것은 아니다.
라이트 방식이 제 1 방식 또는 제 2 방식인지에 따라 동일한 사이즈의 라이트 데이터를 버퍼링하는 데 필요한 서브 버퍼 존의 사이즈가 달라짐은 자명하다.
일 실시예에서, 버퍼 존(1201)은 비휘발성 메모리 장치(12n)의 일부로 할당되므로, 다이 인터리빙 방식에 의한 접근이 가능하도록 서브 버퍼 존을 할당하는 것이 효율적이다.
도 5는 일 실시예에 의한 버퍼 존 할당 방법을 설명하기 위한 개념도이다.
버퍼 존(1201)을 포함하는 비휘발성 메모리 장치(12n)는 복수의 다이(DIE-1 ~ DIE-z)를 포함할 수 있다. 각 다이(DIE-1 ~ DIE-z)는 복수의 플래인(P-1 ~ P-x)을 포함할 수 있다. 복수의 메모리 다이(DIE-1 ~ DIE-z) y개의 채널을 통해 데이터를 입출력할 수 있다.
각각의 플래인((P-1 ~ P-x)은 복수의 메모리 블럭을 포함할 수 있고, 각 메모리 블럭은 복수의 페이지의 집합일 수 있다.
버퍼 존 관리부(203)는 호스트의 라이트 요청에 응답하여 라이트 데이터의 속성, 예를 들어 길이에 기초하여 버퍼 존(1201)에 서브 버퍼 존(SUB BZ-M, SUB BZ-S)을 할당할 수 있다. 일 실시예에서, 버퍼 존 관리부(203)는 다이 인터리빙 방식으로 접근할 수 있도록 서브 버퍼 존(SUB BZ-M, SUB BZ-S)을 할당할 수 있다.
일 실시예에서, 라이트 데이터가 랜덤 데이터인 경우 버퍼 존 관리부(203)는 제 1 방식으로 라이트되도록 단일비트 서브 버퍼 존(SUB BZ-S)을 할당할 수 있다. 라이트 데이터가 순차 데이터인 경우, 버퍼 존 관리부(203)는 라이트 데이터가 제 2 방식으로 라이트되도록 버퍼 존(1201)의 일 영역을 멀티비트 서브 버퍼 존(SUB BZ-M)을 할당할 수 있다.
일 실시예에서, 제 1 라이트 방식은 하나의 메모리 셀에 한 비트의 데이터를 저장하는 방식일 수 있고, 제 2 라이트 방식은 하나의 메모리 셀에 2 비트 이상의 복수 비트의 데이터를 저장하는 방식일 수 있으나 이에 한정되는 것은 아니다.
마이그레이션부(205)는 서브 버퍼 존에 라이트 데이터가 라이트 데이터의 세그먼트가 모두 버퍼링되어 서브 버퍼 존이 클로즈되면, 데이터 존(1203)에 라이트 데이터의 길이에 대응하는 ZNS를 할당할 수 있다. 그리고, 클로즈된 서브 버퍼 존에 버퍼링되어 있는 라이트 데이터 세그먼트를 ZNS로 이동시킬 수 있다. ZNS에 라이트 데이터가 세그먼트 단위로 모두 이동되면 마이그레이션부(205)는 ZNS를 클로즈 상태로 전환할 수 있다.
본 기술에서는 호스트의 각 응용 프로그램 별로 할당되는 ZNS가 고정된 크기를 갖지 않고 라이트 데이터의 길이에 적응적으로 생성될 수 있다.
용량이 큰 많은 수의 ZNS가 오픈 상태에 있으며 전력 효율이 저하됨은 물론, SPO 등이 발생하였을 때 데이터가 손실될 수 있다. 본 기술에서는 라이트 데이터를 SLC 버퍼 또는 MLS 버퍼에 버퍼링해 두고, 버퍼링이 완료된 후에 ZNS를 오픈하여 데이터를 마이그레이션한다. 따라서 실제 프로그램 동작이 수행되는 ZNS만을 오픈시켜 동작시킬 수 있다.
따라서, 다양한 길이의 존 데이터에 대응하는 용량의 ZNS를 할당할 수 있어 데이터 저장 장치의 성능을 향상시킬 수 있다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 복수의 응용 프로그램이 구동되는 호스트로부터 라이트 요청이 수신됨에 따라(S101), 컨트롤러(110)는 라이트 요청에 따른 워크로드를 분석할 수 있다(S103). 일 실시예에서, 라이트 요청은 시작 논리 어드레스, 오프셋 및 라이트 데이터를 포함하는 라이트 커맨드일 수 있다. 컨트롤러(110)는 라이트 요청에 포함된 시작 논리 어드레스 및 오프셋에 기초하여 판단된 라이트 데이터의 길이(사이즈)에 따라 라이트 요청의 워크로드를 판단할 수 있으나 이에 한정되는 것은 아니다.
컨트롤러(110)는 워크로드 판단 결과에 따라 버퍼 존(1201)의 일 영역을 서브 버퍼 존으로 할당할 수 있다(S105). 일 실시예에서, 워크로드 분석 결과 랜덤 라이트 요청인 경우, 컨트롤러(110)는 라이트 데이터가 제 1 방식으로 라이트되도록 버퍼 존(1201)의 일 영역을 서브 버퍼 존으로 할당할 수 있다. 워크로드 분석 결과 순차 라이트 요청인 경우, 컨트롤러(110)는 라이트 데이터가 제 2 방식으로 라이트되도록 버퍼 존(1201)의 일 영역을 서브 버퍼 존으로 할당할 수 있다.
일 실시예에서, 제 1 라이트 방식은 하나의 메모리 셀에 한 비트의 데이터를 저장하는 SLC 방식일 수 있고, 제 2 라이트 방식은 하나의 메모리 셀에 2 비트 이상의 복수 비트의 데이터를 저장하는 MLC 방식일 수 있으나 이에 한정되는 것은 아니다.
일 실시예에서, 컨트롤러(110)는 다이 인터리빙 방식에 의한 접근이 가능하도록 서브 버퍼 존을 할당할 수 있다.
서브 버퍼 존이 할당되면, 컨트롤러(110)는 라이트 데이터를 서브 버퍼 존의 사이즈에 대응하여 적어도 하나의 세그먼트로 분할하고, 할당된 서브 버퍼 존에 라이트 데이터 세그먼트를 버퍼링할 수 있다(S107).
컨트롤러(110)는 서브 버퍼 존이 클로즈(close)되는지 판단할 수 있다(S109). 즉, 컨트롤러(110)는 서브 버퍼 존의 모든 페이지가 프로그램되었는지 또는 서브 버퍼 존이 프로그램 완료 후 디스차지되었는지 확인할 수 있다. 서브 버퍼 존이 클로즈되지 않은 경우에는(S109:N), 라이트 데이터를 버퍼링하는 과정을 계속 수행할 수 있다(S107). 서브 버퍼 존이 클로즈되면(S109:Y) 컨트롤러(110)는 라이트 데이터의 사이즈에 대응하는 ZNS를 데이터 존(1203)에 할당할 수 있다(S111).
컨트롤러(110)는 서브 버퍼 존에 버퍼링된 데이터를 ZNS로 이동시키고(S113), 서브 버퍼 존을 소거할 수 있다(S115).
컨트롤러(110)는 라이트 데이터의 모든 세그먼트가 모두 ZNS에 저장되었는지 확인하여(S117), 라이트가 완료되지 않은 경우에는(S117:N) 서브 버퍼 존에 라이트 데이터의 세그먼트를 버퍼링하는 단계(S107)로 진행할 수 있다. 라이트가 완료된 경우에는 오픈하였던 ZNS를 클로즈하고(S119) 다음 요청을 위해 대기할 수 있다.
도 7은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 7을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1, 도 3 또는 도 4에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)의 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 및 버퍼 메모리(1230)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 8 및 도 9는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1, 도 3 또는 도 4에 도시된 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1, 도 3 또는 도 4에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 10은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 7의 데이터 저장 장치(1200), 도 8의 메모리 시스템(3200), 도 9의 메모리 시스템(4200)으로 구성될 수 있다.
도 11은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 저장부
20 : ZNS 관리부

Claims (18)

  1. 적어도 하나의 서브 버퍼 존을 포함하는 버퍼 존 및 데이터 존으로 구분되어 데이터를 저장하는 저장부; 및
    호스트에서 구동되는 복수의 응용 프로그램별로 논리적 및 물리적으로 구분된 데이터 저장 영역인 적어도 하나의 존 네임스페이스를 상기 저장부에 할당하여 상기 저장부와 데이터를 교환하는 컨트롤러;를 포함하고,
    상기 컨트롤러는, 상기 호스트로부터 전송되는 응용 프로그램의 라이트 데이터를 상기 서브 버퍼 존의 크기에 해당하는 세그먼트로 분할하여 상기 분할한 세그먼트 각각을 적어도 하나의 서브 버퍼 존에 버퍼링하고, 상기 라이트 데이터의 길이에 대응하는 존 네임스페이스를 오픈하여 상기 서브 버퍼 존에 버퍼링한 세그먼트를 상기 오픈한 존 네임스페이스로 이동시키는 존 네임스페이스 관리부를 포함하는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 라이트 데이터의 속성에 기초하여 상기 서브 버퍼 존의 프로그램 방식을 결정하도록 구성되고,
    상기 프로그램 방식은, 상기 서브 버퍼 존을 구성하는 메모리 셀 각각에 저장되는 데이터의 비트 수인 데이터 저장 장치.
  3. 제 2 항에 있어서,
    상기 컨트롤러는, 상기 라이트 데이터가 랜덤 데이터인지 순차 데이터인지에 따라 상기 속성을 판단하도록 구성되는 데이터 저장 장치.
  4. 제 3 항에 있어서,
    상기 컨트롤러는, 상기 라이트 데이터의 속성이 랜덤 데이터인 경우, 하나의 메모리 셀이 1비트의 데이터를 저장하도록 상기 서브 버퍼 존을 할당하도록 구성되는 데이터 저장 장치.
  5. 제 3 항에 있어서,
    상기 컨트롤러는, 상기 라이트 데이터의 속성이 순차 데이터인 경우, 하나의 메모리 셀이 복수 비트의 데이터를 저장하도록 상기 서브 버퍼 존을 할당하도록 구성되는 데이터 저장 장치.
  6. 제 1 항에 있어서,
    상기 데이터 존은 하나의 메모리 셀이 복수 비트의 데이터를 저장하도록 구성되는 데이터 저장 장치.
  7. 제 1 항에 있어서,
    상기 저장부는 복수의 메모리 다이를 포함하고,
    상기 컨트롤러는, 다이 인터리빙 방식으로 상기 저장부에 접근하도록 구성되는 데이터 저장 장치.
  8. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 서브 버퍼 존의 세그먼트가 상기 존 네임스페이스로 이동되면 상기 서브 버퍼 존을 소거하고 다음 세그먼트를 버퍼링하도록 구성되는 데이터 저장 장치.
  9. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 서브 버퍼 존에 상기 분할된 모든 세그먼트의 버퍼링이 완료된 후 상기 존 네임스페이스를 오픈하도록 구성되는 데이터 저장 장치.
  10. 적어도 하나의 서브 버퍼 존을 포함하는 버퍼 존 및 데이터 존으로 구분되는 저장부 및, 호스트에서 구동되는 복수의 응용 프로그램별로 논리적 및 물리적으로 구분된 데이터 저장 영역인 적어도 하나의 존 네임스페이스를 상기 저장부에 할당하여 상기 저장부와 데이터를 교환하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 호스트로부터 응용 프로그램의 라이트 데이터를 포함하는 라이트 요청이 전송됨에 따라, 상기 컨트롤러가 상기 라이트 데이터를 상기 서브 버퍼 존의 크기에 해당하는 세그먼트로 분할하는 단계;
    상기 컨트롤러가 상기 분할한 세그먼트 각각을 적어도 하나의 서브 버퍼 존에 버퍼링하는 단계;
    상기 컨트롤러가 상기 라이트 데이터의 길이에 대응하는 존 네임스페이스를 오픈하는 단계; 및
    상기 버퍼링한 세그먼트를 상기 오픈한 존 네임스페이스로 이동시키는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  11. 제 10 항에 있어서,
    상기 컨트롤러가 상기 라이트 데이터의 속성을 판단하는 단계; 및
    상기 속성에 기초하여 상기 서브 버퍼 존의 프로그램 방식을 결정하는 단계;를 더 포함하도록 구성되고,
    상기 프로그램 방식은, 상기 서브 버퍼 존을 구성하는 메모리 셀 각각에 저장되는 데이터의 비트 수인 데이터 저장 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 속성을 판단하는 단계는, 상기 라이트 데이터가 랜덤 데이터인지 순차 데이터인지 판단하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제 12 항에 있어서,
    상기 프로그램 방식을 결정하는 단계는, 상기 라이트 데이터의 속성이 랜덤 데이터인 경우, 하나의 메모리 셀이 1비트의 데이터를 저장하도록 상기 서브 버퍼 존을 할당하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  14. 제 12 항에 있어서,
    상기 프로그램 방식을 결정하는 단계는, 상기 라이트 데이터의 속성이 순차 데이터인 경우, 하나의 메모리 셀이 복수 비트의 데이터를 저장하도록 상기 서브 버퍼 존을 할당하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  15. 제 10 항에 있어서,
    상기 데이터 존은 하나의 메모리 셀이 복수 비트의 데이터를 저장하도록 구성되는 데이터 저장 장치의 동작 방법.
  16. 제 10 항에 있어서,
    상기 저장부는 복수의 메모리 다이를 포함하고,
    상기 컨트롤러는, 다이 인터리빙 방식으로 상기 저장부에 접근하도록 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 10 항에 있어서,
    상기 세그먼트를 이동시킨 후, 상기 서브 버퍼 존을 소거하고 다음 세그먼트를 버퍼링하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 10 항에 있어서,
    상기 존 네임스페이스를 오픈하는 단계는, 상기 서브 버퍼 존에 상기 분할된 모든 세그먼트의 버퍼링이 완료된 후 상기 존 네임스페이스를 오픈하는 단계를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
KR1020200043401A 2020-04-09 2020-04-09 데이터 저장 장치 및 그 동작 방법 KR20210125774A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200043401A KR20210125774A (ko) 2020-04-09 2020-04-09 데이터 저장 장치 및 그 동작 방법
US17/027,598 US11520504B2 (en) 2020-04-09 2020-09-21 Data storage device and operating method thereof
CN202011100724.5A CN113515231A (zh) 2020-04-09 2020-10-15 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200043401A KR20210125774A (ko) 2020-04-09 2020-04-09 데이터 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210125774A true KR20210125774A (ko) 2021-10-19

Family

ID=78006497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200043401A KR20210125774A (ko) 2020-04-09 2020-04-09 데이터 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11520504B2 (ko)
KR (1) KR20210125774A (ko)
CN (1) CN113515231A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126239A (zh) * 2022-12-30 2023-05-16 武汉麓谷科技有限公司 一种提高zns固态硬盘nor flash写入性能的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11550481B2 (en) * 2016-12-19 2023-01-10 Pure Storage, Inc. Efficiently writing data in a zoned drive storage system
US11797433B2 (en) * 2019-12-20 2023-10-24 Sk Hynix Nand Product Solutions Corp. Zoned namespace with zone grouping
US20220147279A1 (en) * 2020-11-06 2022-05-12 Seagate Technology Llc Heat management solid-state data storage system
US11816345B2 (en) * 2021-03-29 2023-11-14 Micron Technology, Inc. Zone block staging component for a memory subsystem with zoned namespace
US20220317922A1 (en) * 2021-03-30 2022-10-06 EMC IP Holding Company LLC Provisioning Zoned Storage Devices to Sequential Workloads
US11537305B1 (en) 2021-06-03 2022-12-27 Western Digital Technologies, Inc. Dissimilar write prioritization in ZNS devices
US11537303B1 (en) * 2021-06-03 2022-12-27 Western Digital Technologies, Inc. Dissimilar write prioritization in ZNS devices
US11875061B2 (en) * 2022-04-22 2024-01-16 Micron Technology, Inc. Enhanced write performance utilizing program interleave
CN114546295B (zh) * 2022-04-25 2022-07-01 武汉麓谷科技有限公司 一种基于zns固态硬盘的智能写分配方法和装置
US11954367B2 (en) 2022-06-15 2024-04-09 Western Digital Technologies, Inc. Active time-based command prioritization in data storage devices
US11853203B1 (en) 2022-06-23 2023-12-26 Western Digital Technologies, Inc. Systems and methods with variable size super blocks in zoned namespace devices
CN115686372B (zh) * 2022-11-07 2023-07-25 武汉麓谷科技有限公司 一种基于zns固态硬盘zrwa功能的数据管理的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101456370B1 (ko) 2012-04-04 2014-11-03 홍익대학교 산학협력단 스토리지 관리 방법 및 장치
US9098400B2 (en) * 2012-10-31 2015-08-04 International Business Machines Corporation Dynamic tuning of internal parameters for solid-state disk based on workload access patterns
US9697134B2 (en) * 2015-06-10 2017-07-04 Micron Technology, Inc. Memory having a static cache and a dynamic cache
US11550481B2 (en) * 2016-12-19 2023-01-10 Pure Storage, Inc. Efficiently writing data in a zoned drive storage system
US10761750B2 (en) * 2017-03-09 2020-09-01 Netapp Inc. Selectively storing data into allocation areas using streams
KR102503177B1 (ko) 2018-03-05 2023-02-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10691358B2 (en) * 2018-06-14 2020-06-23 Silicon Motion, Inc. Memory controller and method capable of using different storing modes to store data units having different data sizes
US10895997B2 (en) * 2019-02-20 2021-01-19 Nutanix, Inc. Durable client-side caching for distributed storage
US11416161B2 (en) * 2019-06-28 2022-08-16 Western Digital Technologies, Inc. Zone formation for zoned namespaces
US11593258B2 (en) * 2019-11-26 2023-02-28 Micron Technology, Inc. Enhanced filesystem support for zone namespace memory
US20210182166A1 (en) * 2019-12-12 2021-06-17 Western Digital Technologies, Inc. Zoned namespace management of non-volatile storage devices
JP7366795B2 (ja) * 2020-02-14 2023-10-23 キオクシア株式会社 メモリシステムおよび制御方法
US11435914B2 (en) * 2020-03-30 2022-09-06 Western Digital Technologies, Inc. Dynamic ZNS open zone active limit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126239A (zh) * 2022-12-30 2023-05-16 武汉麓谷科技有限公司 一种提高zns固态硬盘nor flash写入性能的方法
CN116126239B (zh) * 2022-12-30 2024-01-23 武汉麓谷科技有限公司 一种提高zns固态硬盘nor flash写入性能的方法

Also Published As

Publication number Publication date
US20210318820A1 (en) 2021-10-14
US11520504B2 (en) 2022-12-06
CN113515231A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
US11520504B2 (en) Data storage device and operating method thereof
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
KR20200085513A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN111258494B (zh) 数据存储装置及操作方法、具有数据存储装置的存储系统
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
KR20200110862A (ko) 데이터 저장 장치 및 동작 방법, 이를 위한 컨트롤러
KR20200032404A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN115938422A (zh) 刷新数据的数据存储装置及其操作方法
KR102649657B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210121503A (ko) 전자 장치와, 이를 위한 데이터 저장 장치 및 동작 방법
US20220188008A1 (en) Data storage apparatus and operation method thereof
US20230031193A1 (en) Memory system and operating method thereof
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US20220188026A1 (en) Data storage apparatus and operation method thereof
KR20220122064A (ko) 데이터 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination