KR20160143259A - 메모리 시스템 및 그의 동작방법 - Google Patents

메모리 시스템 및 그의 동작방법 Download PDF

Info

Publication number
KR20160143259A
KR20160143259A KR1020150079724A KR20150079724A KR20160143259A KR 20160143259 A KR20160143259 A KR 20160143259A KR 1020150079724 A KR1020150079724 A KR 1020150079724A KR 20150079724 A KR20150079724 A KR 20150079724A KR 20160143259 A KR20160143259 A KR 20160143259A
Authority
KR
South Korea
Prior art keywords
data
pages
block
area
memory
Prior art date
Application number
KR1020150079724A
Other languages
English (en)
Inventor
최해기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150079724A priority Critical patent/KR20160143259A/ko
Priority to US14/935,509 priority patent/US9940063B2/en
Priority to CN201610049575.1A priority patent/CN106250052A/zh
Publication of KR20160143259A publication Critical patent/KR20160143259A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Abstract

본 기술은 메모리 시스템의 데이터 관리 구성 및 그 동작방법에 관한 것으로서, 다수의 블록을 포함하는 메모리 장치; 및 다수의 블록을 하나씩 선택하여 호스트로부터 제공되는 다수의 데이터를 순차적으로 저장하되, 다수의 데이터 및 그에 대한 핫(Hot)/콜드(Cold) 정보를 다수의 블록 각각의 제1 및 제2 영역에 분할하여 저장하는 컨트롤러를 포함한다.

Description

메모리 시스템 및 그의 동작방법{MEMORY SYSTEM AND OPERATION METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 메모리 시스템의 데이터 관리 구성 및 그 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 호스트로부터 제공되는 데이터를 핫/콜드 정보에 따라 효율적으로 저장할 수 있는 메모리 시스템 및 그의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 다수의 블록을 포함하는 메모리 장치; 및 상기 다수의 블록을 하나씩 선택하여 호스트로부터 제공되는 다수의 데이터를 순차적으로 저장하되, 상기 다수의 데이터 및 그에 대한 핫(Hot)/콜드(Cold) 정보를 상기 다수의 블록 각각의 제1 및 제2 영역에 분할하여 저장하는 컨트롤러를 포함할 수 있다.
또한, 상기 다수의 블록 각각은, 상기 다수의 데이터를 페이지 단위로 저장할 수 있는 N개(N은 2보다 큰 정수임)의 페이지를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 N개의 페이지 중 M개(M은 1보다 크고 N보다 작은 정수임)의 페이지를 상기 제1 영역으로 설정하여 상기 다수의 데이터를 페이지 단위로 저장하며, 나머지 N-M개 페이지를 상기 제2 영역으로 설정하여 상기 M개의 페이지 각각에 페이지 단위로 저장된 상기 다수의 데이터에 대한 핫/콜드 정보를 저장하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 N개의 페이지 중 물리적인 순서로 가장 끝 쪽에 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 할 수 있다.
또한, 상기 제2 영역에 포함된 상기 N-M개의 페이지에는, 상기 M개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 N개의 페이지 중 물리적인 순서로 N/(N-M)번째마다 반복적으로 하나씩 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 하는 것을 특징으로 할 수 있다.
또한, 상기 제2 영역에 포함된 상기 N-M개의 페이지 각각에는, 물리적인 순서로 스스로보다 앞선 {N/(N-M)}-1개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 가비지 컬렉션 동작구간에서 설정된 기준에 따라 상기 다수의 블록 중 적어도 하나 이상의 희생 블록과 적어도 두 개 이상의 프리블록을 선택하고, 상기 희생 블록의 제2 영역에 저장된 핫/콜드 정보를 기준으로 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 핫 프리블록 및 콜드 프리블록으로 분리하여 이동시키는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템은, 다수의 페이지를 각각 포함하는 다수의 블록을 구비하는 메모리 장치; 및 상기 다수의 블록을 하나씩 선택하여 호스트로부터 제공되는 다수의 페이지 데이터를 상기 다수의 페이지에 순차적으로 저장하되, 상기 다수의 페이지 각각에 대응하는 물리주소를 논리주소로 매핑하기 위한 정보가 저장된 매핑 테이블에 상기 다수의 페이지 각각에 저장되는 상기 페이지 데이터의 핫/콜드 정보를 함께 저장하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는, 가비지 컬렉션 동작구간에서 설정된 기준에 따라 상기 다수의 블록 중 적어도 한 개 이상의 희생 블록과 적어도 두 개 이상의 프리블록을 선택하고, 상기 매핑 테이블에 저장된 상기 다수의 페이지에 대한 핫/콜드 정보를 기준으로 상기 희생 블록에 포함된 유효 페이지에 저장된 상기 페이지 데이터를 핫 프리블록 및 콜드 프리블록으로 분리하여 이동시키는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법은, 다수의 블록을 포함하는 메모리 장치를 구비하는 메모리 시스템의 동작방법에 있어서, 호스트로부터 제공되는 다수의 데이터를 저장하기 위해 상기 다수의 블록을 하나씩 선택하는 단계; 상기 선택하는 단계에서 선택된 블록의 제1 영역에 상기 다수의 데이터를 순차적으로 저장하는 제1 저장 단계; 및 상기 선택하는 단계에서 선택된 블록의 제2 영역에 상기 다수의 데이터에 대한 핫/콜드 정보를 저장하는 제2 저장 단계를 포함할 수 있다.
또한, 상기 다수의 블록 각각은, 상기 다수의 데이터를 페이지 단위로 저장할 수 있는 N개(N은 2보다 큰 정수임)의 페이지를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제1 저장 단계는, 상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 M개(M은 1보다 크고 N보다 작은 정수임)의 페이지를 상기 제1 영역으로 설정하여 상기 다수의 데이터를 페이지 단위로 저장하는 것을 특징으로 할 수 있다.
또한, 상기 제2 저장 단계는, 상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 상기 제1 영역으로 설정된 상기 M개의 페이지를 제외한 나머지 N-M개의 페이지를 상기 제2 영역으로 설정하여 상기 M개의 페이지 각각에 페이지 단위로 저장된 상기 다수의 데이터에 대한 핫/콜드 정보를 저장하는 것을 특징으로 할 수 있다.
또한, 상기 제2 저장 단계는, 상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 물리적인 순서로 가장 끝 쪽에 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 할 수 있다.
또한, 상기 제2 영역에 포함된 상기 N-M개의 페이지에는, 상기 M개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 할 수 있다.
또한, 상기 제2 저장 단계는, 상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 물리적인 순N/(N-M)번째마다 반복적으로 하나씩 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 할 수 있다.
또한, 상기 제2 영역에 포함된 상기 N-M개의 페이지 각각에는, 물리적인 순서로 스스로보다 앞선 {N/(N-M)}-1개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 할 수 있다.
또한, 가비지 컬렉션 동작을 위해 설정된 기준에 따라 상기 다수의 블록 중 적어도 하나 이상의 희생 블록과 적어도 두 개 이상의 프리블록을 선택하는 단계; 및 상기 희생 블록의 제2 영역에 저장된 핫/콜드 정보를 기준으로 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 핫 프리블록 및 콜드 프리블록으로 분리하여 이동시키는 단계를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 이동시키는 단계는, 상기 희생 블록의 제1 영역에 저장된 유효 데이터에 대응하는 핫/콜드 정보를 상기 희생 블록의 제2 영역으로부터 리드하는 단계; 상기 리드하는 단계의 결과 핫 정보에 대응하는 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 상기 핫 프리블록으로 이동시키는 단계; 및 상기 리드하는 단계의 결과 콜드 정보에 대응하는 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 상기 콜드 프리블록으로 이동시키는 단계를 포함하는 것을 특징으로 할 수 있다.
본 기술은 호스트로부터 제공되는 데이터의 핫(hot)/콜드(cold) 성향과 상관없이 하나의 블록에 순차적으로 저장하면서 동시에 저장되는 데이터의 핫/콜드 정보를 별도의 공간(데이터가 저장되는 블록에 포함된 일부 공간 또는 논리주소-물리주소 매핑 테이블)에 저장하는 방식을 사용한다.
이를 통해, 호스트로부터 제공되는 데이터의 성향과 상관없이 항상 균일한 성능을 갖는 상태로 메모리 장치에 라이트될 수 있도록 하는 효과가 있다.
그리고, 가비지 컬렉션 동작시 별도의 공간(데이터가 저장되는 블록에 포함된 일부 공간 또는 논리주소-물리주소 매핑 테이블)에 저장되었던 핫/콜드 정보를 기준으로 희생 블록의 데이터를 핫 프리블록과 콜드 프리블록으로 분리시켜 이동하는 방법을 사용한다.
이를 통해, 가비지 컬렉션 동작이 수행된 이후에도 효율적으로 데이터의 성향을 관리할 수 있는 효과가 있다. 또한, 추후 다시 가비지 컬렉션 동작이 수행될 때 보다 많은 프리블록을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 12a 내지 도 12b는 본 발명의 실시예에 따라 메모리 시스템이 호스트로부터 제공되는 데이터를 저장하는 동작을 설명하기 위해 도시한 블록도.
도 13은 도 12a 내지 도 12b는 본 발명의 실시예에 따라 메모리 시스템이 호스트로부터 제공되는 데이터를 저장하는 동작을 설명하기 위해 도시한 순서도.
도 14는 본 발명의 또 다른 실시예에 따라 메모리 시스템이 호스트로부터 제공되는 데이터를 저장하는 동작을 설명하기 위해 도시한 블록도.
도 15는 본 발명의 실시예에 따른 메모리 시스템의 가비지 컬렉션 동작을 설명하기 위해 도시한 도면.
도 16은 도 15에 도시된 본 발명의 실시예에 따른 메모리 시스템의 가비지 컬렉션 동작을 설명하기 위해 도시한 순서도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 11을 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(134)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)이 플래시 메모리, 특히 일 예로 메모리 장치(150)이 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)이 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3D 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저정할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다. 그러면 여기서, 도 4 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 4를 참조하면, 메모리 장치(150)는, 전술한 바와 같이, 복수의 메모리 블록들(BLK 1 to BLKh)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함할 수 있다.
각 메모리 블록(BLK)은 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다. 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 각 낸드 스트링(NS)은 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있다. 즉, 각 메모리 블록은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있다.
그리고, 도 5 및 도 6을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 임의의 메모리 블록(BLKi)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 5는, 본 발명의 실시 예에 따른 메모리 장치가 제1구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제1구조로 구현된 임의의 메모리 블록(BLKi)을 도시한 사시도이고, 도 6은, 도 5의 메모리 블록(BLKi)을 임의의 제1선(I-I')에 따른 단면도이다.
우선, 기판(5111)이 제공될 수 있다. 예컨대, 기판(5111)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(5111)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(5111)은 p-타입 실리콘인 것으로 가정하지만, 기판(5111)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(5111) 상에, 제1방향을 따라 신장된 복수의 도핑 영역들(5311,5312,5313,5314)이 제공될 수 있다. 예를 들면, 복수의 도핑 영역들((5311,5312,5313,5314)은 기판(1111)과 상이한 제2타입을 가질 수 있다. 예를 들면, 복수의 도핑 영역들(5311,5312,5313,5314)은 n-타입을 가질 수 있다. 이하에서는 설명의 편의를 위해, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은, n-타입인 것으로 가정하지만, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 n-타입인 것으로 한정되지 않는다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 신장되는 복수의 절연 물질들(5112)이 제2방향을 따라 순차적으로 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112) 및 기판(5111)은 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112)은 각각 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예컨대, 절연 물질들(5112)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 순차적으로 배치되며 제2방향을 따라 절연 물질들(5112)을 관통하는 복수의 필라들(5113)이 제공될 수 있다. 예컨대, 복수의 필라들(5113) 각각은 절연 물질들(5112)을 관통하여 기판(5111)과 연결될 수 있다. 예컨대, 각 필라(5113)는 복수의 물질들로 구성될 수 있다. 예를 들면, 각 필라(1113)의 표면층(1114)은 제1타입으로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 각 필라(5113)의 표면층(5114)은 기판(5111)과 동일한 타입으로 도핑된 실리콘 물질을 포함할 수 있다. 이하에서는 설명의 편의를 위해, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 가정하지만, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(5113)의 내부층(5115)은 절연 물질로 구성될 수 있다. 예를 들면, 각 필라(5113)의 내부층(5115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 충진될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연 물질들(5112), 필라들(5113), 그리고 기판(5111)의 노출된 표면을 따라 절연막(5116)이 제공될 수 있다. 예컨대, 절연막(5116)의 두께는 절연 물질들(5112) 사이의 거리의 1/2 보다 작을 수 있다. 즉, 절연 물질들(5112) 중 제1절연 물질의 하부 면에 제공된 절연막(5116), 그리고, 제1절연 물질 하부의 제2절연 물질의 상부 면에 제공된 절연막(5116) 사이에, 절연 물질들(5112) 및 절연막(5116) 이외의 물질이 배치될 수 있는 영역이 제공될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연막(5116)의 노출된 표면 상에 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)이 제공될 수 있다. 예를 들면, 기판(5111)에 인접한 절연 물질(5112) 및 기판(5111) 사이에 제1방향을 따라 신장되는 도전 물질(5211)이 제공될 수 있다. 특히, 기판(5111)에 인접한 절연 물질(5112)의 하부 면의 절연막(5116) 및 기판(5111) 사이에, 제1방향으로 신장되는 도전 물질(5211)이 제공될 수 있다.
절연 물질들(5112) 중 특정 절연 물질 상부 면의 절연막(5116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부 면의 절연막(5116) 사이에, 제1방향을 따라 신장되는 도전 물질이 제공될 수 있다. 예컨대, 절연 물질들(5112) 사이에, 제1방향으로 신장되는 복수의 도전 물질들(5221,5231,5241,5251,5261,5271,5281)이 제공될 수 있다. 또한, 절연 물질들(5112) 상의 영역에 제1방향을 따라 신장되는 도전 물질(5291)이 제공될 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 금속 물질일 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고, 제1방향을 따라 신장되는 복수의 도전 물질들(5212,5222,5232,5242,5252,5262,5272,5282,5292)이 제공될 수 있다.
제3도핑 영역 및 제4도핑 영역들(5313,5314) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제3도핑 영역 및 제4도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고 제1방향을 따라 신장되는 복수의 도전 물질들(5213,5223,5243,5253,5263,5273,5283,5293)이 제공될 수 있다.
복수의 필라들(5113) 상에 드레인들(5320)이 각각 제공될 수 있다. 예컨대, 드레인들(5320)은 제2타입으로 도핑된 실리콘 물질들일 수 있다. 예를 들면, 드레인들(5320)은 n-타입으로 도핑된 실리콘 물질들일 수 있다. 이하에서는 설명의 편의를 위해, 드레인들(5320)는 n-타입 실리콘을 포함하는 것으로 가정하지만, 드레인들(5320)은 n-타입 실리콘을 포함하는 것으로 한정되지 않는다. 예컨대, 각 드레인(5320)의 폭은 대응하는 필라(5113)의 폭 보다 클 수 있다. 예를 들면, 각 드레인(5320)은 대응하는 필라(5113)의 상부면에 패드 형태로 제공될 수 있다.
드레인들(5320) 상에, 제3방향으로 신장된 도전 물질들(5331,5332,5333)이 제공될 수 있다. 도전 물질들(5331,5332,5333)은 제1방향을 따라 순차적으로 배치될 수 있다. 도전 물질들(5331,5332,5333) 각각은 대응하는 영역의 드레인들(5320)과 연결될 수 있다. 예컨대, 드레인들(5320) 및 제3방향으로 신장된 도전 물질(5333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 금속 물질일 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,53333)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
도 5 및 도 6에서, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 스트링을 형성할 수 있다. 예를 들면, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 낸드 스트링(NS)을 형성할 수 있다. 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
그리고, 도 7을 참조하면, 도 6에 도시한 트랜지스터 구조(TS)에서의 절연막(5116)은, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)을 포함할 수 있다. 여기서, 도 7은, 도 6의 트랜지스터 구조(TS)를 보여주는 단면도이다.
필라(5113)의 p-타입 실리콘(5114)은 바디(body)로 동작할 수 있다. 필라(5113)에 인접한 제1서브 절연막(5117)은 터널링 절연막으로 동작할 수 있으며, 열산화막을 포함할 수 있다.
제2서브 절연막(5118)은 전하 저장막으로 동작할 수 있다. 예를 들면, 제2서브 절연막(5118)은 전하 포획층으로 동작할 수 있으며, 질화막 또는 금속 산화막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
도전 물질(5233)에 인접한 제3 서브 절연막(5119)은 블로킹 절연막으로 동작할 수 있다. 예를 들면, 제1방향으로 신장된 도전 물질(5233)과 인접한 제3서브 절연막(5119)은 단일층 또는 다층으로 형성될 수 있다. 제3서브 절연막(5119)은 제1서브 절연막 및 제2서브 절연막들(5117,5118)보다 높은 유전상수를 갖는 고유전막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다.
도전 물질(5233)은 게이트(또는 제어 게이트)로 동작할 수 있다. 즉, 게이트(또는 제어 게이트(5233)), 블로킹 절연막(5119), 전하 저장막(5118), 터널링 절연막(5117), 및 바디(5114)는, 트랜지스터(또는 메모리 셀 트랜지스터 구조)를 형성할 수 있다. 예컨대, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)은 ONO(oxide-nitride-oxide)를 구성할 수 있다. 이하에서는 설명의 편의를 위해, 필라(5113)의 p-타입 실리콘(5114)을 제2방향의 바디라 칭하기로 한다.
메모리 블록(BLKi)은 복수의 필라들(5113)을 포함할 수 있다. 즉, 메모리 블록(BLKi)은 복수의 낸드 스트링들(NS)을 포함할 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 제2방향(또는 기판과 수직한 방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다.
각 낸드 스트링(NS)은 제2방향을 따라 배치되는 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 스트링 선택 트랜지스터(SST)로 동작할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 접지 선택 트랜지스터(GST)로 동작할 수 있다.
게이트들(또는 제어 게이트들)은 제1방향으로 신장된 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)에 대응할 수 있다. 즉, 게이트들(또는 제어 게이트들)은 제1방향으로 신장되어 워드라인들, 그리고 적어도 두 개의 선택라인들(예를 들면, 적어도 하나의 스트링 선택라인(SSL) 및 적어도 하나의 접지 선택라인(GSL))을 형성할 수 있다.
제3방향으로 신장된 도전 물질들(5331,5332,5333)은 낸드 스트링들(NS)의 일단에 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 비트라인들(BL)로 동작할 수 있다. 즉, 하나의 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결될 수 있다.
제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)이 낸드 스트링들(NS)의 타단에 제공될 수 있다. 제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)은 공통 소스라인들(CSL)로 동작할 수 있다.
즉, 메모리 블록(BLKi)은 기판(5111)에 수직한 방향(제2방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함하며, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되는 낸드 플래시 메모리 블록(예를 들면, 전하 포획형)으로 동작할 수 있다.
도 5 내지 도 7에서는, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 설명하였지만, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장되는 도체라인들은 8개의 층, 16개의 층, 또는 복수의 층에 제공될 수 있다. 즉, 하나의 낸드 스트링(NS)에서, 트랜지스터는 8개, 16개, 또는 복수 개일 수 있다.
전술한 도 5 내지 도 7에서는, 하나의 비트라인(BL)에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 하나의 비트라인(BL)에 3개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예컨대, 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 m 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 하나의 비트라인(BL)에 연결되는 낸드 스트링들(NS)의 수만큼, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)의 수 및 공통 소스라인들(5311,5312,5313,5314)의 수 또한 조절될 수 있다.
또한, 도 5 내지 도 7에서는, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장된 하나의 도전 물질에, n 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 제1방향으로 신장된 하나의 도전 물질에 연결되는 낸드 스트링들(NS)의 수만큼, 비트라인들(5331,5332,5333)의 수 또한 조절될 수 있다.
도 8을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제1구조로 구현된 임의의 블록(BLKi)에는, 제1비트라인(BL1) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS11 to NS31)이 제공될 수 있다. 여기서, 도 8은, 도 5 내지 도 7에서 설명한 제1구조로 구현된 메모리 블록(BLKi)의 등가 회로를 도시한 회로도이다. 그리고, 제1비트라인(BL1)은 제3방향으로 신장된 도전 물질(5331)에 대응할 수 있다. 제2비트라인(BL2) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS12, NS22, NS32)이 제공될 수 있다. 제2비트라인(BL2)은 제3방향으로 신장된 도전 물질(5332)에 대응할 수 있다. 제3비트라인(BL3) 및 공통 소스라인(CSL) 사이에, 낸드 스트링들(NS13, NS23, NS33)이 제공될 수 있다. 제3비트라인(BL3)은 제3방향으로 신장된 도전 물질(5333)에 대응할 수 있다.
각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BL)과 연결될 수 있다. 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는 공통 소스라인(CSL)과 연결될 수 있다. 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공될 수 있다.
이하에서는 설명의 편의를 위해, 행(row) 및 열(column)) 단위로 낸드 스트링들(NS)을 정의할 수 있으며, 하나의 비트라인에 공통으로 연결된 낸드 스트링들(NS)은 하나의 열을 형성할 수 있음을, 일 예로 하여 설명하기로 한다. 예를 들면, 제1비트라인(BL1)에 연결된 낸드 스트링들(NS11 내지 NS31)은 제1열에 대응할 수 있고, 제2비트라인(BL2)에 연결된 낸드 스트링들(NS12 내지 NS32)은 제2열에 대응할 수 있으며, 제3비트라인(BL3)에 연결된 낸드 스트링들(NS13 내지 NS33)은 제3열에 대응할 수 있다. 하나의 스트링 선택라인(SSL)에 연결되는 낸드 스트링들(NS)은 하나의 행을 형성할 수 있다. 예를 들면, 제1스트링 선택라인(SSL1)에 연결된 낸드 스트링들(NS11 내지 NS13)은 제1행을 형성할 수 있고, 제2스트링 선택라인(SSL2)에 연결된 낸드 스트링들(NS21 내지 NS23)은 제2행을 형성할 수 있으며, 제3스트링 선택라인(SSL3)에 연결된 낸드 스트링들(NS31 내지 NS33)은 제3행을 형성할 수 있다.
또한, 각 낸드 스트링(NS)에서, 높이가 정의될 수 있다. 예컨대, 각 낸드 스트링(NS)에서, 접지 선택 트랜지스터(GST)에 인접한 메모리 셀(MC1)의 높이는 1이다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접할수록 메모리 셀의 높이는 증가할 수 있다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀(MC7)의 높이는 7이다.
그리고, 동일한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 스트링 선택라인(SSL)을 공유할 수 있다. 상이한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 상이한 스트링 선택라인들(SSL1, SSL2, SSL3)에 각각 연결될 수 있다.
아울러, 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 메모리 셀들은 워드라인(WL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 메모리 셀들(MC)에 연결된 워드라인들(WL)은 공통으로 연결될 수 있다. 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 더미 메모리 셀들(DMC)은 더미 워드라인(DWL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 더미 메모리 셀들(DMC)에 연결된 더미 워드라인들(DWL)은 공통으로 연결될 수 있다.
예컨대, 워드라인들(WL) 또는 더미 워드라인들(DWL)은 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 제공되는 층에서 공통으로 연결될 수 있다. 예컨대, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)은 콘택을 통해 상부 층에 연결될 수 있다. 상부 층에서 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 공통으로 연결될 수 있다. 즉, 동일한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 그리고, 상이한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 다시 말해, 낸드 스트링들(NS11 내지 NS13, NS21 내지 NS23, 및 NS31 내지 NS33)은 접지 선택라인(GSL)에 공통으로 연결될 수 있다.
공통 소스라인(CSL)은 낸드 스트링들(NS)에 공통으로 연결될 수 있다. 예를 들면, 기판(5111) 상의 활성 영역에서, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 연결될 수 있다. 예를 들면, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 콘택을 통해 상부 층에 연결될 수 있고, 또한 상부 층에서 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 공통으로 연결될 수 있다.
즉, 도 8에 도시된 바와 같이, 동일 깊이의 워드라인들(WL)은 공통으로 연결될 수 있다. 따라서, 특정 워드라인(WL)이 선택될 때, 특정 워드라인(WL)에 연결된 모든 낸드 스트링들(NS)이 선택될 수 있다. 상이한 행의 낸드 스트링들(NS)은 상이한 스트링 선택라인(SSL)에 연결될 수 있다. 따라서, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 동일 워드라인(WL)에 연결된 낸드 스트링들(NS) 중 비선택 행의 낸드 스트링들(NS)이 비트라인들(BL1 내지 BL3)로부터 분리될 수 있다. 즉, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 낸드 스트링들(NS)의 행이 선택될 수 있다. 그리고, 비트라인들(BL1 내지 BL3)을 선택함으로써, 선택 행의 낸드 스트링들(NS)이 열 단위로 선택될 수 있다.
각 낸드 스트링(NS)에서, 더미 메모리 셀(DMC)이 제공될 수 있다. 더미 메모리 셀(DMC) 및 접지 선택라인(GST) 사이에 제1메모리 셀 내지 제3메모리 셀들(MC1 내지 MC3)이 제공될 수 있다.
더미 메모리 셀(DMC) 및 스트링 선택라인(SST) 사이에 제4메모리 셀 내지 제6메모리 셀들(MC4 내지 MC6)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)의 메모리 셀들(MC)은, 더미 메모리 셀(DMC)에 의해 메모리 셀 그룹들로 분할될 수 있으며, 분할된 메모리 셀 그룹들 중 접지 선택 트랜지스터(GST)에 인접한 메모리 셀들(예를 들면, MC1 to MC3)을 하부 메모리 셀 그룹이라 할 수 있고, 분할된 메모리 셀 그룹들 중 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀들(예를 들면, MC4 내지 MC6)을 상부 메모리 셀 그룹이라 할 수 있다. 그러면 이하에서는, 도 9 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 제1구조와 다른 구조의 3차원 비휘발성 메모리 장치로 구현될 경우에 대해 보다 구체적으로 설명하기로 한다.
도 9 및 도 10을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 제2구조로 구현된 임의의 메모리 블록(BLKj)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 9는, 본 발명의 실시 예에 따른 메모리 장치가 앞선 도 5 내지 도 8에서 설명한 제1구조와 다른 제2구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제2구조로 구현된 임의의 메모리 블록(BLKj)을 도시한 사시도이고, 도 10은, 도 9의 메모리 블록(BLKj)을 임의의 제2선(Ⅶ-Ⅶ')에 따른 단면도이다.
우선, 기판(6311)이 제공될 수 있다. 예컨대, 기판(6311)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(6311)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(6311)은 p-타입 실리콘인 것으로 가정하지만, 기판(6311)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(6311) 상에, x-축 방향 및 y-축 방향으로 신장되는 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)이 제공된다. 여기서, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다.
또한, 기판(6311) 상에 x-축 방향 및 y-축으로 신장되는 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)이 제공된다. 여기서, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다. 그리고, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 y-축 방향을 따라 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)과 이격되어 제공된다.
아울러, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)을 관통하는 복수의 하부 필라들이 제공된다. 각 하부 필라(DP)는 z-축 방향을 따라 신장된다. 또한, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)을 관통하는 복수의 상부 필라들이 제공된다. 각 상부 필라(UP)는 z-축 방향을 따라 신장된다.
하부 필라(DP) 및 상부 필라(UP) 각각은 내부 물질(6361), 중간층(6362) 및 표면층(6363)을 포함한다. 여기서, 도 5 및 도 6에서 설명한 바와 같이, 중간층(6362)은 셀 트랜지스터의 채널로서 동작할 것이다. 표면층(6363)은 블로킹 절연막, 전하 저장막 및 터널링 절연막을 포함할 것이다.
하부 필라(DP) 및 상부 필라(UP)는 파이프 게이트(PG)를 통해 연결된다. 파이프 게이트(PG)는 기판(6311) 내에 배치될 수 있으며, 일 예로, 파이프 게이트(PG)는 하부 필라(DP) 및 상부 필라(UP)와 동일한 물질들을 포함할 수 있다.
하부 필라(DP)의 상부에, x-축 방향 및 y-축 방향으로 신장되는 제 2 타입의 도핑 물질(6312)이 제공된다. 예컨대, 제2타입의 도핑 물질(6312)은 n-타입의 실리콘 물질을 포함할 수 있다. 제2타입의 도핑 물질(6312)은 공통 소스라인(CSL)으로서 동작한다.
상부 필라(UP)의 상부에 드레인(6340)이 제공된다. 예컨대, 드레인(6340)은 n-타입의 실리콘 물질을 포함할 수 있다. 그리고, 드레인들의 상부에 y-축 방향으로 신장되는 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)이 제공된다.
제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 x-축 방향을 따라 이격되어 제공된다. 예컨대, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 금속으로서 형성될 수 있으며, 일 예로, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)과 드레인들은 콘택 플러그들을 통해 연결될 수 있다. 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 각각 제1비트라인 및 제2비트라인들(BL1, BL2)로 동작한다.
제1도전 물질(6321)은 소스 선택라인(SSL)으로 동작하고, 제2도전 물질(6322)은 제1더미 워드라인(DWL1)으로 동작하며, 제3도전 물질 및 제4도전 물질들(6323,6324)은 각각 제1메인 워드라인 및 제2메인 워드라인들(MWL1, MWL2)로 동작한다. 그리고, 제5도전 물질 및 제6도전 물질들(6325,6326)은 각각 제3메인 워드라인 및 제4메인 워드라인들(MWL3, MWL4)로 동작하고, 제7도전 물질(6327)은 제2더미 워드라인(DWL2)으로 동작하며, 제8도전 물질(6328)은 드레인 선택라인(DSL)로서 동작한다.
하부 필라(DP), 그리고 하부 필라(DP)에 인접한 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 하부 스트링을 구성한다. 상부 필라(UP), 그리고 상부 필라(UP)에 인접한 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 상부 스트링을 구성한다. 하부 스트링 및 상부 스트링은 파이프 게이트(PG)를 통해 연결된다. 하부 스트링의 일단은 공통 소스라인(CSL)으로 동작하는 제2타입의 도핑 물질(6312)에 연결된다. 상부 스트링의 일단은 드레인(6320)을 통해 해당 비트라인에 연결된다. 하나의 하부 스트링 및 하나의 상부 스트링은 제2타입의 도핑 물질(6312)과 해당 비트라인 사이에 연결된 하나의 셀 스트링을 구성할 것이다.
즉, 하부 스트링은 소스 선택 트랜지스터(SST), 제1더미 메모리 셀(DMC1), 그리고 제1메인 메모리 셀 및 제2메인 메모리 셀들(MMC1, MMC2)을 포함할 것이다. 그리고, 상부 스트링은 제3메인 메모리 셀 및 제4메인 메모리 셀들(MMC3, MMC4), 제2더미 메모리 셀(DMC2), 그리고 드레인 선택 트랜지스터(DST)를 포함할 것이다.
한편, 도 9 및 도 10에서 상부 스트림 및 하부 스트링은, 낸드 스트링(NS)을 형성할 수 있으며, 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 여기서, 도 9 및 도 10에서의 낸드 스트림에 포함된 트랜지스터 구조는, 앞서 도 7에서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 도 11을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제2구조로 구현된 임의의 블록(BLKj)에는, 도 9 및 도 10에서 설명한 바와 같이, 하나의 상부 스트링과 하나의 하부 스트링이 파이프 게이트(PG)를 통해 연결되어 구현된 하나의 셀 스트링들이 각각 복수의 쌍들을 이루어 제공될 수 있다. 여기서, 도 11은, 도 9 및 도 10에서 설명한 제2구조로 구현된 메모리 블록(BLKj)의 등가 회로를 도시한 회로도이며, 설명의 편의를 위해 제2구조로 구현된 임의의 블록(BLKj)에서 한 쌍을 구성하는 제1스트링과 제2스트링만을 도시하였다.
즉, 제2구조로 구현된 임의의 블록(BLKj)에서, 제1채널(CH1)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는, 제1스트링(ST1)을 구현하고, 제2채널(CH2)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는 제2스트링(ST2)을 구현한다.
또한, 제1스트링(ST1)과 제2스트링(ST2)은, 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되며, 또한 제1스트링(ST1)은, 제1비트라인(BL1)에 연결되고, 제2스트링(ST2)은 제2비트라인(BL2)에 연결된다.
여기서, 설명의 편의를 위해, 도 11에서는, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되는 경우를 일 예로 설명하였으나, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 소스 선택라인(SSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1드레인 선택라인(DSL1)에 연결되고 제2스트링(ST2)이 제2드레인 선택라인(DSL2)에 연결되거나, 또는 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1소스 선택라인(SSL1)에 연결되고 제2스트링(ST2)은 제2소스 선택라인(SDSL2)에 연결될 수도 있다.
도 12a 내지 도 12b는 본 발명의 실시예에 따라 메모리 시스템이 호스트로부터 제공되는 데이터를 저장하는 동작을 설명하기 위해 도시한 블록도이다.
도 12a 내지 도 12b를 참조하면, 도 1에 도시된 본 발명의 실시예에 따른 메모리 시스템(110)의 구성요소 중 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156) 중 어느 하나의 메모리 블록(152)을 상세히 도시한 도면이다. 특히, 컨트롤러(130)에서 다수의 메모리 블록(152, 154, 156) 중 어느 하나의 메모리 블록(152)을 선택한 뒤, 선택한 하나의 메모리 블록(152) 내부에 다수의 데이터(DATA<1:14>)를 저장하는 동작을 설명하기 위해 메모리 블록(152) 내부의 구성을 상세히 도시한 도면이다.
호스트(102)에서 다수의 데이터(DATA<1:14>)가 컨트롤러(130)로 제공된다.
컨트롤러(130)에서는 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156)을 하나씩 선택하여 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 순차적으로 저장한다. 예컨대, 컨트롤러(130)에서는 다수의 메모리 블록(152, 154, 156) 중 첫 번째 메모리 블록(152)을 선택하고, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 첫 번째 메모리 블록(152)에 순차적으로 저장한다. 또 다른 예시로, 컨트롤러(130)에서는 다수의 메모리 블록(152, 154, 156) 중 세 번째 메모리 블록(156)을 선택하고, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 세 번째 메모리 블록(156)에 순차적으로 저장한다. 즉, 컨트롤러(130)는, 다수의 데이터(DATA<1:14>)가 호스트(102)로부터 제공되는 순서대로 선택된 어느 하나의 메모리 블록(152 or 154 or 156)에 저장한다. 물론, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)가 하나의 메모리 블록(152 or 154 or 156)에 모두 저장되지 못 할 만큼 많은 경우라면, 첫 번째 메모리 블록(152)을 선택하여 데이터를 저장한 뒤, 이어서 두 번째 메모리 블록(154)을 선택하는 방식으로 데이터를 저장하게 될 것이다.
컨트롤러(130)는, 선택된 하나의 메모리 블록(152)을 제1 영역(D1)과 제2 영역(D2)으로 분리한 뒤, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 제1 영역(D1)에 저장하고, 다수의 데이터(DATA<1:14>)에 대한 핫(Hot)/콜드(Cold) 정보를 제2 영역(D2)에 저장한다. 즉, 컨트롤러(130)는, 선택된 하나의 메모리 블록(152)에 포함된 다수의 페이지(P<1:16>) 중 일부 페이지(P<1:14> or P<1:7, 9:15>)를 제1 영역(D1)으로 설정한 뒤 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 순차적으로 저장하고, 일부 페이지(P<1:14> or P<1:7, 9:15>)를 제외한 나머지 페이지(P<15:16> or P<8, 16>)를 제2 영역(D2)으로 설정한 뒤 제1 영역(D1)에 저장되는 다수의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 저장한다.
구체적으로, 도면에 도시된 것처럼 하나의 메모리 블록(152)에는 다수의 데이터(DATA<1:14>)를 페이지 단위로 저장할 수 있는 16개의 페이지(P<1:16>)가 포함된다고 가정할 수 있다. 물론, 하나의 메모리 블록(152)에 16개의 페이지(P<1:16>)가 포함되는 것은, 설명의 편의를 위한 예시일 뿐이며 실제로는 16개보다 더 많은 개수의 페이지(미도시)가 포함될 수 있다.
이와 같은 상태에서, 도 12a를 구체적으로 참조하면, 컨트롤러(130)는, 16개의 페이지(P<1:16>) 중 14개의 페이지(P<1:14>)를 제1 영역(D1)으로 설정하여 14개의 데이터(DATA<1:14>)를 페이지 단위로 저장할 수 있다. 그리고, 컨트롤러(130)는, 16개의 페이지(P<1:16>) 중 제1 영역(D1)으로 설정된 14개의 페이지(P<1:14>)를 제외한 2개의 페이지(P<15:16>)는 제2 영역(D2)으로 설정하여 제1 영역(D1)으로 설정된 14개의 페이지(P<1:14>) 각각에 페이지 단위로 저장된 14개의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 저장할 수 있다.
즉, 컨트롤러(130)는, 하나의 메모리 블록(152)에 포함된 16개의 페이지(P<1:16>) 중 물리적인 순서로 앞쪽에 위치하는 14개의 페이지(P<1:14>)는 제1 영역(D1)으로 설정하고, 가장 끝 쪽에 위치하는 2개의 페이지(P<15:16>)를 제2 영역(D2)으로 설정할 수 있다.
이렇게, 하나의 메모리 블록(152)에서 제2 영역(D2)으로 설정된 2개의 페이지(P<15:16>)에는 제1 영역(D1)으로 설정된 14개의 페이지(P<1:14>)에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장된다. 예컨대, 도면에 도시된 것처럼 제2 영역(D2)으로 설정된 2개의 페이지(P<15:16>) 중 첫 번째 페이지(P<15>)에는 제1 영역(D1)으로 설정된 14개의 페이지(P<1:14>) 중 첫 번째 내지 일곱 번째 페이지(P<1:7>)에 대한 핫/콜드 정보를 비트가 나열되는 형태(0001100)로 저장되고, 제2 영역(D2)으로 설정된 2개의 페이지(P<15:16>) 중 두 번째 페이지(P<16>)에는 제1 영역(D1)으로 설정된 14개의 페이지(P<1:14>) 중 여덟 번째 내지 열네 번째 페이지(P<1:7>)에 대한 핫/콜드 정보가 비트가 나열되는 형태(111100)로 저장될 수 있다.
그리고, 도 12b를 구체적으로 참조하면, 컨트롤러(130)는, 16개의 페이지(P<1:16>) 중 14개의 페이지(P<1:7, 9:15>)를 제1 영역(D1)으로 설정하여 14개의 데이터(DATA<1:14>)를 페이지 단위로 저장할 수 있다. 그리고, 컨트롤러(130)는, 16개의 페이지(P<1:16>) 중 제1 영역(D1)으로 설정된 14개의 페이지(P<1:7, 9:15>)를 제외한 2개의 페이지(P<8, 16>)는 제2 영역(D2)으로 설정하여 제1 영역(D1)으로 설정된 14개의 페이지(P<1:7, 9:15>) 각각에 페이지 단위로 저장된 14개의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 저장할 수 있다.
즉, 컨트롤러(130)는, 하나의 메모리 블록(152)에 포함된 16개의 페이지(P<1:16>) 중 물리적인 순서로 8번째마다 반복적으로 하나씩 위치하는 2개의 페이지(P<8, 16>)를 제2 영역(D2)으로 설정하고, 2개의 페이지(P<8, 16>)를 제외한 나머지 14개의 페이지(P<1:7, 9:15>)를 제1 영역(D1)으로 설정할 수 있다.
이렇게, 하나의 메모리 블록(152)에서 제2 영역(D2)으로 설정된 2개의 페이지(P<8, 16>)에는 제1 영역(D1)으로 설정된 14개의 페이지(P<1:7, 9:15>)에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장된다. 예컨대, 도면에 도시된 것처럼 제2 영역(D2)으로 설정된 2개의 페이지(P<8, 16>) 중 물리적인 순서로 8번째에 위치하는 페이지(P<8>)에는 제1 영역(D1)으로 설정된 14개의 페이지(P<1:7, 9:15>) 중 물리적인 순서로 8번째 페이지(P<8>)보다 앞선 7개의 페이지(P<1:7>) 각각에 대한 핫/콜드 정보를 비트가 나열되는 형태(0001100)로 저장되고, 제2 영역(D2)으로 설정된 2개의 페이지(P<8, 16>) 중 물리적인 순서로 16번째에 위치하는 페이지(P<16>)에는 제1 영역(D1)으로 설정된 14개의 페이지(P<1:7, 9:15>) 중 물리적인 순서로 16번째 페이지(P<16>)보다 앞선 7개의 페이지(P<9:15>)에 대한 핫/콜드 정보가 비트가 나열되는 형태(111100)로 저장될 수 있다.
참고로, 전술한 도 12a 및 도 12b에 대한 설명에서는 14개의 페이지(P<1:14> or P<1:7, 9:15>)에 대한 핫/콜드 정보를 저장하기 위해 2개의 페이지(P<15:16> or P<8, 16>)를 사용하는 구성이 예시되었는데, 이 또한 설명의 편의를 위한 예시일 뿐이며 실제로는 하나의 메모리 블록(152)에 다수의 데이터(DATA<1:14>)와 다수의 데이터(DATA<1:14>)에 대한 핫/콜드 정보가 함께 저장된다는 특징을 나타낼 수만 있다면 얼마든지 다른 형태로 구현될 수 있다.
도 13은 도 12a 내지 도 12b는 본 발명의 실시예에 따라 메모리 시스템이 호스트로부터 제공되는 데이터를 저장하는 동작을 설명하기 위해 도시한 순서도이다.
도 13를 참조하면, 도 12a 및 도 12b에 도시된 본 발명의 실시예에 따라 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 선택된 하나의 메모리 블록(152)에 저장하는 동작의 순서를 알 수 있다.
먼저, 호스트(102)로부터 라이트 커맨드와 함께 다수의 데이터(DATA<1:14>)를 제공받음으로써 라이트 동작이 시작된다(10).
그에 따라, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156) 중 어느 하나의 메모리 블록(open block, 152)을 선택한다(20). 즉, 다수의 데이터(DATA<1:14>)를 저장하기 위한 하나의 메모리 블록(152)을 선택한다.
이어서, 컨트롤러(130)는, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>) 각각이 핫/콜드 중 어떤 성향을 갖는지를 판단하고, 판단결과에 따라 다수의 데이터(DATA<1:14>) 각각의 성향이 어떤지를 표시(mark)한 메타 데이터(meta data)를 생성한다(30). 구체적으로, 컨트롤러(130)는, 다수의 데이터(DATA<1:14>) 각각이 갖는 성향이 어떤지를 확인한다(31). 확인(31)결과에 따라 '핫(HOT)' 성향을 갖는 데이터일 경우, 해당 데이터에 대응하는 메타 데이터의 값을 '핫(HOT)'을 나타내는 값으로 표시(mark)한다(32). 확인(31)결과에 따라 '콜드(COLD)' 성향을 갖는 데이터일 경우, 해당 데이터에 대응하는 메타 데이터의 값을 '콜드(COLD)'를 나타내는 값으로 표시(mark)한다(33).
예컨대, 컨트롤러(130)는, 호스트(102)부터 제공되는 14개의 데이터(DATA<1:14>) 중 제3 데이터(DATA<3>)에 대한 성향을 확인(31)하고, 그 결과 '콜드(COLD)'성향을 갖는 것으로 확인되면, 메타 데이터에서 제3 데이터(DATA<3>)에 대응하는 값을 '콜드(COLD)'에 해당하는 값으로 표시한다(33). 마찬가지로, 컨트롤러(130)는, 호스트(102)부터 제공되는 14개의 데이터(DATA<1:14>) 중 제4 데이터(DATA<4>)에 대한 성향을 확인(31)하고, 그 결과 '핫(HOT)'성향을 갖는 것으로 확인되면, 메타 데이터에서 제4 데이터(DATA<4>)에 대응하는 값을 '핫(HOT)'에 해당하는 값으로 표시한다(32).
이어서, 컨트롤러(130)는, 다수의 데이터(DATA<1:14>) 및 다수의 데이터(DATA<1:14>) 각각에 대한 핫/콜드 정보가 표시된 메타 데이터를 선택된 하나의 메모리 블록(152)에 저장하는 동작(40)을 수행한다. 이와 같은, 저장하는 동작(40)을 수행하기 전에 컨트롤러(130)는, 선택된 하나의 메모리 블록(152)에 포함된 다수의 페이지(P<1:16>)에 대해 제1 영역(D1)과 제2 영역(D2)을 구분해 놓은 상태이다. 예컨대, 컨트롤러(130)는, 도 12a에 도시된 것과 같이 16개의 페이지(P<1:16>) 중 제1 내지 제14 페이지(P<1:14>)를 제1 영역(D1)으로 설정하고 나머지 2개의 페이지(P<15:16>)를 제2 영역(D2)으로 설정할 수 있다. 마찬가지로, 도 12b에 도시된 것과 같이 16개의 페이지(P<1:16>) 중 제1 내지 제7 페이지(P<1:7>) 및 제9 내지 제15 페이지(P<8:15>)를 제1 영역(D1)으로 설정하고 나머지 2개의 페이지(P<8, 16>)를 제2 영역(D2)으로 설정할 수 있다.
따라서, 다수의 데이터(DATA<1:14>)를 순차적으로 16개의 페이지(P<1:16>)에 저장하는 동작을 수행할 때, 즉, 16개의 페이지(P<1:16>)를 순서대로(P<1> -> P<2> -> P<3> -> ... -> P<15> -> P<16>) 선택하면서, 선택된 해당 페이지가 제1 영역(D1)에 포함된 페이지(P<1:14> or P<1:7, 9:15>)인지 아니면, 제2 영역(D2)에 포함된 페이지(P<15:16> or P<8, 16>)인지를 확인한다(41). 확인결과에 따라 선택된 해당 페이지가 제1 영역(D1)에 포함된 페이지(P<1:14> or P<1:7, 9:15>)일 경우는 다수의 데이터(DATA<1:14>)를 순서대로(DATA<1> -> DATA<2> -> DATA<3> -> ... -> DATA<13> -> DATA<14>)를 저장한다(43). 확인결과에 따라 선택된 해당 페이지가 제2 영역(D2)에 포함된 페이지(P<15:16> or P<8, 16>)일 경우는 메타 데이터(meta data)를 저장한다(42).
이어서, 저장하는 동작(40)을 통해 선택된 하나의 메모리 블록(152)에 포함된 모든 페이지(P<1:16>)가 순차적으로 한 번씩 선택되었는지 여부를 확인한다(50).
이때, 저장하는 동작(40)을 통해 선택된 하나의 메모리 블록(152)에 포함된 모든 페이지(P<1:16>)가 순차적으로 한 번씩 선택되었다면, 해당하는 하나의 메모리 블록(152)에는 다수의 데이터(DATA<1:14>)와 다수의 데이터(DATA<1:14>) 각각의 핫/콜드 정보를 나타내는 메타 데이터가 제1 영역(D1) 및 제2 영역(D2)에 분리되어 저장된 상태라고 볼 수 있다. 따라서, 선택된 하나의 메모리 블록(152)에 포함된 모든 페이지(P<1:16>)가 순차적으로 한 번씩 선택된 것으로 확인될 경우, 호스트(102)로부터 제공되는 추가적인 데이터를 저장하기 위해 다시 새로운 하나의 메모리 블록(154 or 156)을 선택하는 동작(20)을 수행하게 된다.
하지만, 저장하는 동작(40)을 통해 선택된 하나의 메모리 블록(152)에 포함된 모든 페이지(P<1:16>)가 순차적으로 한 번씩 선택되지 않았다면, 해당하는 하나의 메모리 블록(152)에는 아직 데이터를 저장하기 위한 여유 페이지가 존재하는 상태라고 볼 수 있으므로, 호스트(102)로부터 제공되는 데이터의 핫/콜드 성향을 확인하기 위한 동작(30)을 수행하게 된다.
도 14는 본 발명의 또 다른 실시예에 따라 메모리 시스템이 호스트로부터 제공되는 데이터를 저장하는 동작을 설명하기 위해 도시한 블록도이다.
도 14를 참조하면, 도 1에 도시된 본 발명의 실시예에 따른 메모리 시스템(110)의 구성요소 중 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156) 중 어느 하나의 메모리 블록(152)과 함께 컨트롤러(130)에 포함된 메모리(144)을 상세히 도시한 도면이다. 특히, 컨트롤러(130)에서 다수의 메모리 블록(152, 154, 156) 중 어느 하나의 메모리 블록(152)을 선택한 뒤, 선택한 메모리 블록(152) 내부에 다수의 데이터(DATA<1:14>)를 저장하는 동작과 함께 선택된 메모리 블록(152)에 대한 '매핑 테이블'의 업데이트 동작을 설명하기 위해 메모리 블록(152) 내부의 구성을 상세히 도시한 도면이다.
호스트(102)에서 다수의 데이터(DATA<1:14>)가 컨트롤러(130)로 제공된다.
컨트롤러(130)에서는 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156)을 하나씩 선택하여 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 순차적으로 저장한다. 예컨대, 컨트롤러(130)에서는 다수의 메모리 블록(152, 154, 156) 중 첫 번째 메모리 블록(152)을 선택하고, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 첫 번째 메모리 블록(152)에 순차적으로 저장한다. 또 다른 예시로, 컨트롤러(130)에서는 다수의 메모리 블록(152, 154, 156) 중 세 번째 메모리 블록(156)을 선택하고, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 세 번째 메모리 블록(156)에 순차적으로 저장한다. 즉, 컨트롤러(130)는, 다수의 데이터(DATA<1:14>)가 호스트(102)로부터 제공되는 순서대로 선택된 어느 하나의 메모리 블록(152 or 154 or 156)에 저장한다. 물론, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)가 하나의 메모리 블록(152 or 154 or 156)에 모두 저장되지 못 할 만큼 많은 경우라면, 첫 번째 메모리 블록(152)을 선택하여 데이터를 저장한 뒤, 이어서 두 번째 메모리 블록(154)을 선택하는 방식으로 데이터를 저장하게 될 것이다.
또한, 컨트롤러(130)는, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)가 선택된 메모리 블록(152)에 저장될 때마다 메모리(144)의'매핑 테이블'에 저장된 메모리 블록(152)에 대응하는 물리주소(PBA)와 논리주소(LBA)를 매핑(mapping)하기 위한 정보가 저장된 '매핑 테이블'을 업데이트한다. 예컨대, 다수의 데이터(DATA<1:14>) 중 제1 데이터(DATA<1>)가 제1 페이지(P<1>)에 저장되는 동작에 대응하여'K+1'값을 갖는 논리주소(LBA)는 '제1 페이지(P1)'값을 갖는 물리주소(PBA)에 매핑되도록 '매핑 테이블'이 업데이트 된다. 마찬가지로, 다수의 데이터(DATA<1:14>) 중 제11 데이터(DATA<11>)가 제11 페이지(P<11>)에 저장되는 동작에 대응하여 'K+11'값을 갖는 논리주소(LBA)는 '제11 페이지(P<11>)'값을 갖는 물리주소(PBA)가 매핑되도록 업데이트될 것이다. 또한, 다수의 데이터(DATA<1:14>) 중 어떠한 데이터도 저장되지 않는 '제15 페이지(P<15>)'값을 갖는 물리주소(PBA)는 어떠한 논리주소(LBA)와도 매핑되지 않는 상태를 유지할 것이다.
한편, 컨트롤러(130)는, 선택된 하나의 메모리 블록(152)에 포함된 다수의 페이지(P<1:16>)에 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 순차적으로 저장할 때, '매핑 테이블'에 저장된 다수의 페이지(P<1:16>) 각각에 대응하는 물리주소(PBA)를 논리주소(LBA)로 매핑하기 위한 정보를 업데이트하는 일반적인 동작과 동시에 다수의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 저장하는 동작도 수행한다.
구체적으로, 도면에 도시된 것처럼 하나의 메모리 블록(152)에는 다수의 데이터(DATA<1:14>)를 페이지 단위로 저장할 수 있는 16개의 페이지(P<1:16>)가 포함된다고 가정할 수 있다. 물론, 하나의 메모리 블록(152)에 16개의 페이지(P<1:16>)가 포함되는 것은, 설명의 편의를 위한 예시일 뿐이며 실제로는 16개보다 더 많은 개수의 페이지(미도시)가 포함될 수 있다.
이와 같은 상태에서, 컨트롤러(130)는, 호스트(102)로부터 제공되는 14개의 데이터(DATA<1:14>)를 16개의 페이지(P<1:16>) 중 물리적으로 앞선 14개의 페이지(P<1:14>)에 순차적으로 저장한다. 동시에, 14개의 페이지(P<1:14>)에 대한 매핑 정보를 '매핑 테이블'에서 업데이트한다. 이때, 14개의 페이지(P<1:14>) 각각에 대한 매핑정보에 추가적으로 14개의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 함께 업데이트한다. 예컨대, 제1 페이지(P<1>)에 저장되는 제1 데이터(DATA<1>)는 콜드 성향을 가지므로, 논리주소(LBA) 'K+1'과 물리주소(PBA) 'P1'을 매핑시킬 때 '0'이라는 값을 함께 업데이트하여 저장한다. 마찬가지로, 제5 페이지(P<5>)에 저장되는 제5 데이터(DATA<5>)는 핫 성행을 가지므로, 논리주소(LBA)'K+5'와 물리주소(PBA) 'P5'를 매핑시킬 때 '1'이라는 값을 함께 업데이트하여 저장한다.
참고로, 선택된 메모리 블록(152)에 포함된 다수의 페이지(P<1:16>) 각각에 대응하는 물리주소(PBA)를 논리주소(LBA)로 매핑(mapping)하기 위한 정보가 저장된 '매핑 테이블'은 컨트롤러(130) 내부의 메모리(144)에 저장되는 구성요소이며, 도면에 직접적으로 도시되지 않았지만, '매핑 테이블'에는 선택된 메모리 블록(152)에 포함된 다수의 페이지(P<1:16>)에 대한 매핑정보뿐만 아니라 메모리 장치(150)에 포함된 다수의 메모리 블록(152, 154, 156) 각각에 포함된 다수의 페이지(P<1:16>) 각각에 대한 매핑정보도 저장되어 있을 것이다. 또한, 도면에 직접적으로 도시되지 않았을 뿐, 메모리(144)에는 '매핑 테이블'이외에도 컨트롤러(130)로 입/출력되는 데이터를 임시로 저장하기 위한 저장 공간이 더 있을 것이다.
도 15는 본 발명의 실시예에 따른 메모리 시스템의 가비지 컬렉션 동작을 설명하기 위해 도시한 도면이다.
도 15를 참조하면, 본 발명의 실시예에 따른 메모리 시스템의 가비지 컬렉션 동작은, 전술한 도 12a와 도 12b와 도 13 및 도 14에서 개시했던 바와 같은 방식으로 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 메모리 블록(152)에 저장하였을 때 적용되는 가비지 컬렉션 동작이다.
구체적으로, 도 15에 도시된 가비지 컬렉션 동작을 위해 '희생블록'으로 선택된 메모리 블록(152)은, 도 12a에서 개시한 바와 같은 방식을 사용하여 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)를 선택된 하나의 메모리 블록(152)에 저장한 상태이다. 즉, 도 15에 도시된 가비지 컬렉션 동작을 위해 '희생블록'으로 선택된 메모리 블록(152)은, 제1 영역(D1)에 다수의 데이터(DATA<1:14>)가 저장되고, 제2 영역(D2)에 다수의 데이터(DATA<1:14>) 각각에 대한 핫/콜드 정보가 저장된다. 물론, 도 15에 도시된 메모리 블록(152)은 '희생 블록'으로 선택된 상태이므로, 제1 영역(D1)에 저장된 다수의 데이터(DATA<1:14>) 중 일부 데이터(P<4:5, 7:9>)는 '무효 데이터'이고, 일부 데이터(P<4:5, 7:9>)를 제외한 나머지 데이터(P<1:3, 6, 10:14>)는 '유효 데이터'이다.
가비지 컬렉션 동작이 수행되면, '희생블록'으로 선택된 메모리 블록(152)의 제2 영역(D2)에 저장된 핫/콜드 정보를 기준으로 제1 영역(D1)에 저장된 '유효 데이터'를 '핫 프리블록' 및 '콜드 프리블록'으로 분리하여 이동시킨다. 즉, 본 발명의 실시예에 따른 가비지 컬렉션 동작에서는 적어도 하나 이상의 '희생블록'이 선택될 때, 적어도 두 개 이상의 '프리블록'이 선택된다. 이때, 적어도 두 개 이상의 '프리블록'은, 적어도 한 개 이상의 '희생블록'에 저장되어 있던 유효 데이터 중 '핫'성향을 갖는 데이터를 저장하기 위한 '핫 프리블록'과 '콜드'성향을 갖는 데이터를 저장하기 위한 '콜드 프리블록'으로 구분된다.
구체적으로, '희생블록'으로 선택된 메모리 블록(152)의 제1 영역(D1)에 저장된 다수의 데이터(DATA<1:14>) 중 '유효 데이터'인 제1 내지 제3과 제6 및 제10 내지 제14 데이터(DATA<1:3, 6, 10:14>) 각각에 대한 핫/콜드 정보를 제2 영역(D2)에 저장된 메타 데이터로부터 리드하여 확인한 결과, '핫'성향을 갖는 '유효 데이터'는 제13 및 제14 데이터(DATA<13:14>)가 있고, '콜드'성향을 갖는 '유효 데이터'는 제1 내지 제3과 제6 및 제10 내지 제12 데이터(DATA<1:3, 6, 10:12>)가 있다. 따라서, '희생블록'으로 선택된 메모리 블록(152)의 제1 영역(D1)에 저장된 다수의 데이터(DATA<1:14>) 중 '콜드'성향을 갖는 제1 내지 제3과 제6 및 제10 내지 제12 데이터(DATA<1:3, 6, 10:12>)는 가비지 컬렉션 동작을 통해 '콜드 프리블록'으로 순차적으로 이동된다. 또한, '희생블록'으로 선택된 메모리 블록(152)의 제1 영역(D1)에 저장된 다수의 데이터(DATA<1:14>) 중 '핫'성향을 갖는 제13 및 제14 데이터(DATA<13:14>)는 가비지 컬렉션 동작을 통해 '핫 프리블록'으로 순차적으로 이동된다.
물론, '희생블록'으로 선택된 메모리 블록(152)의 제1 영역(D1)에 저장된 다수의 데이터(DATA<1:14>) 중 '무효 데이터'인 제4와 제5 및 제7 내지 제9 데이터(DATA<4:5, 7:9>)는 가비지 컬렉션 동작에서 삭제된다.
그리고, 도 15에 도시되진 않았지만, 가비지 컬렉션 동작을 위해 '희생블록'으로 선택된 메모리 블록(152)이 도 12b에서 설명한 바와 같은 방식을 사용한 경우도 도 15에서 '희생블록'으로 예시한 메모리 블록(152)과 마찬가지로, 제1 영역(D1)에 다수의 데이터(DATA<1:14>)가 저장되고, 제2 영역(D2)에 다수의 데이터(DATA<1:14>) 각각에 대한 핫/콜드 정보가 저장된다. 따라서, 전술한 본 발명의 실시예에 따른 가비지 컬렉션 동작이 적용되는 것이 가능하다.
그리고, 도 15에 도시되진 않았지만, 가비지 컬렉션 동작을 위해 '희생블록'으로 선택된 메모리 블록(152)이 도 13에서 설명한 바와 같은 방식을 사용한 경우는 도 15에서 '희생블록'으로 예시한 메모리 블록(152)과 다르게 메모리 블록(152)에는 다수의 데이터(DATA<1:14>)만 저장되고, 메모리 블록(152)의 논리주소(LBA)와 물리주소(PBA)의 매핑정보를 저장하기 위한 '매핑 테이블'에 다수의 데이터(DATA<1:14>) 각각에 대한 핫/콜드 정보가 저장된다. 하지만, 다수의 데이터(DATA<1:14>)가 메모리 블록(152)에 저장될 때, 그에 대응하는 핫/콜드 정보가 별도의 공간인 '매핑 테이블'에 저장되어 있기 때문에 전술한 본 발명의 실시예에 따른 가비지 컬렉션 동작이 적용되는 것이 가능하다.
즉, 전술한 본 발명의 실시예에 따른 가비지 컬렉션 동작에서 '희생블록'으로 선택된 메모리 블록(152)에 저장된 다수의 데이터(DATA<1:14>) 각각에 대한 핫/콜드 정보를 메모리 블록(152)의 제2 영역(D2)에서 리드하는 대신, '매핑 테이블'에서 리드한다는 차이점 정도만 존재하고 나머지 가비지 컬렉션 동작은 완전히 일치한다.
도 16은 도 15에 도시된 본 발명의 실시예에 따른 메모리 시스템의 가비지 컬렉션 동작을 설명하기 위해 도시한 순서도이다.
도 16을 참조하면, 도 15에 도시된 본 발명의 실시예에 따른 메모리 시스템에서 '희생블록'에 저장된 다수의 데이터(DATA<1:14>)를 가비지 컬렉션시키는 동작의 순서를 알 수 있다.
먼저, 가비지 컬렉션 동작이 시작된다(10).
그에 따라, 컨트롤러(130)는, '희생블록(victim block)'의 핫/콜드 정보(Hot/Cold information)을 리드한다. 이때, '희생블록'에 다수의 데이터(DATA<1:14>)가 저장된 형태가 도 12a 및 도 12b에서 설명된 형태와 같을 경우, '희생블록'의 제2 영역(D2)에 저장된 다수의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 리드한다. 또한, '희생블록'에 다수의 데이터(DATA<1:14>)가 저장된 형태가 도 13에서 설명된 형태와 같을 경우, '매핑 테이블'에 저장된 다수의 데이터(DATA<1:14>)에 대한 핫/콜드 정보를 리드한다.
이어서, 컨트롤러(130)는, '희생블록'에 포함되어 '유효 데이터'를 저장하고 있는 페이지, 예컨대, 제1 내지 제3과 제6 및 제10 내지 제12 페이지(P<1:3, 6, 10:12>)를 순서대로(P<1> -> P<3> -> P<6> -> P<10> -> P<11> -> P<12>) 선택하면서, 선택된 해당 페이지에 저장된 데이터의 '핫(HOT)'/'콜드(COLD)'여부에 따라 선택적으로 '핫 프리블록'과 '콜드 프리블록'으로 분리하여 이동시킨다(30).
구체적으로, 컨트롤러(130)는, '희생블록'에 포함되어 '유효 데이터'를 저장하고 있는 페이지, 예컨대, 제1 내지 제3과 제6 및 제10 내지 제12 페이지(P<1:3, 6, 10:12>)를 순서대로(P<1> -> P<3> -> P<6> -> P<10> -> P<11> -> P<12>) 선택하면서, 선택된 해당 페이지에 저장된 데이터가 '핫(HOT)'성향을 갖는지 아니면 '콜드(COLD)'성향을 갖는지를 확인한다(31). 확인 결과에 따라, 선택된 해당 페이지에 저장된 데이터가 '핫(HOT)'성향을 갖는 경우, 해당 페이지에 저장된 데이터를 '핫 프리블록'으로 복사한다(32). 확인 결과에 따라, 선택된 해당 페이지에 저장된 데이터가 '콜드(COLD)'성향을 갖는 경우, 해당 페이지에 저장된 데이터를 '콜드 프리블록'으로 복사한다(33).
이어서, 이동시키는 동작(30)을 통해 '희생블록'의 '유효 데이터'를 저장하고 있는 모든 페이지가 한 번씩 선택되었는지 여부를 확인한다(40). 확인결과 '희생블록'의 '유효 데이터'를 저장하고 있는 모든 페이지가 한 번씩 선택완료 되었다면, 가비지 컬렉션 동작을 종료한다(50). 확인결과 '희생블록'의 '유효 데이터'를 저장하고 있는 모든 페이지가 한 번씩 선택되지 않았다면, 다음 '유효 데이터'를 저장하고 있는 페이지에 대해 이동시키는 동작(30)이 수행될 수 있도록 한다.
참고로, 전술한 설명에서는 메모리 장치(150)가 비휘발성 메모리 장치인 것으로 가정하였기 때문에, 다수의 데이터(DATA<1:14>)가 페이지 단위로 구별되어 입력되고 저장되는 것으로 설명하였다. 이는, 설명의 편의를 위해 한정한 구성으로서, 입력되는 데이터의 핫/콜드 성향을 따지는 단위가 페이지 단위의 데이터가 아닌 경우라면 그에 따라 다수의 데이터(DATA<1:14>)가 입력되고 저장되는 단위도 얼마든지 다르게 설정될 수 있다.
그리고, 전술한 설명에서는 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)가 핫/콜드로 구분되는 조건을 구체적으로 제시하지 않았는데, 이는, 호스트(102)로부터 제공되는 다수의 데이터(DATA<1:14>)에 대해 핫/콜드를 구분하는 방법이 이미 공지된 사항이기 때문이다.
이상에서 살펴본 바와 같이 본 발명의 실시예에서는, 호스트로부터 제공되는 데이터의 핫(hot)/콜드(cold) 성향과 상관없이 하나의 블록에 순차적으로 저장하면서 동시에 저장되는 데이터의 핫/콜드 정보를 별도의 공간(데이터가 저장되는 블록에 포함된 일부 공간 또는 논리주소-물리주소 매핑 테이블)에 저장하는 방식을 사용한다. 이를 통해, 호스트로부터 제공되는 데이터의 성향과 상관없이 항상 균일한 성능을 갖는 상태로 메모리 장치에 라이트될 수 있도록 할 수 있다.
또한, 본 발명의 실시예에서는, 가비지 컬렉션 동작시 별도의 공간(데이터가 저장되는 블록에 포함된 일부 공간 또는 논리주소-물리주소 매핑 테이블)에 저장되었던 핫/콜드 정보를 기준으로 희생 블록의 데이터를 핫 프리블록과 콜드 프리블록으로 분리시켜 이동하는 방법을 사용한다. 이를 통해, 가비지 컬렉션 동작이 수행된 이후에도 효율적으로 데이터의 성향을 관리할 수 있다. 또한, 추후 다시 가비지 컬렉션 동작이 수행될 때 보다 많은 프리블록을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
152 : 선택된 하나의 메모리 블록
102 : 호스트
D1 : 제1 영역
D2 : 제2 영역

Claims (20)

  1. 다수의 블록을 포함하는 메모리 장치; 및
    상기 다수의 블록을 하나씩 선택하여 호스트로부터 제공되는 다수의 데이터를 순차적으로 저장하되, 상기 다수의 데이터 및 그에 대한 핫(Hot)/콜드(Cold) 정보를 상기 다수의 블록 각각의 제1 및 제2 영역에 분할하여 저장하는 컨트롤러
    를 구비하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 다수의 블록 각각은,
    상기 다수의 데이터를 페이지 단위로 저장할 수 있는 N개(N은 2보다 큰 정수임)의 페이지를 포함하는 것을 특징으로 하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 N개의 페이지 중 M개(M은 1보다 크고 N보다 작은 정수임)의 페이지를 상기 제1 영역으로 설정하여 상기 다수의 데이터를 페이지 단위로 저장하며, 나머지 N-M개 페이지를 상기 제2 영역으로 설정하여 상기 M개의 페이지 각각에 페이지 단위로 저장된 상기 다수의 데이터에 대한 핫/콜드 정보를 저장하는 것을 특징으로 하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 N개의 페이지 중 물리적인 순서로 가장 끝 쪽에 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 제2 영역에 포함된 상기 N-M개의 페이지에는,
    상기 M개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 하는 메모리 시스템.
  6. 제3항에 있어서,
    상기 컨트롤러는,
    상기 N개의 페이지 중 물리적인 순서로 N/(N-M)번째마다 반복적으로 하나씩 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 하는 것을 특징으로 하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 제2 영역에 포함된 상기 N-M개의 페이지 각각에는,
    물리적인 순서로 스스로보다 앞선 {N/(N-M)}-1개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 컨트롤러는,
    가비지 컬렉션 동작구간에서 설정된 기준에 따라 상기 다수의 블록 중 적어도 하나 이상의 희생 블록과 적어도 두 개 이상의 프리블록을 선택하고, 상기 희생 블록의 제2 영역에 저장된 핫/콜드 정보를 기준으로 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 핫 프리블록 및 콜드 프리블록으로 분리하여 이동시키는 것을 특징으로 하는 메모리 시스템.
  9. 다수의 페이지를 각각 포함하는 다수의 블록을 구비하는 메모리 장치; 및
    상기 다수의 블록을 하나씩 선택하여 호스트로부터 제공되는 다수의 페이지 데이터를 상기 다수의 페이지에 순차적으로 저장하되, 상기 다수의 페이지 각각에 대응하는 물리주소를 논리주소로 매핑하기 위한 정보가 저장된 매핑 테이블에 상기 다수의 페이지 각각에 저장되는 상기 페이지 데이터의 핫/콜드 정보를 함께 저장하는 컨트롤러
    를 구비하는 메모리 장치.
  10. 제9항에 있어서,
    상기 컨트롤러는,
    가비지 컬렉션 동작구간에서 설정된 기준에 따라 상기 다수의 블록 중 적어도 한 개 이상의 희생 블록과 적어도 두 개 이상의 프리블록을 선택하고, 상기 매핑 테이블에 저장된 상기 다수의 페이지에 대한 핫/콜드 정보를 기준으로 상기 희생 블록에 포함된 유효 페이지에 저장된 상기 페이지 데이터를 핫 프리블록 및 콜드 프리블록으로 분리하여 이동시키는 것을 특징으로 하는 메모리 시스템.
  11. 다수의 블록을 포함하는 메모리 장치를 구비하는 메모리 시스템의 동작방법에 있어서,
    호스트로부터 제공되는 다수의 데이터를 저장하기 위해 상기 다수의 블록을 하나씩 선택하는 단계;
    상기 선택하는 단계에서 선택된 블록의 제1 영역에 상기 다수의 데이터를 순차적으로 저장하는 제1 저장 단계; 및
    상기 선택하는 단계에서 선택된 블록의 제2 영역에 상기 다수의 데이터에 대한 핫/콜드 정보를 저장하는 제2 저장 단계
    를 포함하는 메모리 시스템의 동작방법.
  12. 제11항에 있어서,
    상기 다수의 블록 각각은,
    상기 다수의 데이터를 페이지 단위로 저장할 수 있는 N개(N은 2보다 큰 정수임)의 페이지를 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 제1 저장 단계는,
    상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 M개(M은 1보다 크고 N보다 작은 정수임)의 페이지를 상기 제1 영역으로 설정하여 상기 다수의 데이터를 페이지 단위로 저장하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  14. 제13항에 있어서,
    상기 제2 저장 단계는,
    상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 상기 제1 영역으로 설정된 상기 M개의 페이지를 제외한 나머지 N-M개의 페이지를 상기 제2 영역으로 설정하여 상기 M개의 페이지 각각에 페이지 단위로 저장된 상기 다수의 데이터에 대한 핫/콜드 정보를 저장하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  15. 제14항에 있어서,
    상기 제2 저장 단계는,
    상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 물리적인 순서로 가장 끝 쪽에 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 제2 영역에 포함된 상기 N-M개의 페이지에는,
    상기 M개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 하는 메모리 시스템의 동작방법.
  17. 제14항에 있어서,
    상기 제2 저장 단계는,
    상기 선택하는 단계에서 선택된 블록에 포함된 N개의 페이지 중 물리적인 순N/(N-M)번째마다 반복적으로 하나씩 위치하는 상기 N-M개의 페이지를 상기 제2 영역으로 설정하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  18. 제17항에 있어서,
    상기 제2 영역에 포함된 상기 N-M개의 페이지 각각에는,
    물리적인 순서로 스스로보다 앞선 {N/(N-M)}-1개의 페이지 각각에 대한 핫/콜드 정보가 비트맵(bitmap) 형태로 저장되는 것을 특징으로 하는 메모리 시스템의 동작방법.
  19. 제11항에 있어서,
    가비지 컬렉션 동작을 위해 설정된 기준에 따라 상기 다수의 블록 중 적어도 하나 이상의 희생 블록과 적어도 두 개 이상의 프리블록을 선택하는 단계; 및
    상기 희생 블록의 제2 영역에 저장된 핫/콜드 정보를 기준으로 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 핫 프리블록 및 콜드 프리블록으로 분리하여 이동시키는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  20. 제19항에 있어서,
    상기 이동시키는 단계는,
    상기 희생 블록의 제1 영역에 저장된 유효 데이터에 대응하는 핫/콜드 정보를 상기 희생 블록의 제2 영역으로부터 리드하는 단계;
    상기 리드하는 단계의 결과 핫 정보에 대응하는 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 상기 핫 프리블록으로 이동시키는 단계; 및
    상기 리드하는 단계의 결과 콜드 정보에 대응하는 상기 희생 블록의 제1 영역에 저장된 유효 데이터를 상기 콜드 프리블록으로 이동시키는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
KR1020150079724A 2015-06-05 2015-06-05 메모리 시스템 및 그의 동작방법 KR20160143259A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150079724A KR20160143259A (ko) 2015-06-05 2015-06-05 메모리 시스템 및 그의 동작방법
US14/935,509 US9940063B2 (en) 2015-06-05 2015-11-09 Memory system and operating method thereof
CN201610049575.1A CN106250052A (zh) 2015-06-05 2016-01-25 存储系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150079724A KR20160143259A (ko) 2015-06-05 2015-06-05 메모리 시스템 및 그의 동작방법

Publications (1)

Publication Number Publication Date
KR20160143259A true KR20160143259A (ko) 2016-12-14

Family

ID=57452795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150079724A KR20160143259A (ko) 2015-06-05 2015-06-05 메모리 시스템 및 그의 동작방법

Country Status (3)

Country Link
US (1) US9940063B2 (ko)
KR (1) KR20160143259A (ko)
CN (1) CN106250052A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500768B2 (en) 2020-04-13 2022-11-15 SK Hynix Inc. Storage device performing garbage collection and method of operating the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
US11188456B2 (en) * 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
KR20190056862A (ko) * 2017-11-17 2019-05-27 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN108563586B (zh) * 2018-04-12 2021-11-02 华中科技大学 一种分离固态盘中垃圾回收数据与用户数据的方法
KR20200064499A (ko) * 2018-11-29 2020-06-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200085522A (ko) 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 이종 메모리를 갖는 메인 메모리 장치, 이를 포함하는 컴퓨터 시스템 및 그것의 데이터 관리 방법
KR20210025344A (ko) * 2019-08-27 2021-03-09 에스케이하이닉스 주식회사 이종 메모리를 갖는 메인 메모리 장치, 이를 포함하는 컴퓨터 시스템, 그것의 데이터 관리 방법
US11513952B2 (en) * 2020-07-01 2022-11-29 Micron Technology, Inc. Data separation for garbage collection
CN114327240A (zh) * 2020-09-29 2022-04-12 慧荣科技股份有限公司 计算机可读存储介质、闪存存储器的数据存储方法及装置
US11663123B2 (en) * 2021-04-27 2023-05-30 Micron Technology, Inc. Page validity table colors for garbage collection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401560B1 (ko) * 2007-12-13 2014-06-03 삼성전자주식회사 반도체 메모리 시스템 및 그것의 마모도 관리 방법
CN101794253B (zh) * 2009-02-04 2012-08-22 威刚科技股份有限公司 内存储存装置及其控制方法、热门数据控管模块
US8364931B2 (en) * 2009-06-29 2013-01-29 Mediatek Inc. Memory system and mapping methods using a random write page mapping table
KR101301840B1 (ko) 2010-12-08 2013-08-29 삼성전자주식회사 비휘발성 메모리 장치의 데이터 처리 방법
KR20130070178A (ko) * 2011-12-19 2013-06-27 한국전자통신연구원 하이브리드 저장 장치 및 그것의 동작 방법
CN102799534B (zh) * 2012-07-18 2015-11-25 上海宝存信息科技有限公司 基于固态存储介质的存储系统及方法、冷热数据识别方法
KR20140050941A (ko) 2012-10-22 2014-04-30 삼성전자주식회사 비휘발성 메모리 장치의 데이터 관리 방법
CN103870205B (zh) * 2012-12-11 2018-08-07 联想(北京)有限公司 用于存储控制的方法和装置、以及信息处理的方法和装置
KR101430637B1 (ko) 2012-12-11 2014-08-18 서울대학교산학협력단 불휘발성 메모리 장치 및 그것의 데이터 관리 방법
US9799401B2 (en) * 2014-09-16 2017-10-24 Seagate Technology Llc Incremental step pulse programming

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500768B2 (en) 2020-04-13 2022-11-15 SK Hynix Inc. Storage device performing garbage collection and method of operating the same

Also Published As

Publication number Publication date
US20160357480A1 (en) 2016-12-08
CN106250052A (zh) 2016-12-21
US9940063B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
KR102547642B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN106708744B (zh) 存储系统和存储系统的操作方法
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102514388B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170118288A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160143259A (ko) 메모리 시스템 및 그의 동작방법
KR20160127524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170075855A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160112135A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160075166A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20160058458A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160148952A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170050953A (ko) 메모리 시스템 및 그의 동작방법
KR20170060206A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160132204A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170059049A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170084460A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170059658A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170061218A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170044781A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170078315A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170044782A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20160075165A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법