KR20170059658A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20170059658A
KR20170059658A KR1020150163874A KR20150163874A KR20170059658A KR 20170059658 A KR20170059658 A KR 20170059658A KR 1020150163874 A KR1020150163874 A KR 1020150163874A KR 20150163874 A KR20150163874 A KR 20150163874A KR 20170059658 A KR20170059658 A KR 20170059658A
Authority
KR
South Korea
Prior art keywords
data
block
cache buffer
sub
memory device
Prior art date
Application number
KR1020150163874A
Other languages
English (en)
Inventor
장은수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150163874A priority Critical patent/KR20170059658A/ko
Priority to TW105113001A priority patent/TWI695380B/zh
Priority to US15/140,302 priority patent/US9886381B2/en
Priority to CN201610563130.5A priority patent/CN106775444B/zh
Publication of KR20170059658A publication Critical patent/KR20170059658A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 원-샷 프로그램을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로서, 제1 노말블록 및 제1 보조블록을 포함하는 제1 메모리 장치; 제2 노말블록 및 제2 보조블록을 포함하는 제2 메모리 장치; 및 제1 및 제2 메모리 장치를 인터리빙(interleaving) 방식으로 동작시키는 컨트롤러를 포함하며, 컨트롤러는, 순차적으로 입력되는 다수의 데이터를 각각 캐시버퍼에 버퍼링할 때마다 캐시버퍼의 사용크기를 확인하며, 확인결과 설정된 크기보다 작은 경우 직전의 버퍼링 데이터를 제1 또는 제2 보조블록에 프로그램한 뒤 캐시버퍼에서 삭제하지 않고, 확인결과 설정된 크기보다 크거나 같을 경우 캐시버퍼에서 설정된 크기만큼의 데이터를 제1 또는 제2 노말블록에 프로그램시킨 뒤 캐시버퍼에서 삭제하는 것을 특징으로 한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM AND OPERATION METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 원-샷 프로그램을 지원하는 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 설정된 크기보다 작은 데이터가 입력되는 경우에도 효과적인 원-샷 프로그램 동작을 지원 할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 제1 노말블록 및 제1 보조블록을 포함하는 제1 메모리 장치; 제2 노말블록 및 제2 보조블록을 포함하는 제2 메모리 장치; 및 상기 제1 및 제2 메모리 장치를 인터리빙(interleaving) 방식으로 동작시키는 컨트롤러를 포함하며, 상기 컨트롤러는, 순차적으로 입력되는 다수의 데이터를 각각 캐시버퍼에 버퍼링할 때마다 상기 캐시버퍼의 사용크기를 확인하며, 확인결과 설정된 크기보다 작은 경우 직전의 버퍼링 데이터를 상기 제1 또는 제2 보조블록에 프로그램한 뒤 상기 캐시버퍼에서 삭제하지 않고, 확인결과 상기 설정된 크기보다 크거나 같을 경우 상기 캐시버퍼에서 상기 설정된 크기만큼의 데이터를 상기 제1 또는 제2 노말블록에 프로그램시킨 뒤 상기 캐시버퍼에서 삭제하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 다수의 데이터 중 앞서 입력된 기존 데이터가 상기 캐시버퍼에서 삭제되지 않고 남아있는 상태에서 다음 데이터가 입력되는 경우, 상기 캐시버퍼의 상기 기존 데이터에 상기 다음 데이터를 누적시켜 버퍼링하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 및 제2 노말블록 각각에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보를 주소관리영역에 저장하며, 상기 제1 및 제2 보조블록 각각에 저장되는 데이터에 대한 물리주소를 상기 주소관리영역에 저장하고 물리주소와 논리주소의 매핑정보는 저장하지 않는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제1 저장위치정보로서 상기 주소관리영역에 저장하고, 상기 제2 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제2 저장위치정보로서 상기 주소관리영역에 저장하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 인터리빙 방식에 따른 동작순서에 따라, 상기 제1 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제1 보조블록 또는 상기 제1 노말블록에 프로그램시키고, 상기 제2 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제2 보조블록 또는 상기 제2 노말블록에 프로그램시키는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 인터리빙 방식에 따른 동작순서에 따라, 상기 제1 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제1 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보를 상기 제1 노말블록에 함께 프로그램시키고, 상기 제2 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제2 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보를 상기 제2 노말블록에 함께 프로그램시키는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 인터리빙 방식에 따른 동작순서에 따라, 상기 제1 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제1 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보가 가리키는 상기 제1 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제1 저장위치정보를 업데이트하고, 상기 제2 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제2 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보가 가리키는 상기 제2 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제2 저장위치정보를 업데이트시키는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 제1 또는 제2 보조블록 및 상기 캐시버퍼에 중복으로 저장되어있는 데이터를 상기 제1 또는 제2 보조블록에서 유효한 상태로 관리하고, 상기 제1 또는 제2 보조블록에 저장된 이후 상기 제1 또는 제2 노말블록에 저장되면서 상기 캐시버퍼에서 삭제되어 상기 제1 또는 제2 보조블록 및 상기 제1 또는 제2 노말블록에 중복으로 저장되어 있는 데이터를 상기 제1 또는 제2 보조블록에서 무효한 상태로 관리하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 부팅(booting) 동작구간에서 상기 제1 및 제2 보조블록에 저장된 데이터 중 유효한 상태의 데이터를 상기 캐시버퍼로 버퍼링하고, 상기 제1 노말블록에 저장된 상기 제2 저장위치정보와 상기 제2 노말블록에 저장된 상기 제1 저장위치정보를 리드하여 상기 주소관리영역에 저장하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 상기 주소관리영역에 저장된 상기 제1 및 제2 저장위치정보를 기준으로 상기 제1 또는 제2 보조블록의 사용크기를 확인한 결과, 설정된 사용크기를 넘어서는 경우 상기 제1 또는 제2 보조블록을 소거하는 것을 특징으로 할 수 있다.
또한, 상기 컨트롤러는, 백 그라운드(back ground) 동작 - 가비지 컬렉션(garbage collection) 동작과 웨어 레벨링(wear leveling) 동작 및 리드 리클레임(read reclaim) 동작을 포함함 ?? 을 상기 제1 및 제2 노말블록에 대해서만 수행하고 상기 제1 및 제2 보조블록에 대해서는 수행하지 않는 것을 특징으로 할 수 있다.
본 발명의 실시예에 따른 메모리 시스템의 동작방법은, 제1 노말블록 및 제1 보조블록을 포함하는 제1 메모리 장치와 제2 노말블록 및 제2 보조블록을 포함하는 제2 메모리 장치를 구비하는 메모리 시스템의 동작방법에 있어서, 상기 제1 메모리 장치와 상기 제2 메모리 장치를 인터리빙 (interleaving) 방식으로 동작시키는 단계; 순차적으로 입력되는 다수의 데이터를 각각 캐시버퍼에 버퍼링할 때마다 상기 캐시버퍼의 사용크기를 확인하는 단계; 상기 확인하는 단계의 결과 상기 캐시버퍼의 사용크기가 설정된 크기보다 작은 경우, 직전에 버퍼링된 상기 캐시버퍼의 데이터를 상기 제1 및 제2 보조블록 중 상기 인터리빙 방식의 순서에 대응하는 어느 하나의 보조블록에 프로그램한 뒤 상기 캐시버퍼에서 삭제하지 않는 단계; 및 상기 확인하는 단계의 결과 상기 캐시버퍼의 사용크기가 상기 설정된 크기보다 크거나 같을 경우 상기 캐시버퍼에서 상기 설정된 크기만큼의 데이터를 상기 제1 및 제2 노말블록 중 상기 인터리빙 방식의 순서에 대응하는 어느 하나의 노말블록에 프로그램시킨 뒤 상기 캐시버퍼에서 삭제하는 단계를 포함할 수 있다.
또한, 상기 다수의 데이터 중 앞서 입력된 기존 데이터가 상기 캐시버퍼에서 삭제되지 않고 남아있는 상태에서 다음 데이터가 입력되는 경우, 상기 캐시버퍼의 상기 기존 데이터에 상기 다음 데이터를 누적시켜 버퍼링하는 단계를 더 포함할 수 있다.
또한, 상기 제1 및 제2 노말블록 각각에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보를 주소관리영역에 저장하는 단계; 및 상기 제1 및 제2 보조블록 각각에 저장되는 데이터에 대한 물리주소를 상기 주소관리영역에 저장하고, 물리주소와 논리주소의 매핑정보는 저장하지 않는 단계를 더 포함할 수 있다.
또한, 상기 제1 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제1 저장위치정보로서 상기 주소관리영역에 저장하는 단계; 및 상기 제2 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제2 저장위치정보로서 상기 주소관리영역에 저장하는 단계를 더 포함하는 할 수 있다.
또한, 상기 삭제하는 단계는, 상기 인터리빙 방식의 순서에 따른 상기 제1 메모리 장치의 동작순서에서 상기 캐시버퍼로부터 상기 설정된 크기만큼의 데이터를 상기 제1 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보를 상기 제1 노말블록에 함께 프로그램시킨 뒤, 상기 설정된 크기만큼의 데이터를 상기 캐시버퍼에서 삭제하는 단계; 및 상기 인터리빙 방식의 순서에 따른 상기 제2 메모리 장치의 동작순서에서 상기 캐시버퍼로부터 상기 설정된 크기만큼의 데이터를 상기 제2 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보를 상기 제2 노말블록에 함께 프로그램시킨 뒤, 상기 설정된 크기만큼의 데이터를 상기 캐시버퍼에서 삭제하는 단계를 포함할 수 있다.
또한, 상기 삭제하지 않는 단계는, 상기 인터리빙 방식의 순서에 따른 상기 제1 메모리 장치의 동작순서에서 상기 캐시버퍼의 데이터를 상기 제1 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보가 가리키는 상기 제1 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제1 저장위치정보를 업데이트하고, 상기 캐시버퍼의 데이터를 삭제하지 않는 단계; 및 상기 인터리빙 방식의 순서에 따른 상기 제2 메모리 장치의 동작순서에서 상기 캐시버퍼의 데이터를 상기 제2 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보가 가리키는 상기 제2 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제2 저장위치정보를 업데이트하고, 상기 캐시버퍼의 데이터를 삭제하지 않는 단계를 포함할 수 있다.
또한, 상기 제1 또는 제2 보조블록 및 상기 캐시버퍼에 중복으로 저장되어있는 데이터를 상기 제1 또는 제2 보조블록에서 유효한 상태로 관리하는 단계; 및 상기 제1 또는 제2 보조블록에 저장된 이후 상기 제1 또는 제2 노말블록에 저장되면서 상기 캐시버퍼에서 삭제되어 상기 제1 또는 제2 보조블록 및 상기 제1 또는 제2 노말블록에 중복으로 저장되어 있는 데이터를 상기 제1 또는 제2 보조블록에서 무효한 상태로 관리하는 단계를 더 포함할 수 있다.
또한, 부팅(booting) 동작구간에서 상기 제1 및 제2 보조블록에 저장된 데이터 중 유효한 상태의 데이터를 상기 캐시버퍼로 버퍼링하는 단계; 및 상기 부팅 동작구간에서 상기 제1 노말블록에 저장된 상기 제2 저장위치정보와 상기 제2 노말블록에 저장된 상기 제1 저장위치정보를 리드하여 상기 주소관리영역에 저장하는 단계를 더 포함할 수 있다.
또한, 상기 제1 및 제2 저장위치정보를 기준으로 상기 제1 또는 제2 보조블록의 사용크기를 확인한 결과, 설정된 사용크기를 넘어서는 경우 상기 제1 또는 제2 보조블록을 소거하는 단계; 및 백 그라운드(back ground) 동작 - 가비지 컬렉션(garbage collection) 동작과 웨어 레벨링(wear leveling) 동작 및 리드 리클레임(read reclaim) 동작을 포함함 ?? 을 상기 제1 및 제2 노말블록에 대해서만 수행하고 상기 제1 및 제2 보조블록에 대해서는 수행하지 않는 단계를 더 포함할 수 있다.
본 기술은 다수의 메모리 장치 각각이 설정된 크기의 데이터를 프로그램하기 위한 노말블록과 설정된 크기보다 작은 데이터를 백업하기 위한 보조블록을 포함하도록 한다. 이때, 설정된 크기보다 작은 데이터는 뒤이어 입력되는 데이터들과 함께 캐시버퍼에 누적 버퍼링시킨 뒤, 설정된 크기가 될 때 노말블록에 원-샷 프로그램시킨다.
이를 통해, 설정된 크기보다 작은 데이터가 입력되는 경우에도 불필요한 더미 데이터를 추가할 필요 없이 효과적으로 원-샷 프로그램 동작이 진행하는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 12a 내지 도 12j는 본 발명의 제1 실시예에 따른 메모리 시스템의 원-샷 프로그램 동작을 설명하기 위해 도시한 블록 다이어그램.
도 13a 및 도 13b는 본 발명의 제2 실시예에 따른 메모리 시스템의 원-샷 프로그램 동작을 설명하기 위해 도시한 블록 다이어그램.
도 14는 본 발명의 제1 내지 제2 실시예에 따른 메모리 시스템의 부팅동작을 설명하기 위해 도시한 블록 다이어그램.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 11을 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(134)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)이 플래시 메모리, 특히 일 예로 메모리 장치(150)이 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)이 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3D 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저정할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다. 그러면 여기서, 도 4 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 4를 참조하면, 메모리 장치(150)는, 전술한 바와 같이, 복수의 메모리 블록들(BLK 1 to BLKh)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함할 수 있다.
각 메모리 블록(BLK)은 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다. 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 각 낸드 스트링(NS)은 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있다. 즉, 각 메모리 블록은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있다.
그리고, 도 5 및 도 6을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 임의의 메모리 블록(BLKi)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 5는, 본 발명의 실시 예에 따른 메모리 장치가 제1구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제1구조로 구현된 임의의 메모리 블록(BLKi)을 도시한 사시도이고, 도 6은, 도 5의 메모리 블록(BLKi)을 임의의 제1선(I-I')에 따른 단면도이다.
우선, 기판(5111)이 제공될 수 있다. 예컨대, 기판(5111)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(5111)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(5111)은 p-타입 실리콘인 것으로 가정하지만, 기판(5111)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(5111) 상에, 제1방향을 따라 신장된 복수의 도핑 영역들(5311,5312,5313,5314)이 제공될 수 있다. 예를 들면, 복수의 도핑 영역들((5311,5312,5313,5314)은 기판(1111)과 상이한 제2타입을 가질 수 있다. 예를 들면, 복수의 도핑 영역들(5311,5312,5313,5314)은 n-타입을 가질 수 있다. 이하에서는 설명의 편의를 위해, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은, n-타입인 것으로 가정하지만, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 n-타입인 것으로 한정되지 않는다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 신장되는 복수의 절연 물질들(5112)이 제2방향을 따라 순차적으로 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112) 및 기판(5111)은 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112)은 각각 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예컨대, 절연 물질들(5112)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 순차적으로 배치되며 제2방향을 따라 절연 물질들(5112)을 관통하는 복수의 필라들(5113)이 제공될 수 있다. 예컨대, 복수의 필라들(5113) 각각은 절연 물질들(5112)을 관통하여 기판(5111)과 연결될 수 있다. 예컨대, 각 필라(5113)는 복수의 물질들로 구성될 수 있다. 예를 들면, 각 필라(1113)의 표면층(1114)은 제1타입으로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 각 필라(5113)의 표면층(5114)은 기판(5111)과 동일한 타입으로 도핑된 실리콘 물질을 포함할 수 있다. 이하에서는 설명의 편의를 위해, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 가정하지만, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(5113)의 내부층(5115)은 절연 물질로 구성될 수 있다. 예를 들면, 각 필라(5113)의 내부층(5115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 충진될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연 물질들(5112), 필라들(5113), 그리고 기판(5111)의 노출된 표면을 따라 절연막(5116)이 제공될 수 있다. 예컨대, 절연막(5116)의 두께는 절연 물질들(5112) 사이의 거리의 1/2 보다 작을 수 있다. 즉, 절연 물질들(5112) 중 제1절연 물질의 하부 면에 제공된 절연막(5116), 그리고, 제1절연 물질 하부의 제2절연 물질의 상부 면에 제공된 절연막(5116) 사이에, 절연 물질들(5112) 및 절연막(5116) 이외의 물질이 배치될 수 있는 영역이 제공될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연막(5116)의 노출된 표면 상에 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)이 제공될 수 있다. 예를 들면, 기판(5111)에 인접한 절연 물질(5112) 및 기판(5111) 사이에 제1방향을 따라 신장되는 도전 물질(5211)이 제공될 수 있다. 특히, 기판(5111)에 인접한 절연 물질(5112)의 하부 면의 절연막(5116) 및 기판(5111) 사이에, 제1방향으로 신장되는 도전 물질(5211)이 제공될 수 있다.
절연 물질들(5112) 중 특정 절연 물질 상부 면의 절연막(5116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부 면의 절연막(5116) 사이에, 제1방향을 따라 신장되는 도전 물질이 제공될 수 있다. 예컨대, 절연 물질들(5112) 사이에, 제1방향으로 신장되는 복수의 도전 물질들(5221,5231,5241,5251,5261,5271,5281)이 제공될 수 있다. 또한, 절연 물질들(5112) 상의 영역에 제1방향을 따라 신장되는 도전 물질(5291)이 제공될 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 금속 물질일 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고, 제1방향을 따라 신장되는 복수의 도전 물질들(5212,5222,5232,5242,5252,5262,5272,5282,5292)이 제공될 수 있다.
제3도핑 영역 및 제4도핑 영역들(5313,5314) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제3도핑 영역 및 제4도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고 제1방향을 따라 신장되는 복수의 도전 물질들(5213,5223,5243,5253,5263,5273,5283,5293)이 제공될 수 있다.
복수의 필라들(5113) 상에 드레인들(5320)이 각각 제공될 수 있다. 예컨대, 드레인들(5320)은 제2타입으로 도핑된 실리콘 물질들일 수 있다. 예를 들면, 드레인들(5320)은 n-타입으로 도핑된 실리콘 물질들일 수 있다. 이하에서는 설명의 편의를 위해, 드레인들(5320)는 n-타입 실리콘을 포함하는 것으로 가정하지만, 드레인들(5320)은 n-타입 실리콘을 포함하는 것으로 한정되지 않는다. 예컨대, 각 드레인(5320)의 폭은 대응하는 필라(5113)의 폭 보다 클 수 있다. 예를 들면, 각 드레인(5320)은 대응하는 필라(5113)의 상부면에 패드 형태로 제공될 수 있다.
드레인들(5320) 상에, 제3방향으로 신장된 도전 물질들(5331,5332,5333)이 제공될 수 있다. 도전 물질들(5331,5332,5333)은 제1방향을 따라 순차적으로 배치될 수 있다. 도전 물질들(5331,5332,5333) 각각은 대응하는 영역의 드레인들(5320)과 연결될 수 있다. 예컨대, 드레인들(5320) 및 제3방향으로 신장된 도전 물질(5333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 금속 물질일 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,53333)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
도 5 및 도 6에서, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 스트링을 형성할 수 있다. 예를 들면, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 낸드 스트링(NS)을 형성할 수 있다. 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
그리고, 도 7을 참조하면, 도 6에 도시한 트랜지스터 구조(TS)에서의 절연막(5116)은, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)을 포함할 수 있다. 여기서, 도 7은, 도 6의 트랜지스터 구조(TS)를 보여주는 단면도이다.
필라(5113)의 p-타입 실리콘(5114)은 바디(body)로 동작할 수 있다. 필라(5113)에 인접한 제1서브 절연막(5117)은 터널링 절연막으로 동작할 수 있으며, 열산화막을 포함할 수 있다.
제2서브 절연막(5118)은 전하 저장막으로 동작할 수 있다. 예를 들면, 제2서브 절연막(5118)은 전하 포획층으로 동작할 수 있으며, 질화막 또는 금속 산화막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
도전 물질(5233)에 인접한 제3 서브 절연막(5119)은 블로킹 절연막으로 동작할 수 있다. 예를 들면, 제1방향으로 신장된 도전 물질(5233)과 인접한 제3서브 절연막(5119)은 단일층 또는 다층으로 형성될 수 있다. 제3서브 절연막(5119)은 제1서브 절연막 및 제2서브 절연막들(5117,5118)보다 높은 유전상수를 갖는 고유전막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다.
도전 물질(5233)은 게이트(또는 제어 게이트)로 동작할 수 있다. 즉, 게이트(또는 제어 게이트(5233)), 블로킹 절연막(5119), 전하 저장막(5118), 터널링 절연막(5117), 및 바디(5114)는, 트랜지스터(또는 메모리 셀 트랜지스터 구조)를 형성할 수 있다. 예컨대, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)은 ONO(oxide-nitride-oxide)를 구성할 수 있다. 이하에서는 설명의 편의를 위해, 필라(5113)의 p-타입 실리콘(5114)을 제2방향의 바디라 칭하기로 한다.
메모리 블록(BLKi)은 복수의 필라들(5113)을 포함할 수 있다. 즉, 메모리 블록(BLKi)은 복수의 낸드 스트링들(NS)을 포함할 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 제2방향(또는 기판과 수직한 방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다.
각 낸드 스트링(NS)은 제2방향을 따라 배치되는 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 스트링 선택 트랜지스터(SST)로 동작할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 접지 선택 트랜지스터(GST)로 동작할 수 있다.
게이트들(또는 제어 게이트들)은 제1방향으로 신장된 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)에 대응할 수 있다. 즉, 게이트들(또는 제어 게이트들)은 제1방향으로 신장되어 워드라인들, 그리고 적어도 두 개의 선택라인들(예를 들면, 적어도 하나의 스트링 선택라인(SSL) 및 적어도 하나의 접지 선택라인(GSL))을 형성할 수 있다.
제3방향으로 신장된 도전 물질들(5331,5332,5333)은 낸드 스트링들(NS)의 일단에 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 비트라인들(BL)로 동작할 수 있다. 즉, 하나의 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결될 수 있다.
제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)이 낸드 스트링들(NS)의 타단에 제공될 수 있다. 제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)은 공통 소스라인들(CSL)로 동작할 수 있다.
즉, 메모리 블록(BLKi)은 기판(5111)에 수직한 방향(제2방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함하며, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되는 낸드 플래시 메모리 블록(예를 들면, 전하 포획형)으로 동작할 수 있다.
도 5 내지 도 7에서는, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 설명하였지만, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장되는 도체라인들은 8개의 층, 16개의 층, 또는 복수의 층에 제공될 수 있다. 즉, 하나의 낸드 스트링(NS)에서, 트랜지스터는 8개, 16개, 또는 복수 개일 수 있다.
전술한 도 5 내지 도 7에서는, 하나의 비트라인(BL)에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 하나의 비트라인(BL)에 3개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예컨대, 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 m 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 하나의 비트라인(BL)에 연결되는 낸드 스트링들(NS)의 수만큼, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)의 수 및 공통 소스라인들(5311,5312,5313,5314)의 수 또한 조절될 수 있다.
또한, 도 5 내지 도 7에서는, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장된 하나의 도전 물질에, n 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 제1방향으로 신장된 하나의 도전 물질에 연결되는 낸드 스트링들(NS)의 수만큼, 비트라인들(5331,5332,5333)의 수 또한 조절될 수 있다.
도 8을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제1구조로 구현된 임의의 블록(BLKi)에는, 제1비트라인(BL1) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS11 to NS31)이 제공될 수 있다. 여기서, 도 8은, 도 5 내지 도 7에서 설명한 제1구조로 구현된 메모리 블록(BLKi)의 등가 회로를 도시한 회로도이다. 그리고, 제1비트라인(BL1)은 제3방향으로 신장된 도전 물질(5331)에 대응할 수 있다. 제2비트라인(BL2) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS12, NS22, NS32)이 제공될 수 있다. 제2비트라인(BL2)은 제3방향으로 신장된 도전 물질(5332)에 대응할 수 있다. 제3비트라인(BL3) 및 공통 소스라인(CSL) 사이에, 낸드 스트링들(NS13, NS23, NS33)이 제공될 수 있다. 제3비트라인(BL3)은 제3방향으로 신장된 도전 물질(5333)에 대응할 수 있다.
각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BL)과 연결될 수 있다. 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는 공통 소스라인(CSL)과 연결될 수 있다. 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공될 수 있다.
이하에서는 설명의 편의를 위해, 행(row) 및 열(column)) 단위로 낸드 스트링들(NS)을 정의할 수 있으며, 하나의 비트라인에 공통으로 연결된 낸드 스트링들(NS)은 하나의 열을 형성할 수 있음을, 일 예로 하여 설명하기로 한다. 예를 들면, 제1비트라인(BL1)에 연결된 낸드 스트링들(NS11 내지 NS31)은 제1열에 대응할 수 있고, 제2비트라인(BL2)에 연결된 낸드 스트링들(NS12 내지 NS32)은 제2열에 대응할 수 있으며, 제3비트라인(BL3)에 연결된 낸드 스트링들(NS13 내지 NS33)은 제3열에 대응할 수 있다. 하나의 스트링 선택라인(SSL)에 연결되는 낸드 스트링들(NS)은 하나의 행을 형성할 수 있다. 예를 들면, 제1스트링 선택라인(SSL1)에 연결된 낸드 스트링들(NS11 내지 NS13)은 제1행을 형성할 수 있고, 제2스트링 선택라인(SSL2)에 연결된 낸드 스트링들(NS21 내지 NS23)은 제2행을 형성할 수 있으며, 제3스트링 선택라인(SSL3)에 연결된 낸드 스트링들(NS31 내지 NS33)은 제3행을 형성할 수 있다.
또한, 각 낸드 스트링(NS)에서, 높이가 정의될 수 있다. 예컨대, 각 낸드 스트링(NS)에서, 접지 선택 트랜지스터(GST)에 인접한 메모리 셀(MC1)의 높이는 1이다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접할수록 메모리 셀의 높이는 증가할 수 있다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀(MC7)의 높이는 7이다.
그리고, 동일한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 스트링 선택라인(SSL)을 공유할 수 있다. 상이한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 상이한 스트링 선택라인들(SSL1, SSL2, SSL3)에 각각 연결될 수 있다.
아울러, 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 메모리 셀들은 워드라인(WL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 메모리 셀들(MC)에 연결된 워드라인들(WL)은 공통으로 연결될 수 있다. 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 더미 메모리 셀들(DMC)은 더미 워드라인(DWL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 더미 메모리 셀들(DMC)에 연결된 더미 워드라인들(DWL)은 공통으로 연결될 수 있다.
예컨대, 워드라인들(WL) 또는 더미 워드라인들(DWL)은 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 제공되는 층에서 공통으로 연결될 수 있다. 예컨대, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)은 콘택을 통해 상부 층에 연결될 수 있다. 상부 층에서 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 공통으로 연결될 수 있다. 즉, 동일한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 그리고, 상이한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 다시 말해, 낸드 스트링들(NS11 내지 NS13, NS21 내지 NS23, 및 NS31 내지 NS33)은 접지 선택라인(GSL)에 공통으로 연결될 수 있다.
공통 소스라인(CSL)은 낸드 스트링들(NS)에 공통으로 연결될 수 있다. 예를 들면, 기판(5111) 상의 활성 영역에서, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 연결될 수 있다. 예를 들면, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 콘택을 통해 상부 층에 연결될 수 있고, 또한 상부 층에서 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 공통으로 연결될 수 있다.
즉, 도 8에 도시된 바와 같이, 동일 깊이의 워드라인들(WL)은 공통으로 연결될 수 있다. 따라서, 특정 워드라인(WL)이 선택될 때, 특정 워드라인(WL)에 연결된 모든 낸드 스트링들(NS)이 선택될 수 있다. 상이한 행의 낸드 스트링들(NS)은 상이한 스트링 선택라인(SSL)에 연결될 수 있다. 따라서, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 동일 워드라인(WL)에 연결된 낸드 스트링들(NS) 중 비선택 행의 낸드 스트링들(NS)이 비트라인들(BL1 내지 BL3)로부터 분리될 수 있다. 즉, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 낸드 스트링들(NS)의 행이 선택될 수 있다. 그리고, 비트라인들(BL1 내지 BL3)을 선택함으로써, 선택 행의 낸드 스트링들(NS)이 열 단위로 선택될 수 있다.
각 낸드 스트링(NS)에서, 더미 메모리 셀(DMC)이 제공될 수 있다. 더미 메모리 셀(DMC) 및 접지 선택라인(GST) 사이에 제1메모리 셀 내지 제3메모리 셀들(MC1 내지 MC3)이 제공될 수 있다.
더미 메모리 셀(DMC) 및 스트링 선택라인(SST) 사이에 제4메모리 셀 내지 제6메모리 셀들(MC4 내지 MC6)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)의 메모리 셀들(MC)은, 더미 메모리 셀(DMC)에 의해 메모리 셀 그룹들로 분할될 수 있으며, 분할된 메모리 셀 그룹들 중 접지 선택 트랜지스터(GST)에 인접한 메모리 셀들(예를 들면, MC1 to MC3)을 하부 메모리 셀 그룹이라 할 수 있고, 분할된 메모리 셀 그룹들 중 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀들(예를 들면, MC4 내지 MC6)을 상부 메모리 셀 그룹이라 할 수 있다. 그러면 이하에서는, 도 9 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 제1구조와 다른 구조의 3차원 비휘발성 메모리 장치로 구현될 경우에 대해 보다 구체적으로 설명하기로 한다.
도 9 및 도 10을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 제2구조로 구현된 임의의 메모리 블록(BLKj)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 9는, 본 발명의 실시 예에 따른 메모리 장치가 앞선 도 5 내지 도 8에서 설명한 제1구조와 다른 제2구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제2구조로 구현된 임의의 메모리 블록(BLKj)을 도시한 사시도이고, 도 10은, 도 9의 메모리 블록(BLKj)을 임의의 제2선(Ⅶ-Ⅶ')에 따른 단면도이다.
우선, 기판(6311)이 제공될 수 있다. 예컨대, 기판(6311)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(6311)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(6311)은 p-타입 실리콘인 것으로 가정하지만, 기판(6311)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(6311) 상에, x-축 방향 및 y-축 방향으로 신장되는 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)이 제공된다. 여기서, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다.
또한, 기판(6311) 상에 x-축 방향 및 y-축으로 신장되는 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)이 제공된다. 여기서, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다. 그리고, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 y-축 방향을 따라 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)과 이격되어 제공된다.
아울러, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)을 관통하는 복수의 하부 필라들이 제공된다. 각 하부 필라(DP)는 z-축 방향을 따라 신장된다. 또한, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)을 관통하는 복수의 상부 필라들이 제공된다. 각 상부 필라(UP)는 z-축 방향을 따라 신장된다.
하부 필라(DP) 및 상부 필라(UP) 각각은 내부 물질(6361), 중간층(6362) 및 표면층(6363)을 포함한다. 여기서, 도 5 및 도 6에서 설명한 바와 같이, 중간층(6362)은 셀 트랜지스터의 채널로서 동작할 것이다. 표면층(6363)은 블로킹 절연막, 전하 저장막 및 터널링 절연막을 포함할 것이다.
하부 필라(DP) 및 상부 필라(UP)는 파이프 게이트(PG)를 통해 연결된다. 파이프 게이트(PG)는 기판(6311) 내에 배치될 수 있으며, 일 예로, 파이프 게이트(PG)는 하부 필라(DP) 및 상부 필라(UP)와 동일한 물질들을 포함할 수 있다.
하부 필라(DP)의 상부에, x-축 방향 및 y-축 방향으로 신장되는 제 2 타입의 도핑 물질(6312)이 제공된다. 예컨대, 제2타입의 도핑 물질(6312)은 n-타입의 실리콘 물질을 포함할 수 있다. 제2타입의 도핑 물질(6312)은 공통 소스라인(CSL)으로서 동작한다.
상부 필라(UP)의 상부에 드레인(6340)이 제공된다. 예컨대, 드레인(6340)은 n-타입의 실리콘 물질을 포함할 수 있다. 그리고, 드레인들의 상부에 y-축 방향으로 신장되는 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)이 제공된다.
제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 x-축 방향을 따라 이격되어 제공된다. 예컨대, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 금속으로서 형성될 수 있으며, 일 예로, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)과 드레인들은 콘택 플러그들을 통해 연결될 수 있다. 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 각각 제1비트라인 및 제2비트라인들(BL1, BL2)로 동작한다.
제1도전 물질(6321)은 소스 선택라인(SSL)으로 동작하고, 제2도전 물질(6322)은 제1더미 워드라인(DWL1)으로 동작하며, 제3도전 물질 및 제4도전 물질들(6323,6324)은 각각 제1메인 워드라인 및 제2메인 워드라인들(MWL1, MWL2)로 동작한다. 그리고, 제5도전 물질 및 제6도전 물질들(6325,6326)은 각각 제3메인 워드라인 및 제4메인 워드라인들(MWL3, MWL4)로 동작하고, 제7도전 물질(6327)은 제2더미 워드라인(DWL2)으로 동작하며, 제8도전 물질(6328)은 드레인 선택라인(DSL)로서 동작한다.
하부 필라(DP), 그리고 하부 필라(DP)에 인접한 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 하부 스트링을 구성한다. 상부 필라(UP), 그리고 상부 필라(UP)에 인접한 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 상부 스트링을 구성한다. 하부 스트링 및 상부 스트링은 파이프 게이트(PG)를 통해 연결된다. 하부 스트링의 일단은 공통 소스라인(CSL)으로 동작하는 제2타입의 도핑 물질(6312)에 연결된다. 상부 스트링의 일단은 드레인(6320)을 통해 해당 비트라인에 연결된다. 하나의 하부 스트링 및 하나의 상부 스트링은 제2타입의 도핑 물질(6312)과 해당 비트라인 사이에 연결된 하나의 셀 스트링을 구성할 것이다.
즉, 하부 스트링은 소스 선택 트랜지스터(SST), 제1더미 메모리 셀(DMC1), 그리고 제1메인 메모리 셀 및 제2메인 메모리 셀들(MMC1, MMC2)을 포함할 것이다. 그리고, 상부 스트링은 제3메인 메모리 셀 및 제4메인 메모리 셀들(MMC3, MMC4), 제2더미 메모리 셀(DMC2), 그리고 드레인 선택 트랜지스터(DST)를 포함할 것이다.
한편, 도 9 및 도 10에서 상부 스트림 및 하부 스트링은, 낸드 스트링(NS)을 형성할 수 있으며, 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 여기서, 도 9 및 도 10에서의 낸드 스트림에 포함된 트랜지스터 구조는, 앞서 도 7에서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 도 11을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제2구조로 구현된 임의의 블록(BLKj)에는, 도 9 및 도 10에서 설명한 바와 같이, 하나의 상부 스트링과 하나의 하부 스트링이 파이프 게이트(PG)를 통해 연결되어 구현된 하나의 셀 스트링들이 각각 복수의 쌍들을 이루어 제공될 수 있다. 여기서, 도 11은, 도 9 및 도 10에서 설명한 제2구조로 구현된 메모리 블록(BLKj)의 등가 회로를 도시한 회로도이며, 설명의 편의를 위해 제2구조로 구현된 임의의 블록(BLKj)에서 한 쌍을 구성하는 제1스트링과 제2스트링만을 도시하였다.
즉, 제2구조로 구현된 임의의 블록(BLKj)에서, 제1채널(CH1)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는, 제1스트링(ST1)을 구현하고, 제2채널(CH2)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는 제2스트링(ST2)을 구현한다.
또한, 제1스트링(ST1)과 제2스트링(ST2)은, 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되며, 또한 제1스트링(ST1)은, 제1비트라인(BL1)에 연결되고, 제2스트링(ST2)은 제2비트라인(BL2)에 연결된다.
여기서, 설명의 편의를 위해, 도 11에서는, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되는 경우를 일 예로 설명하였으나, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 소스 선택라인(SSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1드레인 선택라인(DSL1)에 연결되고 제2스트링(ST2)이 제2드레인 선택라인(DSL2)에 연결되거나, 또는 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1소스 선택라인(SSL1)에 연결되고 제2스트링(ST2)은 제2소스 선택라인(SDSL2)에 연결될 수도 있다.
도 12a 내지 도 12j는 본 발명의 제1 실시예에 따른 메모리 시스템의 원-샷 프로그램 동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 12a 내지 도 12j를 참조하면, 도 1에 도시된 데이터 처리 시스템(100)의 구성을 참조하여 다수의 메모리 장치(1501, 1502, 1503, 1504) 및 캐시버퍼(1441)가 포함된 데이터 처리 시스템(100)의 구성이 도시된 것을 알 수 있다.
이때, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각은, 도 1에서 설명했던 하나의 메모리 장치(150)에 대응하는 구성요소이다.
그리고, 캐시버퍼(1441)는, 도 1에서 설명했던 컨트롤러(130)에 포함된 메모리(144) 중 라이트 버퍼에 대응하는 구성요소이다. 즉, 도 1에서 설명했던 것과 같이 컨트롤러(130)의 메모리(144)는 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함할 수 있는데, 그 중 라이트 버퍼에 대응하는 구성요소가 도 12a 내지 도 12j에 도시된 캐시버퍼(1441)이다.
참고로, 도면에서는 다수의 메모리 장치(1501, 1502, 1503, 1504)로서 네 개의 비휘발성 메모리 장치가 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많거나 더 작은 개수의 비휘발성 메모리 장치가 다수의 메모리 장치(1501, 1502, 1503, 1504)로서 포함될 수 있다.
한편, 도 12a 내지 도 12j에 도시된 메모리 시스템(110)의 구성은 모두 동일하다. 다만, 메모리 시스템(110)의 동작변화를 설명하기 위해 도 12a 내지 도 12j로 구분하여 도시하였을 뿐이다.
따라서, 도 12a를 참조하여 본 발명의 제1 실시예에 따른 메모리 시스템의 구성을 설명하면 다음과 같다.
구체적으로, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각은 노말블록과 보조블록을 포함한다.
즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)는 제1 노말블록과 제1 보조블록을 포함하고, 제2 메모리 장치(1502)는 제2 노말블록과 제2 보조블록을 포함하며, 제3 메모리 장치(150)는 제3 노말블록과 제3 보조블록을 포함하고, 제4 메모리 장치(150)는 제4 노말블록과 제4 보조블록을 포함한다.
이때, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 노말블록은, 도 3에서 설명했던 복수의 메모리 블록들(210, 220, 230, 240) 중 일부의 메모리 블록들을 포함하는 형태라고 볼 수 있다. 또한, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 보조블록은, 복수의 메모리 블록들(210, 220, 230, 240) 중 또 다른 일부의 메모리 블록들을 포함하는 형태라고 볼 수 있다. 다만, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 포함되는 메모리 블록의 개수는, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 보조블록에 포함되는 메모리 블록의 개수보다 훨씬 많을 것이다.
그리고, 도면에 직접적으로 도시되진 않았지만, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에는 멀티레벨 셀이 포함된다. 이때, 멀티레벨 셀은 도 3에서 설명된 하나의 메모리 셀에 다수의 비트 데이터를 저장할 수 있는 메모리 셀을 의미한다. 예컨대, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 포함된 멀티레벨 셀은, 하나의 메모리 셀에 3비트의 데이터를 저장할 수 있는 트리플 레벨 셀(Triple Level Cell : TLC)일 수 있다. 물론, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 포함된 멀티레벨 셀은, 설계자의 선택에 따라 하나의 메모리 셀에 3비트보다 더 많거나 더 적은 비트의 데이터를 저장할 수 있는 멀티레벨 셀도 얼마든지 가능하다.
또한, 도면에 직접적으로 도시되진 않았지만, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에는 단일레벨 셀이 포함된다. 이때, 단일레벨 셀은 도 3에서 설명된 하나의 메모리 셀에 하나의 비트 데이터를 저장할 수 있는 메모리 셀을 의미한다.
그리고, 도면에 직접적으로 도시되진 않았지만, 컨트롤러(130)는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 데이터를 프로그램할 때에는 원-샷 프로그램 방식을 사용한다. 이때, 원-샷 프로그램은 다수의 비트 데이터를 한 번의 프로그램 동작을 통해 멀티레벨 셀에 프로그램하는 동작을 의미한다.
이때, 원-샷 프로그램의 기준이 되는 데이터 크기를 '설정된 크기'라고 정의할 수 있다. 예컨대, 제1 메모리 장치(1501)의 제1 노말블록에 포함된 어느 하나의 페이지(미도시)에 더미 데이터 없이 원-샷 프로그램을 진행하기 위해 필요한 데이터의 크기를 '설정된 크기'로 정의할 수 있다.
참고로, 도면에서는 '설정된 크기'를 '96KB'로 예시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 '96KB'보다 더 크거나 더 작은 크기로 설정될 수 있다.
그리고, 다수의 메모리 장치(1501, 1502, 1503, 1504)는 인터리빙(interleaving) 방식으로 동작한다. 이를 위해, 도면에서는 다수의 메모리 장치(1501, 1502, 1503, 1504)에 포함된 네 개의 메모리 장치가 두 개의 채널(CHANNEL0, CHANNEL1)과 두 개의 경로(WAY0, WAY1)를 통해 연결되어 있는 것을 알 수 있다.
그리고, 도면에 직접적으로 도시되지 않았지만, 본 발명에서는 도 1에서 설명했던 컨트롤러(130)에 포함된 메모리(144) 중 맵(map)버퍼에 대응하는 구성요소로써 주소관리영역(미도시)을 포함한다.
이때, 주소관리영역에는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보가 저장되는 것이 일반적이다.
그런데, 본 발명의 실시예에 따른 메모리 시스템은, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보를 주소관리영역에 저장하지만, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보는 주소관리영역에 저장하지 않는다. 다만, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 저장되는 데이터에 대한 물리주소만 주소관리영역에 저장한다.
이는, 본 발명의 실시예에 따른 메모리 시스템이 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 저장되는 데이터를 기존의 일반적인 비휘발성 메모리 장치에 저장되는 데이터와 동일하게 취급한다는 것을 의미한다. 특히, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 대해서는 가비지 컬렉션(garbage collection) 동작과 웨어 레벨링(wear leveling) 동작 및 리드 리클레임(read reclaim) 동작을 포함하는 백 그라운드(back ground) 동작을 수행할 수도 있다.
반면, 본 발명의 실시예에 따른 메모리 시스템이 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 저장되는 데이터를 기존의 일반적인 비휘발성 메모리 장치에 저장되는 데이터와는 다르게 취급한다는 것을 의미한다. 특히, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 대해서는 가비지 컬렉션(garbage collection) 동작과 웨어 레벨링(wear leveling) 동작 및 리드 리클레임(read reclaim) 동작을 포함하는 백 그라운드(back ground) 동작을 수행하지 않는다.
이와 같이, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각에 포함된 노말블록과 보조블록을 서로 다르게 관리하는 이유는, 하기에서 구체적으로 설명되겠지만 보조블록은 노말블록의 백업(back-up) 역할이기 때문이다. 즉, 호스트로부터 입력되는 데이터 중 '설정된 크기'보다 작은 데이터를 노말블록에 직접 원-샷 프로그램하는 것은 매우 비효율적인 동작이다. 따라서, 본 발명에서는 '설정된 크기'보다 작은 데이터가 호스트에서 입력되면 먼저 보조블록에 백업한 뒤, 이어서 입력되는 데이터가 누적되어 '설정된 크기'가 될 때 노말블록에 원-샷 프로그램하는 방식을 사용한다.
이렇게, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각에 포함된 보조블록이 노말블록의 백업 역할을 수행하도록 하기 때문에, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각에 포함된 보조블록에 저장된 데이터에 대한 논리주소와 물리주소의 매핑정보를 주소관리영역(미도시)에 저장할 필요가 없다. 대신, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각에 포함된 보조블록에 저장된 데이터에 대한 물리주소만 저장한다. 또한, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각에 포함된 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 저장위치정보로서 주소관리영역에 저장한다. 예컨대, 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제1 저장위치정보로서 주소관리영역에 저장하고, 제2 메모리 장치(1502)에 포함된 제2 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제2 저장위치정보로서 주소관리영역에 저장하며, 제3 메모리 장치(1503)에 포함된 제3 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제3 저장위치정보로서 주소관리영역에 저장하고, 제4 메모리 장치(1504)에 포함된 제4 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제4 저장위치정보로서 주소관리영역에 저장한다.
한편, 도 12a 내지 도 12d를 참조하면, '설정된 크기'를 갖는 데이터, 즉, '96KB'를 갖는 다수의 데이터가 호스트로부터 연속으로 입력될 때, 컨트롤러(130)에서 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각을 어떻게 제어하는지 알 수 있다.
도 12a를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제1 데이터(DATA1)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제1 데이터(DATA1)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제1 데이터(DATA1)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 정확히 '설정된 크기'인 '96KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제1 데이터(DATA1)를 원-샷 프로그램할 수 있다.
이때, 도면에서와 같이 다수의 메모리 장치(1501, 1502, 1503, 1504)는 모두가 아무런 동작도 수행하고 있지 않은 상태이다. 따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)가 동작할 순서라는 것을 가정하면, 컨트롤러(130)는 제1 데이터(DATA1)를 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램(PNM11)하게 된다.
이때, 컨트롤러(130)는, 제1 메모리 장치(1501)에 대한 원-샷 프로그램(PNM11)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제1 데이터(DATA1)를 삭제한다.
도 12b를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제2 데이터(DATA2)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제2 데이터(DATA2)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제2 데이터(DATA2)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 정확히 '설정된 크기'인 '96KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제2 데이터(DATA2)를 원-샷 프로그램할 수 있다.
이때, 도면에서와 같이 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)가 제1 데이터(DATA1)를 제1 노말블록에 원-샷 프로그램(PNM11)하는 동작을 수행하는 상태이고, 나머지 제2 내지 제4 메모리 장치(1502, 1503, 1504)는 아무런 동작도 수행하고 있지 않은 상태이다. 따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제2 메모리 장치(1502)가 동작할 순서라는 것을 가정하면, 컨트롤러(130)는 제2 데이터(DATA2)를 제2 메모리 장치(1502)의 제2 노말블록에 원-샷 프로그램(PNM22)하게 된다.
이때, 컨트롤러(130)는, 제2 메모리 장치(1502)에 대한 원-샷 프로그램(PNM22)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제2 데이터(DATA2)를 삭제한다.
도 12c를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제3 데이터(DATA3)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제3 데이터(DATA3)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제3 데이터(DATA3)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 정확히 '설정된 크기'인 '96KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제3 데이터(DATA3)를 원-샷 프로그램할 수 있다.
이때, 도면에서와 같이 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 및 제2 메모리 장치(1501, 1502)가 제1 및 제2 데이터(DATA1, DATA2)를 제1 및 제2 노말블록에 각각 원-샷 프로그램(PNM11, PNM22)하는 동작을 수행하는 상태이고, 나머지 제3 및 제4 메모리 장치(1503, 1504)는 아무런 동작도 수행하고 있지 않은 상태이다. 따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제3 메모리 장치(1503)가 동작할 순서라는 것을 가정하면, 컨트롤러(130)는 제3 데이터(DATA3)를 제3 메모리 장치(1503)의 제3 노말블록에 원-샷 프로그램(PNM33)하게 된다.
이때, 컨트롤러(130)는, 제3 메모리 장치(1503)에 대한 원-샷 프로그램(PNM33)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제3 데이터(DATA3)를 삭제한다.
도 12d를 참조하면, 컨트롤러(130)는, 호스트에서 제4 데이터(DATA4)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제4 데이터(DATA4)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제4 데이터(DATA4)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 정확히 '설정된 크기'인 '96KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제4 데이터(DATA3)를 원-샷 프로그램할 수 있다.
이때, 도면에서와 같이 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 내지 제3 메모리 장치(1501, 1502, 1503)가 제1 내지 제3 데이터(DATA1, DATA2, DATA3)를 제1 내지 제3 노말블록에 각각 원-샷 프로그램(PNM11, PNM22, PNM33)하는 동작을 수행하는 상태이고, 나머지 제4 메모리 장치(1503, 1504)는 아무런 동작도 수행하고 있지 않은 상태이다. 따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제4 메모리 장치(1504)가 동작하는 것을 가정하면, 컨트롤러(130)는 제4 데이터(DATA4)를 제4 메모리 장치(1504)의 제4 노말블록에 원-샷 프로그램(PNM44)하게 된다.
이때, 컨트롤러(130)는, 제4 메모리 장치(1504)에 대한 원-샷 프로그램(PNM44)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제4 데이터(DATA4)를 삭제한다.
정리하면, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504)를 인터리빙 방식으로 동작시킨다. 또한, 컨트롤러(130)는, 순차적으로 입력되는 다수의 데이터(DATA<1:4>)를 각각 캐시버퍼(1441)에 버퍼링할 때마다 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)의 사용크기가 '설정된 크기'를 갖는 경우 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'의 데이터(DATA1 or DATA2 or DATA3 or DATA4)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시킨다. 이때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 어떤 메모리 장치를 동작시킬지는 인터리빙 방식에 따른 동작순서에 따라 결정한다. 또한, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록으로 '설정된 크기'의 데이터(DATA1 or DATA2 or DATA3 or DATA4)를 원-샷 프로그램하면서 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'의 데이터(DATA1 or DATA2 or DATA3 or DATA4)를 삭제한다.
참고로, 도 12a 내지 도 12d 각각에서 제1 내지 제4 데이터(DATA<1:4>)가 캐시버퍼(1441)에 저장되는 형태가 모두 다른 것을 알 수 있다. 이는, 캐시버퍼(1441)의 크기가 총 '128KB'로서 '설정된 크기'인 '96KB'보다 크다고 가정할 때, 연속 입력되는 제1 내지 제4 데이터(DATA<1:4>)가 FIFO(First In First Out) 형태로 버퍼링되는 것을 예시한 것이다. 물론, 이와 같은 캐시버퍼(1441)의 동작은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 다른 동작으로 대체될 수 있다.
도 12e 내지 도 12j를 참조하면, '설정된 크기'보다 작은 데이터, 즉, '96KB'보다 작은 크기를 갖는 데이터가 호스트로부터 입력될 때, 컨트롤러(130)에서 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각에 어떻게 제어하는지 알 수 있다.
도 12e를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제5 데이터(DATA5)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제5 데이터(DATA5)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제5 데이터(DATA5)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 '4KB'가 되는 것을 확인할 수 있다. 즉, 제5 데이터(DATA5)가 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'보다 작은 '4KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 제5 데이터(DATA5)를 프로그램(PST15)한다. 즉, 컨트롤러(130)는, 제5 데이터(DATA5)가 '설정된 크기'보다 작은 크기를 갖는 데이터이기 때문에 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램하는 대신 보조블록에 프로그램한다.
이와 같이, 컨트롤러(130)에서 제5 데이터(DATA5)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램하는 대신 보조블록에 프로그램하는 이유는, 원-샷 프로그램 동작의 특성으로 인해 '설정된 크기'보다 작은 크기를 갖는 데이터를 원-샷 프로그램 동작을 통해 멀티 레벨 셀에 저장할 경우 '설정된 크기'에 부족한 만큼을 더미(dummy) 데이터로 보충해야하기 때문이다. 예컨대, '설정된 크기'인 '96KB'보다 작은 '4KB'크기를 갖는 제5 데이터(DATA5)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램하기 위해서는 '92KB'의 더미 데이터가 필요하다.
이때, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 보조블록은, 원-샷 프로그램 동작이 아닌 일반적인 프로그램 동작을 통해 제5 데이터(DATA5)를 프로그램하는 것이 가능하기 때문에 일부러 더미 데이터를 보충할 필요가 없다.
한편, 제5 데이터(DATA5)가 캐시버퍼(1441)에 버퍼링되는 시점은, 도 12a 내지 도 12d에서 설명했던 제1 내지 제4 데이터(DATA<1:4>)가 제1 내지 제4 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램되는 동작이 수행된 후, 가장 먼저 원-샷 프로그램 동작을 시작했던 제1 메모리 장치(1501)의 원-샷 프로그램 동작은 완료되고 나머지 제2 내지 제4 메모리 장치(1502, 1503, 1504)의 원-샷 프로그램 동작은 완료되지 않은 시점인 것을 알 수 있다.
따라서, 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 보조블록에 제5 데이터(DATA5)를 프로그램(PST15)하게 된다.
이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)가리키는 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간부터 제5 데이터(DATA5)를 순차적으로 프로그램(PTS15)시킨 뒤, 제1 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
이렇게, 그 값이 업데이트되어 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)는, 제1 메모리 장치(1501)를 제외한 제2 내지 제4 메모리 장치(1502, 1503, 1504) 중 인터리빙 순서에 따라 가장 빠르게 프로그램 동작을 수행하는 어느 한 메모리 장치의 노말블록에 저장된다. 예컨대, 도면에 직접적으로 도시되진 않았지만, 제1 메모리 장치(1501)의 제1 보조블록을 프로그램시키는 동작에 이어서 제2 메모리 장치(1502)의 제2 노말블록에 캐시버퍼(1441)의 데이터를 원-샷 프로그램시키는 동작을 수행한다고 가정할 수 있는데, 제2 메모리 장치(1502)의 제2 노말블록에 캐시버퍼(1441)의 데이터를 함께 원-샷 프로그램시킬 때 제1 저장위치정보도 제2 노말블록에 함께 저장시키게 된다. 이와 같이 캐시버퍼(1441)의 데이터와 제1 저장위치정보가 함께 제2 노말블록에 저장하는 것이 가능한 이유는, 제1 저장위치정보를 제2 노말블록 내에서도 스페어(spare) 영역에 저장하기 때문이다.
참고로, 제5 데이터(DATA5)가 제1 메모리 장치(1501)의 제1 보조블록에 저장되는 것을 예시하였기 때문에 제1 저장위치정보를 사용한 것이 예시되었으며, 만약, 제5 데이터(DATA5)가 제2 메모리 장치(1502)의 제2 보조블록에 저장되는 경우라면 제2 저장위치정보를 사용하였을 것이고, 제5 데이터(DATA5)가 제3 메모리 장치(1503)의 제3 보조블록에 저장되는 경우라면 제3 저장위치정보를 사용하였을 것이며, 제5 데이터(DATA5)가 제4 메모리 장치(1504)의 제4 보조블록에 저장되는 경우라면 제4 저장위치정보를 사용하였을 것이다.
그리고, 컨트롤러(130)는, 제1 메모리 장치(1501)에 프로그램(PST15)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링되어있던 제5 데이터(DATA5)를 삭제하지 않는다.
이렇게, 캐시버퍼(1441)에 버퍼링되어있던 제5 데이터(DATA5)는 캐시버퍼(1441)에서 삭제되지 않으면서 제1 메모리 장치(1501)의 제1 보조블록에 프로그램된 상태가 된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 및 캐시버퍼(1441)에 중복으로 저장되어 있는 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '유효상태'로 관리된다.
도 12f를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제6 데이터(DATA6)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제6 데이터(DATA6)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제5 데이터(DATA5)와 제6 데이터(DATA6)가 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '96KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 도 12e에서의 설명대로 제5 데이터(DATA5)를 캐시버퍼(1441)에서 삭제하지 않고, 뒤이어 입력되는 제6 데이터(DATA6)를 삭제되지 않은 제5 데이터(DATA5)와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 때문에, 제5 데이터(DATA5)와 제6 데이터(DATA6)가 누적하여 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'가 된다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제5 데이터(DATA5)와 제6 데이터(DATA6)를 누적으로 합친 데이터를 원-샷 프로그램할 수 있다.
이때, 제6 데이터(DATA6)가 캐시버퍼(1441)에 버퍼링되는 시점은, 도 12e에서 설명했던 제5 데이터(DATA5)가 제1 메모리 장치(1501)의 제1 보조블록에 프로그램되는 동작이 완료된 이후의 시점이다. 동시에, 도 12b 내지 도 12d에서 설명했던 제2 내지 제4 데이터(DATA<2:4>)가 제2 내지 제4 메모리 장치(1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램되는 동작이 완료된 이후의 시점이기도 하다. 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 모두의 동작이 완료된 이후의 시점이라고 가정할 수 있다.
따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)가 동작하는 것을 가정하면, 컨트롤러(130)는 캐시버퍼(1441)에 버퍼링되었던 제5 데이터(DATA5)와 제6 데이터(DATA6)를 누적으로 합친 데이터를 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램(PNM15+6)하게 된다. 물론, 캐시버퍼(1441)에 버퍼링되었던 제5 데이터(DATA5)와 제6 데이터(DATA6)를 누적으로 합친 데이터를 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램하는 것은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 인터리빙 방식에 따른 동작순서가 다르게 조절될 경우, 제2 내지 제4 메모리 장치(1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램(PNM15+6)되는 것도 얼마든지 가능하다.
이때, 컨트롤러(130)는, 제1 메모리 장치(1501)에 대한 원-샷 프로그램(PNM15+6)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제5 데이터(DATA5)와 제6 데이터(DATA6)를 누적으로 합친 데이터를 삭제한다.
이렇게, 제1 메모리 장치(1501)의 제1 보조블록에 프로그램되면서 캐시버퍼(1441)에서도 버퍼링되어있던 제5 데이터(DATA5)는, 제5 데이터(DATA5)와 제6 데이터(DATA6)가 함께 제1 메모리 장치(1501)의 제1 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램된 이후 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제되어 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록과 노말블록에 중복으로 프로그램된 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '무효상태'로 관리된다.
정리하면, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504)를 인터리빙 방식으로 동작시킨다. 또한, 컨트롤러(130)는, 순차적으로 입력되는 다수의 데이터(DATA<1:4>)를 각각 캐시버퍼(1441)에 버퍼링할 때마다 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)의 사용크기가 '설정된 크기'보다 작은 경우 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 작은 데이터(DATA5)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램시킨다. 이때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 어떤 메모리 장치를 동작시킬지는 인터리빙 방식에 따른 동작순서에 따라 결정한다. 또한, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록으로 '설정된 크기'보다 작은 크기를 갖는 데이터(DATA5)를 프로그램하면서 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 작은 크기를 갖는 데이터(DATA5)를 삭제하지 않는다.
이렇게, '설정된 크기'보다 작은 데이터(DATA5)는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램된 이후에도 캐시버퍼(1441)에서 삭제되지 않았기 때문에, 뒤이어 입력되는 데이터(DATA6)와 함께 캐시버퍼(1441)에 누적하여 버퍼링된다. 이때, 뒤이어 입력된 데이터(DATA6)의 버퍼링이 완료된 시점에서 또 다시 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)에 버퍼링된 데이터(DATA5+DATA6)의 크기가 '설정된 크기'가 될 때, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA5+DATA6)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시킨다.
이때, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA5+DATA6)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시키면서, 캐시버퍼(1441)에 버퍼링되어있던 '설정된 크기'만큼의 데이터(DATA5+DATA6)를 삭제한다.
도 12g를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제7 데이터(DATA7)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제7 데이터(DATA7)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제7 데이터(DATA7)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 '92KB'가 되는 것을 확인할 수 있다. 즉, 제7 데이터(DATA7)가 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'보다 작은 '92KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 도 12e에서 설명한 것처럼 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록을 선택하여 제7 데이터(DATA7)를 프로그램해야 하는데, 이때, 제7 데이터(DATA7)의 크기가 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에만 프로그램 할 수 있는 크기가 아니다.
즉, 전술한 바와 같이 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록은 단일 레벨 셀을 통해 데이터를 저장하는 방식이기 때문에 한 번의 프로그램 동작을 통해 저장할 수 있는 용량이 작다.
예컨대, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 노말블록에 포함된 메모리 셀이 트리플 레벨 셀이라고 가정하여 원-샷 프로그램을 위한 '설정된 크기'가 '96KB'로 예시된 것이라고 할 수 있다. 이때, 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 보조블록에 포함된 메모리 셀은 단일 레벨 셀이므로 한 번에 프로그램할 수 있는 최대 크기는 '설정된 크기'인 '96KB'를 '3'으로 나눈'32KB'로 예시될 수 있다.
이와 같은 예시를 참조하면, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록을 선택하여 '92KB'의 크기를 갖는 제7 데이터(DATA7)를 프로그램할 경우, 선택된 보조블록에 연속으로 3번의 프로그램하는 동작이 필요한데, 이는 매우 비효율적인 동작이다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록만 선택하는 것이 아니라 인터리빙 방식에 따른 순서대로 여러 개의 보조블록을 선택한 뒤, 순서대로 선택된 여러 개의 보조블록에 제7 데이터(DATA7) 분할하여 프로그램(PST17, PST27, PST37)하는 방식을 사용한다.
예컨대, 도면에서와 같이 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 제1 보조블록과 제2 보조블록 및 제3 보조블록을 인터리빙 방식에 따른 순서대로 각각 선택한 뒤, '92KB'의 크기를 갖는 제7 데이터(DATA7)를 '32KB', '32KB', '28KB'으로 3등분으로 분할하여 순서대로 각각 프로그램(PST17, PST27, PST37)하게 된다.
이때, 제7 데이터(DATA7)가 캐시버퍼(1441)에 버퍼링되는 시점은, 도 12a 내지 도 12d에서 설명했던 제1 내지 제4 데이터(DATA<1:4>)가 제1 내지 제4 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램되는 동작이 수행된 후, 가장 먼저 원-샷 프로그램 동작을 시작했던 제1 메모리 장치(1501)의 원-샷 프로그램 동작은 완료되고 나머지 제2 내지 제4 메모리 장치(1502, 1503, 1504)의 원-샷 프로그램 동작은 완료되지 않은 시점인 것을 알 수 있다.
따라서, 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 보조블록에 제7 데이터(DATA7)의 앞쪽 '32KB'를 프로그램(PST17)하게 된다. 이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)가리키는 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간부터 제7 데이터(DATA7)의 앞쪽 '32KB'를 순차적으로 프로그램(PTS17)시킨 뒤, 제1 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
이어서, 제2 메모리 장치(1502)의 원-샷 프로그램 동작이 완료되고 나머지 제3 및 제4 메모리 장치(1503, 1504)의 원-샷 프로그램 동작은 완료되지 않은 시점에서 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제2 메모리 장치(1502)의 제2 보조블록에 제7 데이터(DATA7)의 중간 '32KB'를 프로그램(PST27)하게 된다. 이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제2 저장위치정보(미도시)가리키는 제2 메모리 장치(1501)에 포함된 제2 보조블록의 빈 공간부터 제7 데이터(DATA7)의 중간 '32KB'를 순차적으로 프로그램(PST27)시킨 뒤, 제2 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
이어서, 제3 메모리 장치(1503)의 원-샷 프로그램 동작이 완료되고 나머지 제4 메모리 장치(1504)의 원-샷 프로그램 동작은 완료되지 않은 시점에서 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제3 메모리 장치(1503)의 제3 보조블록에 제7 데이터(DATA7)의 끝쪽 '28KB'를 프로그램(PST37)하게 된다. 이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제3 저장위치정보(미도시)가리키는 제3 메모리 장치(1501)에 포함된 제3 보조블록의 빈 공간부터 제7 데이터(DATA7)의 끝쪽 '28KB'를 순차적으로 프로그램(PST37)시킨 뒤, 제3 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
이렇게, 그 값이 업데이트되어 주소관리영역(미도시)에 저장된 제1 내지 제3 저장위치정보(미도시)는, 제1 내지 제3 메모리 장치(1501, 1502, 1503) 다음 순서로 동작하는 제4 메모리 장치(1504)의 제4 노말블록에 저장될 수 있다. 예컨대, 도면에 직접적으로 도시되진 않았지만, 제1 내지 제3 메모리 장치(1501, 1502, 1503) 각각의 보조블록을 프로그램시키는 동작에 이어서 제4 메모리 장치(1504)의 제4 노말블록에 캐시버퍼(1441)의 데이터를 원-샷 프로그램시키는 동작을 수행한다고 가정할 수 있는데, 제4 메모리 장치(1504)의 제4 노말블록에 캐시버퍼(1441)의 데이터를 함께 원-샷 프로그램시킬 때 제1 내지 제3 저장위치정보도 제4 노말블록에 함께 저장시키게 된다. 이와 같이 캐시버퍼(1441)의 데이터와 제1 내지 제3 저장위치정보가 함께 제4 노말블록에 저장하는 것이 가능한 이유는, 제1 내지 제3 저장위치정보를 제4 노말블록 내에서도 스페어(spare) 영역에 저장하기 때문이다.
그리고, 컨트롤러(130)는, 제1 메모리 장치(1501)와 제2 메모리 장치(1502) 및 제3 메모리 장치(1502) 각각에서 프로그램(PST17, PST27, PST37)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링되어있던 제7 데이터(DATA7)를 삭제하지 않는다.
이렇게, 캐시버퍼(1441)에 버퍼링되어있던 제7 데이터(DATA7)는 캐시버퍼(1441)에서 삭제되지 않으면서 제1 내지 제3 메모리 장치(1501, 1502, 1503) 각각의 보조블록에 프로그램된 상태가 된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 및 캐시버퍼(1441)에 중복으로 저장되어 있는 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '유효상태'로 관리된다.
도 12h를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제8 데이터(DATA8)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제8 데이터(DATA8)이 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제7 데이터(DATA7)와 제8 데이터(DATA8)이 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '96KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 도 12g에서의 설명대로 제7 데이터(DATA7)를 캐시버퍼(1441)에서 삭제하지 않고, 뒤이어 입력되는 제8 데이터(DATA8)를 삭제되지 않은 제7 데이터(DATA7)와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 때문에, 제7 데이터(DATA7)와 제8 데이터(DATA8)가 누적하여 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'가 된다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제7 데이터(DATA7)와 제8 데이터(DATA8)를 누적으로 합친 데이터를 원-샷 프로그램할 수 있다.
이때, 제8 데이터(DATA8)가 캐시버퍼(1441)에 버퍼링되는 시점은, 도 12g에서 설명했던 제7 데이터(DATA7)가 제1 내지 제3 메모리 장치(1503) 각각의 보조블록에 프로그램되는 동작이 완료된 이후의 시점이다. 동시에, 도 12d에서 설명했던 제4 데이터(DATA4)가 제4 메모리 장치(1504)의 노말블록에 원-샷 프로그램되는 동작이 완료된 이후의 시점이기도 하다. 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 모두의 동작이 완료된 이후의 시점이라고 가정할 수 있다.
따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)가 동작하는 것을 가정하면, 컨트롤러(130)는 캐시버퍼(1441)에 버퍼링되었던 제7 데이터(DATA7)와 제8 데이터(DATA8)을 누적으로 합친 데이터를 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램(PNM17+8)하게 된다. 물론, 캐시버퍼(1441)에 버퍼링되었던 제7 데이터(DATA7)와 제8 데이터(DATA8)를 누적으로 합친 데이터를 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램하는 것은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 인터리빙 방식에 따른 동작순서가 다르게 조절될 경우, 제2 내지 제4 메모리 장치(1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램되는 것도 얼마든지 가능하다.
이때, 컨트롤러(130)는, 제1 메모리 장치(1501)에 대한 원-샷 프로그램(PNM17+8)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제7 데이터(DATA7)와 제8 데이터(DATA8)를 누적으로 합친 데이터를 삭제한다.
이렇게, 제1 내지 제3 메모리 장치(1501, 1502, 1503) 각각의 보조블록에 프로그램되면서 캐시버퍼(1441)에서도 버퍼링되어있던 제7 데이터(DATA7)는, 제7 데이터(DATA7)와 제8 데이터(DATA8)가 함께 제1 메모리 장치(1501)의 제1 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램된 이후 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제되어 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록과 노말블록에 중복으로 프로그램된 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '무효상태'로 관리된다.
정리하면, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504)를 인터리빙 방식으로 동작시킨다. 또한, 컨트롤러(130)는, 순차적으로 입력되는 다수의 데이터(DATA<1:4>)를 각각 캐시버퍼(1441)에 버퍼링할 때마다 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)의 사용크기가 '설정된 크기'보다 작지만 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 한 번에 프로그램시킬 수 있는 크기보다는 큰 경우, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록을 인터리빙 방식에 따른 순서대로 여러 개 선택한 뒤 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 작은 데이터(DATA7)를 분할하여 순서대로 각각 프로그램(PST17, PST27, PST37)시킨다.
이때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 어떤 메모리 장치를 동작시킬지는 인터리빙 방식에 따른 동작순서에 따라 결정한다. 또한, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록으로 '설정된 크기'보다 작은 크기를 갖는 데이터(DATA7)를 프로그램하면서 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 작은 크기를 갖는 데이터(DATA7)를 삭제하지 않는다.
이렇게, '설정된 크기'보다 작은 데이터(DATA7)는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램된 이후에도 캐시버퍼(1441)에서 삭제되지 않았기 때문에, 뒤이어 입력되는 데이터(DATA8)와 함께 캐시버퍼(1441)에 누적하여 버퍼링된다. 이때, 뒤이어 입력된 데이터(DATA8)의 버퍼링이 완료된 시점에서 또 다시 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)에 버퍼링된 데이터(DATA7+DATA8)의 크기가 '설정된 크기'가 될 때, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'의 데이터(DATA7+DATA8)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시킨다.
이때, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA7+DATA8)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시키면서, 캐시버퍼(1441)에 버퍼링되어있던 '설정된 크기'만큼의 데이터(DATA7+DATA8)를 삭제한다.
도 12i를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제9 데이터(DATA9)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제9 데이터(DATA9)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제9 데이터(DATA9)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 '4KB'가 되는 것을 확인할 수 있다. 즉, 제9 데이터(DATA9)가 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'보다 작은 '4KB'가 되는 것을 확인할 수 있다.
따라서, 도 12e에서 설명한 바와 같이 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 제9 데이터(DATA9)를 프로그램(PST19)한다. 즉, 컨트롤러(130)는, 제9 데이터(DATA9)가 '설정된 크기'보다 작은 크기를 갖는 데이터이기 때문에 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램하는 대신 보조블록에 프로그램한다.
한편, 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 보조블록에 제9 데이터(DATA9)를 프로그램(PST19)하게 된다.
이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)가리키는 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간부터 제9 데이터(DATA9)를 순차적으로 프로그램(PTS19)시킨 뒤, 제1 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
또한, 컨트롤러(130)는, 제1 메모리 장치(1501)에 프로그램(PST19)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링되어있던 제9 데이터(DATA9)를 삭제하지 않는다.
전술한 것과 같이 제9 데이터(DATA9)를 제1 메모리 장치(1501)의 제1 보조블록에 프로그램한 이후, 컨트롤러(130)는, 호스트에서 입력되는 제10 데이터(DATA10)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제10 데이터(DATA10)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제9 데이터(DATA9)와 제10 데이터(DATA10)가 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '8KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 제9 데이터(DATA9)를 캐시버퍼(1441)에서 삭제하지 않고, 뒤이어 입력되는 제10 데이터(DATA10)를 삭제되지 않은 제9 데이터(DATA9)와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 그런데, 제9 데이터(DATA9)와 제10 데이터(DATA10)가 누적하여 버퍼링되었음에도 캐시버퍼(1441)의 사용크기는 '설정된 크기'보다 작은 '8KB'가 된다.
따라서, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링되어 있는 '설정된 크기'보다 작은 데이터(DATA9+DATA10)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램해야 한다. 이때, 제10 데이터(DATA10)가 입력되기 전에 이미 제1 메모리 장치(1501)의 제1 보조블록에 프로그램이 완료된 제9 데이터(DATA9)는 또 다시 프로그램할 필요가 없다. 따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 제10 데이터(DATA10)를 프로그램(PST110)한다. 즉, 캐시버퍼(1441)에 버퍼링되어 있는 '설정된 크기'보다 작은 데이터를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램할 때에는, '직전에' 버퍼링되었던 데이터(DATA10)만 프로그램하게 된다.
한편, 제10 데이터(DATA10)가 캐시버퍼(1441)에 버퍼링되는 시점은, 이전에 입력되었던 제9 데이터(DATA9)가 제1 메모리 장치(1501)의 제1 보조블록에 프로그램이 완료된 시점이다. 따라서, 제10 데이터(DATA10)를 프로그램하기 위해 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록을 선택할 때, 제1 메모리 장치(1501)의 제1 보조블록도 선택대상에 포함되며, 인터리빙 방식에 따른 동작순서를 그대로 적용할 경우 제1 메모리 장치(1501)의 제1 보조블록이 또 다시 선택된다.
즉, 도면과 같이 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 보조블록에 제10 데이터(DATA10)를 프로그램(PST110)하게 된다.
물론, 도면에 도시된 것처럼 제9 데이터(DATA9)를 제1 메모리 장치(1501)의 제1 보조블록에 프로그램한 후, 이어서 제10 데이터(DATA10)를 제1 메모리 장치(1501)의 제1 보조블록에 다시 프로그램하는 동작은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 다른 방식의 동작으로 대체될 수 있다.
이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)가리키는 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간부터 제10 데이터(DATA10)를 순차적으로 프로그램(PTS110)시킨 뒤, 제1 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
그리고, 컨트롤러(130)는, 제1 메모리 장치(1501)에 프로그램(PST110)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링되어있던 제10 데이터(DATA10)를 삭제하지 않는다. 따라서, 캐시버퍼(1441)에는 제9 데이터(DATA9)와 제10 데이터(DATA10)가 모두 삭제되지 않고 남아 있는 상태가 된다.
전술한 것과 같이 제9 데이터(DATA9) 및 제10 데이터(DATA10)를 제1 메모리 장치(1501)의 제1 보조블록에 순서대로 각각 프로그램한 이후, 컨트롤러(130)는, 호스트에서 입력되는 제11 데이터(DATA11)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제11 데이터(DATA11)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)가 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '12KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 제9 데이터(DATA9) 및 제10 데이터(DATA10)를 캐시버퍼(1441)에서 삭제하지 않고, 뒤이어 입력되는 제11 데이터(DATA11)를 삭제되지 않은 제9 데이터(DATA9) 및 제10 데이터(DATA10)와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 그런데, 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)가 누적하여 버퍼링되었음에도 캐시버퍼(1441)의 사용크기는 '설정된 크기'보다 작은 '12KB'가 된다.
따라서, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링되어 있는 '설정된 크기'보다 작은 데이터(DATA9+DATA10+DATA11)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램해야 한다. 이때, 제11 데이터(DATA11)가 입력되기 전에 이미 제1 메모리 장치(1501)의 제1 보조블록에 프로그램이 완료된 제9 데이터(DATA9) 및 제10 데이터(DATA10)는 또 다시 프로그램할 필요가 없다. 따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 제11 데이터(DATA11)를 프로그램(PST111)한다. 즉, 캐시버퍼(1441)에 버퍼링되어 있는 '설정된 크기'보다 작은 데이터를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램할 때에는, '직전에' 버퍼링되었던 데이터(DATA11)만 프로그램하게 된다.
한편, 제11 데이터(DATA11)가 캐시버퍼(1441)에 버퍼링되는 시점은, 이전에 입력되었던 제10 데이터(DATA10)가 제1 메모리 장치(1501)의 제1 보조블록에 프로그램이 완료된 시점이다. 따라서, 제11 데이터(DATA11)를 프로그램하기 위해 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록을 선택할 때, 제1 메모리 장치(1501)의 제1 보조블록도 선택대상에 포함되며, 인터리빙 방식에 따른 동작순서를 그대로 적용할 경우 제1 메모리 장치(1501)의 제1 보조블록이 또 다시 선택된다.
즉, 도면과 같이 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 보조블록에 제11 데이터(DATA11)를 프로그램(PST111)하게 된다.
물론, 도면에 도시된 것처럼 제9 데이터(DATA9) 및 제10 데이터(DATA10)를 제1 메모리 장치(1501)의 제1 보조블록에 각각 프로그램한 후, 이어서 제11 데이터(DATA11)를 제1 메모리 장치(1501)의 제1 보조블록에 다시 프로그램하는 동작은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 다른 방식의 동작으로 대체될 수 있다.
이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)가리키는 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간부터 제11 데이터(DATA11)를 순차적으로 프로그램(PTS111)시킨 뒤, 제1 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
그리고, 컨트롤러(130)는, 제1 메모리 장치(1501)에 프로그램(PST111)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링되어있던 제11 데이터(DATA11)를 삭제하지 않는다. 따라서, 캐시버퍼(1441)에는 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)가 모두 삭제되지 않고 남아 있는 상태가 된다.
전술한 것과 같이 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)를 제1 메모리 장치(1501)의 제1 보조블록에 순서대로 각각 프로그램한 이후, 컨트롤러(130)는, 호스트에서 입력되는 제12 데이터(DATA12)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제12 데이터(DATA12)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)가 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '16KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)를 캐시버퍼(1441)에서 삭제하지 않고, 뒤이어 입력되는 제12 데이터(DATA12)를 삭제되지 않은 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 그런데, 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)가 누적하여 버퍼링되었음에도 캐시버퍼(1441)의 사용크기는 '설정된 크기'보다 작은 '16KB'가 된다.
따라서, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링되어 있는 '설정된 크기'보다 작은 데이터(DATA9+DATA10+DATA11+DATA12)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램해야 한다. 이때, 제12 데이터(DATA12)가 입력되기 전에 이미 제1 메모리 장치(1501)의 제1 보조블록에 프로그램이 완료된 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)는 또 다시 프로그램할 필요가 없다. 따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 제12 데이터(DATA11)를 프로그램(PST112)한다. 즉, 캐시버퍼(1441)에 버퍼링되어 있는 '설정된 크기'보다 작은 데이터를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램할 때에는, '직전에' 버퍼링되었던 데이터(DATA11)만 프로그램하게 된다.
한편, 제12 데이터(DATA12)가 캐시버퍼(1441)에 버퍼링되는 시점은, 이전에 입력되었던 제11 데이터(DATA11)가 제1 메모리 장치(1501)의 제1 보조블록에 프로그램이 완료된 시점이다. 따라서, 제12 데이터(DATA12)를 프로그램하기 위해 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록을 선택할 때, 제1 메모리 장치(1501)의 제1 보조블록도 선택대상에 포함되며, 인터리빙 방식에 따른 동작순서를 그대로 적용할 경우 제1 메모리 장치(1501)의 제1 보조블록이 또 다시 선택된다.
즉, 도면과 같이 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 보조블록에 제12 데이터(DATA12)를 프로그램(PST112)하게 된다.
물론, 도면에 도시된 것처럼 제9 데이터(DATA9)와 제10 데이터(DATA10) 및 제11 데이터(DATA11)를 제1 메모리 장치(1501)의 제1 보조블록에 각각 프로그램한 후, 이어서 제12 데이터(DATA12)를 제1 메모리 장치(1501)의 제1 보조블록에 다시 프로그램하는 동작은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 다른 방식의 동작으로 대체될 수 있다.
이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)가리키는 제1 메모리 장치(1501)에 포함된 제1 보조블록의 빈 공간부터 제12 데이터(DATA12)를 순차적으로 프로그램(PTS112)시킨 뒤, 제1 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
이렇게, 그 값이 업데이트되어 주소관리영역(미도시)에 저장된 제1 저장위치정보(미도시)는, 제1 메모리 장치(1501)를 제외한 제2 내지 제4 메모리 장치(1502, 1502, 1503) 중 인터리빙 순서에 따라 가장 빠르게 프로그램 동작을 수행하는 어느 한 메모리 장치의 노말블록에 저장된다. 예컨대, 도면에 직접적으로 도시되진 않았지만, 제1 메모리 장치(1501)의 제1 보조블록을 프로그램시키는 동작에 이어서 제2 메모리 장치(1502)의 제2 노말블록에 캐시버퍼(1441)의 데이터를 원-샷 프로그램시키는 동작을 수행한다고 가정할 수 있는데, 제2 메모리 장치(1502)의 제2 노말블록에 캐시버퍼(1441)의 데이터를 함께 원-샷 프로그램시킬 때 제1 저장위치정보도 제2 노말블록에 함께 저장시키게 된다. 이와 같이 캐시버퍼(1441)의 데이터와 제1 저장위치정보가 함께 제2 노말블록에 저장하는 것이 가능한 이유는, 제1 저장위치정보를 제2 노말블록 내에서도 스페어(spare) 영역에 저장하기 때문이다.
그리고, 컨트롤러(130)는, 제1 메모리 장치(1501)에 프로그램(PST112)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링되어있던 제12 데이터(DATA12)를 삭제하지 않는다. 따라서, 캐시버퍼(1441)에는 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)가 모두 삭제되지 않고 남아 있는 상태가 된다.
이렇게, 캐시버퍼(1441)에 버퍼링되어있던 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)는 캐시버퍼(1441)에서 삭제되지 않으면서 제1 메모리 장치(1501)의 제1 보조블록에 프로그램된 상태가 된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 및 캐시버퍼(1441)에 중복으로 저장되어 있는 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '유효상태'로 관리된다.
도 12j를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제13 데이터(DATA13)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제13 데이터(DATA13)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)가 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '96KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 도 12i에서의 설명대로 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)를 캐시버퍼(1441)에서 삭제하지 않고, 뒤이어 입력되는 제13 데이터(DATA13)를 삭제되지 않은 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 때문에, 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)가 누적하여 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'가 된다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)를 누적으로 합친 데이터를 원-샷 프로그램할 수 있다.
이때, 제13 데이터(DATA13)가 캐시버퍼(1441)에 버퍼링되는 시점은, 도 12i에서 설명했던 제12 데이터(DATA12)가 제1 메모리 장치(1501)의 제1 보조블록에 프로그램되는 동작이 완료된 이후의 시점이다. 따라서, 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)를 누적으로 합친 데이터를 원-샷 프로그램하기 위해 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록을 선택할 때, 제1 메모리 장치(1501)의 제1 노말블록도 선택대상에 포함되며, 인터리빙 방식에 따른 동작순서를 그대로 적용할 경우 제1 메모리 장치(1501)의 제1 노말블록이 또 다시 선택된다.
즉, 도면과 같이 컨트롤러(130)는 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 노말블록에 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)를 누적으로 합친 데이터를 원-샷 프로그램(PNM19+10+11+12+13)하게 된다.
물론, 도면에 도시된 것처럼 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)를 제1 메모리 장치(1501)의 제1 보조블록에 프로그램한 후, 이어서 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)를 누적으로 합친 데이터를 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램(PNM19+10+11+12+13)하는 동작은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 다른 방식의 동작으로 대체될 수 있다.
이때, 컨트롤러(130)는, 제1 메모리 장치(1501)에 대한 원-샷 프로그램(PNM19+10+11+12+13)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11)와 제12 데이터(DATA12) 및 제13 데이터(DATA13)를 누적으로 합친 데이터를 삭제한다.
이렇게, 제1 메모리 장치(1501)의 제1 보조블록에 프로그램되면서 캐시버퍼(1441)에서도 버퍼링되어있던 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)는, 제9 데이터(DATA9)와 제10 데이터(DATA10)와 제11 데이터(DATA11) 및 제12 데이터(DATA12)가 제13 데이터(DATA13)와 함께 제1 메모리 장치(1501)의 제1 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램된 이후 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제되어 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록과 노말블록에 중복으로 프로그램된 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '무효상태'로 관리된다.
정리하면, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504)를 인터리빙 방식으로 동작시킨다. 또한, 컨트롤러(130)는, 순차적으로 입력되는 다수의 데이터(DATA<9:13>)를 각각 캐시버퍼(1441)에 버퍼링할 때마다 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)의 사용크기가 '설정된 크기'보다 작은 경우 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 작은 데이터(DATA9 or DATA9+DATA10 or DATA9+DATA10+DATA11 or DATA9+DATA10+DATA11+DATA12) 중 '직전에'버퍼링된 데이터(DATA9 or DATA10 or DATA11 or DATA12)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램시킨다. 이때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 어떤 메모리 장치를 동작시킬지는 인터리빙 방식에 따른 동작순서에 따라 결정한다. 또한, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록으로 '설정된 크기'보다 작은 크기를 가지며 '직전에'버퍼링된 데이터(DATA9 or DATA10 or DATA11 or DATA12)를 프로그램하면서 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 작은 크기를 갖는 데이터(DATA9 or DATA9+DATA10 or DATA9+DATA10+DATA11 or DATA9+DATA10+DATA11+DATA12)를 삭제하지 않는다.
이렇게, '설정된 크기'보다 작은 데이터(DATA9 or DATA9+DATA10 or DATA9+DATA10+DATA11 or DATA9+DATA10+DATA11+DATA12)는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램된 이후에도 캐시버퍼(1441)에서 삭제되지 않았기 때문에, 뒤이어 입력되는 데이터(DATA10 or DATA11 or DATA12 or DATA13)와 함께 캐시버퍼(1441)에 누적하여 버퍼링된다. 이때, 뒤이어 입력된 데이터(DATA10 or DATA11 or DATA12 or DATA13)의 버퍼링이 완료될 때마다 또 다시 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)에 버퍼링된 데이터(DATA9 or DATA9+DATA10 or DATA9+DATA10+DATA11 or DATA9+DATA10+DATA11+DATA12 or DATA9+DATA10+DATA11+DATA12+DATA13)를 합친 크기가 '설정된 크기'가 될 때, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA9+DATA10+DATA11+DATA12+DATA13)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시킨다.
이때, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA9+DATA10+DATA11+DATA12+DATA13)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시키면서, 캐시버퍼(1441)에 버퍼링되어있던 '설정된 크기'만큼의 데이터(DATA9+DATA10+DATA11+DATA12+DATA13)를 삭제한다.
도 13a 및 도 13b는 본 발명의 제2 실시예에 따른 메모리 시스템의 원-샷 프로그램 동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 13a 및 도 13b를 참조하면, '설정된 크기'보다 큰 데이터, 즉, '96KB'보다 큰 크기를 갖는 데이터가 호스트로부터 입력될 때, 컨트롤러(130)에서 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각에 어떻게 제어하는지 알 수 있다.
도 13a를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제14 데이터(DATA14)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제14 데이터(DATA14)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제14 데이터(DATA14)가 버퍼링되어 캐시버퍼(1441)의 사용크기가 '100KB'가 되는 것을 확인할 수 있다. 즉, 제14 데이터(DATA14)가 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'보다 큰 '100KB'가 되는 것을 확인할 수 있다.
따라서, 컨트롤러(130)는, 제14 데이터(DATA14) 중 '설정된 크기'인 '96KB'만큼의 데이터를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램(PNM114)하고, 제14 데이터(DATA14) 중 '설정된 크기'인 '96KB'만큼을 제외한 나머지 '4KB'의 데이터를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램(PST214)한다. 즉, 컨트롤러(130)는, 제14 데이터(DATA14)가 '설정된 크기'보다 큰 크기를 갖는 데이터이기 때문에, 제14 데이터(DATA14)를 '설정된 크기'만큼의 데이터와 나머지 데이터로 분리하여 '설정된 크기'만큼의 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 원-샷 프로그램하고, 나머지 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램한다.
한편, 컨트롤러(130)는, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제1 메모리 장치(1501)의 제1 노말블록에 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 프로그램(PNM114)하고, 제2 메모리 장치(1502)의 제2 보조블록에 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터를 프로그램(PST214)한다.
이때, 컨트롤러(130)는, 주소관리영역(미도시)에 저장된 제2 저장위치정보(미도시)가리키는 제2 메모리 장치(1502)에 포함된 제2 보조블록의 빈 공간부터 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터를 순차적으로 프로그램(PST214)시킨 뒤, 제2 저장위치정보(미도시)를 업데이트하여 다시 주소관리영역(미도시)에 저장할 것이다.
이렇게, 그 값이 업데이트되어 주소관리영역(미도시)에 저장된 제2 저장위치정보(미도시)는, 제2 메모리 장치(1502)를 제외한 제1과 제3 및 제4 메모리 장치(1501, 1503, 1504) 중 인터리빙 순서에 따라 가장 빠르게 프로그램 동작을 수행하는 어느 한 메모리 장치의 노말블록에 저장된다. 예컨대, 도면에 직접적으로 도시되진 않았지만, 제2 메모리 장치(1502)의 제2 보조블록을 프로그램시키는 동작에 이어서 제3 메모리 장치(1502)의 제3 노말블록에 캐시버퍼(1441)의 데이터를 원-샷 프로그램시키는 동작을 수행한다고 가정할 수 있는데, 제3 메모리 장치(1503)의 제3 노말블록에 캐시버퍼(1441)의 데이터를 함께 원-샷 프로그램시킬 때 제2 저장위치정보도 제3 노말블록에 함께 저장시키게 된다. 이와 같이 캐시버퍼(1441)의 데이터와 제2 저장위치정보가 함께 제3 노말블록에 저장하는 것이 가능한 이유는, 제2 저장위치정보를 제3 노말블록 내에서도 스페어(spare) 영역에 저장하기 때문이다.
이때, 컨트롤러(130)는, 제1 메모리 장치(1501)에 원-샷 프로그램(PNM114)을 진행하면서 캐시버퍼(1441)에 버퍼링된 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 삭제한다. 반면, 제2 메모리 장치(1502)에 프로그램(PST214)을 진행하는 것과는 별도로 캐시버퍼(1441)에 버퍼링된 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터는 삭제하지 않는다. 즉, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링된'100KB'의 크기를 갖는 제14 데이터(DATA14) 중 제1 메모리 장치(1501)에 원-샷 프로그램(PNM114)되는 '96KB'의 데이터는 삭제하고, 제2 메모리 장치(1502)에 프로그램(PST214)되는 '4KB'의 데이터는 삭제하지 않는다.
이렇게, 캐시버퍼(1441)에 버퍼링되어있던 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터가 캐시버퍼(1441)에서 삭제되지 않으면서 제2 메모리 장치(1501)의 제2 보조블록에 프로그램된 상태가 된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 및 캐시버퍼(1441)에 중복으로 저장되어 있는 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '유효상태'로 관리된다.
도 13b를 참조하면, 컨트롤러(130)는, 호스트에서 입력되는 제15 데이터(DATA15)를 캐시버퍼(1441)에 버퍼링시키는 것을 알 수 있다.
이때, 컨트롤러(130)는, 제15 데이터(DATA15)가 버퍼링된 캐시버퍼(1441)의 사용크기를 '설정된 크기'인 '96KB'를 기준으로 확인한다. 그 결과로서 캐시버퍼(1441)에 제14 데이터(DATA14)의 일부와 제15 데이터(DATA15)가 누적으로 버퍼링되어 캐시버퍼(1441)의 사용크기가 '96KB'가 되는 것을 확인할 수 있다.
즉, 컨트롤러(130)는, 도 13a에서의 설명대로 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터를 삭제하지 않고, 뒤이어 입력되는 제15 데이터(DATA15)를 삭제되지 않은 제14 데이터(DATA14)의 나머지 데이터와 함께 캐시버퍼(1441)에 누적하여 버퍼링시킨다. 때문에, 제14 데이터(DATA14)의 나머지 데이터와 제15 데이터(DATA15)가 누적하여 버퍼링된 캐시버퍼(1441)의 사용크기는 '설정된 크기'인 '96KB'가 된다.
따라서, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말영역 중 어느 하나의 노말영역에 제14 데이터(DATA14)의 나머지 데이터와 제15 데이터(DATA15)를 누적으로 합친 데이터를 원-샷 프로그램할 수 있다.
이때, 제15 데이터(DATA15)가 캐시버퍼(1441)에 버퍼링되는 시점은, 도 13a에서 설명했던 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터가 제1 메모리 장치(1501)의 제1 노말블록에 원-샷 프로그램되는 동작이 진행 중이고, 제14 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터가 제2 메모리 장치(1502)의 제2 보조블록에 프로그램되는 동작이 진행 중인 시점이다. 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제3 메모리 장치(1503)와 제4 메모리 장치(1504)가 아무런 동작을 수행하고 있지 않은 시점이다.
따라서, 인터리빙 방식에 따른 동작순서에 따라 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 제3 메모리 장치(1503)가 동작하는 것을 가정하면, 컨트롤러(130)는 캐시버퍼(1441)에 버퍼링되었던 제14 데이터(DATA14)의 나머지 데이터와 제15 데이터(DATA15)를 누적으로 합친 데이터를 제3 메모리 장치(1503)의 제3 노말블록에 원-샷 프로그램(PNM314+15)하게 된다. 물론, 캐시버퍼(1441)에 버퍼링되었던 제14 데이터(DATA14)의 나머지 데이터와 제15 데이터(DATA15)를 누적으로 합친 데이터를 제3 메모리 장치(1503)의 제3 노말블록에 원-샷 프로그램하는 것은 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 얼마든지 다른 방식으로 진행될 수 있다.
이때, 컨트롤러(130)는, 제3 메모리 장치(1501)에 대한 원-샷 프로그램(PNM314+15)을 진행하면서, 캐시버퍼(1441)에 버퍼링되어있던 제14 데이터(DATA14)의 나머지 데이터와 제15 데이터(DATA15)를 누적으로 합친 데이터를 삭제한다.
이렇게, 제2 메모리 장치(1502)의 제2 보조블록에 프로그램되면서 캐시버퍼(1441)에서도 버퍼링되어있던 제14 데이터(DATA14)의 나머지 데이터는, 제14 데이터(DATA14)의 나머지 데이터와 제15 데이터(DATA15)가 함께 제3 메모리 장치(1503)의 제3 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제된다. 이와 같은 경우일 때, 즉, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램된 이후 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제되어 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록과 노말블록에 중복으로 프로그램된 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 '무효상태'로 관리된다.
정리하면, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504)를 인터리빙 방식으로 동작시킨다. 또한, 컨트롤러(130)는, 순차적으로 입력되는 다수의 데이터(DATA<14:15>)를 각각 캐시버퍼(1441)에 버퍼링할 때마다 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)의 사용크기가 '설정된 크기'보다 큰 경우 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 큰 데이터(DATA14)를 '설정된 크기'만큼의 데이터와 나머지 데이터로 분리한 뒤, '설정된 크기'만큼의 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 프로그램시키고, '설정된 크기'를 제외한 나머지 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램시킨다. 이때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 중 어떤 메모리 장치를 동작시킬지는 인터리빙 방식에 따른 동작순서에 따라 결정한다. 또한, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 '설정된 크기'보다 큰 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 원-샷 프로그램시키면서 캐시버퍼(1441)에 버퍼링되어 있던 '설정된 크기'보다 큰 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 삭제한다. 또한, 컨트롤러(130)는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 '설정된 크기'보다 큰 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터를 프로그램시키면서 캐시버퍼(1441)에 버퍼랑되어 있던 '설정된 크기'보다 큰 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터를 삭제하지 않는다.
이렇게, '설정된 크기'보다 큰 데이터(DATA14) 중 '설정된 크기'만큼의 데이터를 제외한 나머지 데이터는 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 중 어느 하나의 보조블록에 프로그램된 이후에도 캐시버퍼(1441)에서 삭제되지 않았기 때문에, 뒤이어 입력되는 데이터(DATA15)와 함께 캐시버퍼(1441)에 누적하여 버퍼링된다. 이때, 뒤이어 입력된 데이터(DATA15)의 버퍼링이 완료된 시점에서 또 다시 캐시버퍼(1441)의 사용크기를 확인한다. 확인결과 캐시버퍼(1441)에 버퍼링된 데이터(DATA14(나머지)+DATA15)의 크기가 '설정된 크기'가 될 때, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA14(나머지)+DATA15)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시킨다.
이때, 컨트롤러(130)는, 캐시버퍼(1441)에 버퍼링된 '설정된 크기'만큼의 데이터(DATA14(나머지)+DATA15)를 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록 중 어느 하나의 노말블록에 원-샷 프로그램시키면서, 캐시버퍼(1441)에 버퍼링되어있던 '설정된 크기'만큼의 데이터(DATA14(나머지)+DATA15)를 삭제한다.
그리고, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록은, 즉, 제1 내지 제4 보조블록은 제1 내지 제4 저장위치정보를 기준으로 그 사용크기를 확인하는 것이 가능하다. 따라서, 컨트롤러(130)는, 제1 내지 제4 저장위치정보를 기준으로 다수의 메모리 장치(1501, 1502, 1503, 1504)각각의 보조블록의 사용크기를 확인한 뒤, 설정된 사용크기를 넘어서는 보조블록의 경우 소거할 수 있다. 물론, 소거되는 보조블록의 경우 내부에 저장된 데이터가 모두 '무효한 상태'가 되어야 할 것이다.
도 14는 본 발명의 제1 내지 제2 실시예에 따른 메모리 시스템의 부팅동작을 설명하기 위해 도시한 블록 다이어그램이다.
도 14를 참조하면, 전원의 공급이 중단되는 등의 이유로 메모리 시스템이 새롭게 부팅동작을 시작할 때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램 되어있던 데이터가 어떻게 복구되는지 알 수 있다.
먼저, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 저장된 데이터는 '무효상태'인 데이터도 존재하고, '유효상태'인 데이터도 존재한다.
이때, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 저장된 데이터 중 '무효상태'인 데이터는, 부팅동작 이전에 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 프로그램된 이후 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에 프로그램되면서 캐시버퍼(1441)에서 삭제되어 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록과 노말블록에 중복으로 프로그램된 데이터를 의미한다. 즉, 부팅동작 이전에 이미 캐시버퍼(1441)에서 삭제된 데이터이다. 따라서, 부팅동작구간에서 캐시버퍼(1441)로 복구될 필요가 없다. 예컨대, 도면에서처럼 제1 메모리 장치(1501)의 제1 보조블록과 제2 메모리 장치(1502)의 제2 보조블록 및 제4 메모리 장치(1504)의 제4 보조블록에 저장되어 있던 데이터(DATA_A, DATA_B, DATA_D)는 모두 '무효상태'이므로 캐시버퍼(1441)에 다시 버퍼링할 필요가 없다.
반면, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에 저장된 데이터 중 '유효상태'인 데이터는, 부팅동작 이전에 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록 및 캐시버퍼(1441)에 중복으로 저장되어 있던 데이터이다. 따라서, 부팅동작구간에서 캐시버퍼(1441)로 복구되어야 한다. 예컨대, 도면에서처럼 제3 메모리 장치(1503)의 제3 보조블록에 저장되어 있던 데이터(DATA_C)가 '유효상태'이므로 캐시버퍼(1441)에 다시 버퍼링된다.
그리고, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 보조블록에서 빈 공간이 시작되는 위치를 가리키는 저장위치정보는, 다수의 메모리 장치(1501, 1502, 1503, 1504) 각각의 노말블록에서 리드하여 주소관리영역(1442)에 저장하게 된다. 이때, 제1 메모리 장치(1501)의 제1 보조블록의 빈 공간이 시작되는 위치를 가리키는 제1 저장위치정보(PA)는 제1 메모리 장치(1501)를 제외한 제2 내지 제4 메모리 장치(1502, 1503, 1504) 중 어느 하나의 메모리 장치에 포함된 노말블록에 저장되어 있을 것이다. 또한, 제2 메모리 장치(1502)의 제2 보조블록의 빈 공간이 시작되는 위치를 가리키는 제2 저장위치정보(PB)는 제2 메모리 장치(1502)를 제외한 제1과 제3 및 제4 메모리 장치(1501, 1503, 1504) 중 어느 하나의 메모리 장치에 포함된 노말블록에 저장되어 있을 것이다. 또한, 제3 메모리 장치(1503)의 제3 보조블록의 빈 공간이 시작되는 위치를 가리키는 제3 저장위치정보(PC)는 제3 메모리 장치(1503)를 제외한 제1과 제2 및 제4 메모리 장치(1501, 1502, 1504) 중 어느 하나의 메모리 장치에 포함된 노말블록에 저장되어 있을 것이다. 또한, 제4 메모리 장치(1504)의 제4 보조블록의 빈 공간이 시작되는 위치를 가리키는 제4 저장위치정보(PD)는 제4 메모리 장치(1504)를 제외한 제1 내지 제3 메모리 장치(1501, 1502, 1503) 중 어느 하나의 메모리 장치에 포함된 노말블록에 저장되어 있을 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
1501 : 제1 메모리 장치 1502 : 제2 메모리 장치
1503 : 제3 메모리 장치 1504 : 제4 메모리 장치
1441 : 캐시버퍼 1442 : 주소관리영역

Claims (20)

  1. 제1 노말블록 및 제1 보조블록을 포함하는 제1 메모리 장치;
    제2 노말블록 및 제2 보조블록을 포함하는 제2 메모리 장치; 및
    상기 제1 및 제2 메모리 장치를 인터리빙(interleaving) 방식으로 동작시키는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    순차적으로 입력되는 다수의 데이터를 각각 캐시버퍼에 버퍼링할 때마다 상기 캐시버퍼의 사용크기를 확인하며, 확인결과 설정된 크기보다 작은 경우 직전의 버퍼링 데이터를 상기 제1 또는 제2 보조블록에 프로그램한 뒤 상기 캐시버퍼에서 삭제하지 않고, 확인결과 상기 설정된 크기보다 크거나 같을 경우 상기 캐시버퍼에서 상기 설정된 크기만큼의 데이터를 상기 제1 또는 제2 노말블록에 프로그램시킨 뒤 상기 캐시버퍼에서 삭제하는 것을 특징으로 하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 다수의 데이터 중 앞서 입력된 기존 데이터가 상기 캐시버퍼에서 삭제되지 않고 남아있는 상태에서 다음 데이터가 입력되는 경우, 상기 캐시버퍼의 상기 기존 데이터에 상기 다음 데이터를 누적시켜 버퍼링하는 것을 특징으로 하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1 및 제2 노말블록 각각에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보를 주소관리영역에 저장하며,
    상기 제1 및 제2 보조블록 각각에 저장되는 데이터에 대한 물리주소를 상기 주소관리영역에 저장하고 물리주소와 논리주소의 매핑정보는 저장하지 않는 것을 특징으로 하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 제1 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제1 저장위치정보로서 상기 주소관리영역에 저장하고, 상기 제2 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제2 저장위치정보로서 상기 주소관리영역에 저장하는 것을 특징으로 하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는,
    상기 인터리빙 방식에 따른 동작순서에 따라,
    상기 제1 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제1 보조블록 또는 상기 제1 노말블록에 프로그램시키고,
    상기 제2 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제2 보조블록 또는 상기 제2 노말블록에 프로그램시키는 것을 특징으로 하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 인터리빙 방식에 따른 동작순서에 따라,
    상기 제1 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제1 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보를 상기 제1 노말블록에 함께 프로그램시키고,
    상기 제2 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제2 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보를 상기 제2 노말블록에 함께 프로그램시키는 것을 특징으로 하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 인터리빙 방식에 따른 동작순서에 따라,
    상기 제1 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제1 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보가 가리키는 상기 제1 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제1 저장위치정보를 업데이트하고,
    상기 제2 메모리 장치를 동작시키는 순서에서 상기 캐시버퍼의 데이터를 상기 제2 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보가 가리키는 상기 제2 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제2 저장위치정보를 업데이트시키는 것을 특징으로 하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는,
    상기 제1 또는 제2 보조블록 및 상기 캐시버퍼에 중복으로 저장되어있는 데이터를 상기 제1 또는 제2 보조블록에서 유효한 상태로 관리하고,
    상기 제1 또는 제2 보조블록에 저장된 이후 상기 제1 또는 제2 노말블록에 저장되면서 상기 캐시버퍼에서 삭제되어 상기 제1 또는 제2 보조블록 및 상기 제1 또는 제2 노말블록에 중복으로 저장되어 있는 데이터를 상기 제1 또는 제2 보조블록에서 무효한 상태로 관리하는 것을 특징으로 하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 컨트롤러는,
    부팅(booting) 동작구간에서 상기 제1 및 제2 보조블록에 저장된 데이터 중 유효한 상태의 데이터를 상기 캐시버퍼로 버퍼링하고, 상기 제1 노말블록에 저장된 상기 제2 저장위치정보와 상기 제2 노말블록에 저장된 상기 제1 저장위치정보를 리드하여 상기 주소관리영역에 저장하는 것을 특징으로 하는 메모리 시스템.
  10. 제4항에 있어서,
    상기 컨트롤러는,
    상기 주소관리영역에 저장된 상기 제1 및 제2 저장위치정보를 기준으로 상기 제1 또는 제2 보조블록의 사용크기를 확인한 결과, 설정된 사용크기를 넘어서는 경우 상기 제1 또는 제2 보조블록을 소거하는 것을 특징으로 하는 메모리 시스템.
  11. 제3항에 있어서,
    상기 컨트롤러는,
    백 그라운드(back ground) 동작 - 가비지 컬렉션(garbage collection) 동작과 웨어 레벨링(wear leveling) 동작 및 리드 리클레임(read reclaim) 동작을 포함함 ?? 을 상기 제1 및 제2 노말블록에 대해서만 수행하고 상기 제1 및 제2 보조블록에 대해서는 수행하지 않는 것을 특징으로 하는 메모리 시스템.
  12. 제1 노말블록 및 제1 보조블록을 포함하는 제1 메모리 장치와 제2 노말블록 및 제2 보조블록을 포함하는 제2 메모리 장치를 구비하는 메모리 시스템의 동작방법에 있어서,
    상기 제1 메모리 장치와 상기 제2 메모리 장치를 인터리빙 (interleaving) 방식으로 동작시키는 단계;
    순차적으로 입력되는 다수의 데이터를 각각 캐시버퍼에 버퍼링할 때마다 상기 캐시버퍼의 사용크기를 확인하는 단계;
    상기 확인하는 단계의 결과 상기 캐시버퍼의 사용크기가 설정된 크기보다 작은 경우, 직전에 버퍼링된 상기 캐시버퍼의 데이터를 상기 제1 및 제2 보조블록 중 상기 인터리빙 방식의 순서에 대응하는 어느 하나의 보조블록에 프로그램한 뒤 상기 캐시버퍼에서 삭제하지 않는 단계; 및
    상기 확인하는 단계의 결과 상기 캐시버퍼의 사용크기가 상기 설정된 크기보다 크거나 같을 경우 상기 캐시버퍼에서 상기 설정된 크기만큼의 데이터를 상기 제1 및 제2 노말블록 중 상기 인터리빙 방식의 순서에 대응하는 어느 하나의 노말블록에 프로그램시킨 뒤 상기 캐시버퍼에서 삭제하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 다수의 데이터 중 앞서 입력된 기존 데이터가 상기 캐시버퍼에서 삭제되지 않고 남아있는 상태에서 다음 데이터가 입력되는 경우, 상기 캐시버퍼의 상기 기존 데이터에 상기 다음 데이터를 누적시켜 버퍼링하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  14. 제12항에 있어서,
    상기 제1 및 제2 노말블록 각각에 저장되는 데이터에 대한 물리주소와 논리주소의 매핑정보를 주소관리영역에 저장하는 단계; 및
    상기 제1 및 제2 보조블록 각각에 저장되는 데이터에 대한 물리주소를 상기 주소관리영역에 저장하고, 물리주소와 논리주소의 매핑정보는 저장하지 않는 단계를 더 포함하는 메모리 시스템의 동작방법.
  15. 제14항에 있어서,
    상기 제1 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제1 저장위치정보로서 상기 주소관리영역에 저장하는 단계; 및
    상기 제2 보조블록의 빈 공간이 시작되는 위치를 가리키는 물리주소를 제2 저장위치정보로서 상기 주소관리영역에 저장하는 단계를 더 포함하는 하는 메모리 시스템의 동작방법.
  16. 제15항에 있어서,
    상기 삭제하는 단계는,
    상기 인터리빙 방식의 순서에 따른 상기 제1 메모리 장치의 동작순서에서 상기 캐시버퍼로부터 상기 설정된 크기만큼의 데이터를 상기 제1 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보를 상기 제1 노말블록에 함께 프로그램시킨 뒤, 상기 설정된 크기만큼의 데이터를 상기 캐시버퍼에서 삭제하는 단계; 및
    상기 인터리빙 방식의 순서에 따른 상기 제2 메모리 장치의 동작순서에서 상기 캐시버퍼로부터 상기 설정된 크기만큼의 데이터를 상기 제2 노말블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보를 상기 제2 노말블록에 함께 프로그램시킨 뒤, 상기 설정된 크기만큼의 데이터를 상기 캐시버퍼에서 삭제하는 단계를 포함하는 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 삭제하지 않는 단계는,
    상기 인터리빙 방식의 순서에 따른 상기 제1 메모리 장치의 동작순서에서 상기 캐시버퍼의 데이터를 상기 제1 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제1 저장위치정보가 가리키는 상기 제1 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제1 저장위치정보를 업데이트하고, 상기 캐시버퍼의 데이터를 삭제하지 않는 단계; 및
    상기 인터리빙 방식의 순서에 따른 상기 제2 메모리 장치의 동작순서에서 상기 캐시버퍼의 데이터를 상기 제2 보조블록에 프로그램시킬 때, 상기 주소관리영역에 저장된 상기 제2 저장위치정보가 가리키는 상기 제2 보조블록의 빈 공간부터 순차적으로 프로그램시킨 뒤 상기 제2 저장위치정보를 업데이트하고, 상기 캐시버퍼의 데이터를 삭제하지 않는 단계를 포함하는 메모리 시스템의 동작방법.
  18. 제17항에 있어서,
    상기 제1 또는 제2 보조블록 및 상기 캐시버퍼에 중복으로 저장되어있는 데이터를 상기 제1 또는 제2 보조블록에서 유효한 상태로 관리하는 단계; 및
    상기 제1 또는 제2 보조블록에 저장된 이후 상기 제1 또는 제2 노말블록에 저장되면서 상기 캐시버퍼에서 삭제되어 상기 제1 또는 제2 보조블록 및 상기 제1 또는 제2 노말블록에 중복으로 저장되어 있는 데이터를 상기 제1 또는 제2 보조블록에서 무효한 상태로 관리하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  19. 제18항에 있어서,
    부팅(booting) 동작구간에서 상기 제1 및 제2 보조블록에 저장된 데이터 중 유효한 상태의 데이터를 상기 캐시버퍼로 버퍼링하는 단계; 및
    상기 부팅 동작구간에서 상기 제1 노말블록에 저장된 상기 제2 저장위치정보와 상기 제2 노말블록에 저장된 상기 제1 저장위치정보를 리드하여 상기 주소관리영역에 저장하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  20. 제15항에 있어서,
    상기 제1 및 제2 저장위치정보를 기준으로 상기 제1 또는 제2 보조블록의 사용크기를 확인한 결과, 설정된 사용크기를 넘어서는 경우 상기 제1 또는 제2 보조블록을 소거하는 단계; 및
    백 그라운드(back ground) 동작 - 가비지 컬렉션(garbage collection) 동작과 웨어 레벨링(wear leveling) 동작 및 리드 리클레임(read reclaim) 동작을 포함함 ?? 을 상기 제1 및 제2 노말블록에 대해서만 수행하고 상기 제1 및 제2 보조블록에 대해서는 수행하지 않는 단계를 더 포함하는 메모리 시스템의 동작방법.
KR1020150163874A 2015-11-23 2015-11-23 메모리 시스템 및 메모리 시스템의 동작방법 KR20170059658A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150163874A KR20170059658A (ko) 2015-11-23 2015-11-23 메모리 시스템 및 메모리 시스템의 동작방법
TW105113001A TWI695380B (zh) 2015-11-23 2016-04-26 記憶體系統及其操作方法
US15/140,302 US9886381B2 (en) 2015-11-23 2016-04-27 Memory system and operating method thereof
CN201610563130.5A CN106775444B (zh) 2015-11-23 2016-07-15 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163874A KR20170059658A (ko) 2015-11-23 2015-11-23 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20170059658A true KR20170059658A (ko) 2017-05-31

Family

ID=58720788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150163874A KR20170059658A (ko) 2015-11-23 2015-11-23 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (4)

Country Link
US (1) US9886381B2 (ko)
KR (1) KR20170059658A (ko)
CN (1) CN106775444B (ko)
TW (1) TWI695380B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113430A (ko) * 2018-03-28 2019-10-08 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200072261A (ko) * 2018-12-12 2020-06-22 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11055007B2 (en) 2018-08-30 2021-07-06 SK Hynix Inc. Data storage device, operation method thereof and storage system having the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180020706A (ko) * 2016-08-19 2018-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102414047B1 (ko) * 2017-10-30 2022-06-29 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
US11544168B2 (en) 2017-10-30 2023-01-03 SK Hynix Inc. Memory system
KR102583810B1 (ko) * 2018-05-15 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템
TWI811674B (zh) * 2021-05-06 2023-08-11 大陸商北京集創北方科技股份有限公司 快閃記憶體的操作方法、系統單晶片及資訊處理裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108590B2 (en) * 2000-01-06 2012-01-31 Super Talent Electronics, Inc. Multi-operation write aggregator using a page buffer and a scratch flash block in each of multiple channels of a large array of flash memory to reduce block wear
JP2008152464A (ja) 2006-12-15 2008-07-03 Toshiba Corp 記憶装置
KR100866959B1 (ko) 2007-02-13 2008-11-05 삼성전자주식회사 불휘발성 메모리 장치의 부분 페이지 데이터 기입 방법
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US20100125695A1 (en) * 2008-11-15 2010-05-20 Nanostar Corporation Non-volatile memory storage system
US20110252187A1 (en) * 2010-04-07 2011-10-13 Avigdor Segal System and method for operating a non-volatile memory including a portion operating as a single-level cell memory and a portion operating as a multi-level cell memory
JP2012234254A (ja) * 2011-04-28 2012-11-29 Toshiba Corp メモリシステム
KR20140040137A (ko) 2011-05-17 2014-04-02 샌디스크 테크놀로지스, 인코포레이티드 활성 slc 및 mlc 메모리 분할들 간에 분포된 작은 논리 그룹들을 가진 비휘발성 메모리 및 방법
KR101938210B1 (ko) * 2012-04-18 2019-01-15 삼성전자주식회사 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법
US9177638B2 (en) * 2012-11-13 2015-11-03 Western Digital Technologies, Inc. Methods and devices for avoiding lower page corruption in data storage devices
TWI520152B (zh) * 2013-03-01 2016-02-01 慧榮科技股份有限公司 資料儲存裝置與快閃記憶體控制方法
US20140281132A1 (en) * 2013-03-15 2014-09-18 Marielle Bundukin Method and system for ram cache coalescing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113430A (ko) * 2018-03-28 2019-10-08 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN110321070A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 存储器控制器及其操作方法
CN110321070B (zh) * 2018-03-28 2023-11-03 爱思开海力士有限公司 存储器控制器及其操作方法
US11055007B2 (en) 2018-08-30 2021-07-06 SK Hynix Inc. Data storage device, operation method thereof and storage system having the same
KR20200072261A (ko) * 2018-12-12 2020-06-22 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN106775444B (zh) 2020-06-23
US20170147489A1 (en) 2017-05-25
US9886381B2 (en) 2018-02-06
TW201719667A (zh) 2017-06-01
TWI695380B (zh) 2020-06-01
CN106775444A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
KR102517129B1 (ko) 메모리 시스템 및 그의 동작방법
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN106776352B (zh) 存储器系统和存储器系统的操作方法
KR20170061221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160112135A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170075855A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160127524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN106775444B (zh) 存储器系统及其操作方法
KR20160075166A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20170044780A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20160058458A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160143259A (ko) 메모리 시스템 및 그의 동작방법
KR20160148952A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170056767A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170111193A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160132204A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170057902A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170073792A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061218A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170084460A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160048485A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170044781A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20160075165A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170118284A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법