CN109147854B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN109147854B
CN109147854B CN201810299568.6A CN201810299568A CN109147854B CN 109147854 B CN109147854 B CN 109147854B CN 201810299568 A CN201810299568 A CN 201810299568A CN 109147854 B CN109147854 B CN 109147854B
Authority
CN
China
Prior art keywords
page
search
erased
data storage
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810299568.6A
Other languages
English (en)
Other versions
CN109147854A (zh
Inventor
洪志满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109147854A publication Critical patent/CN109147854A/zh
Application granted granted Critical
Publication of CN109147854B publication Critical patent/CN109147854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种数据存储装置，其包括：控制器，适于传输搜索命令；以及非易失性存储器装置，适于基于命令执行在多个页面中搜索被擦除的页面的擦除页面搜索操作，并且将与搜索到的页面有关的信息传输到控制器。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年6月27日提交的申请号为10-2017-0081301的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例总体涉及一种数据存储装置，其使用非易失性存储器装置来作为存储介质。
背景技术
近来，计算机环境范例已经转变为普适计算，因此能够在任何时间和任何地点使用计算机系统。由于这个事实，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。通常，这种便携式电子装置使用数据存储装置，该数据存储装置使用用于存储将在便携式电子装置中使用的数据的存储器装置。
使用存储器装置的数据存储装置的优点在于，一般情况下，因为其不具有机械驱动部件，所以其稳定性和耐久性优异、信息存取速度高并且功耗小。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种能够自己搜索擦除页面的非易失性存储器装置，包括存储器装置的数据存储装置及其操作方法。
在实施例中，一种数据存储装置，其可包括：适于传输搜索命令的控制器；以及非易失性存储器装置，适于基于命令执行在多个页面中搜索被擦除的页面的擦除页面搜索操作，并且将与搜索到的页面有关的信息传输到控制器。
在实施例中，一种数据存储装置，其可包括：适于传输搜索命令的控制器；以及包括存储器单元区域的非易失性存储器装置，存储器单元区域包括多个页面，每一个页面包括多个存储器单元；电压发生器，适于将搜索电压施加到多个页面之中的被选择的页面，并且将通过电压施加到多个页面之中的未被选择的页面；数据读取块，适于读出(sense)被选择的页面的数据；以及控制逻辑，适于基于搜索命令执行在多个页面之中搜索擦除页面的擦除页面搜索操作，并将与搜索到的被确定为擦除页面的页面有关的信息传输到控制器。
在实施例中，一种数据存储装置的操作方法，数据存储装置包括非易失性存储器装置和用于控制该非易失性存储器装置的控制器，该方法可包括：将搜索命令传输到非易失性存储器装置；根据搜索命令在非易失性存储器装置的页面之中搜索被擦除的页面；以及将与搜索到的被确定为擦除页面的页面有关的信息传输到控制器。
根据实施例，因为非易失性存储器装置可自己搜索擦除页面，所以可减少控制非易失性存储器装置的控制器的资源使用。
附图说明
图1是示出根据实施例的非易失性存储器装置的示例性配置的简化框图。
图2是示出根据实施例的构成非易失性存储器装置的存储器单元区域的示例性存储块的电路图。
图3和图4是示出存储器单元的阈值电压分布的示例的示图。
图5是示出根据实施例的非易失性存储器装置的示例性擦除页面搜索操作的流程图。
图6至图8是示出根据实施例的非易失性存储器装置的擦除页面搜索方法的示图。
图9是示出根据实施例的执行擦除页面搜索操作的步骤的流程图。
图10是示出根据实施例的擦除页面搜索操作的偏置条件的示图。
图11是示出根据实施例的包括非易失性存储器装置的数据存储装置的简化框图。
图12是示出根据实施例的数据存储装置的操作的流程图。
图13是示出根据实施例的包括固态驱动器的数据处理系统的示例代表的示图。
图14是示出根据实施例的包括数据存储装置的数据处理系统的示例代表的示图。
图15是示出根据实施例的包括数据存储装置的数据处理系统的示例代表的示图。
图16是示出根据实施例的包括数据存储装置的网络系统的示例代表的示图。
具体实施方式
在结合附图阅读以下示例性实施例之后，本发明的优点、特征及其实现方法将变得更加显而易见。然而，本发明可以不同的形式实施，并不应被解释为限制于本文所阐述的实施例。相反，提供这些实施例以详细地描述本发明至本发明所属领域的技术人员能够容易地实施本发明的技术构思的程度。
将理解的是，本发明的实施例不限于附图中所示的细节，并且附图不一定按比例绘制，在一些情况下，可能夸大了比例以更清楚地描绘本发明的某些特征。虽然本文使用了特定术语，但是应当理解，本文所使用的术语仅用于描述特定实施例的目的，而不旨在限制本发明的范围。
如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。将理解的是，当元件被称为“在……上”、“连接至”或“联接到”另一元件时，其可直接在其它元件上、连接至或联接到其它元件，或者可存在中间元件。如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包含”表示存在至少一个陈述的特征、步骤、操作和/或元件，但不排除存在或添加一个或多个其它特征、步骤、操作和/或其元件。
在下文中，将参照附图通过各个实施例的示例来描述数据存储装置及其操作方法。
图1是示出根据实施例的非易失性存储器装置300的简化框图。参照图1，非易失性存储器装置300可包括存储器单元区域310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元区域310可包括以行和列布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的多个存储器单元MC。
行解码器320可通过字线WL1至WLm与存储器单元区域310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm中的至少一个。例如，行解码器320可将从电压发生器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn与存储器单元区域310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可在写入操作(或编程操作)中操作为将从外部装置提供的数据存储在存储器单元区域310中的写入驱动器。又例如，数据读取/写入块330可在读取操作中操作为读出来自存储器单元区域310的数据的读出放大器。
列解码器340可根据控制逻辑360的控制来操作。列解码器340可对从外部装置提供的地址进行解码。列解码器340可基于解码结果将分别与位线BL1至BLn对应的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)进行联接。
根据控制逻辑360的控制，电压发生器350可生成将在非易失性存储器装置300的内部操作中使用的电压。电压发生器350可将生成的电压施加到存储器单元区域310的存储器单元的字线、位线和阱区域。
控制逻辑360可基于从外部装置提供的命令、地址和控制信号来控制非易失性存储器装置300的一个或多个操作。例如，控制逻辑360可控制非易失性存储器装置300的读取操作、写入操作(或编程操作)、擦除操作和擦除页面搜索操作。以下将详细描述擦除页面搜索操作。
图2是示出根据实施例的构成非易失性存储器装置的存储器单元区域，例如图1的存储器单元区域310，的存储块BLK的电路图。从操作角度或物理(或结构)角度来看，图1的存储器单元区域310的存储器单元可由诸如存储块和页面的分层的存储器单元集或存储器单元组来配置。例如，联接到相同字线并且将被同时读取和写入(或编程)的存储器单元可被配置成页面PG。又例如，将被同时擦除的存储器单元可被配置成存储块BLK。配置存储器单元区域310的存储块的数量和每一个存储块BLK的页面PG的数量可被各种改变。
参照图2，存储块BLK可包括分别联接到多个位线BL1至BLn的多个单元串ST1至STn。单元串ST1至STn具有相同的电路配置，并且为便于说明，以下将代表性地描述一个单元串ST1。
单元串ST1可包括联接在位线BL1和共源线CSL之间的多个存储器单元MC11至MC1m以及漏极选择晶体管DST和源极选择晶体管SST。详细地，单元串ST1可包括其栅极联接到漏极选择线DSL的漏极选择晶体管DST、其栅极分别联接到多个字线WL1至WLm的多个存储器单元MC11到MC1m以及其栅极联接到源极选择线SSL的源极选择晶体管SST。
在存储器单元MC1m至MCnm为单层单元的情况下，联接到相同字线WLm的存储器单元MC1m至MCnm可被配置成一个页面PGm。在存储器单元MC1m至MCnm为2位多层单元的情况下，联接到相同字线WLm的存储器单元MC1m至MCnm可被配置成两个逻辑页面LPGm和MPGm。在下面的描述中，为便于说明，被配置成页面PG的存储器单元将被称为“页面”。
图3和图4是示出根据实施例的存储器单元的阈值电压分布的示例的示图。图3示出了单层单元的阈值电压分布，图4示出了2位多层单元的阈值电压分布。
参照图3，每一个能够存储单个数据位的单层单元可被擦除以具有擦除状态E的阈值电压，并且可被编程以具有编程状态P的阈值电压。
在读取操作中，具有处于擦除状态E与编程状态P之间的电压电平的读取电压Vrd_P可被施加到所选择的存储器单元的字线。如果施加读取电压Vrd_P，则具有擦除状态E的阈值电压的存储器单元可被接通，并且被确定为存储数据“1”的存储器单元。此外，如果施加读取电压Vrd_P，则具有编程状态P的阈值电压的存储器单元可被断开，并且被确定为存储数据“0”的存储器单元。在下面的描述中，通过施加到存储器单元的字线的电压而被接通的存储器单元将被定义为“接通单元(on cell)”，并且通过施加到存储器单元的字线的电压而被断开的存储器单元将被定义为“断开单元(off cell)”。
在编程操作中，为确定编程是否完成，编程验证电压Vvf_P可被施加到所选择的存储器单元的字线。如果施加编程验证电压Vvf_P，则具有比编程验证电压Vvf_P小的阈值电压的存储器单元可被确定为接通单元，即未完成编程的存储器单元，并且具有比编程验证电压Vvf_P大的阈值电压的存储器单元可被确定为断开单元，即完成编程的存储器单元。
在擦除页面搜索操作中，通过电压Vpass_S可被施加到未被选择的存储器单元的字线。通过电压Vpass_S可具有比编程状态P的存储器单元可具有的最大可能阈值电压大的电压电平。
如果施加通过电压Vpass_S，则未被选择的存储器单元可被确定为接通单元。也就是说，如果施加通过电压Vpass_S，则无论未被选择的存储器单元具有擦除状态E的阈值电压还是具有编程状态P的阈值电压，未被选择的存储器单元都可被接通，使得流过单元串的单元电流可通过未被选择的存储器单元。
在擦除页面搜索操作中，具有处于擦除状态E的阈值电压和编程状态P的阈值电压之间的电压电平的搜索电压Vsrch_S可被施加到所选择的存储器单元的字线。如果施加搜索电压Vsrch_S，则具有擦除状态E的阈值电压的存储器单元可被确定为存储数据“1”的接通单元，并且具有编程状态P的阈值电压的存储器单元可被确定为存储数据“0”的断开单元。
搜索电压Vsrch_S可被设置成具有以下电压电平：其大于擦除状态E的存储器单元可具有的最大阈值电压，即擦除状态极限电压Vlm_E，并且小于编程状态P的存储器单元可具有的最小阈值电压，即编程验证电压Vvf_P。
参照图4，每一个能够存储两个数据位的多层单元可被擦除以具有擦除状态E的阈值电压，并且可被编程以具有多个编程状态P1、P2和P3之中的任何一个的阈值电压。
在读取操作中，具有处于擦除状态E与第一编程状态P1之间的电压电平的第一读取电压Vrd_P1、具有处于第一编程状态P1与第二编程状态P2之间的电压电平的第二读取电压Vrd_P2以及具有处于第二编程状态P2和第三编程状态P3之间的电压电平的第三读取电压Vrd_P3中的任何一个可被施加到所选择的存储器单元。
例如，如果施加第二读取电压Vrd_P2，则具有擦除状态E的阈值电压和第一编程状态P1的阈值电压的存储器单元可被确定为存储最低有效位(LSB)数据“1”的接通单元，并且具有第二编程状态P2的阈值电压和第三编程状态P3的阈值电压的存储器单元可被确定为存储LSB数据“0”的断开单元。
如果施加第一读取电压Vrd_P1，则具有擦除状态E的阈值电压的存储器单元可被确定为存储最高有效位(MSB)数据“1”的接通单元，并且具有第一编程状态P1的阈值电压的存储器单元可被确定为存储MSB数据“0”的断开单元。
如果施加第三读取电压Vrd_P3，则具有第二编程状态P2的阈值电压的存储器单元可被确定为存储MSB数据“1”的接通单元，并且具有第三编程状态P3的阈值电压的存储器单元可被确定为存储MSB数据“0”的断开单元。
在编程操作中，为确定编程是否完成，可将编程验证电压Vvf_P1、Vvf_P2和Vvf_P3中的任何一个施加到所选择的存储器单元。
如果第一编程验证电压Vvf_P1被施加到待被编程为第一编程状态P1的存储器单元，则具有小于第一编程验证电压Vvf_P1的阈值电压的存储器单元可被确定为接通单元，即未完成编程的存储器单元，并且具有大于第一编程验证电压Vvf_P1的阈值电压的存储器单元可被确定为断开单元，即完成编程的存储器单元。
如果第二编程验证电压Vvf_P2被施加到待被编程为第二编程状态P2的存储器单元，则具有小于第二编程验证电压Vvf_P2的阈值电压的存储器单元可被确定为接通单元，即未完成编程的存储器单元，并且具有大于第二编程验证电压Vvf_P2的阈值电压的存储器单元可被确定为断开单元，即完成编程的存储器单元。
如果第三编程验证电压Vvf_P3被施加到待被编程为第三编程状态P3的存储器单元，则具有小于第三编程验证电压Vvf_P3的阈值电压的存储器单元可被确定为接通单元，即未完成编程的存储器单元，并且具有大于第三编程验证电压Vvf_P3的阈值电压的存储器单元可被确定为断开单元，即完成编程的存储器单元。
在擦除页面搜索操作中，通过电压Vpass_M可被施加到未被选择的存储器单元的字线，通过电压Vpass_M具有比第三编程状态P3的存储器单元可具有的阈值电压大的电压电平。如果施加通过电压Vpass_M，则未被选择的存储器单元可被确定为接通单元。也就是说，如果施加通过电压Vpass_M，则无论未选择的存储器单元具有擦除状态E的阈值电压还是具有编程状态P1、P2和P3的阈值电压，未被选择的存储器单元都可被接通，使得流过单元串的单元电流可通过未被选择的存储器单元。通过电压Vpass_M可被设置成具有比第三编程状态P3的最大阈值电压，即第三编程状态极限电压V1m_P3大的电压电平。换言之，通过电压Vpass_M可被设置成具有比存储器单元可具有的编程状态之中的、具有最大阈值电压分布的编程状态(例如，第三编程状态P3)的极限电压大的电压电平。
在擦除页面搜索操作中，具有处于擦除状态E和第一编程状态P1之间的电压电平的搜索电压Vsrch_M可被施加到所选择的存储器单元的字线。如果施加搜索电压Vsrch_M，则具有擦除状态E的阈值电压的存储器单元可被确定为存储数据“1”的接通单元，并且具有编程状态P1、P2和P3的阈值电压的存储器单元可被确定为存储数据“0”的断开单元。
搜索电压Vsrch_M可被设置成具有电压电平，该电压电平大于擦除状态E的存储器单元可具有的最大阈值电压，即擦除状态极限电压Vlm_E，并且小于最接近擦除状态E的编程状态(例如，第一编程状态P1)的存储器单元可具有的最小阈值电压，即第一编程验证电压Vvf_P1。
图5是示出根据本发明的实施例的非易失性存储器装置的示例性擦除页面搜索操作的流程图。非易失性存储器装置可以是例如图1的非易失性存储器装置300。图6至图8是根据所描述的方法对非易失性存储器装置的擦除页面搜索序列(sequence)提供进一步说明的示图。为便于说明，将在图6至图8中例示用于八个页面P1至P8的搜索序列。
在步骤S110中，非易失性存储器装置300可确定是否从诸如控制器的外部装置接收到擦除页面搜索命令。在没有接收到擦除页面搜索命令的情况下，可结束进程。在接收到擦除页面搜索命令的情况下，进程可继续进行至步骤S120。
在步骤S120中，非易失性存储器装置300可确定是否从控制器接收到地址。控制器可通过各种算法来预测擦除页面，并且可将预测的擦除页面的地址连同擦除页面搜索命令一起传输。接收到地址的非易失性存储器装置300可执行步骤S130。如果控制器未预测擦除页面，则控制器可仅传输擦除页面搜索命令。未接收到地址的非易失性存储器装置300可执行步骤S140。
在步骤S130中，非易失性存储器装置300可从与接收到的地址相对应的页面开始执行擦除页面搜索操作。例如，如图6所示，非易失性存储器装置300可将与接收到的地址ADD相对应的第三页面P3设置成初始搜索页面SP，并且确定第三页面P3是否处于擦除状态。如果确定第三页面P3不是擦除页面，则非易失性存储器装置300可根据预定方法或页面序列来更换搜索页面SP，并且在找到擦除页面之前重复地执行擦除页面搜索操作。
在步骤S140中，非易失性存储器装置300可根据预定搜索序列来执行擦除页面搜索操作。
例如，非易失性存储器装置300可从页面序列中最前的(fastest)或第一的页面开始执行擦除页面搜索操作。例如，参照图7，非易失性存储器装置300可将页面序列中最前的第一页面P1设置为初始搜索页面SP，并且确定第一页面P1是否处于擦除状态。如果确定第一页面P1不是擦除页面，则非易失性存储器装置300可根据页面序列来更换搜索页面SP，并且在找到擦除页面之前重复地执行擦除页面搜索操作。
又例如，非易失性存储器装置300可将所有页面划分成至少两组，并且首先搜索任意一组，然后当未在第一搜索组中搜索到擦除页面时搜索另一组。例如，参照图8，非易失性存储器装置300可将所有页面P1至P8划分成两组G1和G2，并且对作为第一搜索序列的第二组G2的页面执行擦除页面搜索操作。非易失性存储器装置300可将第二组G2中的页面序列中最前的第五页面P5设置为初始搜索页面SP，并且确定第五页面P5是否处于擦除状态。如果确定第五页面P5不是擦除页面，则非易失性存储器装置300可根据第二组G2中的页面序列来更换搜索页面SP，并且在找到擦除页面之前重复地执行擦除页面搜索操作。如果没有在第二组G2中搜索到擦除页面，则非易失性存储器装置300可对剩余的作为第二搜索序列的第一组G1执行擦除页面搜索操作。可选地，第一组G1可以是第一搜索序列，第二组G2可以是第二搜索序列。
再次参照图5，在步骤S150中，非易失性存储器装置300可将擦除页面的地址传输到控制器。例如，当从控制器传输状态命令时，非易失性存储器装置300可将搜索到的擦除页面的地址传输到控制器。
图9是示出根据实施例的执行擦除页面搜索操作的步骤的流程图，例如图5的、执行擦除页面搜索操作的步骤S130。图10是示出根据实施例的擦除页面搜索操作的偏压条件的示图。
在步骤S210中，偏压可被施加到存储器单元区域310，并且搜索页面可被读出。例如，如图10所示，搜索电压Vsrch可被施加到所选择的页面(即，搜索页面SP)的字线WL3，并且通过电压Vpass可被施加到未被选择的页面的字线WL1、WL2和WL4至WLm。对搜索页面SP的读出操作可通过数据读取/写入块330来执行。读出操作可以与在一般读取操作期间执行的读出操作相同的方式来执行。
在步骤S220中，可确定搜索页面SP的擦除单元的数量是否等于或大于参考数量。擦除单元可表示当施加搜索电压Vsrch时被确定为接通单元的存储器单元。例如，对擦除单元的数量进行计数以及将擦除单元的数量与参考数量进行比较的操作可通过控制逻辑360来执行。
在擦除单元的数量等于或大于参考数量的情况下(S220，是)，如在步骤S230中，可将当前搜索页面确定为擦除页面。
相反地，在擦除单元的数量小于参考数量的情况下(S220，否)，如在步骤S240中，可更换搜索页面SP并选择新页面作为搜索页面。即，在擦除单元的数量小于参考数量的情况下，除当前搜索页面以外的剩余页面中的任何一个被再次选择为搜索页面SP，并且可在找到擦除页面之前重复执行步骤S210和S220。
图11是示出根据实施例的包括非易失性存储器装置300的数据存储装置100的简化框图。数据存储装置100可存储待由诸如以下的主机装置(未示出)访问的数据：手机、MP3播放器、膝上型计算机、台式计算机、游戏机、电视机(TV)、车载信息娱乐系统等。数据存储装置100可被称为存储器系统。
数据存储装置100可根据表示与主机装置有关的传输协议的主机接口而被制造成各种类型的存储装置中的任何一种。例如，数据存储装置100可被配置成诸如以下的各种存储装置中的任何一种：固态驱动器(SSD)，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-e)卡型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储装置100可被制造成诸如以下的各种封装类型中的任何一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。
数据存储装置100可包括经由至少一个通信通道CH可操作地彼此联接的控制器200和非易失性存储器装置300。控制器200可包括主机接口单元210、控制单元220、随机存取存储器230和存储器控制单元250，其全部可操作地联接到内部总线。
主机接口单元210可将主机装置和数据存储装置100接口连接。例如，主机接口单元210可通过使用诸如以下的标准通信协议中的任何一种来与主机装置通信：通用串行总线(USB)、通用闪存(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和高速PCI(PCI-e)协议。
控制单元220可通过微控制单元(MCU)或中央处理单元(CPU)来配置。控制单元220可处理从主机装置接收到的请求。为了处理该请求，控制单元220可驱动加载在随机存取存储器230中的代码类型的指令或算法，即固件(FW)，并且可控制内部功能块210、230和250或非易失性存储器装置300。
随机存取存储器230可通过诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。随机存取存储器230可存储待由控制单元220驱动的固件FW。此外，随机存取存储器230可存储驱动固件FW所需的数据，例如元数据。也就是说，随机存取存储器230可操作为控制单元220的工作存储器。
存储器控制单元250可根据控制单元220的控制来控制非易失性存储器装置300。存储器控制单元250也可被称为存储器接口单元。存储器控制单元250可将控制信号提供给非易失性存储器装置300。控制信号可包括用于控制非易失性存储器装置300的命令、地址、控制信号等。存储器控制单元250可将数据提供给非易失性存储器装置300，或者可被提供有从非易失性存储器装置300读出的数据。
数据存储装置100可包括图1的非易失性存储器装置300。非易失性存储器装置300可通过通道CH与控制器200联接，其中通道CH包括至少一个能够传输命令、地址、控制信号和数据的信号线。非易失性存储器装置300可用作数据存储装置100的存储介质。
非易失性存储器装置300可通过诸如以下的各种类型的非易失性存储器装置中的任何一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PCRAM)以及使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。
图12是示出根据实施例的数据存储装置的操作的流程图。参照图12，将描述根据从控制器200接收到的擦除页面搜索命令来自己搜索擦除页面的非易失性存储器装置300的操作。
在步骤S310中，控制器200可将擦除页面搜索命令和地址一起传输到非易失性存储器装置300或仅将擦除页面搜索命令传输到非易失性存储器装置300。在一些实施例中，地址可表示多个页面之中的、用于搜索的区域。
在步骤S320中，非易失性存储器装置300可根据擦除页面搜索命令来执行擦除页面搜索操作。也就是说，非易失性存储器装置300可在存储器单元区域310的页面之中搜索被擦除的页面。例如，在擦除页面搜索命令和地址被一起接收的情况下，如上参照图6所述，非易失性存储器装置300可从与接收到的地址相对应的页面开始执行擦除页面搜索操作。又例如，如上参照图7和图8所述，在仅接收到擦除页面搜索命令的情况下，非易失性存储器装置300可根据预定搜索序列来执行擦除页面搜索操作。
在步骤S330中，控制器200可将状态命令传输到非易失性存储器装置300。
在步骤S340中，非易失性存储器装置300可根据状态命令将与搜索到的擦除页面的地址有关的信息传输到控制器200。
在步骤S350中，控制器200可通过参考擦除页面的地址来执行后续操作。例如，在从突然断电状态恢复到正常状态的情况下，通过参考擦除页面的地址，控制器200可对非易失性存储器装置300最后执行的编程操作执行错误处理操作。
图13是示出根据实施例的包括固态驱动器(SSD)的数据处理系统1000的示例代表的示图。参照图13，数据处理系统1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n中的至少一个、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议来对主机装置1100和SSD 1200进行接口连接。例如，主机接口单元1211可通过诸如以下的标准接口协议中的任何一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e)和通用闪存(UFS)。
控制单元1212可分析并处理从主机装置1100接收的信号SGL。控制单元1212可根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
ECC单元1214可生成待被传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起被存储在非易失性存储器装置1231至123n中。ECC单元1214可基于奇偶校验数据，来检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1214可校正检测到的错误。
存储器接口单元1215可根据控制单元1212的控制，将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n中的至少一个。此外，存储器接口单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可将数据临时存储在非易失性存储器装置1231至123n中的至少一个中。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制，被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每一个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供至SSD 1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可供电以允许SSD 1200正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口连接方案而由各种类型的连接器配置。
电源连接器1260可根据主机装置1100的供电方案而由各种类型的连接器配置。
图14是示出根据实施例的包括数据存储装置2200的数据处理系统2000的示例代表的示图。参照图14，数据处理系统2000可包括主机装置2100和数据存储装置2200。
主机装置2100可以诸如印制电路板的板形式来配置。尽管未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。数据存储装置2200可被安装到连接端子2110。
数据存储装置2200可以诸如印制电路板的板形式来配置。数据存储装置2200可被称为存储器模块或存储卡。数据存储装置2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制数据存储装置2200的一般操作。控制器2210可以与图13所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可将数据临时存储在非易失性存储器装置2231和2232中。此外，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作数据存储装置2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到数据存储装置2200的内部。PMIC 2240可根据控制器2210的控制来管理数据存储装置2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与数据存储装置2200之间传输。连接端子2250可根据主机装置2100与数据存储装置2200之间的接口连接方案而被配置成各种类型。连接端子2250可被设置在数据存储装置2200的任何一侧。
图15是示出根据实施例的包括数据存储装置3200的数据处理系统3000的示例代表的示图。参照图15，数据处理系统3000可包括主机装置3100和数据存储装置3200。
主机装置3100可以诸如印制电路板的板形式来配置。尽管未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
数据存储装置3200可以表面安装型封装的形式来配置。数据存储装置3200可通过焊球3250安装到主机装置3100。数据存储装置3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制数据存储装置3200的一般操作。控制器3210可以与图13所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可将数据临时存储在非易失性存储器装置3230中。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制，被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作数据存储装置3200的存储介质。
图16是示出根据实施例的包括数据存储装置的网络系统4000的示例代表的示图。参照图16，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可将数据提供给多个客户端系统4410至4430。
服务器系统4300可包括主机装置4100和数据存储装置4200。数据存储装置4200可被配置成图11所示的数据存储装置100、图13所示的数据存储装置1200、图14所示的数据存储装置2200或图15所示的数据存储装置3200。
尽管已经参考各个具体实施例描述了本发明，但是本发明所属领域的技术人员将理解的是，所描述的实施例仅为本发明的示例。因此，本发明不应被仅限于所描述的实施例，并且本发明所属领域的技术人员在阅读本公开之后，在不脱离如权利要求所限定的本发明的范围的情况下，可以想到许多其它实施例。

Claims (23)

1.一种数据存储装置，其包括：
控制器，其适于传输搜索命令；以及
非易失性存储器装置，其适于：
从所述控制器接收所述搜索命令，
确定是否接收到指示将被搜索的页面的地址，
根据确定结果，基于所述命令，执行在多个页面之中搜索擦除页面的擦除页面搜索操作，并且
将与搜索到的页面有关的信息传输到所述控制器，
其中执行所述擦除页面搜索操作包括：在当前搜索页面中的擦除单元的数量小于参考数量的情况下，对所述多个页面之中的另一页面重复所述擦除页面搜索操作。
2.根据权利要求1所述的数据存储装置，其中所述控制器进一步适于将指示所述将被搜索的页面的所述地址连同所述搜索命令一起传输到所述非易失性存储器装置。
3.根据权利要求2所述的数据存储装置，
其中当确定从所述控制器接收到所述地址时，所述非易失性存储器装置将所述多个页面之中的、与所述地址相对应的页面设置为初始搜索页面，并且搜索所述初始搜索页面，
其中当确定所述初始搜索页面不是所述擦除页面时，所述非易失性存储器装置根据预定序列选择新的搜索页面，并且对所述新的搜索页面重复所述擦除页面搜索操作。
4.根据权利要求1所述的数据存储装置，其中当确定未从所述控制器接收到所述地址时，所述非易失性存储器装置将预定搜索序列中最前的或第一的页面设置为初始搜索页面，并且对所述初始搜索页面执行所述擦除页面搜索操作。
5.根据权利要求4所述的数据存储装置，其中当确定所述初始搜索页面不是所述擦除页面时，所述非易失性存储器装置根据所述预定搜索序列来选择新的搜索页面，并且对所述新的搜索页面执行所述擦除页面搜索操作。
6.根据权利要求1所述的数据存储装置，其中当确定未从所述控制器接收到所述地址时，所述非易失性存储器装置将所述多个页面划分成至少第一组和第二组，并且首先对所述第一组的页面执行所述擦除页面搜索操作。
7.根据权利要求6所述的数据存储装置，其中所述非易失性存储器装置将所述第一组的预定搜索序列中最前的或第一的页面设置为初始搜索页面，并且对所述初始搜索页面执行所述擦除页面搜索操作。
8.根据权利要求7所述的数据存储装置，其中当确定所述初始搜索页面不是所述擦除页面时，所述非易失性存储器装置根据所述组中的所述预定搜索序列来选择新的搜索页面，并且对所述新的搜索页面执行所述擦除页面搜索操作。
9.根据权利要求1所述的数据存储装置，其中所述控制器另外传输状态命令，使得所述非易失性存储器装置传输与被搜索是所述擦除页面的页面有关的信息。
10.一种数据存储装置，其包括：
控制器，其适于传输搜索命令，以及
非易失性存储器装置，
所述非易失性存储器装置包括：
存储器单元区域，其包括多个页面，每一个页面包括多个存储器单元；
电压发生器，其适于将搜索电压施加到所述多个页面之中的被选择的页面，并且将通过电压施加到所述多个页面之中的未被选择的页面；
数据读取块，其适于读出所述被选择的页面的数据；以及
控制逻辑，其适于基于所述搜索命令执行在所述多个页面之中搜索擦除页面的擦除页面搜索操作，并且将与搜索到的、被确定为所述擦除页面的页面有关的信息传输到所述控制器，
其中在所述被选择的页面中的擦除单元的数量小于参考数量的情况下，所述控制逻辑对所述未被选择的页面之中的另一页面重复所述擦除页面搜索操作。
11.根据权利要求10所述的数据存储装置，其中所述控制逻辑进一步适于在所述被选择的页面中的擦除单元的数量等于或大于参考数量的情况下，将所述被选择的页面确定为所述擦除页面。
12.根据权利要求10所述的数据存储装置，
其中所述存储器单元区域的一些存储器单元被擦除以具有擦除状态的阈值电压，以及所述存储器单元区域的其他存储器单元被编程以具有编程状态的阈值电压，并且
其中所述搜索电压具有处于所述擦除状态的最大阈值电压与所述编程状态的最小阈值电压之间的电压电平。
13.根据权利要求12所述的数据存储装置，
其中所述擦除状态的阈值电压形成擦除状态阈值电压分布，以及所述编程状态的阈值电压形成多个编程状态阈值电压分布，并且
其中所述搜索电压具有处于所述擦除状态阈值电压分布的最大阈值电压与所述多个编程状态阈值电压分布中、最接近所述擦除状态阈值电压分布的阈值电压分布的最小阈值电压之间的电压电平。
14.根据权利要求13所述的数据存储装置，
其中所述编程状态的阈值电压形成多个编程状态阈值电压分布，并且
其中所述通过电压具有大于所述多个编程状态阈值电压分布中、距所述擦除状态阈值电压分布最远的编程状态阈值电压分布的最大阈值电压的电压电平。
15.一种数据存储装置的操作方法，所述数据存储装置包括非易失性存储器装置和控制所述非易失性存储器装置的控制器，所述方法包括：
将搜索命令传输到所述非易失性存储器装置；
确定指示用于搜索的区域的地址是否被传输，
基于确定结果，根据所述搜索命令，在所述非易失性存储器装置的页面之中搜索被擦除的页面；并且
将与搜索到的被确定为擦除页面的页面有关的信息传输到所述控制器，
其中搜索所述被擦除的页面包括：在当前搜索页面中的擦除单元的数量小于参考数量的情况下，对另一页面重复擦除页面搜索操作。
16.根据权利要求15所述的方法，其进一步包括：
从所述控制器接收指示用于搜索的所述区域的所述地址连同所述搜索命令。
17.根据权利要求16所述的方法，其中搜索所述被擦除的页面包括：当确定所述地址被从所述控制器传输时，
将多个页面之中的、与所述地址相对应的页面设置为初始搜索页面；以及
确定所述初始搜索页面是否处于擦除状态。
18.根据权利要求17所述的方法，其中搜索所述被擦除的页面包括：
当确定所述初始搜索页面不处于擦除状态时，根据预定搜索序列来更换搜索页面；以及
确定更换的搜索页面是否处于擦除状态。
19.根据权利要求15所述的方法，其中搜索所述被擦除的页面包括：当确定所述地址未从所述控制器传输时，
将多个页面之中的、预定搜索序列中最前的页面设置为初始搜索页面；
确定所述初始搜索页面是否处于擦除状态；
当确定所述初始搜索页面不处于擦除状态时，根据页面序列来更换搜索页面；以及
确定更换的搜索页面是否处于擦除状态。
20.根据权利要求15所述的方法，其中搜索所述被擦除的页面包括：当确定所述地址未从所述控制器传输时，
将所述页面划分成第一组和第二组；以及
首先确定所述第一组的页面是否处于擦除状态，并且在所述第一组的页面不处于擦除状态的情况下，确定所述第二组的页面是否处于擦除状态。
21.根据权利要求20所述的方法，其中搜索所述被擦除的页面包括：
将所述第一组的预定搜索序列中最前的页面设置为初始搜索页面；以及
确定所述初始搜索页面是否处于擦除状态。
22.根据权利要求21所述的方法，其中搜索所述被擦除的页面包括：
当确定所述初始搜索页面不处于擦除状态时，根据所述第一组的搜索序列来更换搜索页面；以及
确定更换的搜索页面是否处于擦除状态。
23.根据权利要求15所述的方法，其进一步包括：
基于来自所述控制器的状态命令，传输与被搜索是所述擦除页面的页面有关的信息。
CN201810299568.6A 2017-06-27 2018-04-04 数据存储装置及其操作方法 Active CN109147854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170081301A KR20190001387A (ko) 2017-06-27 2017-06-27 데이터 저장 장치 및 그것의 동작 방법
KR10-2017-0081301 2017-06-27

Publications (2)

Publication Number Publication Date
CN109147854A CN109147854A (zh) 2019-01-04
CN109147854B true CN109147854B (zh) 2022-11-22

Family

ID=64692758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810299568.6A Active CN109147854B (zh) 2017-06-27 2018-04-04 数据存储装置及其操作方法

Country Status (3)

Country Link
US (2) US10403376B2 (zh)
KR (1) KR20190001387A (zh)
CN (1) CN109147854B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11004524B2 (en) * 2019-10-03 2021-05-11 Intel Corporation SSD having a parallelized, multi-level program voltage verification
CN113986126B (zh) * 2021-10-26 2023-07-04 深圳忆联信息系统有限公司 基于固态硬盘的tcg数据删除方法、装置及计算机设备
TWI833579B (zh) * 2023-02-10 2024-02-21 旺宏電子股份有限公司 用於執行記憶體內搜尋的記憶裝置及其操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486163A (zh) * 2015-08-28 2017-03-08 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415646B1 (en) * 2004-09-22 2008-08-19 Spansion Llc Page—EXE erase algorithm for flash memory
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US8122319B2 (en) * 2007-01-24 2012-02-21 Charles I. Peddle Page-based failure management for flash memory
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US7949851B2 (en) * 2007-12-28 2011-05-24 Spansion Llc Translation management of logical block addresses and physical block addresses
US7969782B2 (en) * 2008-09-26 2011-06-28 Micron Technology, Inc. Determining memory page status
KR20100087806A (ko) 2009-01-29 2010-08-06 주식회사 하이닉스반도체 플래시 메모리 소자의 데이터 독출방법
US8493781B1 (en) * 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8364888B2 (en) * 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
US9116793B2 (en) * 2012-06-12 2015-08-25 International Business Machines Corporation Maintaining versions of data in solid state memory
TWI470431B (zh) * 2013-06-14 2015-01-21 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
KR20150082904A (ko) * 2014-01-08 2015-07-16 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 시스템
US10108355B2 (en) * 2015-09-01 2018-10-23 Pure Storage, Inc. Erase block state detection
KR102435026B1 (ko) * 2015-12-15 2022-08-22 삼성전자주식회사 저장 장치의 동작 방법
US10282110B2 (en) * 2016-04-08 2019-05-07 SK Hynix Inc. Last written page indicator
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102593178B1 (ko) * 2016-08-19 2023-10-25 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20190001387A (ko) * 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486163A (zh) * 2015-08-28 2017-03-08 爱思开海力士有限公司 非易失性存储器件、包括其的数据储存设备及其操作方法

Also Published As

Publication number Publication date
US10748626B2 (en) 2020-08-18
US10403376B2 (en) 2019-09-03
US20180374545A1 (en) 2018-12-27
CN109147854A (zh) 2019-01-04
US20190348136A1 (en) 2019-11-14
KR20190001387A (ko) 2019-01-04

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
CN107153509B (zh) 数据存储装置及其操作方法
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
CN110970074B (zh) 存储器系统及其操作方法
KR20170099610A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10748626B2 (en) Data storage device and operating method thereof
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111177039A (zh) 数据存储设备、其操作方法及包括其的存储系统
CN105931668B (zh) 非易失性存储器装置和操作方法及包括其的数据存储装置
KR102469174B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
CN115527596A (zh) 用于在非易失性存储器装置中编程数据的设备及系统
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
US20230031193A1 (en) Memory system and operating method thereof
CN110175134B (zh) 数据存储装置及其操作方法
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법
CN116978431A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant