KR20170099610A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170099610A
KR20170099610A KR1020160021928A KR20160021928A KR20170099610A KR 20170099610 A KR20170099610 A KR 20170099610A KR 1020160021928 A KR1020160021928 A KR 1020160021928A KR 20160021928 A KR20160021928 A KR 20160021928A KR 20170099610 A KR20170099610 A KR 20170099610A
Authority
KR
South Korea
Prior art keywords
program
data
temperature
memory device
area
Prior art date
Application number
KR1020160021928A
Other languages
English (en)
Other versions
KR102456118B1 (ko
Inventor
박상현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160021928A priority Critical patent/KR102456118B1/ko
Priority to US15/188,732 priority patent/US9666249B1/en
Priority to CN201610616978.XA priority patent/CN107123441B/zh
Publication of KR20170099610A publication Critical patent/KR20170099610A/ko
Application granted granted Critical
Publication of KR102456118B1 publication Critical patent/KR102456118B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 제1 영역과 제2 영역으로 구분된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및 외부 장치의 쓰기 요청에 따라서 상기 불휘발성 메모리 장치의 프로그램 동작을 제어하는 컨트롤러를 포함하되, 상기 컨트롤러는, 데이터, 상기 데이터의 프로그램을 지시하기 위한 프로그램 명령 및 상기 제1 영역의 어드레스를 상기 불휘발성 메모리 장치로 제공하기 전에, 온도 보상 오프 명령을 상기 불휘발성 메모리 장치에 제공하고; 그리고 상기 불휘발성 메모리 장치는, 상기 데이터의 프로그램을 지시하기 위한 프로그램 명령에 따라서 상기 데이터를 상기 제1 영역의 어드레스에 대응하는 메모리 셀에 프로그램하는 동안, 온도 변화에 따라서 메모리 셀에 인가되는 프로그램 검증 전압을 변경하는 온도 보상 동작을 생략한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 쓰기 속도가 향상된 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 영역과 제2 영역으로 구분된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및 외부 장치의 쓰기 요청에 따라서 상기 불휘발성 메모리 장치의 프로그램 동작을 제어하는 컨트롤러를 포함하되, 상기 컨트롤러는, 데이터, 상기 데이터의 프로그램을 지시하기 위한 프로그램 명령 및 상기 제1 영역의 어드레스를 상기 불휘발성 메모리 장치로 제공하기 전에, 온도 보상 오프 명령을 상기 불휘발성 메모리 장치에 제공하고; 그리고 상기 불휘발성 메모리 장치는, 상기 데이터의 프로그램을 지시하기 위한 프로그램 명령에 따라서 상기 데이터를 상기 제1 영역의 어드레스에 대응하는 메모리 셀에 프로그램하는 동안, 온도 변화에 따라서 메모리 셀에 인가되는 프로그램 검증 전압을 변경하는 온도 보상 동작을 생략한다.
본 발명의 실시 예에 따른 제1 영역과 제2 영역으로 구분된 메모리 셀 영역 및 온도 센서를 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법은, 외부 장치로부터 쓰기 요청된 데이터를 상기 제1 영역에 저장하는 버퍼 프로그램 동작을 수행한 후, 쓰기 요청에 대한 응답을 상기 외부 장치로 전송하고, 유휴 시간 동안, 상기 제1 영역에 저장된 상기 데이터를 상기 제2 영역에 옮겨 저장하는 메인 프로그램 동작을 수행하되, 상기 버퍼 프로그램 동작을 수행하는 동안에 온도 변화에 따라서 메모리 셀에 인가되는 프로그램 검증 전압을 변경하는 온도 보상 동작을 생략하고, 상기 메인 프로그램 동작을 수행하는 동안에 상기 온도 보상 동작을 수행한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 쓰기 속도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 버퍼 프로그램 동작(BP)을 제어하는 컨트롤러(200)와, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 프로그램 동작을 설명하기 위한 순서도이다.
도 3은 메인 프로그램 동작(MP)을 제어하는 컨트롤러(200)와, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 프로그램 동작을 설명하기 위한 순서도이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
도 5 및 도 6은 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 온도 보상 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210) 및 랜덤 액세스 메모리(230)를 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 입력된 신호, 명령 또는 요청을 분석하고 처리할 수 있다. 이를 위해서, 컨트롤 유닛(210)은 랜덤 액세스 메모리(230)에 로딩된 펌웨어 또는 소프트웨어를 해독하고 구동할 수 있다. 컨트롤 유닛(210)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 어드레스 맵핑 정보와 같은 관리 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
불휘발성 메모리 장치(300)는 메모리 셀 영역(310), 제어 로직(360) 및 온도 센서(370)를 포함할 수 있다.
메모리 셀 영역(310)은 제1 영역(311)과 제2 영역(313)으로 구분될 수 있다. 제1 영역(311)과 제2 영역(313) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀들 각각은 셀당 1-비트의 데이터를 저장할 수 있는 싱글 레벨 셀(single level cell: SLC)로 구성될 수 있다. 싱글 레벨 셀(SLC)은 소거 상태의 문턱 전압을 갖도록 소거되거나, 하나의 프로그램 상태에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다. 메모리 셀들 각각은 셀당 2-비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell: MLC)로 구성될 수 있다. 멀티 레벨 셀(MLC)은 소거 상태의 문턱 전압을 갖도록 소거되거나, 복수의 프로그램 상태들 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
예시적으로, 제1 영역(311)에 포함된 메모리 셀들은 셀당 1-비트 데이터를 저장할 수 있고, 제2 영역(313)에 포함된 메모리 셀들은 셀당 2-비트 이상의 데이터를 저장할 수 있다. 다른 예로서, 제1 영역(311)에 포함된 메모리 셀들은 셀당 2-비트 데이터를 저장할 수 있고, 제2 영역(313)에 포함된 메모리 셀들은 셀당 3-비트 이상의 데이터를 저장할 수 있다. 즉, 제1 영역(311)에 포함된 메모리 셀들의 셀당 저장가능한 비트의 수는 제 2 영역(313)에 속한 메모리 셀들의 셀당 저장가능한 비트의 수보다 작을 것이다.
제1 영역(311)과 제2 영역(313)에 포함된 메모리 셀들의 셀당 저장가능한 비트의 수가 서로 다르다는 것은, 제1 영역(311)과 제2 영역(313)은 서로 다른 타입(type)의 메모리 장치로 구성될 수 있음을 의미할 수 있다. 예를 들면, 제1 영역(311)은 싱글 레벨 셀(SLC) 메모리 장치로 구성되고, 제2 영역(313)은 멀티 레벨 셀(MLC) 메모리 장치로 구성될 수 있다.
제1 영역(311)과 제2 영역(313)에 포함된 메모리 셀들의 셀당 저장가능한 비트의 수가 서로 다르다는 것은, 제1 영역(311)과 제2 영역(313)이 하이브리드 메모리 장치에 포함된 메모리 셀 영역임을 의미할 수 있다. 하이브리드 메모리 장치란 메모리 셀이 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC) 중 어느 하나로 선택되어 사용될 수 있는 메모리 장치를 의미한다. 이러한 경우, 제1 영역(311)은 싱글 레벨 셀(SLC) 방식으로 사용되고, 제2 영역(313)은 멀티 레벨 셀(MLC) 방식으로 사용될 수 있다.
제1 영역(311)에 포함된 메모리 셀들은 제2 영역(313)에 포함된 메모리 셀들과 서로 다른 방식으로 액세스된다. 예시적으로, 제1 영역(311)에 포함된 메모리 셀들이 셀당 1-비트 데이터를 저장하고, 제2 영역(313)에 속한 메모리 셀들이 셀당 2-비트 데이터를 저장하는 경우를 가정하자. 이러한 경우, 제1 영역(311)에 포함된 메모리 셀들은 싱글 레벨 셀(SLC) 방식으로 프로그램되고, 제2 영역(313)에 포함된 메모리 셀들은 멀티 레벨 셀(MLC) 방식으로 프로그램될 수 있다. 또한, 제1 영역(311)에 포함된 메모리 셀들은 싱글 레벨 셀(SLC) 방식으로 독출되고, 제2 영역(313)에 포함된 메모리 셀들은 멀티 레벨 셀(MLC) 방식으로 독출될 수 있다.
제1 영역(311)에 포함된 메모리 셀들의 셀당 저장 가능한 비트의 수가 제2 영역(313)에 포함된 메모리 셀들의 셀당 저장 가능한 비트 수보다 작기 때문에, 제1 영역(311)에 포함된 메모리 셀들의 프로그램 속도는 제2 영역(313)에 포함된 메모리 셀들의 프로그램 속도보다 빠를 수 있다.
이러한 특성을 이용하여, 컨트롤러(200)는 호스트 장치로부터 쓰기 요청된 데이터(이하, 쓰기 데이터라 칭함)를 제1 영역(311)에 우선적으로 프로그램한다. 이를 버퍼 프로그램 동작(BP)이라 정의한다. 버퍼 프로그램 동작(BP)에 사용되는 제1 영역(311)은 버퍼 영역 또는 로그 영역이라 불릴 수 있다. 컨트롤러(200)는 버퍼 프로그램 동작(BP)을 완료하고, 쓰기 요청에 대한 응답을 호스트 장치로 전송할 수 있다. 컨트롤러(200)는 호스트 장치의 쓰기 요청에 대해 응답을 전송한 이후에, 제1 영역(311)에 저장된 쓰기 데이터를 제2 영역(313)에 프로그램한다. 예를 들면, 컨트롤러(200)는 호스트 장치로부터 요청이 없는 유휴 시간 동안 제1 영역(311)에 저장된 쓰기 데이터를 제2 영역(313)에 옮겨 프로그램한다. 이를 메인 프로그램 동작(MP)이라 정의한다. 메인 프로그래램 동작(MP)에 사용되는 제2 영역(313)은 데이터 영역이라 불릴 수 있다. 버퍼 프로그램 동작(BP)과 메인 프로그램 동작(MP)을 이용해서 쓰기 데이터가 불휘발성 메모리 장치(300)에 저장되면, 호스트 장치의 쓰기 요청이 빠르게 처리될 수 있다.
앞서 설명된 바와 같이, 버퍼 프로그램 동작(BP)에 사용되는 제1 영역(311)은, 제2 영역(313)에 비해 셀당 저장 가능한 비트의 수가 작다. 셀당 저장 가능한 비트의 수가 작다는 것은, 메모리 셀을 정교하게 프로그램하지 않아도 메모리 셀의 신뢰성이 보장될 수 있음을 의미할 수 있다. 버퍼 프로그램 동작(BP)을 보다 빨리 수행하기 위해서, 컨트롤러(200)는 버퍼 프로그램 동작(BP)이 수행되는 경우 불휘발성 메모리 장치(300)의 온도 변경에 기한 온도 보상 동작이 수행되지 않도록 불휘발성 메모리 장치(300)를 제어할 수 있다.
도 2는 버퍼 프로그램 동작(BP)을 제어하는 컨트롤러(200)와, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 프로그램 동작을 설명하기 위한 순서도이다. 도 2를 설명함에 있어서, 도 1의 블럭도가 참조될 것이다.
S110 단계에서, 컨트롤러(200)는 온도 보상 오프 명령을 불휘발성 메모리 장치(300)로 제공할 수 있다. 온도 보상 오프 명령은 불휘발성 메모리 장치(300) 내부적으로 온도 보상 동작이 수행되지 않도록 제어하기 위한 특수한 명령을 의미할 수 있다.
S120 단계에서, 불휘발성 메모리 장치(300)의 제어 로직(360)은 온도 보상 오프 명령에 따라서 온도 센서(370)를 비활성화할 수 있다. 온도 센서(370)가 비활성화되면, 다음의 프로그램 동작 동안, 온도를 측정하기 위한 동작이 수행되지 않거나 온도를 측정하기 위한 리소스가 소모되지 않을 수 있다. 또한, 불휘발성 메모리 장치(300)의 제어 로직(360)은 온도 보상 오프 명령에 따라서 온도 보상 동작을 "오프"로 설정할 수 있다. 온도 보상 동작이 "오프"로 설정되면, 다음의 프로그램 동작 동안 온도 보상 동작이 수행되지 않을 수 있다.
S130 단계에서, 컨트롤러(200)는 프로그램 명령, 제1 영역의 어드레스 및 데이터를 불휘발성 메모리 장치(300)로 제공할 수 있다.
S140 단계에서, 불휘발성 메모리 장치(300)의 제어 로직(360)은 데이터를 제1 영역의 어드레스에 대응하는 메모리 셀(또는 셀들)에 프로그램하는 내부 프로그램 절차를 수행할 수 있다. 프로그램 절차가 수행되는 동안, 온도를 측정하는 동작과 온도 보상 동작은 생략될 것이다. 따라서, 프로그램 동작은 온도를 측정하는 동작과 온도 보상 동작이 수행될 때보다 더 빠르게 수행될 수 있다.
도 3은 메인 프로그램 동작(MP)을 제어하는 컨트롤러(200)와, 컨트롤러(200)의 제어에 따른 불휘발성 메모리 장치(300)의 프로그램 동작을 설명하기 위한 순서도이다. 도 3을 설명함에 있어서, 도 1의 블럭도가 참조될 것이다.
S210 단계에서, 컨트롤러(200)는 읽기 명령 및 제1 영역의 어드레스를 불휘발성 메모리 장치(300)로 제공할 수 있다. 이러한 컨트롤러(200)의 제어는 제1 영역에 버퍼 프로그램된 데이터를 독출하기 위해서 수행될 수 있다.
S220 단계에서, 불휘발성 메모리 장치(300)의 제어 로직(360)은 제1 영역의 어드레스에 대응하는 메모리 셀(또는 셀들)에 저장된 데이터를 독출하기 위한 내부 읽기 절차를 수행하고, 독출된 데이터를 컨트롤러(200)로 제공할 수 있다.
S230 단계에서, 컨트롤러(200)는 프로그램 명령, 제2 영역의 어드레스 및 데이터(즉, S220 단계에서 제공된 데이터)를 불휘발성 메모리 장치(300)로 제공할 수 있다.
S240 단계에서, 불휘발성 메모리 장치(300)의 제어 로직(360)은 데이터를 제2 영역의 어드레스에 대응하는 메모리 셀(또는 셀들)에 프로그램하는 내부 프로그램 절차를 수행할 수 있다. 프로그램 절차가 수행되는 동안, 제어 로직(360)은, 온도 센서(370)를 통해 측정된 온도와 기준 온도를 비교하고, 비교 결과에 근거하여 온도 변화를 보상하는 온도 보상 동작을 정상적으로 수행할 수 있다.
도 2 및 도 3을 참조하여 설명된 바와 같이, 버퍼 프로그램 동작(BP)이 수행되는 동안에는 온도 측정 및 온도 보상 동작이 수행되지 않고, 메인 프로그램 동작(MP)이 수행되는 동안에는 온도 측정 및 온도 보상 동작이 정상적으로 수행될 수 있다. 이러한 방법에 따르면, 버퍼 프로그램 동작(BP)이 보다 빠르게 완료될 수 있다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 4를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 영역(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350), 제어 로직(360) 및 온도 센서(370)를 포함할 수 있다. 불휘발성 메모리 장치(300)를 설명함에 있어서, "쓰기"라는 용어가 사용될 수 있으나, "쓰기"라는 용어는 "프로그램"이라는 용어와 동일한 의미를 갖는다.
메모리 셀 영역(310)은 제1 영역(311)과 제2 영역(313)으로 구분될 수 있다. 제1 영역(311)은 워드 라인들(WL2m~WLm+1)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다. 제2 영역(313)은 워드 라인들(WLm~WL1)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다. 제 영역(311)과 제2 영역(313) 각각의 메모리 셀들은 소거 단위인 메모리 블럭, 프로그램 및 읽기 단위인 페이지와 같은 액세스 유닛으로 그룹 지어질 수 있다.
제1 영역(311)과 제2 영역(313)은 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC) 중 어느 하나로 선택되어 사용될 수 있는 하이브리드 메모리 셀 영역일 수 있다.
행 디코더(320)는 워드 라인들(WL1~WL2m)을 통해서 메모리 셀 영역(310)과 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WL2m)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WL2m)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 영역(310)과 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 영역(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 영역(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 영역(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압 또는 프로그램 검증 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 프로그램, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
제어 로직(360)은, 온도 보상 오프 명령이 제공되는 경우, 제어 로직(360)은 온도 센서(370)를 비활성화시키고, 온도 보상 동작을 생략하고 다음의 프로그램 동작을 수행할 수 있다. 제어 로직(360)은 온도 센서(370)를 통해서 측정된 온도 변화에 따라서 프로그램 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 측정된 온도와 기준 온도를 비교하고, 비교 결과에 근거하여 온도 변화를 보상한 프로그램 동작을 수행할 수 있다. 온도 변화를 보상한 프로그램 동작(즉, 온도 보상 동작)은 도 7을 참조하여 상세히 설명될 것이다.
도 5는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 도 4의 제1 영역(311)에 포함된 메모리 셀들이 싱글 레벨 셀(SLC) 타입으로 구성되는 경우, 메모리 셀들은, 도 5에 도시된 바와 같이, 소거 상태(E)의 문턱 전압을 갖도록 소거되고, 프로그램 상태(P)의 문턱 전압을 갖도록 프로그램될 수 있다.
읽기 동작 시, 소거 상태(E)와 프로그램 상태(P) 사이의 전압 레벨을 갖는 읽기 전압(Vrd_P)이 메모리 셀들에 인가될 수 있다. 읽기 전압(Vrd_P)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 데이터 "1"을 저장하는 온 셀로 판별되고, 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 데이터 "0"을 저장하는 오프 셀로 판별될 것이다.
프로그램 동작 시, 메모리 셀이 프로그램 완료되었는지의 여부를 판단하기 위해서, 읽기 전압(Vrd_P)보다 높은 전압 레벨을 갖는 프로그램 검증 전압(Vvf_P)이 메모리 셀에 인가될 수 있다. 프로그램 검증 전압(Vvf_P)이 인가되면, 문턱 전압이 프로그램 검증 전압(Vvf_P)보다 낮은 메모리 셀은 데이터 "1"을 저장하는 온 셀, 즉, 프로그램 완료되지 않은 메모리 셀로 판별되고, 문턱 전압이 프로그램 검증 전압(Vvf_P)보다 높은 메모리 셀은 데이터 "0"을 저장하는 오프 셀, 즉, 프로그램 완료된 메모리 셀로 판별될 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 도 4의 제2 영역(313)에 포함된 메모리 셀들이 2비트 멀티 레벨 셀(MLC) 타입으로 구성되는 경우, 메모리 셀들은, 도 6에 도시된 바와 같이, 소거 상태(E)의 문턱 전압을 갖도록 소거되고, 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나의 문턱 전압을 갖도록 프로그램될 수 있다.
읽기 동작 시, 소거 상태(E)와 제1 프로그램 상태(P1) 사이의 전압 레벨을 갖는 제1 읽기 전압(Vrd_P1), 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2) 사이의 전압 레벨을 갖는 제2 읽기 전압(Vrd_P2) 및 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3) 사이의 전압 레벨을 갖는 제3 읽기 전압(Vrd_P3) 중 어느 하나가 메모리 셀들에 인가될 수 있다.
제2 읽기 전압(Vrd_P2)이 인가되면, 소거 상태(E)와 제1 프로그램 상태(P1)의 문턱 전압을 갖는 메모리 셀은 LSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 LSB 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
제1 읽기 전압(Vrd_P1)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제1 프로그램 상태(P1)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "0"을 저장하는 오프 셀로 판별될 것이다.
제3 읽기 전압(Vrd_P3)이 인가되면, 제2 프로그램 상태(P2)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "0"을 저장하는 온 셀로 판별되고, 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 MSB 데이터 "1"을 저장하는 오프 셀로 판별될 것이다.
프로그램 동작 시, 메모리 셀들이 프로그램 완료되었는지의 여부를 판단하기 위해서, 읽기 전압들(Vrd_P1, Vrd_P2 및 Vrd_P3)보다 각각 높은 전압 레벨을 갖는 프로그램 검증 전압들(Vvf_P1, Vvf_P2 및 Vvf_P3)이 메모리 셀들에 인가될 수 있다.
제1 프로그램 상태(P1)로 프로그램되어야 할 메모리 셀에 프로그램 검증 전압(Vvf_P1)이 인가되면, 문턱 전압이 프로그램 검증 전압(Vvf_P1)보다 낮은 메모리 셀은 데이터 "1"을 저장하는 온 셀, 즉, 프로그램 완료되지 않은 메모리 셀로 판별되고, 문턱 전압이 프로그램 검증 전압(Vvf_P1)보다 높은 메모리 셀은 데이터 "0"을 저장하는 오프 셀, 즉, 프로그램 완료된 메모리 셀로 판별될 수 있다.
제2 프로그램 상태(P2)로 프로그램되어야 할 메모리 셀에 프로그램 검증 전압(Vvf_P2)이 인가되면, 문턱 전압이 프로그램 검증 전압(Vvf_P2)보다 낮은 메모리 셀은 데이터 "1"을 저장하는 온 셀, 즉, 프로그램 완료되지 않은 메모리 셀로 판별되고, 문턱 전압이 프로그램 검증 전압(Vvf_P2)보다 높은 메모리 셀은 데이터 "0"을 저장하는 오프 셀, 즉, 프로그램 완료된 메모리 셀로 판별될 수 있다.
제3 프로그램 상태(P3)로 프로그램되어야 할 메모리 셀에 프로그램 검증 전압(Vvf_P3)이 인가되면, 문턱 전압이 프로그램 검증 전압(Vvf_P3)보다 낮은 메모리 셀은 데이터 "1"을 저장하는 온 셀, 즉, 프로그램 완료되지 않은 메모리 셀로 판별되고, 문턱 전압이 프로그램 검증 전압(Vvf_P3)보다 높은 메모리 셀은 데이터 "0"을 저장하는 오프 셀, 즉, 프로그램 완료된 메모리 셀로 판별될 수 있다.
도 5 및 도 6을 참조하여 설명된 바와 같이, 메모리 셀들이 프로그램 완료되었는지의 여부를 판단하기 위한 프로그램 검증 동작이 프로그램 동작 중에 수행될 수 있다. 프로그램 검증 동작은 메모리 셀의 상태에 따라서 흐르는 전류(이하, 셀 전류라 칭함)를 센싱하여 수행될 수 있다. 셀 전류는 온도에 따라서 변경될 수 있다. 따라서, 제어 로직(360)은, 도 7에 도시된 바와 같이, 변경된 셀 전류의 양을 보상하기 위해서 온도 변화를 보상한 프로그램 동작(즉, 온도 보상 동작)을 수행할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 온도 보상 동작을 설명하기 위한 도면이다. 설명의 편의를 위해서, 도 7에는 임의의 프로그램 상태(P0) 예시될 것이다. 도 7에 도시된 임의의 프로그램 상태(P0)는 불휘발성 메모리 장치(300)의 메모리 셀들이 가질 수 있는 모든 프로그램 상태들을 대표하는 것이다.
불휘발성 메모리 장치(300)의 온도가 정상 온도보다 낮아지면, 낮은 온도에서 흐르는 셀 전류의 양은 정상 온도에서 흐르는 셀 전류의 양보다 적어질 수 있다. 셀 전류의 양이 적어진다는 것은 메모리 셀이 오프 셀, 즉, 프로그램 완료된 메모리 셀로 판별될 가능성이 높아진다는 것을 의미할 수 있다. 프로그램 검증 전압을 낮추게 되면 셀 전류의 양이 증가될 수 있기 때문에, 적어진 셀 전류의 양이 보상될 수 있다. 따라서, 측정된 온도가 기준 온도보다 낮다고 판단되면, 제어 로직(360)은 프로그램 검증 동작 시 인가되는 프로그램 검증 전압을 정상 프로그램 검증 전압(Vvf_O)보다 전압 레벨이 낮은 콜드(cold) 프로그램 검증 전압(Vvf_C)으로 바꾸어 인가하는 온도 보상 동작을 수행할 수 있다.
불휘발성 메모리 장치(300)의 온도가 정상 온도보다 높아지면, 높은 온도에서 흐르는 셀 전류의 양은 정상 온도에서 흐르는 셀 전류의 양보다 많아질 수 있다. 셀 전류의 양이 많아진다는 것은 메모리 셀이 온 셀, 즉, 프로그램 완료되지 않은 메모리 셀로 판별될 가능성이 높아진다는 것을 의미할 수 있다. 프로그램 검증 전압을 높이게 되면 셀 전류의 양이 감소될 수 있기 때문에, 많아진 셀 전류의 양이 보상될 수 있다. 따라서, 측정된 온도가 기준 온도보다 높다고 판단되면, 제어 로직(360)은 프로그램 검증 동작 시 인가되는 프로그램 검증 전압을 정상 프로그램 검증 전압(Vvf_O)보다 전압 레벨이 높은 핫(hot) 프로그램 검증 전압(Vvf_H)으로 바꾸어 인가하는 온도 보상 동작을 수행할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 10은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 그리고 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 8에 도시된 데이터 저장 장치(1200) 또는 도 9에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
300 : 불휘발성 메모리 장치
310 : 메모리 셀 영역
311 : 제1 영역
313 : 제2 영역
360 : 제어 로직
370 : 온도 센서

Claims (12)

  1. 제1 영역과 제2 영역으로 구분된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및
    외부 장치의 쓰기 요청에 따라서 상기 불휘발성 메모리 장치의 프로그램 동작을 제어하는 컨트롤러를 포함하되,
    상기 컨트롤러는, 데이터, 상기 데이터의 프로그램을 지시하기 위한 프로그램 명령 및 상기 제1 영역의 어드레스를 상기 불휘발성 메모리 장치로 제공하기 전에, 온도 보상 오프 명령을 상기 불휘발성 메모리 장치에 제공하고; 그리고
    상기 불휘발성 메모리 장치는, 상기 데이터의 프로그램을 지시하기 위한 프로그램 명령에 따라서 상기 데이터를 상기 제1 영역의 어드레스에 대응하는 메모리 셀에 프로그램하는 동안, 온도 변화에 따라서 메모리 셀에 인가되는 프로그램 검증 전압을 변경하는 온도 보상 동작을 생략하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 읽기 명령 및 상기 제1 영역의 어드레스를 상기 불휘발성 메모리 장치에 제공하고,
    상기 불휘발성 메모리 장치는 상기 읽기 명령에 따라서 상기 제1 영역의 어드레스에 대응하는 상기 메모리 셀로부터 독출된 데이터를 상기 컨트롤러로 제공하고,
    상기 컨트롤러는 상기 독출된 데이터, 상기 독출된 데이터의 프로그램을 지시하기 위한 프로그램 명령 및 상기 제2 영역의 어드레스를 상기 불휘발성 메모리 장치에 제공하고, 그리고
    상기 불휘발성 메모리 장치는 상기 독출된 데이터의 프로그램을 지시하기 위한 프로그램 명령에 따라서 상기 독출된 데이터를 상기 제2 영역의 어드레스에 대응하는 메모리 셀에 프로그램하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 불휘발성 메모리 장치는 상기 독출된 데이터의 프로그램을 지시하기 위한 프로그램 명령에 따라서 상기 독출된 데이터를 상기 제2 영역의 어드레스에 대응하는 상기 메모리 셀에 프로그램하는 동안 상기 온도 보상 동작을 수행하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 불휘발성 메모리 장치는,
    내부의 온도를 측정하는 온도 센서; 및
    상기 컨트롤러로부터 제공된 명령에 따라서 상기 메모리 셀 영역에 대한 동작을 제어하는 제어 로직을 포함하되,
    상기 제어 로직은 상기 온도 보상 오프 명령에 따라서 상기 온도 센서를 비활성화시키는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 제어 로직은, 상기 온도 센서를 통해서 측정된 온도가 기준 온도보다 낮다고 판단되면, 상기 프로그램 검증 전압을 정상 프로그램 검증 전압보다 전압 레벨이 낮은 콜드 프로그램 검증 전압으로 바꾸어 인가하는 상기 온도 보상 동작을 수행하는 데이터 저장 장치.
  6. 제4항에 있어서,
    상기 제어 로직은, 상기 온도 센서를 통해서 측정된 온도가 기준 온도보다 높다고 판단되면, 상기 프로그램 검증 전압을 정상 프로그램 검증 전압보다 전압 레벨이 높은 핫 프로그램 검증 전압으로 바꾸어 인가하는 상기 온도 보상 동작을 수행하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역은 서로 상이한 기록 방식을 통해 제어되는 데이터 저장 장치.
  8. 제1항에 있어서,
    상기 제1 영역에 포함된 메모리 셀은 상기 제2 영역에 포함된 메모리 셀보다 셀당 저장 가능한 비트 수가 작거나, 프로그램 속도가 빠르거나, 또는 셀당 저장 가능한 비트 수가 작고 프로그램 속도가 빠른 데이터 저장 장치.
  9. 제1 영역과 제2 영역으로 구분된 메모리 셀 영역 및 온도 센서를 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    외부 장치로부터 쓰기 요청된 데이터를 상기 제1 영역에 저장하는 버퍼 프로그램 동작을 수행한 후, 쓰기 요청에 대한 응답을 상기 외부 장치로 전송하고,
    유휴 시간 동안, 상기 제1 영역에 저장된 상기 데이터를 상기 제2 영역에 옮겨 저장하는 메인 프로그램 동작을 수행하되,
    상기 버퍼 프로그램 동작을 수행하는 동안에 온도 변화에 따라서 메모리 셀에 인가되는 프로그램 검증 전압을 변경하는 온도 보상 동작을 생략하고, 상기 메인 프로그램 동작을 수행하는 동안에 상기 온도 보상 동작을 수행하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 온도 센서를 통해서 측정된 온도가 기준 온도보다 낮다고 판단되면, 상기 프로그램 검증 전압을 정상 프로그램 검증 전압보다 전압 레벨이 낮은 프로그램 검증 전압으로 바꾸어 인가하는 상기 온도 보상 동작을 수행하는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 온도 센서를 통해서 측정된 온도가 기준 온도보다 높다고 판단되면, 상기 프로그램 검증 전압을 정상 프로그램 검증 전압보다 전압 레벨이 높은 프로그램 검증 전압으로 바꾸어 인가하는 상기 온도 보상 동작을 수행하는 데이터 저장 장치의 동작 방법.
  12. 제9항에 있어서,
    상기 온도 보상 동작을 생략시키기 위해서 제공되는 온도 보상 오프 명령에 따라서 온도 센서를 비활성화하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020160021928A 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작 방법 KR102456118B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160021928A KR102456118B1 (ko) 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작 방법
US15/188,732 US9666249B1 (en) 2016-02-24 2016-06-21 Data storage device with temperature compensation and operating method thereof
CN201610616978.XA CN107123441B (zh) 2016-02-24 2016-07-29 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160021928A KR102456118B1 (ko) 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170099610A true KR20170099610A (ko) 2017-09-01
KR102456118B1 KR102456118B1 (ko) 2022-10-19

Family

ID=58738124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021928A KR102456118B1 (ko) 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US9666249B1 (ko)
KR (1) KR102456118B1 (ko)
CN (1) CN107123441B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837146B2 (en) * 2016-01-08 2017-12-05 Sandisk Technologies Llc Memory system temperature management
KR20190059633A (ko) * 2017-11-23 2019-05-31 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치의 동작 방법
KR102535243B1 (ko) * 2017-12-18 2023-05-23 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN108536475B (zh) * 2017-12-27 2023-08-15 贵阳忆芯科技有限公司 完整编程命令处理方法与装置
KR102501695B1 (ko) * 2018-01-15 2023-02-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102639679B1 (ko) * 2018-05-31 2024-02-23 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
US11081186B2 (en) * 2018-06-08 2021-08-03 Samsung Electronics Co., Ltd. Non-volatile memory device and erasing method of the same
US10446237B1 (en) 2018-06-29 2019-10-15 Micron Technology, Inc. Temperature sensitive NAND programming
KR102649657B1 (ko) * 2018-07-17 2024-03-21 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11137808B2 (en) 2018-08-31 2021-10-05 Micron Technology, Inc. Temperature compensation in a memory system
CN111324282A (zh) * 2018-12-14 2020-06-23 北京兆易创新科技股份有限公司 一种存储器
US10831396B2 (en) * 2018-12-18 2020-11-10 Micron Technology, Inc. Data storage organization based on one or more stresses
KR20200134784A (ko) * 2019-05-23 2020-12-02 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10908845B1 (en) * 2019-08-27 2021-02-02 Micron Technology, Inc. Managing threshold voltage drift based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system
US11853599B2 (en) 2020-03-31 2023-12-26 Kioxia Corporation Memory system and information processing system
KR20220075571A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 기입 방법, 이를 수행하는 비휘발성 메모리 장치 및 이를 이용한 메모리 시스템의 구동 방법
US11961573B2 (en) 2021-11-23 2024-04-16 Sandisk Technologies, Llc Memory device that is optimized for operation at different temperatures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138895A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
KR20130049331A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 데이터 저장 방법
US20130163342A1 (en) * 2011-12-22 2013-06-27 Deepanshu Dutta Program temperature dependent read
KR20140055445A (ko) * 2012-10-31 2014-05-09 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR20140090416A (ko) * 2013-01-09 2014-07-17 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
KR20150093006A (ko) * 2014-02-06 2015-08-17 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
KR101868332B1 (ko) 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US10008250B2 (en) * 2015-03-27 2018-06-26 Intel Corporation Single level cell write buffering for multiple level cell non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138895A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
KR20130049331A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 데이터 저장 방법
US20130163342A1 (en) * 2011-12-22 2013-06-27 Deepanshu Dutta Program temperature dependent read
KR20140055445A (ko) * 2012-10-31 2014-05-09 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR20140090416A (ko) * 2013-01-09 2014-07-17 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
KR20150093006A (ko) * 2014-02-06 2015-08-17 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 시스템

Also Published As

Publication number Publication date
CN107123441B (zh) 2021-01-05
KR102456118B1 (ko) 2022-10-19
US9666249B1 (en) 2017-05-30
CN107123441A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102381218B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102465321B1 (ko) 데이터 저장 장치
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10748626B2 (en) Data storage device and operating method thereof
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
KR20170099618A (ko) 데이터 저장 장치
KR102634809B1 (ko) 전자 장치 및 그것의 동작 방법
CN110286847B (zh) 数据存储装置及其操作方法
KR102421103B1 (ko) 컨트롤러, 이를 포함하는 메모리 시스템 및 그것들의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20160105100A (ko) 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190035280A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102375060B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102372828B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right