KR102469174B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102469174B1
KR102469174B1 KR1020180003753A KR20180003753A KR102469174B1 KR 102469174 B1 KR102469174 B1 KR 102469174B1 KR 1020180003753 A KR1020180003753 A KR 1020180003753A KR 20180003753 A KR20180003753 A KR 20180003753A KR 102469174 B1 KR102469174 B1 KR 102469174B1
Authority
KR
South Korea
Prior art keywords
word line
data
super
logic
storage device
Prior art date
Application number
KR1020180003753A
Other languages
English (en)
Other versions
KR20190085645A (ko
Inventor
김낙현
이신혜
이민규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180003753A priority Critical patent/KR102469174B1/ko
Priority to US16/110,356 priority patent/US10748588B2/en
Priority to CN201811158164.1A priority patent/CN110032466B/zh
Publication of KR20190085645A publication Critical patent/KR20190085645A/ko
Priority to US16/925,631 priority patent/US11276445B2/en
Application granted granted Critical
Publication of KR102469174B1 publication Critical patent/KR102469174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 워드라인들을 그루핑한 복수의 워드라인 그룹들을 포함하는 복수의 다이들을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 상기 복수의 워드라인들에 관련된 건강 등급 결정 인자(factor)들 각각의 상태 정보에 근거하여 각 워드라인의 건강 등급 및 각 워드라인 그룹의 건강 등급을 결정하는 워드라인 건강 등급 결정 로직; 상기 워드라인 건강 등급 결정 로직에 의해 결정된 상기 각 워드라인의 건강 등급 및 상기 각 워드라인 그룹의 건강 등급이 저장되는 워드라인 건강 등급 테이블을 포함하는 메모리; 및 상기 워드라인 건강 등급 테이블을 참조하여 각 다이 별로 최하위 등급을 갖는 하나의 워드라인 그룹과 최상위 등급을 갖는 복수의 워드라인 그룹들을 매핑하여 관리 대상 논리 수퍼 블록을 생성하고, 각 다이 별로 중간 등급들을 갖는 워드라인 그룹들을 매핑하여 노멀 논리 수퍼 블록을 생성하는 매핑 로직을 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 사용자 데이터의 저장 공간이 증가된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 워드라인들을 그루핑한 복수의 워드라인 그룹들을 포함하는 복수의 다이들을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 상기 복수의 워드라인들에 관련된 건강 등급 결정 인자(factor)들 각각의 상태 정보에 근거하여 각 워드라인의 건강 등급 및 각 워드라인 그룹의 건강 등급을 결정하는 워드라인 건강 등급 결정 로직; 상기 워드라인 건강 등급 결정 로직에 의해 결정된 상기 각 워드라인의 건강 등급 및 상기 각 워드라인 그룹의 건강 등급이 저장되는 워드라인 건강 등급 테이블을 포함하는 메모리; 및 상기 워드라인 건강 등급 테이블을 참조하여 각 다이 별로 최하위 등급을 갖는 하나의 워드라인 그룹과 최상위 등급을 갖는 복수의 워드라인 그룹들을 매핑하여 관리 대상 논리 수퍼 블록을 생성하고, 각 다이 별로 중간 등급들을 갖는 워드라인 그룹들을 매핑하여 노멀 논리 수퍼 블록을 생성하는 매핑 로직을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 컨트롤러 내에 구비된 워드라인 건강 등급 결정 로직에 의해 복수의 워드라인들에 관련된 건강 등급 결정 인자(factor)들 각각의 상태 정보에 근거하여 각 워드라인의 건강 등급 및 각 워드라인 그룹의 건강 등급이 결정되는 단계; 상기 각 워드라인의 건강 등급 및 상기 각 워드라인 그룹의 건강 등급이 상기 컨트롤러 내에 구비된 메모리에 포함된 워드라인 건강 등급 테이블에 저장되는 단계; 및 상기 컨트롤러 내에 구비된 매핑 로직에 의해 각 다이 별로 최하위 등급을 갖는 하나의 워드라인 그룹과 최상위 등급을 갖는 복수의 워드라인 그룹들이 매핑된 관리 대상 논리 수퍼 블록이 생성되고, 각 다이 별로 중간 등급들을 갖는 워드라인 그룹들이 매핑된 노멀 논리 수퍼 블록이 생성되는 단계를 포함한다.
본 발명의 실시 예에 따르면, 건강 등급이 낮은 워드라인과 건강 등급이 높은 워드라인을 매핑하여 관리 대상 수퍼 블록을 생성하고 건강 등급이 중간인 워드라인들을 매핑하여 노멀 수퍼 블록을 생성함에 따라, 에러 발생률이 높은 수퍼 블록들을 별도로 관리할 수 있다.
또한, 관리 대상 수퍼 블록에 대한 라이트 동작을 수행할 때에는 XOR 패리티를 추가 생성 및 저장하고, 노멀 수퍼 블록에 대한 라이트 동작을 수행할 때에는 XOR 패리티를 저장하지 않으므로, XOR 패리티 저장용 공간이 감소함에 따라 사용자 데이터가 저장될 공간이 증가할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2a는 도 1의 불휘발성 메모리 장치의 구성을 예시적으로 도시한 도면이다.
도 2b는 일반적인 논리 수퍼 블록(logical super block, LSB)을 예시적으로 도시한 도면이다.
도 2c는 임의의 논리 수퍼 블록(LSB)에 사용자 데이터, ECC 패리티 및 XOR 패리티가 저장되는 예를 도시한 도면이다.
도 3은 워드라인 건강 등급 테이블(word line health rating table, WL HR Table)을 예시적으로 도시한 도면이다.
도 4a는 워드라인 건강 등급 결정 인자들(factors) 및 각 인자(factor) 별 점수 기준을 예시적으로 도시한 도면이다.
도 4b는 도 4a의 건강 등급 결정 인자들(factors) 각각의 점수에 근거하여 워드라인의 등급을 결정하는 방법을 예시적으로 도시한 도면이다.
도 4c는 워드라인 건강 등급 별 등급 지수 범위를 예시적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따라 워드라인 그룹들을 매핑하여 논리 수퍼 블록을 생성하는 예를 도시한 도면이다.
도 6a는 도 5의 관리 대상 논리 수퍼 블록에서 워드라인들을 매핑하여 수퍼 워드라인을 생성하는 예를 도시한 도면이다.
도 6b는 도 6a의 관리 대상 수퍼 워드라인에 대한 라이트 동작 시 XOR 패리티를 생성 및 저장하는 예를 도시한 도면이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 도 8에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(300)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치(300)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 플레인(plane)들을 포함할 수 있고, 각 플레인(plane)은 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
도 2a는 도 1의 불휘발성 메모리 장치의 구성을 예시적으로 도시한 도면이고, 도 2b는 일반적인 논리 수퍼 블록(logical super block, LSB)을 예시적으로 도시한 도면이고, 도 2c는 임의의 논리 수퍼 블록(LSB)에 사용자 데이터, ECC 패리티 및 XOR 패리티가 저장되는 예를 도시한 도면이다. 설명의 편의를 위하여, 도 2a 내지 도 2c에서는 불휘발성 메모리 장치(100)가 4 개의 다이들(D1~D4)을 포함하는 것으로 도시하였으나, 불휘발성 메모리 장치(100)에 포함되는 다이들의 개수가 특별히 이에 한정되는 것은 아니다.
도 2a를 참조하면, 불휘발성 메모리 장치(100)는 복수의 다이들 즉, 제1 내지 제4 다이들(D1~D4)을 포함할 수 있다. 각 다이(D1~D4)는 복수의 메모리 블록들 예컨대, 제1 내지 제n 메모리 블록들 (BLK1~BLKn)을 포함할 수 있다. 여기에서, n 은 1 이상의 정수일 수 있다. 도 2a에 도시하지는 않았으나, 각 다이(D1~D4)는 복수의 플레인(plane)들을 포함할 수 있고, 각 플레인(plane) 별로 복수의 메모리 블록들(BLK1~BLKn)이 포함될 수 있다. 도면의 간략화 및 설명의 편의를 위해 도 2a에서는 플레인(plane)을 생략하였다.
도 2b를 참조하면, 제1 내지 제4 다이들(D1~D4) 각각의 제1 메모리 블록들(BLK1)은 하나의 물리 수퍼 블록(physical super block, PSB)으로 묶일 수 있다. 설명의 편의를 위하여, 제1 내지 제4 다이들(D1~D4) 각각의 제1 메모리 블록들(BLK1)을 그루핑한 물리 수퍼 블록을 제1 물리 수퍼 블록(PSB1)이라 한다.
도 2b에 도시한 바와 같이, 제1 물리 수퍼 블록(PSB1)은 복수의 논리 수퍼 블록(logical super block, LSB)들 예컨대, 제1 내지 제m 논리 수퍼 블록들(LSB1~LSBm)을 포함할 수 있다. 여기에서, m 은 1 이상의 정수일 수 있다. 제1 내지 제m 논리 수퍼 블록들(LSB1~LSBm)은 각각 복수의 워드 라인들로 이루어진 워드라인 그룹(word line group, WLG)들을 포함할 수 있다. 예를 들어, 제1 내지 제m 논리 수퍼 블록들(LSB1~LSBm)은 각각 복수의 제1 워드라인 그룹(WLG1)들 내지 제m 워드라인 그룹(WLGm)들을 포함할 수 있다.
도 2c에 제1 논리 수퍼 블록(LSB1)의 구성 예를 도시하였다. 도 2c에서는 제1 논리 수퍼 블록(LSB1)만을 도시하였으나, 나머지 논리 수퍼 블록(LSB)들 즉, 제2 내지 제m 논리 수퍼 블록들(LSB2~LSBm)의 구성 역시 도 2c에 도시된 구성과 동일할 것이다.
도 2c에 도시한 바와 같이, 제1 논리 수퍼 블록(LSB1)은 제1 내지 제4 다이들(D1~D4) 각각의 제1 메모리 블록(BLK1)에 포함된 제1 내지 제i 워드라인들(WL1~WLi)을 포함할 수 있다. 여기에서, i는 1 이상의 정수일 수 있다.
예를 들어, 제1 논리 수퍼 블록(LSB1)에 포함된 복수의 제1 내지 제i 워드라인들(WL1~WLi)에는 사용자 데이터(user data), 사용자 데이터(user data)에 대한 ECC 패리티(ECC parity) 및 사용자 데이터와 ECC 패리티에 대한 XOR 패리티(XOR parity)가 저장될 수 있다. 도 2c에서는 각 다이(D1~D4) 별 제i 워드라인(WLi)마다 XOR 패리티가 저장된 것으로 도시하였으나, 제1 논리 수퍼 블록(LSB1)에서 XOR 패리티가 저장되는 워드라인의 위치 및 워드라인의 개수가 특별히 이에 한정되는 것은 아니다. XOR 패리티는 ECC 패리티에 의해 사용자 데이터에 포함된 에러 정정이 불가능한 경우를 대비한 정보로서, 각 워드라인 별로 저장된 사용자 데이터들과 ECC 패리티들에 대하여 대응하는 비트들을 XOR 연산하여 생성될 수 있다.
제1 논리 수퍼 블록(LSB1)에 저장된 사용자 데이터에 대한 복구 능력을 높이기 위해서는 XOR 연산되는 워드라인들의 개수를 줄여야 한다. 이에 따라, 생성되는 XOR 패리티의 개수는 증가하게 되고, XOR 패리티의 개수가 증가하는 만큼 제1 논리 수퍼 블록(LSB1)에서 사용자 데이터를 저장할 수 있는 공간은 줄어들 수 밖에 없다. 따라서, 모든 워드라인들에 대한 XOR 패리티를 생성하지 않고 ECC 패리티만으로는 에러 정정이 어려울 것으로 예상되는 워드라인에 대해서만 선별적으로 XOR 패리티를 생성할 필요가 있다.
컨트롤러(200)는 호스트 인터페이스(Host I/F)(210), 프로세서(processor)(220), 메모리(Memory)(230), 워드라인 건강 등급 결정 로직(WL health rating logic)(240), 매핑 로직(mapping logic)(250), 및 메모리 인터페이스(Memory I/F)(260)를 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(도시되지 않음)와 데이터 저장 장치(10)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 전송된 커맨드를 처리할 수 있다. 프로세서(220)는 커맨드를 처리하기 위하여 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 데이터 또는 불휘발성 메모리 장치(100)로부터 독출되어 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리(230)는 워드라인 건강 등급 테이블(word line health rating table, WL HR table)을 포함할 수 있다. 워드라인 건강 등급 테이블(WL HR table)에는 불휘발성 메모리 장치(100)에 포함된 모든 워드라인들에 대한 건강 등급 정보가 저장될 수 있으나, 특별히 이에 한정되는 것은 아니다. 예를 들어, 불휘발성 메모리 장치(100)의 모든 워드라인들에 대한 건강 등급 정보는 불휘발성 메모리 장치(100)에 저장되고, 메모리(240)의 워드라인 건강 등급 테이블(WL HR table)에는 현재 사용 중인 메모리 블록의 워드라인들에 대한 건강 등급 정보만 로딩될 수도 있다.
도 3은 워드라인 건강 등급 테이블(WL HR table)의 구성을 예시적으로 도시한 도면이다. 도 3을 참조하면, 워드라인 건강 등급 테이블(WL HR table)은 각 다이(D1~D4, 도 2a 참조)의 메모리 블록들(BLK1~BLKn, 도 2a 참조)에 포함된 제1 내지 제m 워드라인 그룹들(WLG1~WLGm) 각각에 대한 건강 등급(HR) 및 제1 내지 제m 워드라인 그룹들(WLG1~WLGm) 각각에 포함된 제1 내지 제i 워드라인들(WL1~WLi) 각각에 대한 건강 등급(HR)을 포함할 수 있다. 예를 들어, 제1 워드라인 그룹(WLG1)의 건강 등급(HR)(예컨대, ‘A’)은 제1 워드라인 그룹(WLG1)에 포함된 제1 내지 제i 워드라인들(WL1~WLi)의 건강 등급(HR)들의 평균 등급에 해당할 수 있다.
워드라인 건강 등급 결정 로직(240)은 불휘발성 메모리 장치(100)의 워드라인들 각각에 대한 건강 등급을 결정하고, 워드라인 별로 결정된 건강 등급을 워드라인 건강 등급 테이블(WL HR table)에 저장할 수 있다. 워드라인 건강 등급 결정 로직(240)은 워드라인 별 건강 등급에 근거하여 대응하는 워드라인 그룹의 건강 등급을 결정 및 저장할 수 있다.
도 4a는 워드라인 건강 등급 결정 인자들(factors) 및 각 인자(factor) 별 점수 기준을 예시적으로 도시한 도면이고, 도 4b는 도 4a의 건강 등급 결정 인자들(factors)의 점수들에 근거하여 워드라인의 등급을 결정하는 방법을 예시적으로 도시한 도면이고, 도 4c는 워드라인 건강 등급 별 등급 지수 범위를 예시적으로 도시한 도면이다.
워드라인 건강 등급 결정 로직(240)은 도 4a에 도시된 워드라인 건강 등급 결정 인자들(factors)을 이용하여 각 워드라인에 대한 건강 등급을 결정할 수 있다. 도 4a에서는 워드라인 건강 등급 결정 인자들(factors)이 소거/라이트 사이클(E/W cycle), 리드 패스/페일(read pass/fail), 페일 비트의 수(a number of fail bits), 프로그램 패스/페일(program pass/fail), 및 누설 전류의 양(an amount of leakage current) 등을 포함하고 있으나, 워드라인 건강 등급 결정 인자(factor)로 사용될 수 있는 정보가 특별히 이에 한정되는 것은 아니다. 소거/라이트 사이클(E/W cycle), 리드 패스/페일(read pass/fail), 페일 비트의 수(a number of fail bits), 프로그램 패스/페일(program pass/fail), 및 누설 전류의 양(an amount of leakage current)과 같은 상태 정보들을 확인하는 것은 당 기술 분야에서 이미 널리 공지된 기술에 해당하므로, 이들에 대한 상세한 설명은 생략한다.
도 4a를 참조하면, 인자 별 점수 기준(grading standard per factor)은 ‘100’, ‘75’, ‘50’, ‘25’로 설정되어 있으나, 이는 예시에 불과하며 각 인자(factor)의 상태 정보가 반드시 숫자 형식의 점수로 환산될 수 있는 것이 아니라 다양한 형태로 환산될 수 있음은 당업자에게 자명할 것이다. 또한, 본 실시 예에서는 각 인자(factor)의 상태 정보가 포함되는 구간을 4개의 구간으로 나누었으나, 나뉘는 구간의 개수 역시 특별히 이에 한정되는 것은 아니다.
예를 들어, 소거/라이트 사이클은 ‘a1’ 이하의 제1 구간, ‘a1+1 ~ b1’ 사이의 제2 구간, ‘b1+1 ~ c1’ 사이의 제3 구간, 및 ‘c1+1 ~ d1’ 사이의 제4 구간으로 구분하고, 제1 구간으로부터 제4 구간으로 갈수록 점수가 낮아질 수 있다. 여기에서, a1, b1, c1, d1는 각각 정수일 수 있고, a1 < b1 < c1 < d1 일 수 있다.
리드 패스/페일(read pass/fail) 및 프로그램 패스/페일(program pass/fail)은 ‘pass’와 ‘fail’ 두 개의 구간만을 포함하며, ‘pass’는 ‘100’에 해당하고, ‘fail’은 ‘25’에 해당할 수 있다.
페일 비트 수는 ‘a2’ 이하의 제1 구간, ‘a2+1 ~ b2’ 사이의 제2 구간, ‘b2+1 ~ c2’ 사이의 제3 구간, 및 ‘c2+1 ~ d2’ 사이의 제4 구간으로 구분하고, 제1 구간으로부터 제4 구간으로 갈수록 점수가 낮아질 수 있다. 여기에서, a2, b2, c2, d2는 각각 정수일 수 있고, a2 < b2 < c2 < d2 일 수 있다.
누설 전류의 양은 ‘a3’ 이하의 제1 구간, ‘a3+1 ~ b3’ 사이의 제2 구간, ‘b3+1 ~ c3’ 사이의 제3 구간, 및 ‘c3+1 ~ d3’ 사이의 제4 구간으로 구분하고, 제1 구간으로부터 제4 구간으로 갈수록 점수가 낮아질 수 있다. 여기에서, a3, b3, c3, d3은 각각 정수 및 소수를 포함할 수 있고, a3 < b3 < c3 < d3 일 수 있다.
워드라인 건강 등급 결정 로직(240)은 도 4b에 도시된 수식을 이용하여 임의의 워드라인에 대한 건강 등급 지수(rating number)를 연산할 수 있다. 예를 들어, 임의의 워드라인이 포함된 메모리 블록에 대한 소거/라이트 사이클, 해당 워드라인에 대한 리드 패스/페일 여부, 프로그램 패스/페일 여부, 페일 비트의 수, 및 누설 전류의 양에 대응하는 점수들이 각각 75, 100, 100, 75, 및 75로 가정하면, 해당 워드라인의 건강 등급 지수(rating number) 85일 수 있다. 워드라인 건강 등급 결정 로직(240)은 도 4c에 도시된 등급 지수 범위(rating number range) 별 건강 등급을 참조하여 해당 워드라인의 건강 등급(HR)을 ‘A’로 결정할 수 있다.
이러한 방식으로 워드라인 건강 등급 결정 로직(240)은 불휘발성 메모리 장치(100)의 워드라인들 각각에 대한 건강 등급(HR)을 결정하고, 워드라인 건강 등급 테이블(WL HR table)에 저장할 수 있다.
워드라인 건강 등급 결정 로직(240)은 각 워드라인 그룹(WLG)에 포함된 워드라인들의 건강 등급들의 평균 등급을 대응하는 워드라인 그룹(WLG)의 건강 등급으로 결정하여 저장할 수 있다. 그러나, 워드라인 건강 등급 결정 로직(240)은 ‘D’ 등급 즉, 최하위 등급의 워드라인이 적어도 하나 이상 포함된 워드라인 그룹(WLG)의 등급은 ‘D’ 등급 즉, 최하위 등급으로 결정하고 저장할 수 있다.
매핑 로직(250)은 워드라인 건강 등급 테이블(WL HR table)을 참조하여 최하위 등급을 갖는 하나의 워드라인 그룹(WLG)과 최상위 등급을 갖는 복수의 워드라인 그룹(WLG)들을 매핑하여 관리 대상 논리 수퍼 블록(LSB)을 생성할 수 있다. 매핑 로직(250)은 최상위 등급과 최하위 등급을 제외한 중간 등급을 갖는 워드라인 그룹(WLG)들을 매핑하여 노멀 논리 수퍼 블록(LSB)을 생성할 수 있다.
도 5는 본 발명의 실시 예에 따라 워드라인 그룹들을 매핑하여 논리 수퍼 블록을 생성하는 예를 도시한 도면이다. 설명의 편의를 위해, 도 5에서는 두 개의 논리 수퍼 블록만을 도시하였다.
도 5를 참조하면, 매핑 로직(250)은 제1 다이(D1)의 제1 메모리 블록(BLK1)에 포함된 최하위 등급 즉, ‘D’ 등급을 갖는 제2 워드라인 그룹(WLG2)을 제2 내지 제4 다이들(D2~D4)의 제1 메모리 블록(BLK1)들 각각에서 최상위 등급 즉, ‘A’ 등급을 갖는 제1 워드라인 그룹(WLG1), 제2 워드라인 그룹(WLG2), 및 제2 워드라인 그룹(WLG2)을 매핑하여 제2 논리 수퍼 블록(LSB2)을 생성할 수 있다. 제2 논리 수퍼 블록(LSB2)은 최하위 등급의 워드라인 그룹(즉, 제1 다이(D1)의 제1 메모리 블록(BLK1)의 제2 워드라인 그룹(WLG2))을 포함하므로, 관심 대상 논리 수퍼 블록으로 분류될 수 있다.
매핑 로직(250)은 최상위 등급 및 최하위 등급을 제외한 중간 등급 즉, ‘B’, ‘C’ 등급인 제1 내지 제4 다이들(D1~D4)의 제1 워드라인 그룹(WLG1), 제2 워드라인 그룹(WLG2), 제1 워드라인 그룹(WLG1) 및 제1 워드라인 그룹(WLG1)을 매핑하여 제1 논리 수퍼 블록(LSB1)을 생성할 수 있다. 제1 논리 수퍼 블록(LSB1)은 최하위 등급의 워드라인 그룹(WLG)을 포함하지 않으므로, 노멀 논리 수퍼 블록으로 분류될 수 있다.
프로세서(220)는 관심 대상 논리 수퍼 블록인 제2 논리 수퍼 블록(LSB2)에 대한 라이트 동작 시 제2 논리 수퍼 블록(LSB2)에 포함된 워드라인 그룹(WLG)들 중 적어도 하나의 그룹(예컨대, 제4 다이의 제2 워드라인 그룹(WLG2))에 포함된 적어도 하나의 워드라인에 제2 논리 수퍼 블록(LSB2)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 생성 및 저장하도록 제어할 수 있다. 프로세서(220)는 노멀 논리 수퍼 블록인 제1 논리 수퍼 블록(LSB1)에 대한 라이트 동작 시 제1 논리 수퍼 블록(LSB1)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 저장하지 않도록 제어할 수 있다.
즉, 프로세서(220)는 매핑 로직(250)에 의해 매핑되는 논리 수퍼 블록(LSB)들을 관심 대상 논리 수퍼 블록(LSB)과 노멀 논리 수퍼 블록(LSB)으로 구분하고, 관심 대상 논리 수퍼 블록(LSB)에 대한 라이트 동작을 수행할 때에는 XOR 패리티를 생성 및 저장하고, 노멀 논리 수퍼 블록(LSB)에 대한 라이트 동작을 수행할 때에는 XOR 패리티를 저장하지 않도록 할 수 있다. 이와 같이, 모든 라이트 동작 시 XOR 패리티를 생성 및 저장하지 않고, 논리 수퍼 블록(LSB)의 건강 등급에 따라 선택적으로 XOR 패리티를 생성하여 저장함으로써, XOR 패리티가 저장될 공간이 감소하여 사용자 데이터를 저장할 수 있는 공간이 증가할 수 있다.
매핑 로직(250)은 관리 대상 논리 수퍼 블록(LSB)내에 포함된 각 다이(D1~D4) 별 워드라인들(WL1~WLi) 중 최하위 등급을 갖는 하나의 워드라인(WL)과 최상위 등급을 갖는 복수의 워드라인(WL)들을 매핑하여 관리 대상 수퍼 워드라인(SWL)을 생성할 수 있다. 매핑 로직(250)은 최상위 등급과 최하위 등급을 제외한 중간 등급을 갖는 워드라인(WL)들을 매핑하여 노멀 수퍼 워드라인(SWL)을 생성할 수 있다.
도 6a는 도 5의 관리 대상 논리 수퍼 블록에서 워드라인들을 매핑하여 수퍼 워드라인을 생성하는 예를 도시한 도면이고, 도 6b는 도 6a의 관리 대상 수퍼 워드라인에 대한 라이트 동작 시 XOR 패리티를 생성 및 저장하는 예를 도시한 도면이다.
도 6a를 참조하면, 매핑 로직(250)은 관리 대상 논리 수퍼 블록인 제2 논리 수퍼 블록(LSB2)에서 제1 다이(D1)의 제1 메모리 블록(BLK1)의 제2 워드라인 그룹(WLG2)에 포함된 최하위 등급 즉, ‘D’ 등급을 갖는 제3 워드라인(WL3)을 최상위 등급 즉, ‘A’ 등급을 갖는 제2 다이(D2)의 제2 워드라인(WL2), 제3 다이(D3)의 제2 워드라인(WL2) 및 제4 다이(D4)의 제3 워드라인(WL3)을 매핑하여 제3 수퍼 워드라인(SWL3)을 생성할 수 있다. 제3 수퍼 워드라인(SWL3)은 최하위 등급의 워드라인(즉, 제1 다이(D1)의 제1 메모리 블록(BLK1)의 제2 워드라인 그룹(WLG2)의 제3 워드라인(WL3))을 포함하므로, 관심 대상 수퍼 워드라인으로 분류될 수 있다.
매핑 로직(250)은 ‘A’, ‘B’, ‘C’, 및 ‘B’ 등급인 제1 내지 제4 다이들(D1~D4)의 제1 워드라인들(WL1)을 매핑하여 제1 수퍼 워드라인(SWL1)을 생성하고, ‘A’, ‘B’, ‘B’, 및 ‘B’ 등급인 제1 내지 제4 다이들(D1~D4)의 제2 워드라인(WL2), 제3 워드라인(WL3), 제3 워드라인(WL3), 및 제2 워드라인(WL2)을 매핑하여 제2 수퍼 워드라인(SWL2)을 생성할 수 있다. 제1 및 제2 수퍼 워드라인들(SWL1, SWL2)은 최하위 등급 즉, ‘D’ 등급의 워드라인을 포함하지 않으므로, 노멀 수퍼 워드라인으로 분류될 수 있다.
도 6b에 도시한 바와 같이, 프로세서(220)는 관심 대상 수퍼 워드라인인 제3 수퍼 워드라인(SWL3)에 대한 라이트 동작 시 제3 수퍼 워드라인(SWL3)에 포함된 워드라인(WL)들 중 적어도 하나의 워드라인(예컨대, 제4 다이의 제3 워드라인(WL3))에 제3 수퍼 워드라인(SWL3)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 생성 및 저장하도록 제어할 수 있다. 프로세서(220)는 노멀 논리 수퍼 블록인 제1 및 제2 수퍼 워드라인들(SWL1, SWL2)에 대한 라이트 동작 시 제1 및 제2 수퍼 워드라인들(SWL1, SWL2)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 저장하지 않도록 제어할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 7을 참조하여, 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1 내지 도 6a가 참조될 수 있다.
S710 단계에서, 컨트롤러(200, 도 1 참조)의 워드라인 건강 등급 결정 로직(240)은 불휘발성 메모리 장치(100, 도 1 참조)에 포함된 워드라인들에 대한 건강 등급 결정 인자들 각각에 대한 상태 정보에 근거하여 각 워드라인에 대한 건강 등급을 결정할 수 있다. 워드라인 건강 등급 결정 로직(240)은 프로세서(220)의 제어에 의해 각 워드라인에 대한 건강 등급을 결정하는 동작을 수행할 수 있다. 건강 등급 결정 인자들의 종류 및 이들을 이용하여 각 워드라인에 대한 건강 등급을 결정하는 것에 대한 상세한 설명은 이미 위에 기재하였으므로, 여기에서는 생략한다.
S720 단계에서, 워드라인 건강 등급 결정 로직(240)은 S710 단계에서 결정한 각 워드라인 별 건강 등급에 근거하여 불휘발성 메모리 장치(100)의 각 다이(D1~D4) 별 메모리 블록들(BLK1~BLKn) 각각에 포함된 워드라인 그룹들(WLG1~WLGi) 각각에 대한 건강 등급을 결정할 수 있다. 각 워드라인 그룹(WLG)의 건강 등급은 해당 워드라인 그룹(WLG)에 포함된 워드라인(WL)들의 건강 등급들의 평균 등급에 해당할 수 있다. 워드라인 건강 등급 결정 로직(240)은 S710 단계에서 결정된 워드라인(WL) 별 건강 등급 및 워드라인 그룹(WLG) 별 건강 등급을 메모리(230)의 워드라인 건강 등급 테이블(WL HR Table, 도 1 참조)에 저장할 수 있다.
S730 단계에서, 컨트롤러(200)의 매핑 로직(250)은 메모리(230)의 워드라인 건강 등급 테이블(WL HR Table)을 참조하여 최하위 등급을 갖는 하나의 워드라인 그룹(WLG)과 최상위 등급을 갖는 복수의 워드라인 그룹(WLG)들을 매핑하여 관리 대상 논리 수퍼 블록(LSB)을 생성할 수 있다. 매핑 로직(250)은 최상위 등급과 최하위 등급을 제외한 중간 등급을 갖는 워드라인 그룹(WLG)들을 매핑하여 노멀 논리 수퍼 블록(LSB)을 생성할 수 있다. 매핑 로직(250)은 프로세서(220)의 제어에 의해 워드라인 그룹들을 매핑하여 논리 수퍼 블록을 생성할 수 있다. 논리 수퍼 블록은 각 다이(D1~D4) 별로 하나의 워드라인 그룹을 포함할 수 있다.
S740 단계에서, 매핑 로직(250)은 관리 대상 논리 수퍼 블록(LSB)내에 포함된 각 다이(D1~D4) 별 워드라인(WL)들 중 최하위 등급 즉, ‘D’ 등급을 갖는 하나의 워드라인(WL)과 최상위 등급 즉, ‘A’ 등급을 갖는 복수의 워드라인(WL)들을 매핑하여 관리 대상 수퍼 워드라인(SWL)을 생성할 수 있다. 매핑 로직(250)은 최하위 등급을 제외한 등급들을 갖는 워드라인(WL)들을 매핑하여 노멀 수퍼 워드라인(SWL)을 생성할 수 있다. 매핑 로직(250)은 프로세서(220)의 제어에 의해 워드라인들을 매핑하여 수퍼 워드라인을 생성할 수 있다. 수퍼 워드라인은 각 다이(D1~D4) 별로 하나의 워드라인을 포함할 수 있다.
S750 단계에서, 프로세서(220)는 관리 대상 논리 수퍼 블록(LSB)에 대한 라이트 동작 시 관리 대상 논리 수퍼 블록(LSB)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 생성하여 관리 대상 논리 수퍼 블록(LSB)에 포함된 워드라인 그룹(WLG)들 중 적어도 하나의 워드라인 그룹(WLG)에 포함된 적어도 하나의 워드라인에 저장하도록 제어할 수 있다.
또한, 프로세서(220)는 관리 대상 수퍼 워드라인(SWL)에 대한 라이트 동작 시 관리 대상 수퍼 워드라인(SWL)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 생성하여 관리 대상 수퍼 워드라인(SWL)에 포함된 적어도 하나의 워드라인에 저장하도록 제어할 수 있다.
프로세서(220)는 노멀 논리 수퍼 블록(LSB)에 대한 라이트 동작 시 노멀 논리 수퍼 블록(LSB)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 저장하지 않도록 제어할 수 있다. 또한, 프로세서(220)는 노멀 수퍼 워드라인(SWL)에 대한 라이트 동작 시 노멀 수퍼 워드라인(SWL)에 저장되는 데이터와 데이터의 ECC 패리티에 대한 XOR 패리티를 저장하지 않도록 제어할 수 있다.
메모리 인터페이스(260)는 프로세서(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(260)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(260)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(260)는 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(260)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 도 8에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 8의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200), 도 11의 데이터 저장 장치(4200)로 구성될 수 있다.
도 13는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 매핑 로직
240: 메모리 250: 워드라인 건강 등급 결정 로직
260: 메모리 인터페이스

Claims (16)

  1. 복수의 워드라인들을 그루핑한 복수의 워드라인 그룹들을 포함하는 복수의 다이들을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    상기 복수의 워드라인들에 관련된 건강 등급 결정 인자(factor)들 각각의 상태 정보에 근거하여 각 워드라인의 건강 등급 및 각 워드라인 그룹의 건강 등급을 결정하는 워드라인 건강 등급 결정 로직;
    상기 워드라인 건강 등급 결정 로직에 의해 결정된 상기 각 워드라인의 건강 등급 및 상기 각 워드라인 그룹의 건강 등급이 저장되는 워드라인 건강 등급 테이블을 포함하는 메모리; 및
    상기 워드라인 건강 등급 테이블을 참조하여 각 다이 별로 최하위 등급을 갖는 하나의 워드라인 그룹과 최상위 등급을 갖는 복수의 워드라인 그룹들을 매핑하여 관리 대상 논리 수퍼 블록을 생성하고, 각 다이 별로 중간 등급들을 갖는 워드라인 그룹들을 매핑하여 노멀 논리 수퍼 블록을 생성하는 매핑 로직
    을 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 워드라인 건강 등급 결정 로직은 상기 각 워드라인 그룹에 포함된 워드라인들의 건강 등급들의 평균 등급을 상기 각 워드라인 그룹의 건강 등급으로 결정하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 건강 등급 결정 인자(factor)들은 상기 각 워드라인이 포함된 메모리 블록에 대한 소거/라이트 사이클(E/W cycle), 상기 각 워드라인에 대한 리드 패스/페일 여부, 프로그램 패스/페일 여부, 페일 비트의 수, 및 누설 전류의 양을 포함하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는 상기 컨트롤러의 제반 동작을 제어하는 프로세서를 더 포함하고,
    상기 프로세서는 상기 관리 대상 논리 수퍼 블록에 대한 라이트 동작 수행 시 상기 관리 대상 논리 수퍼 블록에 저장될 데이터와 상기 데이터의 ECC 패리티(parity)에 대한 XOR 패리티(parity)를 생성하고, 생성된 XOR 패리티를 상기 관리 대상 논리 수퍼 블록에 포함된 워드라인들 중 선택된 워드라인에 저장하도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 프로세서는 상기 노멀 논리 수퍼 블록에 대한 라이트 동작 수행 시 상기 노멀 논리 수퍼 블록에 저장될 데이터와 상기 데이터의 ECC 패리티에 대한 XOR 패리티를 생성하지 않고, 상기 노멀 논리 수퍼 블록에 상기 데이터와 상기 데이터의 ECC 패리티만을 저장하도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 매핑 로직은 상기 관리 대상 논리 수퍼 블록에 포함된 워드라인들 중 각 다이 별로 최하위 등급을 갖는 하나의 워드라인과 최상위 등급을 갖는 복수의 워드라인들을 매핑하여 관리 대상 수퍼 워드라인을 생성하고, 각 다이 별로 최하위 등급을 제외한 나머지 등급들을 갖는 워드라인들을 매핑하여 노멀 수퍼 워드라인을 생성하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는 상기 컨트롤러의 제반 동작을 제어하는 프로세서를 더 포함하고,
    상기 프로세서는 상기 관리 대상 수퍼 워드라인에 대한 라이트 동작 수행 시 상기 관리 대상 수퍼 워드라인에 저장될 데이터와 상기 데이터의 ECC 패리티(parity)에 대한 XOR 패리티(parity)를 생성하고, 생성된 XOR 패리티를 상기 관리 대상 수퍼 워드라인에 포함된 워드라인들 중 선택된 워드라인에 저장하도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 프로세서는 상기 노멀 수퍼 워드라인에 대한 라이트 동작 수행 시 상기 노멀 수퍼 워드라인에 저장될 데이터와 상기 데이터의 ECC 패리티에 대한 XOR 패리티를 생성하지 않고, 상기 노멀 수퍼 워드라인에 상기 데이터와 상기 데이터의 ECC 패리티만을 저장하도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
  9. 복수의 워드라인들을 그루핑한 복수의 워드라인 그룹들을 포함하는 복수의 다이들을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 컨트롤러 내에 구비된 워드라인 건강 등급 결정 로직에 의해 상기 복수의 워드라인들에 관련된 건강 등급 결정 인자(factor)들 각각의 상태 정보에 근거하여 각 워드라인의 건강 등급 및 각 워드라인 그룹의 건강 등급이 결정되는 단계;
    상기 각 워드라인의 건강 등급 및 상기 각 워드라인 그룹의 건강 등급이 상기 컨트롤러 내에 구비된 메모리에 포함된 워드라인 건강 등급 테이블에 저장되는 단계; 및
    상기 컨트롤러 내에 구비된 매핑 로직에 의해 각 다이 별로 최하위 등급을 갖는 하나의 워드라인 그룹과 최상위 등급을 갖는 복수의 워드라인 그룹들이 매핑된 관리 대상 논리 수퍼 블록이 생성되고, 각 다이 별로 중간 등급들을 갖는 워드라인 그룹들이 매핑된 노멀 논리 수퍼 블록이 생성되는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    각 워드라인의 건강 등급 및 각 워드라인 그룹의 건강 등급이 결정되는 단계에서,
    상기 각 워드라인 그룹의 건강 등급은 대응하는 워드라인들의 건강 등급들의 평균 등급으로 결정되는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 건강 등급 결정 인자(factor)들은 상기 각 워드라인이 포함된 메모리 블록에 대한 소거/라이트 사이클(E/W cycle), 상기 각 워드라인에 대한 리드 패스/페일 여부, 프로그램 패스/페일 여부, 페일 비트의 수, 및 누설 전류의 양을 포함하는 데이터 저장 장치의 동작 방법.
  12. 제9항에 있어서,
    상기 관리 대상 논리 수퍼 블록 및 상기 노멀 논리 수퍼 블록이 생성되는 단계 이후에,
    상기 관리 대상 논리 수퍼 블록에 대한 라이트 요청이 수신되면, 상기 컨트롤러에 의해 상기 관리 대상 논리 수퍼 블록에 저장될 데이터와 상기 데이터의 ECC 패리티(parity)에 대한 XOR 패리티(parity)가 생성되는 단계; 및
    상기 컨트롤러에 의해 상기 관리 대상 논리 수퍼 블록에 상기 데이터, 상기 ECC 패리티(parity), 및 상기 XOR 패리티(parity)가 저장되는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 제9항에 있어서,
    상기 관리 대상 논리 수퍼 블록 및 상기 노멀 논리 수퍼 블록이 생성되는 단계 이후에,
    상기 노멀 논리 수퍼 블록에 대한 라이트 요청이 수신되면, 상기 컨트롤러에 의해 상기 노멀 논리 수퍼 블록에 데이터와 상기 데이터의 ECC 패리티(parity)가 저장되는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. 제9항에 있어서,
    상기 관리 대상 논리 수퍼 블록 및 상기 노멀 논리 수퍼 블록이 생성되는 단계 이후에,
    상기 매핑 로직에 의해 상기 관리 대상 논리 수퍼 블록에 포함된 워드라인들 중 각 다이 별로 최하위 등급을 갖는 하나의 워드라인과 최상위 등급을 갖는 복수의 워드라인들이 매핑된 관리 대상 수퍼 워드라인이 생성되고, 각 다이 별로 최하위 등급을 제외한 나머지 등급들을 갖는 워드라인들이 매핑된 노멀 수퍼 워드라인이 생성되는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 관리 대상 수퍼 워드라인 및 상기 노멀 수퍼 워드라인이 생성되는 단계 이후에,
    상기 관리 대상 수퍼 워드라인에 대한 라이트 요청이 수신되면, 상기 컨트롤러에 의해 상기 관리 대상 수퍼 워드라인에 저장될 데이터와 상기 데이터의 ECC 패리티(parity)에 대한 XOR 패리티(parity)가 생성되는 단계; 및
    상기 컨트롤러에 의해 상기 관리 대상 수퍼 워드라인에 상기 데이터, 상기 ECC 패리티(parity), 및 상기 XOR 패리티(parity)가 저장되는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제14항에 있어서,
    상기 관리 대상 수퍼 워드라인 및 상기 노멀 수퍼 워드라인이 생성되는 단계 이후에,
    상기 노멀 수퍼 워드라인에 대한 라이트 요청이 수신되면, 상기 컨트롤러에 의해 상기 노멀 수퍼 워드라인에 데이터와 상기 데이터의 ECC 패리티(parity)가 저장되는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020180003753A 2018-01-11 2018-01-11 데이터 저장 장치 및 그것의 동작 방법 KR102469174B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180003753A KR102469174B1 (ko) 2018-01-11 2018-01-11 데이터 저장 장치 및 그것의 동작 방법
US16/110,356 US10748588B2 (en) 2018-01-11 2018-08-23 Data storage device and operating method thereof
CN201811158164.1A CN110032466B (zh) 2018-01-11 2018-09-30 数据存储装置及其操作方法
US16/925,631 US11276445B2 (en) 2018-01-11 2020-07-10 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003753A KR102469174B1 (ko) 2018-01-11 2018-01-11 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190085645A KR20190085645A (ko) 2019-07-19
KR102469174B1 true KR102469174B1 (ko) 2022-11-23

Family

ID=67140107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003753A KR102469174B1 (ko) 2018-01-11 2018-01-11 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (2) US10748588B2 (ko)
KR (1) KR102469174B1 (ko)
CN (1) CN110032466B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021179672A (ja) * 2020-05-11 2021-11-18 ソニーセミコンダクタソリューションズ株式会社 メモリモジュール
US11545232B1 (en) 2021-08-05 2023-01-03 Micron Technology, Inc. Quick reliability scan for memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160217858A1 (en) 2015-01-28 2016-07-28 SanDisk Technologies, Inc. Immediate Feedback Before or During Programming
US20160378400A1 (en) 2015-06-25 2016-12-29 Sandisk Technologies Inc. Memory health monitoring
US9558107B2 (en) 2013-12-24 2017-01-31 International Business Machines Corporation Extending useful life of a non-volatile memory by health grading

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616100B1 (ko) * 2009-09-25 2016-04-28 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9007836B2 (en) * 2011-01-13 2015-04-14 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US9176862B2 (en) * 2011-12-29 2015-11-03 Sandisk Technologies Inc. SLC-MLC wear balancing
US9239781B2 (en) * 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
KR101521258B1 (ko) * 2013-09-10 2015-05-21 연세대학교 산학협력단 메모리 수리 방법 및 메모리 수리 장치
US20150103593A1 (en) * 2013-10-14 2015-04-16 Skymedi Corporation Method of Writing Data in Non-Volatile Memory and Non-Volatile Storage Device Using the Same
KR102233810B1 (ko) * 2014-02-03 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
US9478315B2 (en) * 2014-06-03 2016-10-25 Sandisk Technologies Llc Bit error rate mapping in a memory system
US9496043B1 (en) * 2015-06-24 2016-11-15 International Business Machines Corporation Dynamically optimizing flash data retention or endurance based on data write frequency
KR102407338B1 (ko) * 2015-09-14 2022-06-13 삼성전자주식회사 메모리 장치의 에러 체크 및 정정(ecc) 제어 방법 및 이를 수행하는 메모리 장치
US10133664B2 (en) * 2016-04-27 2018-11-20 Silicon Motion Inc. Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips
US10289487B2 (en) * 2016-04-27 2019-05-14 Silicon Motion Inc. Method for accessing flash memory module and associated flash memory controller and memory device
US10304551B2 (en) * 2016-06-27 2019-05-28 Sandisk Technologies Llc Erase speed based word line control
US20180129559A1 (en) * 2016-11-08 2018-05-10 SK Hynix Inc. Semiconductor memory device, controller, and operating methods thereof
KR20180078426A (ko) 2016-12-29 2018-07-10 에스케이하이닉스 주식회사 데이터 저장 장치의 에러 정정 코드 처리 방법
US10209914B2 (en) * 2017-01-31 2019-02-19 Sandisk Technologies Llc System and method for dynamic folding or direct write based on block health in a non-volatile memory system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558107B2 (en) 2013-12-24 2017-01-31 International Business Machines Corporation Extending useful life of a non-volatile memory by health grading
US20160217858A1 (en) 2015-01-28 2016-07-28 SanDisk Technologies, Inc. Immediate Feedback Before or During Programming
US20160378400A1 (en) 2015-06-25 2016-12-29 Sandisk Technologies Inc. Memory health monitoring

Also Published As

Publication number Publication date
KR20190085645A (ko) 2019-07-19
CN110032466B (zh) 2023-08-01
CN110032466A (zh) 2019-07-19
US11276445B2 (en) 2022-03-15
US10748588B2 (en) 2020-08-18
US20190214065A1 (en) 2019-07-11
US20200342925A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
US10664409B2 (en) Data storage apparatus utilizing sequential map entry for responding to read request and operating method thereof
US10949105B2 (en) Data storage device and operating method of the data storage device
KR102691851B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11275678B2 (en) Data storage device with spare blocks for replacing bad block in super block and operating method thereof
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11520694B2 (en) Data storage device and operating method thereof
US20200105351A1 (en) Memory system and operating method thereof
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102713986B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11276445B2 (en) Data storage device and operating method thereof
KR20210156010A (ko) 저장 장치 및 그 동작 방법
US20190114101A1 (en) Data storage apparatus and operating method thereof
US20200250082A1 (en) Controller, memory system, and operating method thereof
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN112084118A (zh) 数据存储装置及其操作方法
US11537514B2 (en) Data storage device and operating method thereof
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
US20200117390A1 (en) Data storage device and operating method thereof
CN112395219A (zh) 数据存储装置、数据处理系统及数据存储装置的操作方法
KR20200073122A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant