KR101521258B1 - 메모리 수리 방법 및 메모리 수리 장치 - Google Patents

메모리 수리 방법 및 메모리 수리 장치 Download PDF

Info

Publication number
KR101521258B1
KR101521258B1 KR1020130108582A KR20130108582A KR101521258B1 KR 101521258 B1 KR101521258 B1 KR 101521258B1 KR 1020130108582 A KR1020130108582 A KR 1020130108582A KR 20130108582 A KR20130108582 A KR 20130108582A KR 101521258 B1 KR101521258 B1 KR 101521258B1
Authority
KR
South Korea
Prior art keywords
spare
row
memory
counter
fault
Prior art date
Application number
KR1020130108582A
Other languages
English (en)
Other versions
KR20150029839A (ko
Inventor
강성호
조기원
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020130108582A priority Critical patent/KR101521258B1/ko
Priority to US14/479,657 priority patent/US9666309B2/en
Publication of KR20150029839A publication Critical patent/KR20150029839A/ko
Application granted granted Critical
Publication of KR101521258B1 publication Critical patent/KR101521258B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24Accessing extra cells, e.g. dummy cells or redundant cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 수리에 사용될 스페어 라인을 우선 선택하는 단계 및 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계를 포함하는 메모리 수리 방법에 관한 것이다.

Description

메모리 수리 방법 및 메모리 수리 장치{APPARATUS AND REDUNDANCY ANALYSIS FOR MEMORY REPARING}
본 발명은 메모리 수리 방법 및 메모리 수리 장치에 관한 것이다.
반도체 공정의 발달은 메모리의 직접도를 크게 증가시켰지만, 메모리 셀의 고장 발생 확률 또한 증가시켰다. 메모리 셀의 고장은 메모리 수율 감소의 원인이 되기 때문에 메모리 셀의 고장을 수리할 수 있는 방법이 제시되었다. 리던던시 분석(Redundancy Analysis, RA)은 메모리 셀의 고장을 수리할 수 있는 스페어 메모리를 준비하여 고장이 발생한 메모리 셀을 대체하는 방법을 의미하는데, 좋은 리던던시 분석 알고리즘은 고칠 수 있는 회로에서는 반드시 수리 솔루션을 도출할 수 있어야 하고, 수리 시간이 짧아야 한다. 그러나 2차원 스페어 메모리를 고장 메모리 셀에 배치하여 수리 솔루션을 찾는 문제는 NP-Complete 문제이기 때문에 메모리의 크기가 커질수록 수리 시간이 급속도로 증가한다. 따라서, 좋은 리던던시 분석 알고리즘은 높은 수리 효율을 가지면서도 적당한 시간 안에 수리를 끝마칠 수 있어야 한다.
종래에는 수리 효율을 위해 한 라인에 다수의 고장이 존재하는 라인부터 수리를 하는 방식의 리던던시 분석 알고리즘이 주를 이루었다.
본 발명의 목적은 높은 수리 효율을 가지면서 짧은 시간 안에 수리 솔루션을 도출할 수 있는 메모리 수리 방법을 제공하는 데 있다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 메모리 수리 방법은 수리에 사용될 스페어 라인을 우선 선택하는 단계 및 상기 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계를 포함할 수 있다.
실시예에서, 상기 우선 선택하는 단계는 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 작은 값을 갖는 스페어 메모리의 라인을 선택하는 단계를 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계 및 상기 고장 카운터를 업데이트하는 단계를 포함할 수 있다.
실시예에서, 상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계는 상기 고장 카운터를 정렬하는 단계 및 상기 정렬된 고장 카운터에서 고장의 수가 가장 적은 라인과 상기 우선 선택된 라인의 스페어 메모리를 교체하는 단계를 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 우선 선택되지 않은 라인의 스페어 메모리의 수보다 작거나 같은 경우 수리 솔루션 탐색을 종료하는 단계를 더 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 우선 선택된 라인의 스페어 메모리를 모두 교체하였을 때, 상기 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 우선 선택되지 않은 라인의 스페어 메모리의 수보다 큰 경우 상기 교체된 스페어 메모리를 다른 라인과 교체하는 단계를 더 포함할 수 있다.
실시예에서, 상기 고장 카운터를 정렬하는 단계는 상기 정렬된 고장 카운터에서 고장의 수가 동일한 라인들을 그룹화하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 수리 방법은 행 스페어 메모리의 수가 열 스페어 메모리의 수보다 큰 메모리 셀 어레이의 수리 방법에 있어서, 상기 열 스페어와 메모리와 행 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계 및 상기 행 고장 카운터에서 고장의 수가 0이 아닌 행의 수가 상기 행 스페어 메모리의 수보다 작거나 같은 경우에 수리 솔루션 탐색을 종료하는 단계를 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 행 고장 카운터를 정렬하는 단계, 상기 정렬된 행 고장 카운터에서 고장의 수가 가장 적은 열과 상기 열 스페어 메모리를 교체하는 단계 및 상기 행 고장 카운터를 업데이트하는 단계를 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 열 스페어 메모리를 모두 교체하였을 때 상기 행 고장 카운터에서 고장의 수가 0이 아닌 행의 수가 행 스페어 메모리의 수보다 큰 경우, 상기 교체된 열 스페어 메모리를 다른 열과 교체하는 단계를 더 포함할 수 있다.
실시예에서, 상기 행 고장 카운터를 정렬하는 단계는 상기 정렬된 행 고장 카운터에서 고장의 수가 동일한 행들을 그룹화하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 수리 방법은 열 스페어 메모리의 수가 행 스페어 메모리의 수보다 큰 메모리 셀 어레이의 수리 방법에 있어서, 상기 행 스페어와 메모리와 열 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계 및 상기 열 고장 카운터에서 고장의 수가 0이 아닌 열의 수가 상기 열 스페어 메모리의 수보다 작거나 같은 경우에 수리 솔루션 탐색을 종료하는 단계를 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 열 고장 카운터를 정렬하는 단계, 상기 정렬된 열 고장 카운터에서 고장의 수가 가장 적은 행과 상기 행 스페어 메모리를 교체하는 단계 및 상기 열 고장 카운터를 업데이트하는 단계를 포함할 수 있다.
실시예에서, 상기 수리 솔루션을 탐색하는 단계는 상기 행 스페어 메모리를 모두 교체하였을 때 상기 열 고장 카운터에서 고장의 수가 0이 아닌 열의 수가 열 스페어 메모리의 수보다 큰 경우, 상기 교체된 행 스페어 메모리를 다른 행과 교체하는 단계를 더 포함할 수 있다.
실시예에서, 상기 열 고장 카운터를 정렬하는 단계는 상기 정렬된 열 고장 카운터에서 고장의 수가 동일한 열들을 그룹화하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 메모리 수리 방법을 수행하기 위한 프로그램을 기록한 컴퓨터가 읽을 수 있는 기록 매체일 수 있다.
본 발명의 일 실시예에 따른 메모리 수리 장치는 메모리 셀 어레이와 연결되어 정보를 읽어 들이는 연결부, 상기 읽어 들인 정보를 저장하는 저장부 및 상기 정보를 이용하여 메모리 셀 어레이의 고장을 수리하는 제어부를 포함하고, 상기 제어부는 상기 메모리 셀 어레이의 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 큰 값을 갖는 라인의 고장 카운터를 상기 행 스페어 메모리의 수와 상기 열 스페어 메모리의 수 중 작은 값을 갖는 스페어 메모리를 이용하여 수리 솔루션을 탐색하되, 상기 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 상기 행 스페어 메모리의 수와 상기 열 스페어 메모리의 수 중 큰 값보다 작거나 같은 경우에 수리 솔루션 탐색을 종료할 수 있다.
본 발명의 일 실시예에 따른 메모리 수리 방법은 100% 수리 효율을 보장하면서도, 짧은 시간 안에 수리 솔루션을 도출할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위해서 고장 메모리를 예시적으로 나타낸 것이다.
도 3 및 도 4는 본 발명의 실시예에 따른 메모리 수리 방법에서 고장 카운터를 정렬하는 방법과 고장을 그룹화하는 방법을 설명하기 위한 도면이다.
도 5 내지 도 11은 본 발명의 실시예에 따른 메모리 수리 방법을 적용하는 과정을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예에 따른 메모리 수리 장치를 설명하기 위한 도면이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
본 발명은 종래에 행 스페어 메모리와 열 스페어 메모리를 동시에 사용해가면서 수리 솔루션을 탐색하였던 것과는 달리 두 라인 중 어느 하나의 라인만을 사용해서 수리 솔루션을 탐색한다. 본 발명에서 우선 선택이란, 두 스페어 라인 중 어느 라인을 수리에 우선적으로 사용할지 결정하는 것을 의미하는데, 행 스페어 메모리의 수와 열 스페어 메모리의 수를 비교하여 더 작은 수를 갖는 라인이 우선 선택된다. 그리고 수리 솔루션의 탐색은 우선 선택되지 않은 라인의 고장 카운터와 우선 선택된 라인의 스페어 메모리를 이용하여 수행된다.
열이 우선 선택된 경우를 가정하면, 행 스페어 메모리의 수가 N개 일 때, N개의 행 스페어 메모리를 사용하여 행 고장 카운터에서 N개의 행에 포함된 고장이 100% 수리될 수 있다. 따라서, M개의 열 스페어 메모리를 이용하여 행 고장 카운터에서 고장이 포함된 행을 N개보다 작거나 같도록 하는 부분 수리 솔루션을 찾을 수 있다면 수리 솔루션의 탐색이 종료될 수 있다.
따라서, 본 발명에서는 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 고장이 포함된 라인의 수가 우선 선택되지 않은 라인의 스페어 메모리 수보다 작거나 같도록 하는 수리 솔루션을 탐색한다. 종래에 사용되던 전수조사 기반의 트리 구조의 높이가 (행 스페어 메모리의 수 + 열 스페어 메모리의 수) 였던 것에 비해, 본 발명의 검색 트리는 트리의 높이가 Min(행 스페어 메모리의 수, 열 스페어 메모리의 수)에 의존하게 되어 종래보다 빠른 속도로 수리 솔루션을 도출할 수 있다.
본 발명에서 라인은 행 또는 열을 의미하고, 행 고장 카운터는 각 행 별로 고장의 수를 기록한 카운터를 의미하며, 열 고장 카운터는 각 열 별로 고장의 수를 기록한 카운터를 의미한다.
이하 첨부된 도면을 참조하여, 본 발명을 보다 상세히 설명할 것이다.
도 1은 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위한 도면이다.
본 발명의 실시예에 따른 메모리 수리 방법은 수리에 사용될 스페어 라인을 우선 선택하는 단계(S10), 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계(S20) 및 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 우선 선택되지 않은 라인의 스페어 메모리의 수보다 작거나 같은 경우 수리 솔루션 탐색을 종료하는 단계(S30)를 포함한다. 본 발명의 실시예에 따른 메모리 수리 방법은 우선 선택되지 않은 라인의 스페어 메모리를 고장의 수가 0이 아닌 라인에 배치하여 수리 솔루션을 도출하는 단계(S40), 모든 수리 솔루션을 탐색했는지 확인하는 단계(S50) 및 모든 수리 솔루션이 탐색되지 않은 경우 배치 결정을 철회하는 단계(S60)를 더 포함할 수 있다.
본 발명의 실시예에 따른 수리에 사용될 스페어 라인을 우선 선택하는 단계(S10)는 행 스페어 메모리의 수와 열 스페어 메모리의 수를 비교하여 이루어질 수 있다. 보다 자세하게는 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 작은 값을 갖는 라인이 우선 선택된다.
본 발명의 실시예에 따른 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계(S20)는 우선 선택된 라인의 스페어 메모리가 메모리 셀 어레이와 교체되어 수행될 수 있다. 우선 선택된 라인의 스페어 메모리가 메모리 셀 어레이와 교체될 때마다 우선 선택되지 않은 라인의 고장 카운터가 업데이트 된다. 고장 카운터가 업데이트 되는 과정에 대해서는 도 2 내지 도 3을 참조하여 보다 상세히 설명할 것이다.
본 발명의 실시예에 따른 메모리 수리 방법은 고장 카운터의 업데이트 결과에 따라 수리 솔루션 탐색을 종료하거나(S30) 스페어 메모리 배치를 철회하고(S60) 스페어 메모리의 재배치를 통해 다른 수리 솔루션을 탐색할 수 있다.
본 발명의 실시예에 따른 수리 솔루션을 도출하는 단계(S40)는 우선 선택되지 않은 라인의 고장 카운터에서 0이 아닌 라인의 수가 우선 선택되지 않은 라인의 스페어 메모리의 수보다 작거나 같은 경우, 우선 선택되지 않은 라인의 스페어 메모리를 이용하여 남은 고장을 100% 수리할 수 있으므로, 우선 선택되지 않은 라인의 스페어 메모리를 남은 고장에 배치하여 수리 솔루션을 도출할 수 있다.
본 발명의 실시예에 따른 수리 솔루션을 도출하는 방법, 모든 수리 솔루션을 탐색했는지 확인하는 단계(S50) 및 배치 철회 단계(S60)는 도 5 내지 도 11을 참조하여 보다 상세히 설명할 것이다.
도 2는 본 발명의 실시예에 따른 메모리 수리 방법을 설명하기 위해서 고장 메모리를 예시적으로 나타낸 것이다.
도 2의 메모리 셀 어레이는 7 X 7 사이즈의 메모리로써 고장을 수리하기 위해 사용가능한 2개의 행 스페어 메모리(R1, R2), 4개의 열 스페어 메모리(C1, C2, C3, C4)를 포함한다. 그리고 열 고장 카운터, 행 고장 카운터(미도시)를 포함한다. 도 2에서 X로 표시된 (0,0), (0,3), (1,3), (2,2), (3,1), (5,1), (5,4), (5,5), (6,1), (6,6)은 고장을 의미한다.
본 발명의 실시예에 따른 메모리 수리 방법에서는 행 스페어 메모리의 수와 열 스페어 메모리의 수중 작은 값을 갖는 라인이 우선 선택될 수 있다. 도 2에서, 행 스페어 메모리의 수는 2이고, 열 스페어 메모리의 수는 4이므로, 행이 우선 선택된다. 행이 우선 선택되면 우선 선택되지 않은 라인의 고장 카운터, 즉 열 고장 카운터와 행 스페어 메모리를 사용하여 부분 수리 솔루션을 탐색하게 된다.
도 3 및 도 4는 본 발명의 실시예에 따른 메모리 수리 방법에서 고장 카운터를 정렬하는 방법과 고장을 그룹화하는 방법을 설명하기 위한 도면이다.
도 3에서 상단의 고장 카운터는 정렬되기 전의 고장 카운터를 나타낸 것이고 하단의 고장 카운터는 정렬된 고장 카운터를 나타낸 것이다. 본 발명의 실시예에 따르면 고장 카운터의 정렬은 오름차순 또는 내림차순으로 정렬될 수 있다.
실시예에서, 정렬이 완료되면 고장 카운터의 라인별 고장의 수에 따라 고장 라인이 그룹화 될 수 있다. 본 발명의 실시예에 따르면 고장의 수가 n인 라인들은 그룹 n에 포함될 수 있다.
도 4는 도 2의 열 고장 카운터가 정렬된 모습을 나타내고 있다. 도 2의 메모리 셀 어레이에서 행 스페어 메모리의 수는 2개, 열 스페어 메모리의 수는 4개이므로 행이 우선 선택되고, 열 고장 카운터를 이용하여 수리 솔루션이 탐색된다.
우선 선택된 라인의 스페어 메모리 1개로는 우선 선택되지 않은 라인의 고장 카운터에서 그룹 1에 포함된 라인들 중 일부 혹은 전체의 고장의 수를 0으로 만들 수 있다. 열 고장 카운터는 각 열에 포함된 고장의 수를 나타낸 것이기 때문에, 행 스페어 메모리로는 그룹 1에 속하는 라인들의 고장이 모두 같은 행에 포함되는 경우에는 그룹 1에 속하는 전체 라인들의 고장의 수를 0으로 만들 수 있고, 모두 다른 행에 포함되는 경우에는 하나의 라인의 고장의 수만 0으로 만들 수 있다.
반면에, 우선 선택되지 않은 라인의 스페어 메모리 1개로는 우선 선택되지 않은 라인의 고장 카운터에서 포함된 그룹에 관계없이 라인들 중 단지 1개 라인만을 0으로 만들 수 있다. 즉, 열 고장 카운터는 각 열에 포함된 고장의 수를 나타낸 것이기 때문에, 열 스페어 메모리 1개를 이용하여 수리하는 경우는 하나의 열에 포함된 전체의 고장을 수리할 수 있다.
따라서, 우선 선택되지 않은 라인에서 1개 라인의 고장은 고장의 수에 관계없이 우선권이 부여되지 않은 라인의 스페어 메모리 1개에 의해 100% 수리가 가능하므로, 우선 선택된 라인의 스페어 메모리에 의해 우선 선택되지 않은 라인의 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 우선 선택되지 않은 라인의 스페어 메모리의 수보다 작거나 같도록 하는 부분 수리 솔루션이 탐색되면, 전체 메모리 셀 어레이의 수리 솔루션이 도출될 수 있다.
도 5 내지 도 11은 본 발명의 실시예에 따른 메모리 수리 방법을 적용하는 과정을 설명하기 위한 도면이다. 도 5 내지 도 11은 행 스페어 메모리의 수가 열 스페어 메모리의 수보다 작은 경우를 가정하여 설명하고 있으나, 행 스페어 메모리의 수가 열 스페어 메모리의 수보다 큰 경우 역시 본 발명의 권리 범위에 포함되는 것이다.
도 5를 참조하면, 메모리 셀 어레이, 2개의 행 스페어 메모리, 4개의 열 스페어 메모리, 열 고장 카운터 및 정렬된 열 고장 카운터가 도시되어 있다. 도 5에 도시된 정렬된 열 고장 카운터에서 고장의 수가 0이 아닌 라인이 열 스페어 메모리의 수인 4개보다 작게 되도록 하는 부분 수리 솔루션을 탐색하는 것이 본 발명의 실시예에 따른 메모리 수리 방법의 목표이다.
도 5의 정렬된 열 고장 카운터에서 그룹 1에 포함된 열들 중에서 가장 왼쪽에 위치하는 0열의 고장의 수를 1에서 0으로 만들기 위해 0행에 첫 번째 행 스페어 라인(R1)이 배치된다.
도 6은 0행에 첫 번째 행 스페어 라인(R1)이 배치된 결과를 나타낸 것이다. R1이 배치된 후, 열 고장 카운터가 업데이트 된다. R1의 배치에 의해 (0,0)과 (0,3)의 고장이 수리되었으므로, 열 고장 카운터에서 0열의 고장의 수가 1에서 0으로, 3열의 고장의 수가 2에서 1로 업데이트 된다. 업데이트 된 열 고장 카운터를 다시 오름차순으로 재정렬하면 정렬된 열 고장 카운터가 얻어진다. 이제 2,3,4,5,6열은 고장의 수가 1이므로 그룹 1에 포함되고, 그룹 1에서 가장 먼저 위치하는 2열의 고장의 수를 1에서 0으로 만들기 위해 두 번째 행 스페어 라인(R2)이 2행에 배치된다.
도 7은 2행에 두 번째 행 스페어 라인(R2)이 배치된 결과를 나타낸 것이다. R2가 배치된 후, 열 고장 카운터가 업데이트 된다. R2의 배치에 의해 (2,2)의 고장이 수리되었으므로, 열 고장 카운터에서 2열의 고장의 수가 1에서 0으로 업데이트 된다. 업데이트 된 열 고장 카운터를 다시 오름차순으로 재정렬하면, 정렬된 열 고장 카운터가 얻어진다. 하지만, 고장의 수가 0이 아닌 열의 수가 5개이고 열 스페어 라인의 수는 4개이므로 남은 열 스페어 라인으로 모든 고장을 수리할 수 없다. 따라서, 배치 철회 과정을 거친 후 새로운 수리 솔루션을 탐색하게 된다.
도 8은 2행에 배치된 R2의 배치를 철회한 후, 도 6의 열 고장 카운터에서 두 번째로 위치하는 3열의 고장의 수를 1에서 0으로 만들기 위해 R2가 1행에 배치된 결과를 나타낸 것이다. R2가 배치된 후, 열 고장 카운터가 업데이트 된다. R2의 재배치에 의해 (1,3)의 고장이 수리되었으므로, 열 고장 카운터에서 3열의 고장의 수가 1에서 0으로 업데이트 된다. 업데이트 된 열 고장 카운터를 다시 오름차순으로 재정렬하면, 정렬된 열 고장 카운터가 얻어진다. 이 경우도 도 7과 마찬가지로 고장의 수가 0이 아닌 열의 수가 5개이고 열 스페어 라인의 수는 4개이므로 남은 열 스페어 라인으로 모든 고장을 수리할 수 없다. 따라서, 다시 배치 철회 과정을 거친 후 새로운 수리 솔루션을 탐색하게 된다.
도 9는 1행에 배치된 R2의 배치를 철회한 후, 도 6의 열 고장 카운터에서 세 번째로 위치하는 4열의 고장의 수를 1에서 0으로 만들기 위해 R2가 5행에 배치된 결과를 나타낸 것이다. R2가 배치된 후, 열 고장 카운터가 업데이트 된다. R2의 재배치에 의해 (5,1), (5,4), (5,5)의 고장이 수리되었으므로, 열 고장 카운터에서 1열의 고장의 수가 3에서 2로, 4열의 고장의 수와 5열의 고장의 수가 각각 1에서 0으로 업데이트 된다. 업데이트 된 열 고장 카운터를 다시 오름차순으로 재정렬하면, 정렬된 열 고장 카운터가 얻어진다. R2의 배치 후에 열 고장 카운터에서 고장의 수가 0이 아닌 열의 수는 4개이고, 열 스페어 라인의 수 역시 4개이므로 남은 열 스페어 라인을 배치하여 모든 고장을 수리할 수 있다. 현재의 R1, R2의 배치가 부분 수리 솔루션이 된다.
도 10은 열 스페어 메모리(C1, C2, C3, C4)들이 각각 1열, 2열, 3열, 6열에 배치된 결과를 나타낸 것이다. C1의 배치에 의해 (3,1), (6,1)의 고장이 수리되고, C2의 배치에 의해 (2,2)의 고장이 수리되며, C3의 배치에 의해 (1,3)의 고장이 수리되고, C4의 배치에 의해 (6,6)의 고장이 수리된다. 따라서, 현재의 배치 결과를 수리 솔루션으로 도출할 수 있고, 최종 수리 솔루션은 0행, 5행에 행 스페어 메모리를 배치하고, 1열, 2열, 3열, 6열에 열 스페어 메모리를 배치하는 것이 된다.
도 11은 본 발명의 실시예에 따른 메모리 수리 방법에서 사용되는 검색 트리 구조를 나타낸 것이다. 전수조사를 사용하는 일반적인 검색 트리 구조의 높이가 (행 스페어 메모리의 수 + 열 스페어 메모리의 수)인 반면에 본 발명의 실시예에 따른 메모리 수리 방법에서 사용되는 검색 트리 구조의 높이는 행 스페어 라인만 사용되었기 때문에, 2가 된다. 즉, 우선 선택된 라인의 스페어 메모리의 수에 의존하게 되므로 MIN(행 스페어 메모리의 수, 열 스페어 메모리의 수)가 검색 트리의 높이가 된다. 따라서, 본 발명의 실시예에 따른 메모리 수리 방법은 기존의 검색 트리를 사용하는 메모리 수리 방법보다 빠른 속도로 수리 솔루션을 도출할 수 있다.
도 12는 본 발명의 실시예에 따른 메모리 수리 장치를 설명하기 위한 도면이다. 본 발명의 실시예에 따른 메모리 수리 장치(100)는 연결부(10), 저장부(20) 및 제어부(30)를 포함할 수 있다.
본 발명의 실시예에 따른 연결부(10)는 메모리 수리 장치(100)를 수리할 메모리 셀 어레이와 연결하고, 메모리 셀 어레이로부터 메모리 셀 어레이의 비트맵, 행 스페어 메모리의 수, 열 스페어 메모리의 수, 고장 메모리 셀의 비트맵 주소 등을 읽어들일 수 있다.
본 발명의 실시예에 따른 저장부(20)는 연결부(10)가 읽어들인 메모리 셀 어레이의 정보들을 저장할 수 있다. 메모리 셀 어레이의 정보들은 메모리 셀 어레이의 비트맵, 행 스페어 메모리의 수, 열 스페어 메모리의 수, 고장 메모리 셀의 비트맵 주소 등을 포함할 수 있다.
본 발명의 실시예에 따른 제어부(30)는 연결부(10)와 저장부(20)의 동작을 제어할 수 있다. 그리고, 저장부(20)에 저장된 정보들과 상기 도 1 내지 도 11을 통해 설명한 메모리 수리 방법을 이용하여 메모리 수리 솔루션을 탐색할 수 있다. 즉, 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 큰 값을 갖는 라인의 고장 카운터를 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 작은 값을 갖는 스페어 메모리를 이용하여 수리 솔루션을 탐색하되, 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 큰 값보다 작거나 같은 경우에 수리 솔루션의 탐색을 종료하고 최종 수리 솔루션을 도출할 수 있다.
전술한 본 발명의 실시예에 따른 메모리 수리 방법은 컴퓨터에서 실행되기 위한 프로그램으로 제작되어 컴퓨터가 읽을 수 있는 기록 매체에 저장될 수 있다. 상기 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장 장치 등이 있다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
10: 연결부
20: 저장부
30: 제어부
100: 메모리 수리 장치
R1, R2: 행 스페어 메모리
C1, C2, C3, C4: 열 스페어 메모리

Claims (17)

  1. 수리에 사용될 스페어 라인을 우선 선택하는 단계; 및
    상기 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계를 포함하며,
    상기 수리 솔루션을 탐색하는 단계는:
    상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계;
    상기 고장 카운터를 업데이트하는 단계; 및
    상기 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가, 우선 선택되지 않은 라인의 스페어 메모리의 수보다 작거나 같은 경우, 수리 솔루션 탐색을 종료하는 단계;
    를 포함하는 메모리 수리 방법.
  2. 제1항에 있어서,
    상기 우선 선택하는 단계는
    행 스페어 메모리의 수와 열 스페어 메모리의 수 중 작은 값을 갖는 스페어 메모리의 라인을 선택하는 단계;
    를 포함하는 메모리 수리 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계는
    상기 고장 카운터를 정렬하는 단계; 및
    상기 정렬된 고장 카운터에서 고장의 수가 가장 적은 라인과 상기 우선 선택된 라인의 스페어 메모리를 교체하는 단계;
    를 포함하는 메모리 수리 방법.
  5. 삭제
  6. 수리에 사용될 스페어 라인을 우선 선택하는 단계; 및
    상기 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계를 포함하며,
    상기 수리 솔루션을 탐색하는 단계는:
    상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계;
    상기 고장 카운터를 업데이트하는 단계; 및
    상기 우선 선택된 라인의 스페어 메모리를 모두 교체하였을 때, 상기 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가, 우선 선택되지 않은 라인의 스페어 메모리의 수보다 큰 경우, 상기 교체된 스페어 메모리를 다른 라인과 교체하는 단계;
    를 포함하는 메모리 수리 방법.
  7. 수리에 사용될 스페어 라인을 우선 선택하는 단계; 및
    상기 우선 선택된 라인의 스페어 메모리와 우선 선택되지 않은 라인의 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계를 포함하며,
    상기 수리 솔루션을 탐색하는 단계는:
    상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계; 및
    상기 고장 카운터를 업데이트하는 단계;
    를 포함하며,
    상기 우선 선택된 라인의 스페어 메모리를 고장이 포함된 라인과 교체하는 단계는:
    상기 고장 카운터를 정렬하는 단계; 및
    상기 정렬된 고장 카운터에서 고장의 수가 가장 적은 라인과 상기 우선 선택된 라인의 스페어 메모리를 교체하는 단계;
    를 포함하며,
    상기 고장 카운터를 정렬하는 단계는:
    상기 정렬된 고장 카운터에서 고장의 수가 동일한 라인들을 그룹화하는 단계;
    를 포함하는 메모리 수리 방법.
  8. 행 스페어 메모리의 수가 열 스페어 메모리의 수보다 큰 메모리 셀 어레이의 수리 방법에 있어서,
    상기 열 스페어 메모리와 행 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계; 및
    상기 행 고장 카운터에서 고장의 수가 0이 아닌 행의 수가 상기 행 스페어 메모리의 수보다 작거나 같은 경우에 수리 솔루션 탐색을 종료하는 단계;
    를 포함하는 메모리 수리 방법.
  9. 제8항에 있어서,
    상기 수리 솔루션을 탐색하는 단계는
    상기 행 고장 카운터를 정렬하는 단계;
    상기 정렬된 행 고장 카운터에서 고장의 수가 가장 적은 열과 상기 열 스페어 메모리를 교체하는 단계; 및
    상기 행 고장 카운터를 업데이트하는 단계;
    를 포함하는 메모리 수리 방법.
  10. 제9항에 있어서,
    상기 수리 솔루션을 탐색하는 단계는
    상기 열 스페어 메모리를 모두 교체하였을 때 상기 행 고장 카운터에서 고장의 수가 0이 아닌 행의 수가 행 스페어 메모리의 수보다 큰 경우, 상기 교체된 열 스페어 메모리를 다른 열과 교체하는 단계;
    를 더 포함하는 메모리 수리 방법.
  11. 제9항에 있어서,
    상기 행 고장 카운터를 정렬하는 단계는
    상기 정렬된 행 고장 카운터에서 고장의 수가 동일한 행들을 그룹화하는 단계;
    를 포함하는 메모리 수리 방법.
  12. 열 스페어 메모리의 수가 행 스페어 메모리의 수보다 큰 메모리 셀 어레이의 수리 방법에 있어서,
    상기 행 스페어 메모리와 열 고장 카운터를 이용하여 수리 솔루션을 탐색하는 단계; 및
    상기 열 고장 카운터에서 고장의 수가 0이 아닌 열의 수가 상기 열 스페어 메모리의 수보다 작거나 같은 경우에 수리 솔루션 탐색을 종료하는 단계;
    를 포함하는 메모리 수리 방법.
  13. 제12항에 있어서,
    상기 수리 솔루션을 탐색하는 단계는
    상기 열 고장 카운터를 정렬하는 단계;
    상기 정렬된 열 고장 카운터에서 고장의 수가 가장 적은 행과 상기 행 스페어 메모리를 교체하는 단계; 및
    상기 열 고장 카운터를 업데이트하는 단계;
    를 포함하는 메모리 수리 방법.
  14. 제13항에 있어서,
    상기 수리 솔루션을 탐색하는 단계는
    상기 행 스페어 메모리를 모두 교체하였을 때 상기 열 고장 카운터에서 고장의 수가 0이 아닌 열의 수가 열 스페어 메모리의 수보다 큰 경우, 상기 교체된 행 스페어 메모리를 다른 행과 교체하는 단계;
    를 더 포함하는 메모리 수리 방법.
  15. 제13항에 있어서,
    상기 열 고장 카운터를 정렬하는 단계는
    상기 정렬된 열 고장 카운터에서 고장의 수가 동일한 열들을 그룹화하는 단계;
    를 포함하는 메모리 수리 방법.
  16. 제1항, 제2항, 제4항, 및 제6항 내지 제15항 중 어느 한 항의 방법을 수행하기 위한 프로그램을 기록한 컴퓨터가 읽을 수 있는 기록 매체.
  17. 메모리 셀 어레이와 연결되어 정보를 읽어 들이는 연결부;
    상기 읽어 들인 정보를 저장하는 저장부; 및
    상기 정보를 이용하여 메모리 셀 어레이의 고장을 수리하는 제어부;
    를 포함하고,
    상기 제어부는, 상기 메모리 셀 어레이의 행 스페어 메모리의 수와 열 스페어 메모리의 수 중 큰 값을 갖는 라인의 고장 카운터 , 및 상기 행 스페어 메모리의 수와 상기 열 스페어 메모리의 수 중 작은 값을 갖는 스페어 메모리를 이용하여 수리 솔루션을 탐색하되, 상기 고장 카운터에서 고장의 수가 0이 아닌 라인의 수가 상기 행 스페어 메모리의 수와 상기 열 스페어 메모리의 수 중 큰 값보다 작거나 같은 경우에 수리 솔루션 탐색을 종료하는 메모리 수리 장치.
KR1020130108582A 2013-09-10 2013-09-10 메모리 수리 방법 및 메모리 수리 장치 KR101521258B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130108582A KR101521258B1 (ko) 2013-09-10 2013-09-10 메모리 수리 방법 및 메모리 수리 장치
US14/479,657 US9666309B2 (en) 2013-09-10 2014-09-08 Method and device for repairing memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130108582A KR101521258B1 (ko) 2013-09-10 2013-09-10 메모리 수리 방법 및 메모리 수리 장치

Publications (2)

Publication Number Publication Date
KR20150029839A KR20150029839A (ko) 2015-03-19
KR101521258B1 true KR101521258B1 (ko) 2015-05-21

Family

ID=52625474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130108582A KR101521258B1 (ko) 2013-09-10 2013-09-10 메모리 수리 방법 및 메모리 수리 장치

Country Status (2)

Country Link
US (1) US9666309B2 (ko)
KR (1) KR101521258B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395749B2 (en) 2016-12-26 2019-08-27 SK Hynix Inc. Method and apparatus for repairing memory device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160772B1 (ko) * 2017-12-12 2020-09-29 연세대학교 산학협력단 메모리 수리 장치 및 그 방법
KR102469174B1 (ko) * 2018-01-11 2022-11-23 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10990472B2 (en) 2018-07-24 2021-04-27 Micron Technology, Inc. Spare substitution in memory system
US11495314B2 (en) * 2021-01-08 2022-11-08 Taiwan Semiconductor Manufacturing Company Limited Memory repair using optimized redundancy utilization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010070155A (ko) * 1999-10-27 2001-07-25 나까무라 쇼오 리던던시 연산시스템
KR20010076937A (ko) * 2000-01-28 2001-08-17 윤종용 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR20120077285A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59180898A (ja) * 1983-03-31 1984-10-15 Hitachi Ltd 不良ビット救済方法
US4751656A (en) * 1986-03-10 1988-06-14 International Business Machines Corporation Method for choosing replacement lines in a two dimensionally redundant array
JPH1064294A (ja) * 1996-08-20 1998-03-06 Advantest Corp メモリデバイスの不良救済解析方法
JP3581249B2 (ja) * 1997-06-10 2004-10-27 株式会社東芝 半導体不良ビット救済処理方法及び半導体不良ビット救済処理装置
US6795942B1 (en) * 2000-07-06 2004-09-21 Lsi Logic Corporation Built-in redundancy analysis for memories with row and column repair
US6373758B1 (en) * 2001-02-23 2002-04-16 Hewlett-Packard Company System and method of operating a programmable column fail counter for redundancy allocation
US7339844B2 (en) * 2006-02-17 2008-03-04 Verigy (Singapore) Pte. Ltd. Memory device fail summary data reduction for improved redundancy analysis
JP2009163790A (ja) * 2007-12-28 2009-07-23 Toshiba Corp オンチップ不良情報解析装置及びオンチップ不良情報解析方法
KR20110010381A (ko) 2009-07-24 2011-02-01 연세대학교 산학협력단 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법
KR101133689B1 (ko) * 2010-11-23 2012-04-24 에스케이하이닉스 주식회사 리페어 분석 장치 및 방법
KR101269557B1 (ko) 2011-05-20 2013-06-04 연세대학교 산학협력단 반도체 메모리 수리 장치 및 수리 방법
JP6144729B2 (ja) * 2015-07-08 2017-06-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010070155A (ko) * 1999-10-27 2001-07-25 나까무라 쇼오 리던던시 연산시스템
KR20010076937A (ko) * 2000-01-28 2001-08-17 윤종용 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR20120077285A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
강일권 및 강성호, 전자공학회 논문지 제44권 SD편 제12호, 2007년 12월, 85-92쪽. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395749B2 (en) 2016-12-26 2019-08-27 SK Hynix Inc. Method and apparatus for repairing memory device

Also Published As

Publication number Publication date
KR20150029839A (ko) 2015-03-19
US20150071018A1 (en) 2015-03-12
US9666309B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
KR101521258B1 (ko) 메모리 수리 방법 및 메모리 수리 장치
US8509014B2 (en) Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs
KR101211042B1 (ko) 고장 정보 저장장치 및 저장방법
JPS62214598A (ja) 二次元メモリ・アレイにおける冗長ラインの割当て方法
CN105448348B (zh) 一种芯片修复方法和装置
US20090265588A1 (en) System and method for running test and redundancy analysis in parallel
KR101133689B1 (ko) 리페어 분석 장치 및 방법
US20200312423A1 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
US10776227B2 (en) Memory management system and method thereof
CN100403443C (zh) 分析和修复存储器的方法
US7117428B2 (en) Redundancy register architecture for soft-error tolerance and methods of making the same
KR101269557B1 (ko) 반도체 메모리 수리 장치 및 수리 방법
KR102013185B1 (ko) 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법
KR101836748B1 (ko) 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법
US20230317198A1 (en) Dynamic fault clustering method and apparatus
CN114078564A (zh) 失效位元的修补方法及装置
US20230298686A1 (en) Redundancy managing method and apparatus for semiconductor memories
KR102388906B1 (ko) 수리 가능 반도체 메모리 선별 장치 및 방법
KR101545714B1 (ko) 메모리 수리 장치 및 방법
KR101555037B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템
Habiby An improved BIRA for memories with optimal repair rate using a flipping analyzer
US10636507B2 (en) Memory-testing methods for testing memory having error-correcting code
CN106710632A (zh) 存储器装置
SRINIVAS et al. Reconfigurable BISR Scheme with ECC Based Repairable RAMs for Reliable SOC Design
KR20200143239A (ko) 반도체 테스트 장치 및 테스트 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 5