JPH1064294A - メモリデバイスの不良救済解析方法 - Google Patents
メモリデバイスの不良救済解析方法Info
- Publication number
- JPH1064294A JPH1064294A JP8218665A JP21866596A JPH1064294A JP H1064294 A JPH1064294 A JP H1064294A JP 8218665 A JP8218665 A JP 8218665A JP 21866596 A JP21866596 A JP 21866596A JP H1064294 A JPH1064294 A JP H1064294A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- address
- spare
- row
- limbo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
Abstract
(57)【要約】
【課題】 スペア救済機の有効範囲に制限があるリダン
ダンシに対して１００％の救済解析を高速に行う。 【解決手段】 救済可能判定処理、ラインフェイルの救
済可能判定処理、ビットフェイルの救済可能判定処理を
行った後、リンボ部に制限があるかどうか判定し、あれ
ば、バッファメモリからスペアカラム部のフェイルアド
レス接続を取り出し、１ブロック単位で、得られた救済
アドレスに対してリンボ部のルールチェックと救済アド
レスの調整を行う。
ダンシに対して１００％の救済解析を高速に行う。 【解決手段】 救済可能判定処理、ラインフェイルの救
済可能判定処理、ビットフェイルの救済可能判定処理を
行った後、リンボ部に制限があるかどうか判定し、あれ
ば、バッファメモリからスペアカラム部のフェイルアド
レス接続を取り出し、１ブロック単位で、得られた救済
アドレスに対してリンボ部のルールチェックと救済アド
レスの調整を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリデバイスの
フェイルセルを、スペアロウ、スペアカラムのリダンダ
ンシーを用いて救済する、メモリデバイスの救済解析方
法に関する。
フェイルセルを、スペアロウ、スペアカラムのリダンダ
ンシーを用いて救済する、メモリデバイスの救済解析方
法に関する。
【０００２】
【従来の技術】図６は従来のメモリデバイスの救済解析
方法を示すフローチャート、図７、図８、図９はそれぞ
れステップ１１、１３、１５の処理の説明図である。
方法を示すフローチャート、図７、図８、図９はそれぞ
れステップ１１、１３、１５の処理の説明図である。
【０００３】まず、デバイス測定によって取り出された
フェイルセル数情報で、そのデバイスを救済できるかど
うか判定する（ステップ１１、１２）。図７に示すよう
に、スペアカラム、スペアロウのライン数をそれぞれＳ
ｃ、Ｓｒ、１本当たりの救済可能なロウ側のセル数を
ｒ、１本当たり救済可能なカラム側のセル数をｃする
と、救済可能最大フェイルセル数は（Ｓｒ×ｃ）＋（Ｓ
ｃ×ｒ）−（Ｓｒ×Ｓｃ）であり、フェイルセル数がこ
の救済可能最大フェイルセル数よりも大きければ救済不
可能になる。
フェイルセル数情報で、そのデバイスを救済できるかど
うか判定する（ステップ１１、１２）。図７に示すよう
に、スペアカラム、スペアロウのライン数をそれぞれＳ
ｃ、Ｓｒ、１本当たりの救済可能なロウ側のセル数を
ｒ、１本当たり救済可能なカラム側のセル数をｃする
と、救済可能最大フェイルセル数は（Ｓｒ×ｃ）＋（Ｓ
ｃ×ｒ）−（Ｓｒ×Ｓｃ）であり、フェイルセル数がこ
の救済可能最大フェイルセル数よりも大きければ救済不
可能になる。
【０００４】救済可能であれば、次にラインフェイルの
救済を行う（ステップ１３）。図８に示すように、スペ
アカラム、スペアロウのライン数をそれぞれＳｃ、Ｓｒ
とし、ロウアドレスｒのカラム方向に見たフェイルセル
数をＦｒ個とする。このとき、Ｆｒ＞Ｓｃであれば、ス
ペアロウを使わなければ、そのロウアドレスｒの全ての
フェイルセルを救済することができない。したがって、
ロウアドレスｒは救済解の１つとなる。このチェックを
ロウアドレス、カラムアドレスについて行う。ステップ
１３で救済可能であれば、残されたフェイルセルについ
て総当たりの考え方で救済解を求める。フェイルセルの
１つに着目した場合、スペアロウとスペアカラムの両方
から存在するとき、そのフェイルセルは２通りの救済解
を持つ。次のフェイルセルに着目した場合、スペアロウ
とスペアカラムの両方が存在するとき、先のフェイルセ
ルに対する２つの救済解が各々さらに２つの救済解を持
つことになり、救済解は全部で４つとなる。この考え方
を全てのフェイルセルに適用し、あらゆる可能性を探
り、その中から最良の救済解を求める。図９はスペアロ
ウ、スペアカラムの本数がいずれ３本で、８個のフェイ
ルセルが存在する場合の救済解を示している。
救済を行う（ステップ１３）。図８に示すように、スペ
アカラム、スペアロウのライン数をそれぞれＳｃ、Ｓｒ
とし、ロウアドレスｒのカラム方向に見たフェイルセル
数をＦｒ個とする。このとき、Ｆｒ＞Ｓｃであれば、ス
ペアロウを使わなければ、そのロウアドレスｒの全ての
フェイルセルを救済することができない。したがって、
ロウアドレスｒは救済解の１つとなる。このチェックを
ロウアドレス、カラムアドレスについて行う。ステップ
１３で救済可能であれば、残されたフェイルセルについ
て総当たりの考え方で救済解を求める。フェイルセルの
１つに着目した場合、スペアロウとスペアカラムの両方
から存在するとき、そのフェイルセルは２通りの救済解
を持つ。次のフェイルセルに着目した場合、スペアロウ
とスペアカラムの両方が存在するとき、先のフェイルセ
ルに対する２つの救済解が各々さらに２つの救済解を持
つことになり、救済解は全部で４つとなる。この考え方
を全てのフェイルセルに適用し、あらゆる可能性を探
り、その中から最良の救済解を求める。図９はスペアロ
ウ、スペアカラムの本数がいずれ３本で、８個のフェイ
ルセルが存在する場合の救済解を示している。
【０００５】
【発明が解決しようとする課題】メモリセルに図１０に
示すようなフェイルセル（×印で示す）が存在する場
合、図６に示した従来の救済解析方法では、スペアロウ
の救済本数は５本（アドレスはＲ１〜Ｒ５）、スペアカ
ラムの救済本数は２本（アドレスはＣ１、Ｃ２）とな
る。
示すようなフェイルセル（×印で示す）が存在する場
合、図６に示した従来の救済解析方法では、スペアロウ
の救済本数は５本（アドレスはＲ１〜Ｒ５）、スペアカ
ラムの救済本数は２本（アドレスはＣ１、Ｃ２）とな
る。
【０００６】ところが、スペアロウの本数は１ブロック
当り４本なので、図１１に示すように、５本のうちの１
本は隣りのブロックのスペアロウＡ部を使って救済する
ことになる。例えばアドレスＲ２〜Ｒ５のフェイルセル
を自分のブロック（ブロック１）のスペアロウで救済
し、アドレスＲ１のフェイルセルを隣りのブロックのス
ペアロウで救済したとき、アドレスＲ１の○印のフェイ
ルは救済されない。その理由は、スペアロウＢ部（リン
ボ部と呼ぶ）は自ブロックのスペアカラム部のフェイル
セルしか救済できないからである。
当り４本なので、図１１に示すように、５本のうちの１
本は隣りのブロックのスペアロウＡ部を使って救済する
ことになる。例えばアドレスＲ２〜Ｒ５のフェイルセル
を自分のブロック（ブロック１）のスペアロウで救済
し、アドレスＲ１のフェイルセルを隣りのブロックのス
ペアロウで救済したとき、アドレスＲ１の○印のフェイ
ルは救済されない。その理由は、スペアロウＢ部（リン
ボ部と呼ぶ）は自ブロックのスペアカラム部のフェイル
セルしか救済できないからである。
【０００７】したがって、従来の救済解析方法で求めた
救済解を元にユーザが不良箇所を予備のセル（スペアロ
ウ）で置きかえても良品にすることができない。
救済解を元にユーザが不良箇所を予備のセル（スペアロ
ウ）で置きかえても良品にすることができない。
【０００８】本発明の目的は、スペア救済機能の有効範
囲に制限があるリダンダンシに対して１００％の救済解
析を高速に行う、メモリデバイスの不良救済解析方法を
提供することにある。
囲に制限があるリダンダンシに対して１００％の救済解
析を高速に行う、メモリデバイスの不良救済解析方法を
提供することにある。
【０００９】
【課題を解決するための手段】本発明のメモリデバイス
の不良救済解析方法は、救済可能性の判定、ラインフェ
イルの救済、ビットフェイルの救済を終った後、スペア
カラム内のフェイルを救済するリンボ部に制限がある
時、バッファメモリからスペアカラム部のフェイルアド
レス情報を取り出し、１ブロック単位で、得られた救済
アドレスに対してリンボ部のルールチェックと救済アド
レスの調整を行い、調整された救済結果のファイルデー
タを作成することを特徴とする。
の不良救済解析方法は、救済可能性の判定、ラインフェ
イルの救済、ビットフェイルの救済を終った後、スペア
カラム内のフェイルを救済するリンボ部に制限がある
時、バッファメモリからスペアカラム部のフェイルアド
レス情報を取り出し、１ブロック単位で、得られた救済
アドレスに対してリンボ部のルールチェックと救済アド
レスの調整を行い、調整された救済結果のファイルデー
タを作成することを特徴とする。
【００１０】リンボ部に制限がある時、バッファメモリ
からスペアカラム部のファイルアドレス情報を取り出
し、１ブロック単位で、得られた救済アドレスに対して
リンボ部のルールチェックと救済アドレスの調整を行う
ので、１００％の救済解析が可能になる。
からスペアカラム部のファイルアドレス情報を取り出
し、１ブロック単位で、得られた救済アドレスに対して
リンボ部のルールチェックと救済アドレスの調整を行う
ので、１００％の救済解析が可能になる。
【００１１】本発明の実施態様によれば、前記ルールチ
ェックと救済アドレスのチェックが、救済したロウアド
レスのスペアカラム部にあるフェイルアドレスをフェイ
ルアドレステーブルに取り出す段階と、前記ファイルア
ドレステーブルのカラムアドレスの内、スペアカラムで
救済されているアドレスを前記フェイルアドレステーブ
ルから外す段階と、ロウの救済本数がリンボ部の制限を
越えている場合、前記フェイルアドレステーブルから各
ロウアドレス上のフェイル数を求めてフェイル数テーブ
ルに格納し、該フェイル数テーブルから残りのスペアカ
ラム数より多いフェイルを持つロウアドレスの数を調べ
る段階と、前記ロウアドレスの数が前記リンボ部の制限
を越えていなければ、残りのスペアカラム数より多いフ
ェイルを持つロウアドレスには前記リンボ部による救済
が必要の印をつけ、前記フェイルアドレステーブルから
外し、該フェイルアドレステーブルに残っているフェイ
ルアドレスをスペアカラムの救済に置き換える段階を含
む。
ェックと救済アドレスのチェックが、救済したロウアド
レスのスペアカラム部にあるフェイルアドレスをフェイ
ルアドレステーブルに取り出す段階と、前記ファイルア
ドレステーブルのカラムアドレスの内、スペアカラムで
救済されているアドレスを前記フェイルアドレステーブ
ルから外す段階と、ロウの救済本数がリンボ部の制限を
越えている場合、前記フェイルアドレステーブルから各
ロウアドレス上のフェイル数を求めてフェイル数テーブ
ルに格納し、該フェイル数テーブルから残りのスペアカ
ラム数より多いフェイルを持つロウアドレスの数を調べ
る段階と、前記ロウアドレスの数が前記リンボ部の制限
を越えていなければ、残りのスペアカラム数より多いフ
ェイルを持つロウアドレスには前記リンボ部による救済
が必要の印をつけ、前記フェイルアドレステーブルから
外し、該フェイルアドレステーブルに残っているフェイ
ルアドレスをスペアカラムの救済に置き換える段階を含
む。
【００１２】なお、リンボ部がスペアロウ内のフェイル
を救済するようにしてもよい。
を救済するようにしてもよい。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は本発明の一実施形態の処理の流れ図
である。図６中と同符号は同じステップを示している。
である。図６中と同符号は同じステップを示している。
【００１５】本実施形態では、ステップ１６の後、リン
ボ部のルールチェックが必要かどうか判定し（ステップ
１７）、必要ならばリンボ部のルールチェックを行ない
（ステップ２０）、救済結果ファイルデータを作成する
（ステップ２１）ようにしたものである。
ボ部のルールチェックが必要かどうか判定し（ステップ
１７）、必要ならばリンボ部のルールチェックを行ない
（ステップ２０）、救済結果ファイルデータを作成する
（ステップ２１）ようにしたものである。
【００１６】図２はリンボ部のルールチェック（ステッ
プ２０）のフローチャートである。まず、ブロック番号
を１に初期化する（ステップ３０）。次に、フェイルセ
ルがあるかどうか判定し（ステップ３１）、なければ結
果に“救済可能”をセットする。フェイルセルがあれ
ば、スペアロウまたはスペアカラムが共にスペア部の救
済かどうか判定する（ステップ３２）。スペア部の救済
であれば、結果に“ＰＡＳＳ”をセットする（ステップ
３８）。次に、スペアロウまたはスペアカラムだけの救
済かどうか判定する（ステップ３３）。スペアロウまた
はスペアカラムだけの救済であれば、結果に“救済可
能”をセットする（ステップ３６）。リンボ部の救済を
含む場合、救済解調整ルーチンにより救済解を調整し
（ステップ３４）、救済解が調整できたか判定し（ステ
ップ３５）、調整できなかったならば、結果に“救済不
可能”をセットし（ステップ３７）。ブロック番号を更
新し（ステップ３９）、ブロックがなくなるまでステッ
プ３１からステップ３９を繰り返す（ステップ４０）。
プ２０）のフローチャートである。まず、ブロック番号
を１に初期化する（ステップ３０）。次に、フェイルセ
ルがあるかどうか判定し（ステップ３１）、なければ結
果に“救済可能”をセットする。フェイルセルがあれ
ば、スペアロウまたはスペアカラムが共にスペア部の救
済かどうか判定する（ステップ３２）。スペア部の救済
であれば、結果に“ＰＡＳＳ”をセットする（ステップ
３８）。次に、スペアロウまたはスペアカラムだけの救
済かどうか判定する（ステップ３３）。スペアロウまた
はスペアカラムだけの救済であれば、結果に“救済可
能”をセットする（ステップ３６）。リンボ部の救済を
含む場合、救済解調整ルーチンにより救済解を調整し
（ステップ３４）、救済解が調整できたか判定し（ステ
ップ３５）、調整できなかったならば、結果に“救済不
可能”をセットし（ステップ３７）。ブロック番号を更
新し（ステップ３９）、ブロックがなくなるまでステッ
プ３１からステップ３９を繰り返す（ステップ４０）。
【００１７】図３は救済解調整ルーチン３４の流れ図で
ある。まず、救済したロウアドレスのスペアカラム部に
あるフェイルアドレスをフェイルアドレステーブルに取
り出す（ステップ４１）。次に、フェイルアドレステー
ブルのカラムアドレスの内、スペアカラムで救済されて
いるアドレスを外す（ステップ４２）。次に、ロウ救済
本数がリンボ部の制限本数を越えているかどうか判定す
る（ステップ４３）。越えていなければ復帰する。越え
ていれば、フェイルアドレステーブルからロウアドレス
のフェイル数を求めフェイル数テーブルにストアする
（ステップ４４）。フェイル数テーブルから、残りのス
ペアカラム数より多いフィエル数を持つロウアドレスの
数（Ｒｍｃ）を求め（ステップ４５）、Ｒｍｃがリンボ
部の制限を越えているか判定する（ステップ４６）。越
えていれば調整不可として復帰する。越えていなけれ
ば、チェックされたロウアドレスにリンボ部が必要の印
をフェイルアドレステーブルからアドレスを外し（ステ
ップ４７）、フェイルアドレステーブルに残っているフ
ェイルアドレスをスペアカラムの救済に置き換える（ス
テップ４８）。置き換えができたならば、調整可として
復帰し、置き換えができなかったならば、調整不可とし
て復帰する。
ある。まず、救済したロウアドレスのスペアカラム部に
あるフェイルアドレスをフェイルアドレステーブルに取
り出す（ステップ４１）。次に、フェイルアドレステー
ブルのカラムアドレスの内、スペアカラムで救済されて
いるアドレスを外す（ステップ４２）。次に、ロウ救済
本数がリンボ部の制限本数を越えているかどうか判定す
る（ステップ４３）。越えていなければ復帰する。越え
ていれば、フェイルアドレステーブルからロウアドレス
のフェイル数を求めフェイル数テーブルにストアする
（ステップ４４）。フェイル数テーブルから、残りのス
ペアカラム数より多いフィエル数を持つロウアドレスの
数（Ｒｍｃ）を求め（ステップ４５）、Ｒｍｃがリンボ
部の制限を越えているか判定する（ステップ４６）。越
えていれば調整不可として復帰する。越えていなけれ
ば、チェックされたロウアドレスにリンボ部が必要の印
をフェイルアドレステーブルからアドレスを外し（ステ
ップ４７）、フェイルアドレステーブルに残っているフ
ェイルアドレスをスペアカラムの救済に置き換える（ス
テップ４８）。置き換えができたならば、調整可として
復帰し、置き換えができなかったならば、調整不可とし
て復帰する。
【００１８】次に、図３の処理の具体例を図４に示すよ
うに、フェイルセルが存在する場合について説明する。
スペアロウ数は４本、残りのスペアカラム数は２本とす
る。
うに、フェイルセルが存在する場合について説明する。
スペアロウ数は４本、残りのスペアカラム数は２本とす
る。
【００１９】ステップ４１の処理によって、フェイルア
ドレステーブルは表１のようになる。
ドレステーブルは表１のようになる。
【００２０】
【表１】 ステップ４２の処理によって、スペアカラムで救済され
ているアドレス（Ｒ３、Ｃ０）、（Ｒ４、Ｃ０）、（Ｒ
５、Ｃ０）は外されてフェイルアドレステーブルは表２
のようになる。
ているアドレス（Ｒ３、Ｃ０）、（Ｒ４、Ｃ０）、（Ｒ
５、Ｃ０）は外されてフェイルアドレステーブルは表２
のようになる。
【００２１】
【表２】 ここで、ロウ救済本数（＝５）はリンボ部の制限本数
（＝４）を越えているので、表２から各ロウアドレスの
ファイル数を求めると、フェイル数テーブルは表３のよ
うになる。
（＝４）を越えているので、表２から各ロウアドレスの
ファイル数を求めると、フェイル数テーブルは表３のよ
うになる。
【００２２】
【表３】 したがって、残りのスペアカラム数（＝２）より多いフ
ェイル数を持つロウアドレスの数Ｒｍｃは２となる。
ェイル数を持つロウアドレスの数Ｒｍｃは２となる。
【００２３】ＲｍｃでチェックされたロウアドレスＲ
４、Ｒ５はフェイルアドレステーブルから外され、フェ
イルアドレステーブルは表４のようになる。
４、Ｒ５はフェイルアドレステーブルから外され、フェ
イルアドレステーブルは表４のようになる。
【００２４】
【表４】 そしてフェイルアドレステーブルに残ってフェイルアド
レス（Ｒ１、Ｃ２）、（Ｒ２、Ｃ１）がスペアカラムの
救済に置き換えられ、救済結果は図５のようになる。こ
れにより、全てのフェイルセルが救済されたことにな
る。
レス（Ｒ１、Ｃ２）、（Ｒ２、Ｃ１）がスペアカラムの
救済に置き換えられ、救済結果は図５のようになる。こ
れにより、全てのフェイルセルが救済されたことにな
る。
【００２５】
【発明の効果】以上説明したように、本発明は、リンボ
部に制限がある時、バッファメモリからスペアカラム部
のフェイルアドレス情報を取り出し、１ブロック単位
で、得られた救済アドレスに対してリンボ部のルールチ
ェックと救済アドレスの調整を行うので、１００％の救
済解析が可能になる効果がある。
部に制限がある時、バッファメモリからスペアカラム部
のフェイルアドレス情報を取り出し、１ブロック単位
で、得られた救済アドレスに対してリンボ部のルールチ
ェックと救済アドレスの調整を行うので、１００％の救
済解析が可能になる効果がある。
【図１】本発明の一実施形態のメモリデバイスの不良救
済解析方法を示す流れ図である。
済解析方法を示す流れ図である。
【図２】図１中のリンボ部のルールチェック（ステップ
２０）の処理の流れ図である。
２０）の処理の流れ図である。
【図３】図２中の救済解調整ルーチン３４の処理の流れ
図である。
図である。
【図４】図１の不良救済解析方法の適用前のメモリデバ
イスとスペアカラム、スペアロウを示す図である。
イスとスペアカラム、スペアロウを示す図である。
【図５】図１の不良救済解析方法の適用後のメモリデバ
イスとスペアカラム、スペアロウを示す図である。
イスとスペアカラム、スペアロウを示す図である。
【図６】従来の、メモリデバイスの不良救済解析方法を
示す流れ図である。
示す流れ図である。
【図７】図６中のステップ１１の処理の説明図である。
【図８】図６中のステップ１３の処理の説明図である。
【図９】図６中のステップ１５の処理の説明図である。
【図１０】メモリデバイスにおけるフェイルセルの存在
とスペアロウ、スペアカラムを示す図である。
とスペアロウ、スペアカラムを示す図である。
【図１１】図１０中のフェイルセルの救済を示す図であ
る。
る。
１４〜２１、３０〜４９ ステップ
Claims (3)
- 【請求項１】 スペアロウ、スペアカラムの冗長メモリ
を用いて、メモリデバイスのフェイルを救済する救済解
を求める、メモリデバイスの不良救済解析方法におい
て、 救済可能性の判定、ラインフェイルの救済、ビットフェ
イルの救済を終った後、スペアカラム内のフェイルを救
済するリンボ部に制限がある時、バッファメモリからス
ペアカラム部のフェイルアドレス情報を取り出し、１ブ
ロック単位で、得られた救済アドレスに対してリンボ部
のルールチェックと救済アドレスの調整を行い、調整さ
れた救済結果のファイルデータを作成することを特徴と
する、メモリデバイスの不良救済解析方法。 - 【請求項２】 前記ルールチェックと救済アドレスのチ
ェックが、 救済したロウアドレスのスペアカラム部にあるフェイル
アドレスをフェイルアドレステーブルに取り出す段階
と、 前記フェイルアドレステーブルのカラムアドレスの内、
スペアカラムで救済されているアドレスを前記フェイル
アドレステーブルから外す段階と、 ロウの救済本数がリンボ部の制限を越えている場合、前
記フェイルアドレステーブルから各ロウアドレス上のフ
ェイル数を求めてフェイル数テーブルに格納し、該フェ
イル数テーブルから残りのスペアカラム数より多いフェ
イルを持つロウアドレスの数を調べる段階と、 前記ロウアドレスの数が前記リンボ部の制限を越えてい
なければ、残りのスペアカラム数より多いフェイルを持
つロウアドレスには前記リンボ部による救済が必要の印
をつけ、前記フェイルアドレステーブルから外し、該フ
ェイルアドレステーブルに残っているフェイルアドレス
をスペアカラムの救済に置き換える段階を含む、請求項
１記載の、メモリデバイスの不良救済解析方法。 - 【請求項３】 前記カラムをロウ、前記ロウをカラムに
置き換えた、請求項１または２記載の、メモリデバイス
の不良救済解決方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8218665A JPH1064294A (ja) | 1996-08-20 | 1996-08-20 | メモリデバイスの不良救済解析方法 |
| US08/914,212 US5867435A (en) | 1996-08-20 | 1997-08-19 | Fault repair method for a memory device |
| DE19736250A DE19736250A1 (de) | 1996-08-20 | 1997-08-20 | Fehlerreparaturverfahren für ein Speicherbauelement |
| TW086112062A TW349225B (en) | 1996-08-20 | 1997-08-20 | Fault repair method for a memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8218665A JPH1064294A (ja) | 1996-08-20 | 1996-08-20 | メモリデバイスの不良救済解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064294A true JPH1064294A (ja) | 1998-03-06 |
Family
ID=16723511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8218665A Pending JPH1064294A (ja) | 1996-08-20 | 1996-08-20 | メモリデバイスの不良救済解析方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5867435A (ja) |
| JP (1) | JPH1064294A (ja) |
| DE (1) | DE19736250A1 (ja) |
| TW (1) | TW349225B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785852B2 (en) | 2001-01-18 | 2004-08-31 | Renesas Technology Corp. | Memory device redundant repair analysis method, recording medium and apparatus |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19838861A1 (de) * | 1998-08-26 | 2000-03-02 | Siemens Ag | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers |
| DE19901206C2 (de) * | 1999-01-14 | 2003-02-06 | Infineon Technologies Ag | Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers |
| US20080270854A1 (en) | 2007-04-24 | 2008-10-30 | Micron Technology, Inc. | System and method for running test and redundancy analysis in parallel |
| KR101108133B1 (ko) * | 2007-07-26 | 2012-01-31 | 가부시키가이샤 어드밴티스트 | 예비 라인 할당 장치, 메모리 구제 장치, 예비 라인 할당 방법, 메모리 제조 방법, 및 프로그램 |
| KR101521258B1 (ko) * | 2013-09-10 | 2015-05-21 | 연세대학교 산학협력단 | 메모리 수리 방법 및 메모리 수리 장치 |
| US9136014B2 (en) * | 2013-12-23 | 2015-09-15 | Storart Technology Co. Ltd. | Method for replacing the address of some bad bytes of the data area and the spare area to good address of bytes in non-volatile storage system |
| KR20210050213A (ko) | 2019-10-28 | 2021-05-07 | 삼성전자주식회사 | 리페어 단위를 가변하는 메모리 장치 및 그것의 리페어 방법 |
| US11360840B2 (en) | 2020-01-20 | 2022-06-14 | Samsung Electronics Co., Ltd. | Method and apparatus for performing redundancy analysis of a semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| KR960016807B1 (ko) * | 1994-06-30 | 1996-12-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 리던던시 회로 |
| JPH08190796A (ja) * | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法 |
-
1996
- 1996-08-20 JP JP8218665A patent/JPH1064294A/ja active Pending
-
1997
- 1997-08-19 US US08/914,212 patent/US5867435A/en not_active Expired - Fee Related
- 1997-08-20 DE DE19736250A patent/DE19736250A1/de not_active Ceased
- 1997-08-20 TW TW086112062A patent/TW349225B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785852B2 (en) | 2001-01-18 | 2004-08-31 | Renesas Technology Corp. | Memory device redundant repair analysis method, recording medium and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19736250A1 (de) | 1998-02-26 |
| TW349225B (en) | 1999-01-01 |
| US5867435A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0236717A2 (en) | Method for choosing replacement lines in a two-dimensionally redundant array | |
| CA2341014A1 (en) | A system and method for defining transforms of memory device addresses | |
| JPH03269279A (ja) | 半導体メモリ試験装置 | |
| JPS59180898A (ja) | 不良ビット救済方法 | |
| JPH1064294A (ja) | メモリデバイスの不良救済解析方法 | |
| JPH09147600A (ja) | 半導体試験用救済アドレス解析方式 | |
| JP3428200B2 (ja) | 不良セル救済解析装置および救済解析方法 | |
| JPH01175041A (ja) | 単−エラー検出・訂正方式 | |
| JPH04186600A (ja) | Ｉｃメモリ試験装置 | |
| JP2000048596A (ja) | 検査装置、救済シミュレーション方法および記憶媒体 | |
| KR101003076B1 (ko) | 반도체 디바이스 시험장치 및 시험방법 | |
| US6785852B2 (en) | Memory device redundant repair analysis method, recording medium and apparatus | |
| JP4232354B2 (ja) | リダンダンシ演算装置、リダンダンシ演算方法、リダンダンシ演算プログラム、リダンダンシ演算プログラムを記録した記録媒体 | |
| JPH0241119B2 (ja) | ||
| US5950204A (en) | Determining apparatus and determining method for inclusion relation between sets of parallel multiple ladder-structured data | |
| JP4565428B2 (ja) | 半導体メモリ試験装置 | |
| JP2721867B2 (ja) | 救済アドレス割当て法 | |
| JPH1074397A (ja) | メモリ解析装置 | |
| JP2002288995A (ja) | 不良解析方法及び不良解析装置 | |
| JP2000339992A (ja) | 半導体試験装置 | |
| JP2006243923A (ja) | ワーク追跡管理装置 | |
| JPH05101692A (ja) | 不良アドレス圧縮方式及び装置 | |
| JP3098746B1 (ja) | １回転データ処理方法及び装置 | |
| JP2000260878A (ja) | 不良救済処理情報の生成方法及びその装置 | |
| JPH0198197A (ja) | 半導体メモリの不良解析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040331 |