JP2000260878A - 不良救済処理情報の生成方法及びその装置 - Google Patents
不良救済処理情報の生成方法及びその装置Info
- Publication number
- JP2000260878A JP2000260878A JP11066982A JP6698299A JP2000260878A JP 2000260878 A JP2000260878 A JP 2000260878A JP 11066982 A JP11066982 A JP 11066982A JP 6698299 A JP6698299 A JP 6698299A JP 2000260878 A JP2000260878 A JP 2000260878A
- Authority
- JP
- Japan
- Prior art keywords
- information
- fuse
- generating
- circuit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 不良箇所の救済処理を行う際、回路設計情報
から人的に情報を抽出して試験装置や救済処理装置が必
要とする救済処理情報を生成する作業を排除し、開発効
率を向上させる。 【解決手段】 不良救済処理情報生成手段２−２０が、
回路設計データベース２−６とレイアウトデータベース
２−７とを含む回路設計情報群２−１を用いて、半導体
試験装置２−４に必要な救済処理条件２−８及びヒュー
ズデータ生成条件２−９と、レーザ救済処理装置２−５
に必要なヒューズ座標情報及びヒューズ溶断順序情報２
−１０とを自動的に生成する。
から人的に情報を抽出して試験装置や救済処理装置が必
要とする救済処理情報を生成する作業を排除し、開発効
率を向上させる。 【解決手段】 不良救済処理情報生成手段２−２０が、
回路設計データベース２−６とレイアウトデータベース
２−７とを含む回路設計情報群２−１を用いて、半導体
試験装置２−４に必要な救済処理条件２−８及びヒュー
ズデータ生成条件２−９と、レーザ救済処理装置２−５
に必要なヒューズ座標情報及びヒューズ溶断順序情報２
−１０とを自動的に生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、冗長回路を有する
半導体記憶素子の不良救済処理に必要な情報を生成する
ための方法及びその装置であって、特に半導体試験装置
及びレーザ救済処理装置にそれぞれ与えるべき情報を自
動的に生成するための方法及び装置に関する。
半導体記憶素子の不良救済処理に必要な情報を生成する
ための方法及びその装置であって、特に半導体試験装置
及びレーザ救済処理装置にそれぞれ与えるべき情報を自
動的に生成するための方法及び装置に関する。
【０００２】
【従来の技術】半導体記憶素子の歩留まりを向上させる
ため、予め冗長回路を持たせておき、不良箇所を検出し
て冗長回路に置き換えることが行われている。このよう
な不良箇所の救済処理を、従来は図３に示されるような
手順で行っていた。
ため、予め冗長回路を持たせておき、不良箇所を検出し
て冗長回路に置き換えることが行われている。このよう
な不良箇所の救済処理を、従来は図３に示されるような
手順で行っていた。
【０００３】回路設計者が作成した回路素子間の論理的
接続情報である回路設計データベース１−６と、回路設
計データベース１−６に基づいて基板上の素子のレイア
ウトをレイアウト設計者が作成したレイアウトデータベ
ース１−７とが、回路設計情報群１−１として図示され
ていない設計ＣＡＤ（Computer Aided Design ）装置に
より保持されている。回路設計データベース１−６と、
レイアウトデータベース１−７とは、設計ＣＡＤ装置内
で連結されており、一方が修正されると他方もその情報
に基づいてメンテナンスが行われる。
接続情報である回路設計データベース１−６と、回路設
計データベース１−６に基づいて基板上の素子のレイア
ウトをレイアウト設計者が作成したレイアウトデータベ
ース１−７とが、回路設計情報群１−１として図示され
ていない設計ＣＡＤ（Computer Aided Design ）装置に
より保持されている。回路設計データベース１−６と、
レイアウトデータベース１−７とは、設計ＣＡＤ装置内
で連結されており、一方が修正されると他方もその情報
に基づいてメンテナンスが行われる。
【０００４】不良救済処理情報群１−３は、ヒューズデ
ータ生成条件１−９と、ヒューズ座標情報及びヒューズ
溶断順序情報（ヒューズ情報）１−１０とを含む置換処
理条件と、救済処理条件１−８とを有している。
ータ生成条件１−９と、ヒューズ座標情報及びヒューズ
溶断順序情報（ヒューズ情報）１−１０とを含む置換処
理条件と、救済処理条件１−８とを有している。
【０００５】救済処理条件１−８は、試験技術者が半導
体試験装置１−４を用いて半導体記憶素子に試験を行う
際に、不良救済の判定処理を行うために必要な情報であ
る。即ち、不良箇所と冗長回路のいずれの部分とを置換
すべきかを解析するために必要な情報である。
体試験装置１−４を用いて半導体記憶素子に試験を行う
際に、不良救済の判定処理を行うために必要な情報であ
る。即ち、不良箇所と冗長回路のいずれの部分とを置換
すべきかを解析するために必要な情報である。
【０００６】ヒューズデータ生成条件１−９は、不良箇
所と冗長回路の特定箇所とを置き換える回路、即ち行／
列デコーダにおいて、マトリクス状に配置されたヒュー
ズのそれぞれを溶断するか否かを示す「１」又は「０」
で表されたアドレスデコーダ情報である。ここで、この
救済処理条件１−８及びヒューズデータ生成条件１−９
は、いずれも論理的な情報であって、各々のヒューズの
位置及び距離を示す物理的情報は含まれていない。
所と冗長回路の特定箇所とを置き換える回路、即ち行／
列デコーダにおいて、マトリクス状に配置されたヒュー
ズのそれぞれを溶断するか否かを示す「１」又は「０」
で表されたアドレスデコーダ情報である。ここで、この
救済処理条件１−８及びヒューズデータ生成条件１−９
は、いずれも論理的な情報であって、各々のヒューズの
位置及び距離を示す物理的情報は含まれていない。
【０００７】ヒューズ座標情報及びヒューズ溶断順序情
報（ヒューズ情報）１−１０は、試験技術者がレーザ救
済処理装置１−５を用いて必要なヒューズを溶断するた
めに必要な物理的情報であって、各ヒューズの座標位置
と溶断していく経路を示すものである。
報（ヒューズ情報）１−１０は、試験技術者がレーザ救
済処理装置１−５を用いて必要なヒューズを溶断するた
めに必要な物理的情報であって、各ヒューズの座標位置
と溶断していく経路を示すものである。
【０００８】
【発明が解決しようとする課題】ここで、回路設計者が
管理する回路設計情報群１−１と、試験技術者が生成し
管理する不良救済処理情報群１−３とは、それぞれ独立
して生成され管理されていた。従って、半導体試験装置
１−４に救済処理条件１−８とヒューズデータ生成条件
１−９とを設定する場合、被測定対象の半導体記憶素子
の回路設計データベース１−６に含まれる必要な情報
を、製品設計説明書１−２を介して試験技術者が人的に
抽出し生成しなければならなかった。また、レーザ救済
処理装置１−５にヒューズ座標情報及びヒューズ溶断順
序情報（ヒューズ情報）１−１０を設定する場合にも、
物理的なレイアウトデータベース１−７から必要な情報
を人的に抽出する必要があった。
管理する回路設計情報群１−１と、試験技術者が生成し
管理する不良救済処理情報群１−３とは、それぞれ独立
して生成され管理されていた。従って、半導体試験装置
１−４に救済処理条件１−８とヒューズデータ生成条件
１−９とを設定する場合、被測定対象の半導体記憶素子
の回路設計データベース１−６に含まれる必要な情報
を、製品設計説明書１−２を介して試験技術者が人的に
抽出し生成しなければならなかった。また、レーザ救済
処理装置１−５にヒューズ座標情報及びヒューズ溶断順
序情報（ヒューズ情報）１−１０を設定する場合にも、
物理的なレイアウトデータベース１−７から必要な情報
を人的に抽出する必要があった。
【０００９】このように、新規に半導体記憶素子を開発
した場合、回路設計者と試験技術者との間で、情報の抽
出及び生成と確認作業とをその都度人的に行っていく必
要があり、開発効率を低下させる一因となっていた。
した場合、回路設計者と試験技術者との間で、情報の抽
出及び生成と確認作業とをその都度人的に行っていく必
要があり、開発効率を低下させる一因となっていた。
【００１０】本発明は上記事情に鑑みてなされたもの
で、不良箇所の救済処理を行う際に、設計情報群から人
的に情報を抽出して半導体試験装置やレーザ救済処理装
置が必要とする情報を生成する作業を排除することで、
開発効率を向上させることが可能な救済処理情報生成装
置を提供することを目的とする。
で、不良箇所の救済処理を行う際に、設計情報群から人
的に情報を抽出して半導体試験装置やレーザ救済処理装
置が必要とする情報を生成する作業を排除することで、
開発効率を向上させることが可能な救済処理情報生成装
置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の不良救済処理情
報生成装置は、半導体記憶素子の回路設計情報を与えら
れて、試験装置が不良箇所の救済判定を行うために必要
な救済処理条件と、救済処理装置が不良箇所と前記冗長
回路とを置換するために必要な置換処理条件とを生成す
る不良救済処理情報生成手段を備えることを特徴として
いる。
報生成装置は、半導体記憶素子の回路設計情報を与えら
れて、試験装置が不良箇所の救済判定を行うために必要
な救済処理条件と、救済処理装置が不良箇所と前記冗長
回路とを置換するために必要な置換処理条件とを生成す
る不良救済処理情報生成手段を備えることを特徴として
いる。
【００１２】ここで、前記不良救済処理情報生成手段
は、前記置換処理条件を生成する際に、前記回路設計情
報を用いて各ヒューズを順に溶断していく経路及びこの
経路上に位置する各ヒューズの座標を示すヒューズ情報
を生成し、このヒューズ情報と前記救済処理条件とを用
いて各ヒューズの溶断の有無を示すヒューズデータ生成
条件を生成するものであってよい。
は、前記置換処理条件を生成する際に、前記回路設計情
報を用いて各ヒューズを順に溶断していく経路及びこの
経路上に位置する各ヒューズの座標を示すヒューズ情報
を生成し、このヒューズ情報と前記救済処理条件とを用
いて各ヒューズの溶断の有無を示すヒューズデータ生成
条件を生成するものであってよい。
【００１３】本発明の不良救済処理情報の生成方法は、
半導体記憶素子の回路設計情報を与えられ、前記冗長回
路の構成に関するデータを抽出し、不良箇所の救済判定
を行うための救済処理条件を生成するステップと、前記
回路設計情報を与えられ、不良箇所と前記冗長回路とを
置換するための置換処理条件を生成するステップとを備
えることを特徴とする。
半導体記憶素子の回路設計情報を与えられ、前記冗長回
路の構成に関するデータを抽出し、不良箇所の救済判定
を行うための救済処理条件を生成するステップと、前記
回路設計情報を与えられ、不良箇所と前記冗長回路とを
置換するための置換処理条件を生成するステップとを備
えることを特徴とする。
【００１４】ここで、前記置換処理条件を生成するステ
ップは、前記回路設計情報を用いて各ヒューズを順に溶
断していく経路及びこの経路上に位置する各ヒューズの
座標を示すヒューズ情報を生成するステップと、前記ヒ
ューズ情報と前記救済処理条件とを用いて各ヒューズの
溶断の有無を示すヒューズデータ生成条件を生成するス
テップとを有していてもよい。
ップは、前記回路設計情報を用いて各ヒューズを順に溶
断していく経路及びこの経路上に位置する各ヒューズの
座標を示すヒューズ情報を生成するステップと、前記ヒ
ューズ情報と前記救済処理条件とを用いて各ヒューズの
溶断の有無を示すヒューズデータ生成条件を生成するス
テップとを有していてもよい。
【００１５】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。本実施の形態による不良
救済処理情報生成装置は、図１に示されるような構成を
備えている。
いて図面を参照して説明する。本実施の形態による不良
救済処理情報生成装置は、図１に示されるような構成を
備えている。
【００１６】回路設計情報群２−１として、回路設計者
が作成した回路素子間の論理的接続情報である回路設計
データベース２−６と、回路設計データベース２−６に
基づいて基板上の素子のレイアウトをレイアウト設計者
が作成したレイアウトデータベース２−７とが、図示さ
れていない設計ＣＡＤ装置により保持されている。回路
設計データベース２−６とレイアウトデータベース２−
７とは設計ＣＡＤ装置内で連結されており、一方が修正
されると他方もその情報に基づいてメンテナンスが行わ
れる。
が作成した回路素子間の論理的接続情報である回路設計
データベース２−６と、回路設計データベース２−６に
基づいて基板上の素子のレイアウトをレイアウト設計者
が作成したレイアウトデータベース２−７とが、図示さ
れていない設計ＣＡＤ装置により保持されている。回路
設計データベース２−６とレイアウトデータベース２−
７とは設計ＣＡＤ装置内で連結されており、一方が修正
されると他方もその情報に基づいてメンテナンスが行わ
れる。
【００１７】このような回路設計情報群２−１から、不
良救済処理情報生成手段２−２０が、ヒューズデータ生
成条件２−９と、ヒューズ座標情報及びヒューズ溶断順
序情報２−１０とを含む置換処理条件と、救済処理条件
２−８とを自動的に生成する。
良救済処理情報生成手段２−２０が、ヒューズデータ生
成条件２−９と、ヒューズ座標情報及びヒューズ溶断順
序情報２−１０とを含む置換処理条件と、救済処理条件
２−８とを自動的に生成する。
【００１８】救済処理条件２−８は、試験技術者が半導
体試験装置２−４を用いて半導体記憶素子に試験を行う
際に、不良の救済判定を行うために必要な情報であっ
て、不良箇所と冗長回路内のどの部分と置換すべきかを
解析するために用いられる。ヒューズデータ生成条件２
−９は、不良箇所と冗長回路の特定の部分とを置換する
際に溶断すべきヒューズの場所を示すアドレスデコーダ
情報に相当するものであって、各ヒューズ毎に溶断する
か否かを示す「１」又は「０」で表されている。この救
済処理条件２−８及びヒューズデータ生成条件２−９
は、いずれも論理的な回路情報であって、各々のヒュー
ズの位置及び距離を示す物理的情報は含まれていない。
体試験装置２−４を用いて半導体記憶素子に試験を行う
際に、不良の救済判定を行うために必要な情報であっ
て、不良箇所と冗長回路内のどの部分と置換すべきかを
解析するために用いられる。ヒューズデータ生成条件２
−９は、不良箇所と冗長回路の特定の部分とを置換する
際に溶断すべきヒューズの場所を示すアドレスデコーダ
情報に相当するものであって、各ヒューズ毎に溶断する
か否かを示す「１」又は「０」で表されている。この救
済処理条件２−８及びヒューズデータ生成条件２−９
は、いずれも論理的な回路情報であって、各々のヒュー
ズの位置及び距離を示す物理的情報は含まれていない。
【００１９】ヒューズ座標情報及びヒューズ溶断順序情
報（ヒューズ情報）２−１０は、試験技術者がレーザ救
済処理装置２−５を用いて特定のヒューズを溶断するた
めに必要な各ヒューズの座標位置と溶断していく経路と
を示す物理的な情報である。
報（ヒューズ情報）２−１０は、試験技術者がレーザ救
済処理装置２−５を用いて特定のヒューズを溶断するた
めに必要な各ヒューズの座標位置と溶断していく経路と
を示す物理的な情報である。
【００２０】製品設計説明書２−２は、作業者が回路情
報を参照できるように、回路設計情報群２−１に基づい
て生成するものであるが、必ずしも必要ではない。
報を参照できるように、回路設計情報群２−１に基づい
て生成するものであるが、必ずしも必要ではない。
【００２１】従来は、上述したように、回路設計者が生
成する回路設計情報群と、試験技術者が生成する不良救
済処理情報群とはそれぞれ独立して管理されており、試
験に必要な不良救済処理情報群を生成する場合には、製
品設計説明書から試験技術者が人的に抽出し生成しなけ
ればならなかった。
成する回路設計情報群と、試験技術者が生成する不良救
済処理情報群とはそれぞれ独立して管理されており、試
験に必要な不良救済処理情報群を生成する場合には、製
品設計説明書から試験技術者が人的に抽出し生成しなけ
ればならなかった。
【００２２】これに対し本実施の形態では、不良救済情
報生成手段２−２０により、回路設計情報群２−１から
必要な情報を抽出して不良救済処理情報群２−３を自動
的に生成することが可能である。この場合の本実施の形
態による不良救済処理情報の生成方法における処理の手
順は、図２に示されるようである。
報生成手段２−２０により、回路設計情報群２−１から
必要な情報を抽出して不良救済処理情報群２−３を自動
的に生成することが可能である。この場合の本実施の形
態による不良救済処理情報の生成方法における処理の手
順は、図２に示されるようである。
【００２３】ステップ４−１として、不良救済処理情報
生成手段２−２０が、不良救済処理情報を生成する処理
を開始する。以下のステップ４−２、４−３、４−４で
は、回路設計情報群２−１から論理的回路情報の抽出を
行い、ステップ４−５及び４−６では物理的回路情報の
抽出を行う。
生成手段２−２０が、不良救済処理情報を生成する処理
を開始する。以下のステップ４−２、４−３、４−４で
は、回路設計情報群２−１から論理的回路情報の抽出を
行い、ステップ４−５及び４−６では物理的回路情報の
抽出を行う。
【００２４】ステップ４−２として、チップレベルでの
冗長回路における素子構成データの抽出を行う。これ
は、ーチップに含まれる冗長回路を構成する素子に関す
る論理的な回路情報を抽出する処理である。
冗長回路における素子構成データの抽出を行う。これ
は、ーチップに含まれる冗長回路を構成する素子に関す
る論理的な回路情報を抽出する処理である。
【００２５】ステップ４−３として、ブロックレベルで
の素子構成データの抽出を行う。即ち、ステップ４−２
において抽出した情報のなかから、ーチップに含まれる
複数の回路ブロック内の論理的な素子構成データを抽出
する。
の素子構成データの抽出を行う。即ち、ステップ４−２
において抽出した情報のなかから、ーチップに含まれる
複数の回路ブロック内の論理的な素子構成データを抽出
する。
【００２６】ステップ４−４として、行／列レベルでの
素子構成データの抽出を行う。この処理は、ステップ４
−３により抽出したーブロック内の回路素子を構成する
データに含まれる、行又は列レベルでの論理的な素子構
成データを抽出するものである。
素子構成データの抽出を行う。この処理は、ステップ４
−３により抽出したーブロック内の回路素子を構成する
データに含まれる、行又は列レベルでの論理的な素子構
成データを抽出するものである。
【００２７】そして、ステップ４−４により抽出された
行／列レベル素子構成データから、半導体試験装置２−
４が不良救済判定処理を行うために必要な情報である救
済処理条件を抽出し、ステップ４−９として救済処理条
件データベース２−８−１に製品毎に登録する。
行／列レベル素子構成データから、半導体試験装置２−
４が不良救済判定処理を行うために必要な情報である救
済処理条件を抽出し、ステップ４−９として救済処理条
件データベース２−８−１に製品毎に登録する。
【００２８】このように、ステップ４−２〜４−４を経
ることで、チップレベル、回路ブロックレベル、行／列
救済処理レベル、というように階層的に冗長回路を構成
する素子データの抽出処理を行っていく。
ることで、チップレベル、回路ブロックレベル、行／列
救済処理レベル、というように階層的に冗長回路を構成
する素子データの抽出処理を行っていく。
【００２９】ステップ４−５として、ヒューズ座標の抽
出処理を行う。即ち、不良が存在する箇所を冗長回路に
置き換えるためにヒューズがマトリクス状に配置された
行／列デコーダに含まれるヒューズの座標位置を示す物
理的情報を抽出する。
出処理を行う。即ち、不良が存在する箇所を冗長回路に
置き換えるためにヒューズがマトリクス状に配置された
行／列デコーダに含まれるヒューズの座標位置を示す物
理的情報を抽出する。
【００３０】ステップ４−６として、最適ヒューズ溶断
順序の算出処理を行う。ヒューズを溶断する際には、ヒ
ューズ溶断装置が一筆書きの如く１本の連続した経路を
辿り、溶断すべきヒューズ上に到達する毎にレーザの放
射を行う。そこで、最も高い効率が得られるように最小
距離の経路を辿って順に溶断していくことが可能な最適
ヒューズ溶断順序を求める。そして、この経路に沿うよ
うに各々のヒューズの座標を並べ替える。これにより、
ヒューズ溶断装置が辿る経路とこの経路に沿うヒューズ
座標を示すヒューズ情報が得られる。
順序の算出処理を行う。ヒューズを溶断する際には、ヒ
ューズ溶断装置が一筆書きの如く１本の連続した経路を
辿り、溶断すべきヒューズ上に到達する毎にレーザの放
射を行う。そこで、最も高い効率が得られるように最小
距離の経路を辿って順に溶断していくことが可能な最適
ヒューズ溶断順序を求める。そして、この経路に沿うよ
うに各々のヒューズの座標を並べ替える。これにより、
ヒューズ溶断装置が辿る経路とこの経路に沿うヒューズ
座標を示すヒューズ情報が得られる。
【００３１】ステップ４−６で得られたヒューズ情報
は、ステップ４−１１としてヒューズ情報データベース
２−１０−１に製品毎に登録する。
は、ステップ４−１１としてヒューズ情報データベース
２−１０−１に製品毎に登録する。
【００３２】次に、ステップ４−７、４−８、４−１０
において、論理的回路情報としての救済処理条件データ
と、物理的回路情報としてのヒューズ情報とを用いて、
ヒューズデータ生成条件を生成する処理を行う。
において、論理的回路情報としての救済処理条件データ
と、物理的回路情報としてのヒューズ情報とを用いて、
ヒューズデータ生成条件を生成する処理を行う。
【００３３】先ず、ステップ４−７として、行／列デコ
ーダとヒューズとの関連付けを行う。即ち、置換するた
めの行／列デコーダに含まれるヒューズの論理的回路情
報に、ヒューズ座標を物理的寸法で示した物理的回路情
報を加える処理を行う。
ーダとヒューズとの関連付けを行う。即ち、置換するた
めの行／列デコーダに含まれるヒューズの論理的回路情
報に、ヒューズ座標を物理的寸法で示した物理的回路情
報を加える処理を行う。
【００３４】ステップ４−８として、上記ヒューズ情報
に含まれるヒューズの溶断順序と、各々のヒューズを溶
断する順序を示すデータフォーマットとの関連付けを行
う。
に含まれるヒューズの溶断順序と、各々のヒューズを溶
断する順序を示すデータフォーマットとの関連付けを行
う。
【００３５】ステップ４−１０として、各々のヒューズ
を溶断するか否かを「１」、「０」のデータで表したデ
ータを生成するためのヒューズデータ生成条件データ
を、ヒューズデータ生成条件データベース２−９−１に
製品毎に登録する。
を溶断するか否かを「１」、「０」のデータで表したデ
ータを生成するためのヒューズデータ生成条件データ
を、ヒューズデータ生成条件データベース２−９−１に
製品毎に登録する。
【００３６】得られた救済処理条件データ、ヒューズデ
ータ生成条件データ、ヒューズ情報データを、不要救済
処理情報群２−３として製品毎に不良救済処理情報生成
手段２−２０により管理し、不良救済を行う際に半導体
試験装置２−４又はレーザ救済処理装置２−５へ与え
る。
ータ生成条件データ、ヒューズ情報データを、不要救済
処理情報群２−３として製品毎に不良救済処理情報生成
手段２−２０により管理し、不良救済を行う際に半導体
試験装置２−４又はレーザ救済処理装置２−５へ与え
る。
【００３７】このように、本実施の形態によれば、半導
体試験装置２−４やレーザ救済処理装置２−５が必要と
する不良救済処理情報群２−３を、回路設計情報群２−
１を用いて自動的に生成することが可能であり、開発効
率を向上させることができる。
体試験装置２−４やレーザ救済処理装置２−５が必要と
する不良救済処理情報群２−３を、回路設計情報群２−
１を用いて自動的に生成することが可能であり、開発効
率を向上させることができる。
【００３８】上述した実施の形態はー例であり、本発明
を限定するものではない。例えば、設計情報群から不良
救済処理情報群を生成する際に、必ずしも図２に示され
たステップ４−２〜４−６と同一の手順で処理する必要
はない。
を限定するものではない。例えば、設計情報群から不良
救済処理情報群を生成する際に、必ずしも図２に示され
たステップ４−２〜４−６と同一の手順で処理する必要
はない。
【００３９】
【発明の効果】以上説明したように、本発明の不良救済
処理情報の生成方法及びその装置によれば、半導体装置
の不良を救済する際に、回路設計情報を用いて不良救済
処理に必要な情報を自動的に抽出し生成することができ
るので、人的な作業を排除し開発効率を向上させること
が可能である。
処理情報の生成方法及びその装置によれば、半導体装置
の不良を救済する際に、回路設計情報を用いて不良救済
処理に必要な情報を自動的に抽出し生成することができ
るので、人的な作業を排除し開発効率を向上させること
が可能である。
【図１】本発明のー実施の形態による不良救済処理情報
生成装置の構成を示したブロック図。
生成装置の構成を示したブロック図。
【図２】本発明のー実施の形態による不良救済処理情報
の生成方法における処理の手順を示したフローチャー
ト。
の生成方法における処理の手順を示したフローチャー
ト。
【図３】従来の不良救済処理情報の生成手順を示したブ
ロック図。
ロック図。
２−１ 回路設計情報群 ２−２ 製品設計説明書 ２−３ 不良救済処理情報群 ２−４ 半導体試験装置 ２−５ レーザ救済処理装置 ２−６ 回路設計データベース ２−７ レイアウトデータベース ２−８ 救済処理条件 ２−８−１ 救済処理条件データベース ２−９ ヒューズデータ生成条件 ２−９−１ ヒューズデータ生成条件データベース ２−１０ ヒューズ座標情報及びヒューズ溶断順序情報
（ヒューズ情報） ２−１０−１ ヒューズ情報データベース ２−２０ 不良救済処理情報生成手段
（ヒューズ情報） ２−１０−１ ヒューズ情報データベース ２−２０ 不良救済処理情報生成手段
Claims (4)
- 【請求項１】半導体記憶素子の不良箇所を冗長回路に置
換するために必要な情報を生成する装置において、 半導体記憶素子の回路設計情報を与えられて、試験装置
が不良箇所の救済判定を行うために必要な救済処理条件
と、救済処理装置が不良箇所と前記冗長回路とを置換す
るために必要な置換処理条件とを生成する不良救済処理
情報生成手段を備えることを特徴とする不良救済処理情
報生成装置。 - 【請求項２】前記不良救済処理情報生成手段は、前記置
換処理条件を生成する際に、前記回路設計情報を用いて
各ヒューズを順に溶断していく経路及びこの経路上に位
置する各ヒューズの座標を示すヒューズ情報を生成し、
このヒューズ情報と前記救済処理条件とを用いて各ヒュ
ーズの溶断の有無を示すヒューズデータ生成条件を生成
することを特徴とする請求項１記載の不良救済処理情報
生成装置。 - 【請求項３】半導体記憶素子の不良箇所を冗長回路に置
換するために必要な情報を生成する方法において、 半導体記憶素子の回路設計情報を与えられ、前記冗長回
路の構成に関するデータを抽出し、不良箇所の救済判定
を行うための救済処理条件を生成するステップと、 前記回路設計情報を与えられ、不良箇所と前記冗長回路
とを置換するための置換処理条件を生成するステップ
と、 を備えることを特徴とする不良救済処理情報の生成方
法。 - 【請求項４】前記置換処理条件を生成するステップは、 前記回路設計情報を用いて各ヒューズを順に溶断してい
く経路及びこの経路上に位置する各ヒューズの座標を示
すヒューズ情報を生成するステップと、 前記ヒューズ情報と前記救済処理条件とを用いて各ヒュ
ーズの溶断の有無を示すヒューズデータ生成条件を生成
するステップと、 を有することを特徴とする請求項３記載の不良救済処理
情報の生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11066982A JP2000260878A (ja) | 1999-03-12 | 1999-03-12 | 不良救済処理情報の生成方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11066982A JP2000260878A (ja) | 1999-03-12 | 1999-03-12 | 不良救済処理情報の生成方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000260878A true JP2000260878A (ja) | 2000-09-22 |
Family
ID=13331747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11066982A Pending JP2000260878A (ja) | 1999-03-12 | 1999-03-12 | 不良救済処理情報の生成方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000260878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020033955A (ko) * | 2000-10-31 | 2002-05-08 | 윤종용 | 반도체 장치에 포함되는 퓨즈의 좌표 추출 방법 및 이를이용하는 반도체 장치의 리페어 방법 |
| JP2010267310A (ja) * | 2009-05-13 | 2010-11-25 | Renesas Electronics Corp | 半導体チップおよびその救済設計方法 |
-
1999
- 1999-03-12 JP JP11066982A patent/JP2000260878A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020033955A (ko) * | 2000-10-31 | 2002-05-08 | 윤종용 | 반도체 장치에 포함되는 퓨즈의 좌표 추출 방법 및 이를이용하는 반도체 장치의 리페어 방법 |
| JP2010267310A (ja) * | 2009-05-13 | 2010-11-25 | Renesas Electronics Corp | 半導体チップおよびその救済設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6185707B1 (en) | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
| JP3929311B2 (ja) | 設計ベースによる、レチクルの欠陥の優先度を決定する方法 | |
| US5475695A (en) | Automatic failure analysis system | |
| JP2002328457A (ja) | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 | |
| US10304178B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| JP2006010351A (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
| US9146270B2 (en) | Method for testing a plurality of transistors in a target chip | |
| JP2010027910A (ja) | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構 | |
| JP2000260878A (ja) | 不良救済処理情報の生成方法及びその装置 | |
| JP2000048596A (ja) | 検査装置、救済シミュレーション方法および記憶媒体 | |
| JPH08185700A (ja) | 不良セル救済解析装置および救済解析方法 | |
| JPH1064294A (ja) | メモリデバイスの不良救済解析方法 | |
| US20020095630A1 (en) | Memory device redundant repair analysis method, recording medium and apparatus | |
| US5828673A (en) | Logical check apparatus and method for semiconductor circuits and storage medium storing logical check program for semiconductor circuits | |
| JP2003315415A (ja) | 半導体デバイス解析システム | |
| JP2008102666A (ja) | 半導体回路設計装置、半導体回路設計方法および半導体装置 | |
| JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
| JP3001938B2 (ja) | マスクの製造方法及び露光データ作成装置 | |
| JPH06310581A (ja) | 半導体記憶装置の検査方法、及び検査装置 | |
| JP2940586B2 (ja) | プラント制御装置のシミュレーションテスト方法及びプラント制御装置用シミュレータ | |
| JP3974472B2 (ja) | レーザー照射チップのアライメント範囲設定方法及びレーザー照射装置 | |
| JP3699215B2 (ja) | Ｌｓｉ用不良解析装置 | |
| JP2808988B2 (ja) | メモリーｉｃ試験システム | |
| JP2001052981A (ja) | 半導体製造装置及び半導体製造方法 |