JP2002328457A - パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 - Google Patents
パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体Info
- Publication number
- JP2002328457A JP2002328457A JP2001129331A JP2001129331A JP2002328457A JP 2002328457 A JP2002328457 A JP 2002328457A JP 2001129331 A JP2001129331 A JP 2001129331A JP 2001129331 A JP2001129331 A JP 2001129331A JP 2002328457 A JP2002328457 A JP 2002328457A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- correction
- pattern
- name
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 データ処理量と処理時間とを大幅に短縮し
た、レイアウトデータのパターン補正方法を提供する。 【解決手段】 パターン補正方法は、自動レイアウト装
置により設計されたパターンの設計レイアウトデータを
入力とする。まず、入力された設計レイアウトデータ中
に含まれる補正対象セルの各々について、周囲に他図形
が存在するかどうかに基づき、特定の形式で表現する環
境プロファイルを決定する。そして、セル置換テーブル
を参照して、決定された環境プロファイルに対応して置
き換えられるべき補正パターンの名前である置換セル名
を読み出して、補正後レイアウトデータを生成する。読
み出した置換セル名に対応する補正パターンをセルライ
ブラリから取り込む。環境プロファイルを決定するに
は、補正対象セルの周囲を複数のセグメントに分割し、
各セグメントに他図形が存在するか否かに基づいて、結
果を２値で表現する。
た、レイアウトデータのパターン補正方法を提供する。 【解決手段】 パターン補正方法は、自動レイアウト装
置により設計されたパターンの設計レイアウトデータを
入力とする。まず、入力された設計レイアウトデータ中
に含まれる補正対象セルの各々について、周囲に他図形
が存在するかどうかに基づき、特定の形式で表現する環
境プロファイルを決定する。そして、セル置換テーブル
を参照して、決定された環境プロファイルに対応して置
き換えられるべき補正パターンの名前である置換セル名
を読み出して、補正後レイアウトデータを生成する。読
み出した置換セル名に対応する補正パターンをセルライ
ブラリから取り込む。環境プロファイルを決定するに
は、補正対象セルの周囲を複数のセグメントに分割し、
各セグメントに他図形が存在するか否かに基づいて、結
果を２値で表現する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
回路パターンを形成する際のパターン補正方法およびパ
ターン補正装置に関し、特に、光近接効果を補正するた
めのＯＰＣ（Optical Proximity Correction）補正方法
および装置に関する。
回路パターンを形成する際のパターン補正方法およびパ
ターン補正装置に関し、特に、光近接効果を補正するた
めのＯＰＣ（Optical Proximity Correction）補正方法
および装置に関する。
【０００２】
【従来の技術】近年の半導体集積回路の微細化、高集積
化に伴い、フォトリソグラフィ工程における光近接効果
による歩留まりの低下を防止することが重要な課題にな
ってきている。すなわち、フォトリソグラフィ工程によ
り回路パターンを形成する場合、ＣＡＤ等で設計したレ
イアウトパターンに比べ、実際に露光して出来上がった
配線配線パターンの端部が、光近接効果により縮小す
る。この現象をショートニングと称する。露光パターン
のショートニングは、回路が微細化され、線幅が小さく
なるほど顕著になる。ショートニングが起こると、異な
る層の配線を接続するＶＩＡコンタクトホールに対し
て、上層または下層のメタル配線の被覆が不完全にな
り、歩留まり低下の原因となる。また、光近接効果によ
るショートニングは、メタル配線パターンだけではな
く、個のような配線パターンを接続するＶＩＡパターン
にも発生する。ＶＩＡパターンにショートニングが生じ
た場合は、ＶＩＡ抵抗が著しく上昇し、最悪の場合、断
線してしまう。
化に伴い、フォトリソグラフィ工程における光近接効果
による歩留まりの低下を防止することが重要な課題にな
ってきている。すなわち、フォトリソグラフィ工程によ
り回路パターンを形成する場合、ＣＡＤ等で設計したレ
イアウトパターンに比べ、実際に露光して出来上がった
配線配線パターンの端部が、光近接効果により縮小す
る。この現象をショートニングと称する。露光パターン
のショートニングは、回路が微細化され、線幅が小さく
なるほど顕著になる。ショートニングが起こると、異な
る層の配線を接続するＶＩＡコンタクトホールに対し
て、上層または下層のメタル配線の被覆が不完全にな
り、歩留まり低下の原因となる。また、光近接効果によ
るショートニングは、メタル配線パターンだけではな
く、個のような配線パターンを接続するＶＩＡパターン
にも発生する。ＶＩＡパターンにショートニングが生じ
た場合は、ＶＩＡ抵抗が著しく上昇し、最悪の場合、断
線してしまう。
【０００３】そこで、露光後のショートニングをあらか
じめ補償するために、設計の段階で、メタル配線パター
ンおよびＶＩＡパターンにＯＰＣ（Optical Proximity
Correctiont）と呼ぶ光学的補正処理を施している。
じめ補償するために、設計の段階で、メタル配線パター
ンおよびＶＩＡパターンにＯＰＣ（Optical Proximity
Correctiont）と呼ぶ光学的補正処理を施している。
【０００４】ＯＰＣ処理方法としては、設計されたレイ
アウトデータに基づいて、ＶＩＡにより接続されるべき
メタル配線の補正対象エッジを抽出し、抽出した補正対
象エッジと近接図形との距離を算出し、ルールテーブル
を使用して、算出した距離に応じた補正量だけ補正する
という手法が従来採用されている。このようなＯＰＣ処
理は、一般的なデザインルール検査（ＤＲＣ：Design R
ule Checker）ツールに備わっている図形処理機能や、
ＤＲＣ機能を組み合わせることによって実現されるが、
専用機能を開発して使用している場合もある。
アウトデータに基づいて、ＶＩＡにより接続されるべき
メタル配線の補正対象エッジを抽出し、抽出した補正対
象エッジと近接図形との距離を算出し、ルールテーブル
を使用して、算出した距離に応じた補正量だけ補正する
という手法が従来採用されている。このようなＯＰＣ処
理は、一般的なデザインルール検査（ＤＲＣ：Design R
ule Checker）ツールに備わっている図形処理機能や、
ＤＲＣ機能を組み合わせることによって実現されるが、
専用機能を開発して使用している場合もある。
【０００５】
【発明が解決しようとする課題】このような従来のＯＰ
Ｃ処理では、ひとつひとつ補正対象を抽出するたびに、
近接図形を検索し、その図形との距離を計算しなければ
ならない。このため、大規模集積回路では、メタル配線
やＶＩＡの図形数が膨大となり、ＯＰＣ処理のための図
形処理や距離算出に長時間を要していた。
Ｃ処理では、ひとつひとつ補正対象を抽出するたびに、
近接図形を検索し、その図形との距離を計算しなければ
ならない。このため、大規模集積回路では、メタル配線
やＶＩＡの図形数が膨大となり、ＯＰＣ処理のための図
形処理や距離算出に長時間を要していた。
【０００６】また、現実的に、配線終端部の光近接効果
は、周囲の２次元的な環境により影響を受けるが、従来
のＯＰＣ処理方法では、一方向にだけ（たとえば、ＸＹ
平面内のＸ方向についてのみ、あるいはＹ方向について
のみ）、図形の近接状況を判断しているため、補正精度
が低いという問題があった。したがって、露光後の出来
上がりパターンも、結果的に満足のゆく精度を達成でき
なかった。
は、周囲の２次元的な環境により影響を受けるが、従来
のＯＰＣ処理方法では、一方向にだけ（たとえば、ＸＹ
平面内のＸ方向についてのみ、あるいはＹ方向について
のみ）、図形の近接状況を判断しているため、補正精度
が低いという問題があった。したがって、露光後の出来
上がりパターンも、結果的に満足のゆく精度を達成でき
なかった。
【０００７】そこで、本発明の第１の目的は、計算処理
時間を大幅に短縮するとともに、パターンの２次元方向
への補正を高精度に行うことのできるパターン補正方法
を提供することにある。
時間を大幅に短縮するとともに、パターンの２次元方向
への補正を高精度に行うことのできるパターン補正方法
を提供することにある。
【０００８】本発明の第２の目的は、高精度のパターン
補正を可能にするパターン補正プログラムを格納した記
録媒体を提供することにある。
補正を可能にするパターン補正プログラムを格納した記
録媒体を提供することにある。
【０００９】本発明の第３の目的は、半導体集積回路等
の設計レイアウトデータを短時間に補正処理することの
できるパターン補正装置を提供することにある。
の設計レイアウトデータを短時間に補正処理することの
できるパターン補正装置を提供することにある。
【００１０】
【課題を解決するための手段】第１の目的を達成するた
めに、本発明によるパターン補正方法は、まず、ＣＡＤ
等の自動レイアウト装置から、設計レイアウトデータを
受け取る。受け取った設計レイアウトデータ中に含まれ
る補正対象セルの各々について、その対象セルの周囲に
他図形が存在するかどうかに応じて、特定の形式で表現
された環境プロファイルを決定する。そして、セル置換
テーブルを参照して、決定された環境プロファイルに対
応して置き換えられるべき補正パターンの名前である置
換セル名を読み出し、補正後レイアウトデータを生成す
る。さらに、読み出した置換セル名に対応する補正パタ
ーンをセルライブラリから取り込んで、補正完了済み
の、たとえばマスクデータを生成する。
めに、本発明によるパターン補正方法は、まず、ＣＡＤ
等の自動レイアウト装置から、設計レイアウトデータを
受け取る。受け取った設計レイアウトデータ中に含まれ
る補正対象セルの各々について、その対象セルの周囲に
他図形が存在するかどうかに応じて、特定の形式で表現
された環境プロファイルを決定する。そして、セル置換
テーブルを参照して、決定された環境プロファイルに対
応して置き換えられるべき補正パターンの名前である置
換セル名を読み出し、補正後レイアウトデータを生成す
る。さらに、読み出した置換セル名に対応する補正パタ
ーンをセルライブラリから取り込んで、補正完了済み
の、たとえばマスクデータを生成する。
【００１１】環境プロファイルを決定するためには、補
正対象セルの周囲を複数のセグメントに分割し、各セグ
メントにおける他図形の有無に基づいて２値で表現す
る。たとえば、各セグメントについて、そのセグメント
に他図形が存在しない場合は０を、存在する場合には１
を設定して環境プロファイルを決定する。
正対象セルの周囲を複数のセグメントに分割し、各セグ
メントにおける他図形の有無に基づいて２値で表現す
る。たとえば、各セグメントについて、そのセグメント
に他図形が存在しない場合は０を、存在する場合には１
を設定して環境プロファイルを決定する。
【００１２】補正対象セルについて、想定し得るすべて
の環境プロファイルについて、置き換えられるべき最適
な補正パターンを決定し、あらかじめセルライブラリに
格納しておく。また、補正対象セルについて、想定し得
るすべての環境プロファイルについて、置き換えられる
べき最適な補正パターンを決定し、各補正パターンに置
換セル名を与え、前記環境プロファイルと置換セル名と
を関連付けて、あらかじめセル置換テーブルに格納して
おく。
の環境プロファイルについて、置き換えられるべき最適
な補正パターンを決定し、あらかじめセルライブラリに
格納しておく。また、補正対象セルについて、想定し得
るすべての環境プロファイルについて、置き換えられる
べき最適な補正パターンを決定し、各補正パターンに置
換セル名を与え、前記環境プロファイルと置換セル名と
を関連付けて、あらかじめセル置換テーブルに格納して
おく。
【００１３】このようなパターン補正方法は、半導体集
積回路の配線パターンの光学補正に適用される。この場
合、補正対象セルは、たとえば半導体集積回路のＶＩＡ
セルである。ＶＩＡセルは、上層メタルサブセル、下層
メタルサブセル、およびＶＩＡ層サブセルから成り、こ
れらの各々について、個別のセル置換テーブルが設けら
れる。したがって、上層メタルサブセル、下層メタルサ
ブセル、ＶＩＡ層サブセルは、それぞれ独立して置換処
理が行われる。セルライブラリから取り込んだ補正パタ
ーンに基づきて、たとえばマスク描画用のマスクデータ
を生成する。このマスクデータは、直接マスク描画装置
に出力してもよいし、記録媒体に格納して、マスク描画
装置に入力されてもよい。
積回路の配線パターンの光学補正に適用される。この場
合、補正対象セルは、たとえば半導体集積回路のＶＩＡ
セルである。ＶＩＡセルは、上層メタルサブセル、下層
メタルサブセル、およびＶＩＡ層サブセルから成り、こ
れらの各々について、個別のセル置換テーブルが設けら
れる。したがって、上層メタルサブセル、下層メタルサ
ブセル、ＶＩＡ層サブセルは、それぞれ独立して置換処
理が行われる。セルライブラリから取り込んだ補正パタ
ーンに基づきて、たとえばマスク描画用のマスクデータ
を生成する。このマスクデータは、直接マスク描画装置
に出力してもよいし、記録媒体に格納して、マスク描画
装置に入力されてもよい。
【００１４】本発明の第２の目的を達成するために、パ
ターン補正装置で実行されるパターン補正プログラムを
記録した記録媒体を提供する。このような補正プログラ
ムは、入力された設計レイアウトデータ中の、補正対象
セルの各々について、その環境プロファイルを決定する
ステップと、あらかじめパターン補正装置のメモリ領域
に格納されたセル置換テーブルを参照して、決定した環
境プロファイルに対応する補正パターンの名前である置
換セル名を読み取るステップと、あらかじめパターン補
正装置のメモリ領域に格納されたセルライブラリを検索
して、読み取られた置換セル名に対応する補正パターン
を取り込むステップとを含む。また、補正対象セルの周
囲を複数のセグメントに分割し、各セグメントについ
て、他図形が存在するかどうかを調べ、他図形の有無に
応じて２値で表現する環境プロファイルを決定するステ
ップをさらに含む。
ターン補正装置で実行されるパターン補正プログラムを
記録した記録媒体を提供する。このような補正プログラ
ムは、入力された設計レイアウトデータ中の、補正対象
セルの各々について、その環境プロファイルを決定する
ステップと、あらかじめパターン補正装置のメモリ領域
に格納されたセル置換テーブルを参照して、決定した環
境プロファイルに対応する補正パターンの名前である置
換セル名を読み取るステップと、あらかじめパターン補
正装置のメモリ領域に格納されたセルライブラリを検索
して、読み取られた置換セル名に対応する補正パターン
を取り込むステップとを含む。また、補正対象セルの周
囲を複数のセグメントに分割し、各セグメントについ
て、他図形が存在するかどうかを調べ、他図形の有無に
応じて２値で表現する環境プロファイルを決定するステ
ップをさらに含む。
【００１５】ここで「記録媒体」とは、例えばコンピュ
ータの外部のメモリ装置、半導体メモリ、磁気ディス
ク、光ディスク、光磁気ディスク、磁気テープなどのプ
ログラムを記録可能な媒体を意味する。具体的には、プ
ロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセ
ットテープ、オープンリールテープなどが「記録媒体」
に含まれる。上述したプログラムを記録媒体に格納した
ものを用いることによって、自動レイアウト装置や光学
補正装置は、より少ないデータ量で、精密な配線パター
ンを生成するためのマスク描画データを作成することが
可能になる。
ータの外部のメモリ装置、半導体メモリ、磁気ディス
ク、光ディスク、光磁気ディスク、磁気テープなどのプ
ログラムを記録可能な媒体を意味する。具体的には、プ
ロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセ
ットテープ、オープンリールテープなどが「記録媒体」
に含まれる。上述したプログラムを記録媒体に格納した
ものを用いることによって、自動レイアウト装置や光学
補正装置は、より少ないデータ量で、精密な配線パター
ンを生成するためのマスク描画データを作成することが
可能になる。
【００１６】本発明の第３の目的を達成するために、パ
ターン補正装置は、入出力部と、ＣＰＵと、メモリを含
む。ＣＰＵは、入出力部から入力された設計レイアウト
データに含まれる補正対象セルの各々について、その周
囲の図形環境を決定する環境プロファイル決定部を有す
る。メモリは、想定し得るすべての環境プロファイル
を、その各々について最適な補正パターンの名前である
置換セル名と関連付けて格納するセル置換テーブルと、
前記最適な補正パターンを、前記名前と関連付けて格納
するセルライブラリとを含む。ＣＰＵはまた、補正後レ
イアウトデータ生成部と補正パターン生成部を備える。
補正後レイアウトデータ生成部は、セル置換テーブルを
参照して、決定された環境プロファイルに対応する置換
セル名を読み込んで補正後レイアウトデータを作成す
る。補正パターン生成部は、補正後レイアウトデータに
基づいて、前記セルライブラリから置換セル名に対応す
る補正パターンを取り込んで、たとえば半導体集積回路
のマスク描画用のマスクデータを生成する。
ターン補正装置は、入出力部と、ＣＰＵと、メモリを含
む。ＣＰＵは、入出力部から入力された設計レイアウト
データに含まれる補正対象セルの各々について、その周
囲の図形環境を決定する環境プロファイル決定部を有す
る。メモリは、想定し得るすべての環境プロファイル
を、その各々について最適な補正パターンの名前である
置換セル名と関連付けて格納するセル置換テーブルと、
前記最適な補正パターンを、前記名前と関連付けて格納
するセルライブラリとを含む。ＣＰＵはまた、補正後レ
イアウトデータ生成部と補正パターン生成部を備える。
補正後レイアウトデータ生成部は、セル置換テーブルを
参照して、決定された環境プロファイルに対応する置換
セル名を読み込んで補正後レイアウトデータを作成す
る。補正パターン生成部は、補正後レイアウトデータに
基づいて、前記セルライブラリから置換セル名に対応す
る補正パターンを取り込んで、たとえば半導体集積回路
のマスク描画用のマスクデータを生成する。
【００１７】本発明のその他の特徴、効果は、以下に述
べる実施の形態によって、より明確になるものである。
べる実施の形態によって、より明確になるものである。
【００１８】
【発明の実施の形態】＜第１実施形態＞図１は、本発明
の第１実施形態に係るＯＰＣ処理を含む全体の処理フロ
ーを示す図である。ＯＰＣ処理は、自動配置配線結果の
レイアウトデータ１０３を入力として実施される。すな
わち、１０１で、ＣＡＤなどの自動レイアウト装置によ
り、実際に製造すべき配線パターンを生成する。ここで
生成された配線レイアウトデータ１０３に対して、ＶＩ
Ａセル置換テーブル１０４を参照して、ＯＰＣ処理を施
す（１０５）。
の第１実施形態に係るＯＰＣ処理を含む全体の処理フロ
ーを示す図である。ＯＰＣ処理は、自動配置配線結果の
レイアウトデータ１０３を入力として実施される。すな
わち、１０１で、ＣＡＤなどの自動レイアウト装置によ
り、実際に製造すべき配線パターンを生成する。ここで
生成された配線レイアウトデータ１０３に対して、ＶＩ
Ａセル置換テーブル１０４を参照して、ＯＰＣ処理を施
す（１０５）。
【００１９】たとえば、光学補正の対象となる部分
（「着目セル」と称する）が、直交座標系における下層
メタル配線と上層のメタル配線とを接続するＶＩＡセル
だとする。この場合、図２に示すように、着目ＶＩＡセ
ルは、下層メタル配線２１の終端部から成るサブセル
（ＶＩＡ下層メタルサブセル）と、上層メタル配線２２
の終端部から成るサブセル（ＶＩＡ上層メタルサブセ
ル）と、これらを接続するＶＩＡ層サブセルとから構成
される。
（「着目セル」と称する）が、直交座標系における下層
メタル配線と上層のメタル配線とを接続するＶＩＡセル
だとする。この場合、図２に示すように、着目ＶＩＡセ
ルは、下層メタル配線２１の終端部から成るサブセル
（ＶＩＡ下層メタルサブセル）と、上層メタル配線２２
の終端部から成るサブセル（ＶＩＡ上層メタルサブセ
ル）と、これらを接続するＶＩＡ層サブセルとから構成
される。
【００２０】一方、ＶＩＡセル置換テーブル１０４は、
着目セルの周囲の図形配置状況に応じて、置換後の可能
な組み合わせの各々について名前を付けた、名前のリス
トを保持するテーブルである（図５参照）。そこで、ス
テップ１０５のＯＰＣ補正処理では、着目セルの周囲の
図形配置を２次元的に調べ、ＶＩＡセル置換テーブル１
０４の中から、検出した図形配置に対応する補正後のパ
ターン名を選び出し、着目セルをそのパターン名に置き
かえる。図３は、ＯＰＣ処理による置換後のＶＩＡセル
の構成例を示す。
着目セルの周囲の図形配置状況に応じて、置換後の可能
な組み合わせの各々について名前を付けた、名前のリス
トを保持するテーブルである（図５参照）。そこで、ス
テップ１０５のＯＰＣ補正処理では、着目セルの周囲の
図形配置を２次元的に調べ、ＶＩＡセル置換テーブル１
０４の中から、検出した図形配置に対応する補正後のパ
ターン名を選び出し、着目セルをそのパターン名に置き
かえる。図３は、ＯＰＣ処理による置換後のＶＩＡセル
の構成例を示す。
【００２１】この例では、ＯＰＣ補正前のＶＩＡセルの
うち、ＶＩＡ層サブセルを、周囲の図形配置状況に応じ
て、Ｖｉａ＿ｖｍという名前に置き換え、一方、上層メ
タルサブセルと下層メタルサブセルについても、対応の
置換テーブルを参照して、それぞれＶｉａ＿ｕｍｍ、Ｖ
ｉａ＿ｌｍｂという名前に置き換える。
うち、ＶＩＡ層サブセルを、周囲の図形配置状況に応じ
て、Ｖｉａ＿ｖｍという名前に置き換え、一方、上層メ
タルサブセルと下層メタルサブセルについても、対応の
置換テーブルを参照して、それぞれＶｉａ＿ｕｍｍ、Ｖ
ｉａ＿ｌｍｂという名前に置き換える。
【００２２】このようにしてＯＰＣ補正処理を受けた後
のレイアウトデータ１０７は、置換セルの名前を含むデ
ータであり、実態的な図形データではない。そこで、Ｏ
ＰＣ補正用のＶＩＡセルライブラリ１０８を用いて、補
正後レイアウトデータ１０７を実際のマスクデータに展
開する（１０９）。ＶＩＡセルライブラリ１０８は、Ｖ
ＩＡセル置換テーブル１０４にリストされた名前の各々
について、実際の図形パターンのデータを名前と対応付
けて格納している。ステップ１０９で実際の図形データ
に展開されたマスクデータに基づいて、実際にマスクが
生成されることになる。
のレイアウトデータ１０７は、置換セルの名前を含むデ
ータであり、実態的な図形データではない。そこで、Ｏ
ＰＣ補正用のＶＩＡセルライブラリ１０８を用いて、補
正後レイアウトデータ１０７を実際のマスクデータに展
開する（１０９）。ＶＩＡセルライブラリ１０８は、Ｖ
ＩＡセル置換テーブル１０４にリストされた名前の各々
について、実際の図形パターンのデータを名前と対応付
けて格納している。ステップ１０９で実際の図形データ
に展開されたマスクデータに基づいて、実際にマスクが
生成されることになる。
【００２３】図４は、図１のステップ１０５のＯＰＣ補
正の詳細な処理フローを示す図であり、半導体集積回路
の多層配線におけるＶＩＡセルについてＯＰＣ補正を施
す場合を例にとって説明する。このＯＰＣ補正処理は、
たとえば半導体ウエハのチップ単位で行い、入力データ
に含まれるＶＩＡセルをひとつづつ処理対象として、す
べてのＶＩＡについて処理が終了するまで繰り返す。
正の詳細な処理フローを示す図であり、半導体集積回路
の多層配線におけるＶＩＡセルについてＯＰＣ補正を施
す場合を例にとって説明する。このＯＰＣ補正処理は、
たとえば半導体ウエハのチップ単位で行い、入力データ
に含まれるＶＩＡセルをひとつづつ処理対象として、す
べてのＶＩＡについて処理が終了するまで繰り返す。
【００２４】まず、ステップＳ４０１で、入力データ内
の未処理のＶＩＡがあるかどうかを検索する。未処理の
ＶＩＡがあれば、ステップＳ４０３で、このＶＩＡを構
成する上層メタルサブセルについて、この上層メタルサ
ブセルが配置されている周囲の環境を調べ、環境プロフ
ァイルを作成する。
の未処理のＶＩＡがあるかどうかを検索する。未処理の
ＶＩＡがあれば、ステップＳ４０３で、このＶＩＡを構
成する上層メタルサブセルについて、この上層メタルサ
ブセルが配置されている周囲の環境を調べ、環境プロフ
ァイルを作成する。
【００２５】図５（ｂ）および（ｃ）は、環境プロファ
イルの決定方法を示す図である。この例では、上層メタ
ル配線は、Ｘ方向に伸びて形成されている。通常、多層
配線構造では、同一の層内に形成される配線は、すべて
同一方向（たとえばＸ方向）に形成される。したがっ
て、直交系の配線では、下層メタル配線は、Ｙ方向に向
けて形成されることになる。
イルの決定方法を示す図である。この例では、上層メタ
ル配線は、Ｘ方向に伸びて形成されている。通常、多層
配線構造では、同一の層内に形成される配線は、すべて
同一方向（たとえばＸ方向）に形成される。したがっ
て、直交系の配線では、下層メタル配線は、Ｙ方向に向
けて形成されることになる。
【００２６】図５（ｂ）は、処理すべき着目ＶＩＡが、
上層メタル配線の右端にある場合の環境プロファイルの
決定方法を示す。着目ＶＩＡの上層メタル配線の周囲の
グリッドを〜の７つのセグメントに分割する。各セ
グメント内に、他の配線等の図形が存在する場合は１
を、存在しない場合は０を割り当てる。図５（ｂ）の例
では、いずれのセグメントにも他の図形が存在しないの
で、その環境プロファイルは（０,０,０,０,０,０,０）
になる。この方式で、起こり得るすべての組み合わせ
（この例では２の７乗（２７）通り）の環境プロファイ
ルが決定される。
上層メタル配線の右端にある場合の環境プロファイルの
決定方法を示す。着目ＶＩＡの上層メタル配線の周囲の
グリッドを〜の７つのセグメントに分割する。各セ
グメント内に、他の配線等の図形が存在する場合は１
を、存在しない場合は０を割り当てる。図５（ｂ）の例
では、いずれのセグメントにも他の図形が存在しないの
で、その環境プロファイルは（０,０,０,０,０,０,０）
になる。この方式で、起こり得るすべての組み合わせ
（この例では２の７乗（２７）通り）の環境プロファイ
ルが決定される。
【００２７】環境プロファイルが決定されたなら、ステ
ップＳ４０５で、このような環境プロファイルである場
合に補正後の図形として置き換えるべきサブセルの名前
を、サブセル置換テーブル１０４で検索し、レイアウト
データをその名前に置換する。
ップＳ４０５で、このような環境プロファイルである場
合に補正後の図形として置き換えるべきサブセルの名前
を、サブセル置換テーブル１０４で検索し、レイアウト
データをその名前に置換する。
【００２８】ＶＩＡセル置換テーブル１０４は、ある環
境プロファイルの場合に、どのような図形に補正される
べきかを特定するためのテーブルである。各環境プロフ
ァイルに応じた補正後の図形には、それぞれ名前が付け
られている。置換テーブル１０４は、各環境プロファイ
ルと、それに対応する図形の名前とを関連付けて格納す
る。図５（ａ）に示すテーブルは、上層メタルサブセル
置換用のテーブル１０４ａである。たとえば、環境プロ
ファイルが（０,０,０,０,０,０,０）である場合に、置
換すべき上層メタルのサブセル名はＶｉａ＿ｕｍａであ
る。周囲に別の配線が存在し、環境プロファイルが
（１,１,０,０,０,１,１）である場合には、Ｖｉａ＿ｕ
ｍｍという名前の図形に置き換えられることになる。
境プロファイルの場合に、どのような図形に補正される
べきかを特定するためのテーブルである。各環境プロフ
ァイルに応じた補正後の図形には、それぞれ名前が付け
られている。置換テーブル１０４は、各環境プロファイ
ルと、それに対応する図形の名前とを関連付けて格納す
る。図５（ａ）に示すテーブルは、上層メタルサブセル
置換用のテーブル１０４ａである。たとえば、環境プロ
ファイルが（０,０,０,０,０,０,０）である場合に、置
換すべき上層メタルのサブセル名はＶｉａ＿ｕｍａであ
る。周囲に別の配線が存在し、環境プロファイルが
（１,１,０,０,０,１,１）である場合には、Ｖｉａ＿ｕ
ｍｍという名前の図形に置き換えられることになる。
【００２９】図５（ｃ）のように、着目ＶＩＡがメタル
配線の左端にある場合は、セグメント番号を図５（ｂ）
とは逆方向に割り当てることにより、ＶＩＡセルが右端
にある場合とサブセル置換テーブル１０４ａを共有する
ことができる。この場合、置換後のセルを、左右ミラー
反転して使用する。
配線の左端にある場合は、セグメント番号を図５（ｂ）
とは逆方向に割り当てることにより、ＶＩＡセルが右端
にある場合とサブセル置換テーブル１０４ａを共有する
ことができる。この場合、置換後のセルを、左右ミラー
反転して使用する。
【００３０】着目ＶＩＡの環境に応じて上層メタルサブ
セルの名前の置換が完了したら、ステップＳ４０７で、
同じ着目ＶＩＡのＶＩＡ層サブセルについて処理を行
う。ステップＳ４０３と同様に、まずＶＩＡ層サブセル
の環境プロファイルを求める。
セルの名前の置換が完了したら、ステップＳ４０７で、
同じ着目ＶＩＡのＶＩＡ層サブセルについて処理を行
う。ステップＳ４０３と同様に、まずＶＩＡ層サブセル
の環境プロファイルを求める。
【００３１】図６（ａ）は、ＶＩＡ層サブセル用の置換
テーブル１０４ｂを示す。図６（ｂ）に示すように、着
目ＶＩＡの周囲を〜の８つのセグメントに分割し、
各セグメントの配線格子点に着目し、配線格子点に別の
ＶＩＡ図形が存在するかどうかによって、その環境プロ
ファイルを決定する。図６（ｂ）に示す例では、周囲に
他の図形が存在しないので、環境プロファイルは（０,
０,０,０,０,０,０,０）になる。この環境プロファイル
が得られた場合に置換すべき図形の名前は、図６（ａ）
の置換テーブルに示されるように、Ｖｉａ＿ｖａであ
る。そこで、ステップＳ４０９で、入力されたレイアウ
トデータのうち、このＶＩＡ層サブセルについて、名前
Ｖｉａ＿ｖａに置き換える。
テーブル１０４ｂを示す。図６（ｂ）に示すように、着
目ＶＩＡの周囲を〜の８つのセグメントに分割し、
各セグメントの配線格子点に着目し、配線格子点に別の
ＶＩＡ図形が存在するかどうかによって、その環境プロ
ファイルを決定する。図６（ｂ）に示す例では、周囲に
他の図形が存在しないので、環境プロファイルは（０,
０,０,０,０,０,０,０）になる。この環境プロファイル
が得られた場合に置換すべき図形の名前は、図６（ａ）
の置換テーブルに示されるように、Ｖｉａ＿ｖａであ
る。そこで、ステップＳ４０９で、入力されたレイアウ
トデータのうち、このＶＩＡ層サブセルについて、名前
Ｖｉａ＿ｖａに置き換える。
【００３２】置換処理が完了したら、この着目ＶＩＡの
下層メタルサブセルについて、上層メタルサブセルと同
様の処理を行う。すなわち、ステップＳ４１１で、下層
メタルサブセルについて環境プロファイルを決定し、ス
テップＳ４１３で、下層メタルサブセル用の置換テーブ
ル１０４ｃを参照して、決定した環境プロファイルに対
応する名前に置換する。
下層メタルサブセルについて、上層メタルサブセルと同
様の処理を行う。すなわち、ステップＳ４１１で、下層
メタルサブセルについて環境プロファイルを決定し、ス
テップＳ４１３で、下層メタルサブセル用の置換テーブ
ル１０４ｃを参照して、決定した環境プロファイルに対
応する名前に置換する。
【００３３】このようにして、チップ中のすべてのＶＩ
Ａについて、置換処理が完了したら、補正後レイアウト
データ１０７が完成する。上述したように、この補正後
レイアウトデータは、置換すべき図形の名前に置き換え
られただけであり、図形の実データを含んでいない。そ
こで、ステップＳ１０９で、ＯＰＣ補正用のＶＩＡセル
ライブラリ１０８を用いて、実際の図形データに展開し
て、マスク用のデータを作成する。
Ａについて、置換処理が完了したら、補正後レイアウト
データ１０７が完成する。上述したように、この補正後
レイアウトデータは、置換すべき図形の名前に置き換え
られただけであり、図形の実データを含んでいない。そ
こで、ステップＳ１０９で、ＯＰＣ補正用のＶＩＡセル
ライブラリ１０８を用いて、実際の図形データに展開し
て、マスク用のデータを作成する。
【００３４】図７〜１１は、実データに展開するＯＰＣ
処理の例を示す図である。図７の例では、図７（ａ）に
示すように上層メタルサブセルの環境プロファイルが
（０,０,０,０,０,０,０）であり、補正後レイアウトデ
ータは、対応する名前Ｖｉａ＿ｕｍａを含む。ＶＩＡセ
ルライブラリ１０８は、各名前に対応する実際の図形デ
ータを格納している。名前Ｖｉａ＿ｕｍａに対応する上
層メタルサブセルの図形は、図７（ｃ）に実線で示すよ
うに、上部配線メタル２２の終端部を全体的に拡張した
正方形である。中央部の点線で示す正方形は、ＶＩＡカ
ットパターンである。この環境プロファイルでは、周囲
に余計な図形が存在しないので、上部配線メタル２２の
終端部（上層メタルサブセル）を４方向に均等に拡張す
る補正を行うことになる。すなわち、図７（ｂ）に示す
ように、終端部だけをＶＩＡカットの回りに太らせたパ
ターンになる。このように、あらかじめ端部を補正して
あるので、特に微細な配線パターンを露光する場合で
も、端部のショートニングを防止することができる。
処理の例を示す図である。図７の例では、図７（ａ）に
示すように上層メタルサブセルの環境プロファイルが
（０,０,０,０,０,０,０）であり、補正後レイアウトデ
ータは、対応する名前Ｖｉａ＿ｕｍａを含む。ＶＩＡセ
ルライブラリ１０８は、各名前に対応する実際の図形デ
ータを格納している。名前Ｖｉａ＿ｕｍａに対応する上
層メタルサブセルの図形は、図７（ｃ）に実線で示すよ
うに、上部配線メタル２２の終端部を全体的に拡張した
正方形である。中央部の点線で示す正方形は、ＶＩＡカ
ットパターンである。この環境プロファイルでは、周囲
に余計な図形が存在しないので、上部配線メタル２２の
終端部（上層メタルサブセル）を４方向に均等に拡張す
る補正を行うことになる。すなわち、図７（ｂ）に示す
ように、終端部だけをＶＩＡカットの回りに太らせたパ
ターンになる。このように、あらかじめ端部を補正して
あるので、特に微細な配線パターンを露光する場合で
も、端部のショートニングを防止することができる。
【００３５】図８は、着目ＶＩＡの上層メタル配線の周
囲に、別の配線がある場合のＯＰＣ補正例を示す。この
場合、着目ＶＩＡを取り巻くセグメントでの図形存在状
態から、環境プロファイルが（１,１,０,０,０,１,１）
と決定されている。この場合に置き換えられるべき図形
の名前は、Ｖｉａ＿ｕｍｍである。この名前に対応する
図形は、図８（ｃ）に示すように、ＶＩＡカットの右側
に大きく、下側にやや広く拡張した長方形である。この
図形をＶＩＡセルライブラリから読み出して置換する
と、上層メタル配線は図８（ｂ）に示すように、端部の
右側と左側に張り出した図形になる。このような補正後
の形状にすることにより、近隣の配線と抵触することな
く、かつ、露光後のショートニングをあらかじめ防止す
ることができる。
囲に、別の配線がある場合のＯＰＣ補正例を示す。この
場合、着目ＶＩＡを取り巻くセグメントでの図形存在状
態から、環境プロファイルが（１,１,０,０,０,１,１）
と決定されている。この場合に置き換えられるべき図形
の名前は、Ｖｉａ＿ｕｍｍである。この名前に対応する
図形は、図８（ｃ）に示すように、ＶＩＡカットの右側
に大きく、下側にやや広く拡張した長方形である。この
図形をＶＩＡセルライブラリから読み出して置換する
と、上層メタル配線は図８（ｂ）に示すように、端部の
右側と左側に張り出した図形になる。このような補正後
の形状にすることにより、近隣の配線と抵触することな
く、かつ、露光後のショートニングをあらかじめ防止す
ることができる。
【００３６】各環境プロファイルに応じた最適なＯＰＣ
補正後のサブセルのパターンは、リソグラフィシミュレ
ータ等を使用してあらかじめ作成し、ＯＰＣ補正用のＶ
ＩＡセルライブラリ１０８にあらかじめ登録しておく。
この作業自体は時間を要するが、個々の製品処理とは独
立して、事前に作業することができるので、個々の製品
のＯＰＣ処理時間には影響を与えない。また、いったん
ライブラリを作成しておくと、異なる製品のためのＯＰ
Ｃ補正処理に共通して使用できる。
補正後のサブセルのパターンは、リソグラフィシミュレ
ータ等を使用してあらかじめ作成し、ＯＰＣ補正用のＶ
ＩＡセルライブラリ１０８にあらかじめ登録しておく。
この作業自体は時間を要するが、個々の製品処理とは独
立して、事前に作業することができるので、個々の製品
のＯＰＣ処理時間には影響を与えない。また、いったん
ライブラリを作成しておくと、異なる製品のためのＯＰ
Ｃ補正処理に共通して使用できる。
【００３７】図９は、上層メタルを下層メタルに接続す
るためのＶＩＡ層サブセルの補正処理例を示す。図９
（ａ）の例では、着目セルのＶＩＡ層サブセルを取り巻
く８つのセグメントの配線格子点のうち、右側と上側に
他の図形が存在する。したがって、この環境プロファイ
ルは（１,０,１,０,０,０,０,０）であり、置換テーブ
ル１０４ｂ上で対応する名前はＶｉａ＿ｖｍである。Ｖ
ｉａ＿ｖｍに対応する図形は、図９（ｃ）に示すよう
に、正方形の左下コーナーにセリフを付加した形状であ
る。この図形を置換テーブル１０４ｂから得た名前に基
づいてセルライブラリから読み取り、マスクパターンに
展開すると図９（ｂ）のようになる。
るためのＶＩＡ層サブセルの補正処理例を示す。図９
（ａ）の例では、着目セルのＶＩＡ層サブセルを取り巻
く８つのセグメントの配線格子点のうち、右側と上側に
他の図形が存在する。したがって、この環境プロファイ
ルは（１,０,１,０,０,０,０,０）であり、置換テーブ
ル１０４ｂ上で対応する名前はＶｉａ＿ｖｍである。Ｖ
ｉａ＿ｖｍに対応する図形は、図９（ｃ）に示すよう
に、正方形の左下コーナーにセリフを付加した形状であ
る。この図形を置換テーブル１０４ｂから得た名前に基
づいてセルライブラリから読み取り、マスクパターンに
展開すると図９（ｂ）のようになる。
【００３８】図１０は、さらに複雑な形状のＶＩＡ層サ
ブセルの補正例を示す。この例では、対象ＶＩＡの環境
に応じて、正方形の４つのコーナーに異なるサイズのセ
ルフを付加し、かつ一辺に凹部を形成している。このよ
うな複雑な形状のＯＰＣ補正を行う場合にも、本発明で
は、あらかじめシミュレータ等を利用して、環境プロフ
ァイルに応じた図形を作成してライブラリに格納してお
くので、補正処理が簡単である。
ブセルの補正例を示す。この例では、対象ＶＩＡの環境
に応じて、正方形の４つのコーナーに異なるサイズのセ
ルフを付加し、かつ一辺に凹部を形成している。このよ
うな複雑な形状のＯＰＣ補正を行う場合にも、本発明で
は、あらかじめシミュレータ等を利用して、環境プロフ
ァイルに応じた図形を作成してライブラリに格納してお
くので、補正処理が簡単である。
【００３９】すなわち、着目セルの周辺の配置環境がど
のようなものであっても、ただちに環境プロファイルを
決定し、置換テーブルから、決定された環境プロファイ
ルに最適な補正後の図形の名前を検索し、ライブラリか
らその名前に対応する実際の図形データを取り出すこと
ができる。これは、各着目ＶＩＡごとに、近接図形との
距離を算出し、算出した距離に応じて拡張補正を行う従
来の方法に比べ、各段に処理時間を短縮することができ
る。
のようなものであっても、ただちに環境プロファイルを
決定し、置換テーブルから、決定された環境プロファイ
ルに最適な補正後の図形の名前を検索し、ライブラリか
らその名前に対応する実際の図形データを取り出すこと
ができる。これは、各着目ＶＩＡごとに、近接図形との
距離を算出し、算出した距離に応じて拡張補正を行う従
来の方法に比べ、各段に処理時間を短縮することができ
る。
【００４０】また、環境プロファイルは、着目ＶＩＡの
全周囲について、別の図形が存在するかどうかを調べる
ので、２次元的な環境を考慮にいれた、より高精度の補
正をすることが可能になる。従来の方法が、一方向だけ
で他図形の近接状況を考慮してしていたことを考える
と、補正処理時間の短縮に加え、補正精度が各段に向上
し、出来上がりの配線パターンの信頼性が向上する。
全周囲について、別の図形が存在するかどうかを調べる
ので、２次元的な環境を考慮にいれた、より高精度の補
正をすることが可能になる。従来の方法が、一方向だけ
で他図形の近接状況を考慮してしていたことを考える
と、補正処理時間の短縮に加え、補正精度が各段に向上
し、出来上がりの配線パターンの信頼性が向上する。
【００４１】置換テーブルやセルライブラリは、あらか
じめＯＰＣ補正装置内部の、或いは外部のメモリに格納
しておくことができる。
じめＯＰＣ補正装置内部の、或いは外部のメモリに格納
しておくことができる。
【００４２】セルライブラリにより、実際の図形データ
に展開されたマスクデータは、フロッピー（登録商標）
ディスケット、ＣＤＲＯＭなどの光磁気ディスクに格納
され、マスク描画装置に入力される。あるいは、ＬＡＮ
等のネットワークを介してＯＰＣ補正装置から直接マス
ク描画装置に転送される。
に展開されたマスクデータは、フロッピー（登録商標）
ディスケット、ＣＤＲＯＭなどの光磁気ディスクに格納
され、マスク描画装置に入力される。あるいは、ＬＡＮ
等のネットワークを介してＯＰＣ補正装置から直接マス
ク描画装置に転送される。
【００４３】この補正方法は、パターン補正処理プログ
ラムとして記録媒体に格納することができる。この場
合、ＯＰＣ補正装置にＣＡＤ等による設計レイアウトデ
ータが入力されると、ＯＰＣ補正処理が自動的に行われ
る。パターン補正プログラムを格納する記録媒体として
は、ＯＰＣ補正装置の内部メモリのほか、プロッピーデ
ィスク、ＣＤ−ＲＯＭ、ＭＯディスクなどを含む半導体
メモリ、磁気ディスク、光ディスク、光磁気ディスクな
どがある。
ラムとして記録媒体に格納することができる。この場
合、ＯＰＣ補正装置にＣＡＤ等による設計レイアウトデ
ータが入力されると、ＯＰＣ補正処理が自動的に行われ
る。パターン補正プログラムを格納する記録媒体として
は、ＯＰＣ補正装置の内部メモリのほか、プロッピーデ
ィスク、ＣＤ−ＲＯＭ、ＭＯディスクなどを含む半導体
メモリ、磁気ディスク、光ディスク、光磁気ディスクな
どがある。
【００４４】＜第２実施形態＞第１実施形態では、直交
座標系における多層配線ＶＩＡの補正について説明し
た。第２実施形態では、斜め配線を接続するＶＩＡの補
正について、図１１〜１３を参照して説明する。
座標系における多層配線ＶＩＡの補正について説明し
た。第２実施形態では、斜め配線を接続するＶＩＡの補
正について、図１１〜１３を参照して説明する。
【００４５】下層のメタル配線が、直交座標系の所定方
向（たとえば水平方向）に延び、その上層では、上層メ
タル配線が下層の水平配線と所定の角度を成して斜め方
向に延びる場合を考える。
向（たとえば水平方向）に延び、その上層では、上層メ
タル配線が下層の水平配線と所定の角度を成して斜め方
向に延びる場合を考える。
【００４６】図１１は、ＶＩＡセルを構成する上層メタ
ル配線１２１の環境プロファイルを決定する際のセグメ
ントを、図１２は下層のメタル配線１２３の環境プロフ
ァイルを決定する際のセグメントを示す図である。上層
の斜め配線１２１を下層の水平配線１２３と接続するた
めのＶＩＡコンタクト１２２の形状は、第２実施形態で
は点線で示すように長方形とする。上層の斜め配線の線
幅は下層の水平メタル配線の線幅よりも広い。図１１の
例では、上層の斜め配線１２１の線幅は、下層のメタル
配線１２３の√２倍の線幅を有する。
ル配線１２１の環境プロファイルを決定する際のセグメ
ントを、図１２は下層のメタル配線１２３の環境プロフ
ァイルを決定する際のセグメントを示す図である。上層
の斜め配線１２１を下層の水平配線１２３と接続するた
めのＶＩＡコンタクト１２２の形状は、第２実施形態で
は点線で示すように長方形とする。上層の斜め配線の線
幅は下層の水平メタル配線の線幅よりも広い。図１１の
例では、上層の斜め配線１２１の線幅は、下層のメタル
配線１２３の√２倍の線幅を有する。
【００４７】通常、同じ層内の斜め配線は、同じ方向に
沿って形成される。したがって、図１１では、着目して
いる斜め配線１２１を取り巻く斜めグリッドを、反時計
回りに〜の７つのセグメントに分割し、これらのセ
グメントの各々に他の図形が存在するかどうかを調べ
る。第１実施形態と同様に、他図形の有無によって、０
と１の２値で環境プロファイルを決定する。決定した環
境プロファイルに応じて、斜め配線用の置換テーブル
（不図示）から置換されるべき図形の名前（サブセル
名）を検索する。検索された名前から、斜め配線用のセ
ルライブラリ（不図示）で実際の補正後の図形データを
取り込む。この結果、斜め配線１２１の端部は、環境プ
ロファイルに応じて、特定方向に太らせる等のなどの処
理を受けることになる。
沿って形成される。したがって、図１１では、着目して
いる斜め配線１２１を取り巻く斜めグリッドを、反時計
回りに〜の７つのセグメントに分割し、これらのセ
グメントの各々に他の図形が存在するかどうかを調べ
る。第１実施形態と同様に、他図形の有無によって、０
と１の２値で環境プロファイルを決定する。決定した環
境プロファイルに応じて、斜め配線用の置換テーブル
（不図示）から置換されるべき図形の名前（サブセル
名）を検索する。検索された名前から、斜め配線用のセ
ルライブラリ（不図示）で実際の補正後の図形データを
取り込む。この結果、斜め配線１２１の端部は、環境プ
ロファイルに応じて、特定方向に太らせる等のなどの処
理を受けることになる。
【００４８】第１実施形態と同様に、上層の斜め配線の
端部が上端である場合は、セグメント分割を逆方向（時
計方向）とすることによって、斜め配線用のサブセル置
換テーブルを共用することができる。この場合、置換後
のセルを左右上下にミラー反転して使用する。
端部が上端である場合は、セグメント分割を逆方向（時
計方向）とすることによって、斜め配線用のサブセル置
換テーブルを共用することができる。この場合、置換後
のセルを左右上下にミラー反転して使用する。
【００４９】図１２では、下層の水平配線１２３の環境
プロファイルを決定するためのセグメント〜を示
す。この場合も、同層での水平配線は同じ方向に延びる
ので、分割された水平方向のセグメントに、他の図形が
存在するかどうかによって環境プロファイルを決定す
る。水平配線用のサブセル置換テーブル（不図示）は、
可能な組み合わせの環境プロファイルと、それぞれに応
じた置換図形の名前とを関連付けて格納する。サブセル
置換テーブルで特定された置換サブセル名に応じて、水
平配線用のセルライブラリから実際の図形データを取り
こみ、水平配線１２３の端部について補正が行われる。
プロファイルを決定するためのセグメント〜を示
す。この場合も、同層での水平配線は同じ方向に延びる
ので、分割された水平方向のセグメントに、他の図形が
存在するかどうかによって環境プロファイルを決定す
る。水平配線用のサブセル置換テーブル（不図示）は、
可能な組み合わせの環境プロファイルと、それぞれに応
じた置換図形の名前とを関連付けて格納する。サブセル
置換テーブルで特定された置換サブセル名に応じて、水
平配線用のセルライブラリから実際の図形データを取り
こみ、水平配線１２３の端部について補正が行われる。
【００５０】図１３は、着目ＶＩＡのＶＩＡ層サブセル
のための配線格子点を示す。斜めグリッドの場合、第１
実施形態での直交系グリッドと異なり、着目ＶＩＡに近
接する図形の有無を調べる配線格子点は、〜までの
６つの格子点とする。これらの各セグメントについて、
他図形が存在するかどうかを調べて環境プロファイルを
決定し、置換テーブルを参照して、置換すべきセル名を
特定する。長方形ＶＩＡ用のセルライブラリから、特定
されたセル名に対応する図形の実データを取りこみ、補
正処理が完了する。
のための配線格子点を示す。斜めグリッドの場合、第１
実施形態での直交系グリッドと異なり、着目ＶＩＡに近
接する図形の有無を調べる配線格子点は、〜までの
６つの格子点とする。これらの各セグメントについて、
他図形が存在するかどうかを調べて環境プロファイルを
決定し、置換テーブルを参照して、置換すべきセル名を
特定する。長方形ＶＩＡ用のセルライブラリから、特定
されたセル名に対応する図形の実データを取りこみ、補
正処理が完了する。
【００５１】本発明の方法は、斜め配線の補正に特に有
用である。斜め配線のレイアウトデータは直交系にくら
べもともとデータ量が多く、各ＶＩＡごとに、その都度
近接図形までの距離を算出し、設計レイアウトデータを
補正した図形を生成するのは、直交系以上に、時間も処
理量も増大するからである。本発明によれば、起こり得
る可能な環境プロファイルと、それに応じた図形とを、
シミュレータ等を利用して生成し、ライブラリに格納し
ておくだけで、その後、多種多様な製品に対して適用す
ることができる。すなわち、製品が異なっても、置換テ
ーブルを参照して名前を特定し、ライブラリから実デー
タを読み込むだけで、設計レイアウトデータの補正が可
能になる。したがって、マスクデータ生成までの処理時
間が、大幅に短縮される。
用である。斜め配線のレイアウトデータは直交系にくら
べもともとデータ量が多く、各ＶＩＡごとに、その都度
近接図形までの距離を算出し、設計レイアウトデータを
補正した図形を生成するのは、直交系以上に、時間も処
理量も増大するからである。本発明によれば、起こり得
る可能な環境プロファイルと、それに応じた図形とを、
シミュレータ等を利用して生成し、ライブラリに格納し
ておくだけで、その後、多種多様な製品に対して適用す
ることができる。すなわち、製品が異なっても、置換テ
ーブルを参照して名前を特定し、ライブラリから実デー
タを読み込むだけで、設計レイアウトデータの補正が可
能になる。したがって、マスクデータ生成までの処理時
間が、大幅に短縮される。
【００５２】＜第３実施形態＞図１４は、本発明にかか
るパターン補正装置の図である。パターン補正装置１０
０は、ＣＰＵ１５１と、メモリ１５２と、入出力部１５
３とを含む。ＣＡＤ等の自動レイアウト装置によって設
計された設計パターンは、入出力部１５３を介して、パ
ターン補正装置に入力される。
るパターン補正装置の図である。パターン補正装置１０
０は、ＣＰＵ１５１と、メモリ１５２と、入出力部１５
３とを含む。ＣＡＤ等の自動レイアウト装置によって設
計された設計パターンは、入出力部１５３を介して、パ
ターン補正装置に入力される。
【００５３】ＣＰＵ１５１は、各ＶＩＡセルを構成する
サブセルごとに周囲の環境プロファイルを決定する環境
プロファイル決定部１５４と、環境プロファイルに基づ
いて置換すべき図形の名前に置き換えたレイアウトデー
タを生成する補正後レイアウトデータ生成部１５５と、
補正後レイアウトデータに含まれる名前に基づいて実際
の図形データに展開する補正パターン生成部１５６とを
有する。
サブセルごとに周囲の環境プロファイルを決定する環境
プロファイル決定部１５４と、環境プロファイルに基づ
いて置換すべき図形の名前に置き換えたレイアウトデー
タを生成する補正後レイアウトデータ生成部１５５と、
補正後レイアウトデータに含まれる名前に基づいて実際
の図形データに展開する補正パターン生成部１５６とを
有する。
【００５４】メモリ１５２は、セル置換テーブル１５７
と、ＯＰＣ補正用のセルライブラリ１５８とを有する。
セル置換テーブル１５７は、補正すべきＶＩＡセルを構
成するそれぞれのサブセルについて、周囲の環境プロフ
ァイルと、各環境プロファイルに対応して置換されるべ
き置換後の図形の名前（置換サブセル名と称する）とを
対応付けて格納する。ＯＰＣ補正用セルライブラリ１５
８は、セル置換テーブル１５７で特定される置換サブセ
ル名が示す図形の実際の図形データを格納する。
と、ＯＰＣ補正用のセルライブラリ１５８とを有する。
セル置換テーブル１５７は、補正すべきＶＩＡセルを構
成するそれぞれのサブセルについて、周囲の環境プロフ
ァイルと、各環境プロファイルに対応して置換されるべ
き置換後の図形の名前（置換サブセル名と称する）とを
対応付けて格納する。ＯＰＣ補正用セルライブラリ１５
８は、セル置換テーブル１５７で特定される置換サブセ
ル名が示す図形の実際の図形データを格納する。
【００５５】環境プロファイル決定部１５４は、各ＶＩ
Ａセルについて環境プロファイルを決定したならば、セ
ル置換テーブル１５７を参照して、対応する補正後の図
形のサブセル名を特定する。補正後レイアウトデータ生
成部１５５は、セル置換テーブル１５７で検索した対応
する補正後図形のサブセル名を取り込み、補正すべきサ
ブセルをこのサブセル名に置き換えて補正後レイアウト
データと生成する。補正パターン生成部１５６は、サブ
セル名を含む補正後レイアウトデータを受け取り、ＯＰ
Ｃ補正用のセルライブラリ１５８を検索して、サブセル
名を実際の図形データに展開する。補正パターン生成部
１５６で生成された補正済みのマスクデータは、入出力
部１５３からマスク描画装置（不図示）に出力される。
または、メモリ１５２のその他の記憶領域あるいは、外
部の記憶媒体に格納される。
Ａセルについて環境プロファイルを決定したならば、セ
ル置換テーブル１５７を参照して、対応する補正後の図
形のサブセル名を特定する。補正後レイアウトデータ生
成部１５５は、セル置換テーブル１５７で検索した対応
する補正後図形のサブセル名を取り込み、補正すべきサ
ブセルをこのサブセル名に置き換えて補正後レイアウト
データと生成する。補正パターン生成部１５６は、サブ
セル名を含む補正後レイアウトデータを受け取り、ＯＰ
Ｃ補正用のセルライブラリ１５８を検索して、サブセル
名を実際の図形データに展開する。補正パターン生成部
１５６で生成された補正済みのマスクデータは、入出力
部１５３からマスク描画装置（不図示）に出力される。
または、メモリ１５２のその他の記憶領域あるいは、外
部の記憶媒体に格納される。
【００５６】このようなパターン補正装置を用いること
により、各ＶＩＡごとに近接図形までの距離を算出し、
算出結果に基づいて補正後の図形を生成していた従来の
パターン補正装置に比べ、処理時間を大幅に短縮するこ
とができる。
により、各ＶＩＡごとに近接図形までの距離を算出し、
算出結果に基づいて補正後の図形を生成していた従来の
パターン補正装置に比べ、処理時間を大幅に短縮するこ
とができる。
【００５７】
【発明の効果】以上述べたように、本発明によれば、起
こり得る周囲の環境に応じた最適な補正パターンをあら
かじめライブラリに登録しておき、ライブラリの各図形
に名前を付けて、名前と環境を関連付けてテーブルに格
納しておく。したがって、製品が異なっても、個々のセ
ルについて、レイアウト段階で周囲の環境に応じて最適
な補正後の図形をレイアウトデータ中に取り込むことが
でき、パターン補正に要する時間およびデータ量を大幅
に低減することが可能になる。
こり得る周囲の環境に応じた最適な補正パターンをあら
かじめライブラリに登録しておき、ライブラリの各図形
に名前を付けて、名前と環境を関連付けてテーブルに格
納しておく。したがって、製品が異なっても、個々のセ
ルについて、レイアウト段階で周囲の環境に応じて最適
な補正後の図形をレイアウトデータ中に取り込むことが
でき、パターン補正に要する時間およびデータ量を大幅
に低減することが可能になる。
【００５８】また、従来の補正方法と異なり、着目セル
の一方向だけではなく、３６０度の周囲すべてについ
て、他図形の有無を調べるので、２次元平面での高精度
なパターン補正が可能になる。結果として、露光後の半
導体集積回路の信頼性が向上する。
の一方向だけではなく、３６０度の周囲すべてについ
て、他図形の有無を調べるので、２次元平面での高精度
なパターン補正が可能になる。結果として、露光後の半
導体集積回路の信頼性が向上する。
【図１】本発明のＯＰＣパターン補正方法の全体処理フ
ローを示す図である。
ローを示す図である。
【図２】パターン補正前の設計レイアウトデータによる
ＶＩＡセルの構成を示す図である。
ＶＩＡセルの構成を示す図である。
【図３】本発明のＯＰＣパターン補正方法により補正を
行った後のレイアウトデータのＶＩＡセルの構成を示す
図である。
行った後のレイアウトデータのＶＩＡセルの構成を示す
図である。
【図４】図１の処理フローの中のＯＰＣパターン補正工
程を詳細に示す図である。
程を詳細に示す図である。
【図５】本発明の上層メタルサブセルの環境プロファイ
ルと置換テーブルの例を示す図である。
ルと置換テーブルの例を示す図である。
【図６】本発明のＶＩＡ層サブセルの環境プロファイル
と置換テーブルの例を示す図である。
と置換テーブルの例を示す図である。
【図７】図５の置換テーブルに基づいて、上層メタルサ
ブセルを適切な図形に置換したＯＰＣパターン補正処理
の例を示す図である。
ブセルを適切な図形に置換したＯＰＣパターン補正処理
の例を示す図である。
【図８】図５の置換テーブルに基づいて、上層メタルサ
ブセルを適切な図形に置換したＯＰＣパターン補正処理
の、別の例を示す図である。
ブセルを適切な図形に置換したＯＰＣパターン補正処理
の、別の例を示す図である。
【図９】図６の置換テーブルに基づいて、ＶＩＡ層サブ
セルを適切な図形に置換したＯＰＣパターン補正処理の
一例を示す図である。
セルを適切な図形に置換したＯＰＣパターン補正処理の
一例を示す図である。
【図１０】複雑な形状のＯＰＣパターン補正によるＶＩ
Ａ層サブセルの例を示す図である。
Ａ層サブセルの例を示す図である。
【図１１】本発明の第２実施形態に係るＯＰＣパターン
補正方法を示す図であり、上層の斜めのメタル配線の環
境プロファイルの決定方法を示す図である。
補正方法を示す図であり、上層の斜めのメタル配線の環
境プロファイルの決定方法を示す図である。
【図１２】本発明の第２実施形態に係るＯＰＣパターン
補正方法を示す図であり、下層の水平メタル配線の環境
プロファイルの決定方法を示す図である。
補正方法を示す図であり、下層の水平メタル配線の環境
プロファイルの決定方法を示す図である。
【図１３】本発明の第２実施形態に係るＯＰＣパターン
補正方法を示す図であり、図１２および図１３の上下メ
タル配線を接続するＶＩＡ層サブセルの環境プロファイ
ルの決定方法を示す図である。
補正方法を示す図であり、図１２および図１３の上下メ
タル配線を接続するＶＩＡ層サブセルの環境プロファイ
ルの決定方法を示す図である。
【図１４】本発明の第３実施形態に係るＯＰＣパターン
補正装置の概略ブロック図である。
補正装置の概略ブロック図である。
２１、１２３ 下層メタル配線 ２２ 上層メタル配線 ２３、１２３ ＶＩＡコンタクト １０４、１５７ セル置換テーブル １０８、１５８ ＯＰＣ補正用のセルライブラリ １２１ 上層斜め配線 １５１ ＣＰＵ １５２ メモリ １５３ 入出力部 １５４ 環境プロファイル決定部 １５５ 補正後レイアウトデータ生成部 １５６ マスクデータ生成部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 耕治 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 五十嵐 睦典 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 山田 正昭 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 2H095 BB01 BB02 BB36
Claims (14)
- 【請求項１】 自動レイアウト装置により設計されたパ
ターンの設計レイアウトデータを受け取るステップと、 受け取った設計レイアウトデータ中に含まれる補正対象
セルの各々について、周囲に他図形が存在するかどうか
に基づき、特定の形式で表現する環境プロファイルを決
定するステップと、 セル置換テーブルを参照して、決定された環境プロファ
イルに対応して置き換えられるべき補正パターンの名前
である置換セル名を読み出して、補正後レイアウトデー
タを生成するステップと、 前記読み出した置換セル名に対応する補正パターンをセ
ルライブラリから取り込むステップと、 を含むパターン補正方法。 - 【請求項２】 前記環境プロファイルの決定ステップ
は、補正対象セルの周囲を複数のセグメントに分割し、
各セグメントにおける他図形の有無に基づいて２値で表
現することを特徴とする請求項１に記載のパターン補正
方法。 - 【請求項３】 前記環境プロファイルの決定ステップ
は、補正対象セルの周囲を複数のセグメントに分割し、
各セグメントの格子点に他の図形が存在するか否かに基
づき、２値で表現することを特徴とする請求項２に記載
のパターン補正方法。 - 【請求項４】 補正対象セルについて、想定し得るすべ
ての環境プロファイルについて、置き換えられるべき最
適な補正パターンを決定し、あらかじめセルライブラリ
に格納するステップをさらに含むことを特徴とする請求
項１に記載のパターン補正方法。 - 【請求項５】 補正対象セルについて、想定し得るすべ
ての環境プロファイルについて、置き換えられるべき最
適な補正パターンを決定し、各補正パターンに置換セル
名を与え、前記環境プロファイルと置換セル名とを関連
付けて、あらかじめセル置換テーブルに格納するステッ
プをさらに含むことを特徴とする請求項１に記載のパタ
ーン補正方法。 - 【請求項６】 前記補正対象セルは、半導体集積回路の
ＶＩＡセルであり、前記ＶＩＡセルは、上層メタルサブ
セル、下層メタルサブセル、およびＶＩＡ層サブセルか
ら成ることを特徴とする請求項１に記載のパターン補正
方法。 - 【請求項７】 前記上層メタルサブセル、下層メタルサ
ブセル、およびＶＩＡ層サブセルの各々について、個別
のセル置換テーブルが設けられ、それぞれ独立して置換
処理が行われることを特徴とする請求項５に記載のパタ
ーン補正方法。 - 【請求項８】 前記上層メタルサブセルは、直交座標系
で所定方向に延びる上層メタル配線の端部から成ること
を特徴とする請求項６に記載のパターン補正方法。 - 【請求項９】 前記上層メタルサブセルは、直交座標系
の座標軸と所定の角度を成して斜め方向に延びる斜めメ
タル配線の端部であることを特徴とする請求項６に記載
のパターン補正方法。 - 【請求項１０】 前記セルライブラリからの補正パター
ン取り込みステップは、取り込んだ補正パターンに基づ
きマスクデータを生成するステップをさらに含み、 前記パターン補正方法は、生成したマスクデータをマス
ク描画装置に出力するステップをさらに含むことを特徴
とする請求項１に記載のパターン補正方法。 - 【請求項１１】 パターン補正装置で実行されるパター
ン補正プログラムを記録した記録媒体であって、前記パ
ターン補正プログラムは、 入力された設計レイアウトデータ中の、補正対象セルの
各々について、その環境プロファイルを決定するステッ
プと、 あらかじめ前記パターン補正装置のメモリ領域に格納さ
れたセル置換テーブルを参照して、決定した環境プロフ
ァイルに対応する補正パターンの名前である置換セル名
を読み取るステップと、 あらかじめ前記パターン補正装置のメモリ領域に格納さ
れたセルライブラリを検索して、読み取られた置換セル
名に対応する補正パターンを取り込むステップとを含む
ことを特徴とする、コンピュータ読み取り可能な記録媒
体。 - 【請求項１２】 前記パターン補正プログラムは、前記
補正対象セルの周囲を複数のセグメントに分割し、各セ
グメントについて、他図形が存在するかどうかを調べ、
他図形の有無に応じて２値で表現する環境プロファイル
を決定するステップをさらに含むことを特徴とする請求
項１１に記載のコンピュータ読み取り可能な記録媒体。 - 【請求項１３】 入出力部と、 前記入出力部から入力された設計レイアウトデータに含
まれる補正対象セルの各々について、その周囲の図形環
境を決定する環境プロファイル決定部と、 想定し得るすべての環境プロファイルを、その各々につ
いて最適な補正パターンの名前である置換セル名と関連
付けて格納するセル置換テーブルと、 前記最適な補正パターンを、前記名前と関連付けて格納
するセルライブラリと、 前記セル置換テーブルを参照し、前記決定された環境プ
ロファイルに対応する置換セル名を読み込んで補正後レ
イアウトデータを作成する補正後レイアウトデータ生成
部と、 前記補正後レイアウトデータに基づいて、前記セルライ
ブラリから置換セル名に対応する補正パターンを取り込
む補正パターン生成部とを備えるパターン補正装置。 - 【請求項１４】 前記補正パターン生成部は、半導体集
積回路のマスク描画用のマスクデータを生成することを
特徴とする請求項１３に記載のパターン補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001129331A JP4187947B2 (ja) | 2001-04-26 | 2001-04-26 | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
| US10/133,683 US6792593B2 (en) | 2001-04-26 | 2002-04-25 | Pattern correction method, apparatus, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001129331A JP4187947B2 (ja) | 2001-04-26 | 2001-04-26 | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002328457A true JP2002328457A (ja) | 2002-11-15 |
| JP4187947B2 JP4187947B2 (ja) | 2008-11-26 |
Family
ID=18977871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001129331A Expired - Fee Related JP4187947B2 (ja) | 2001-04-26 | 2001-04-26 | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6792593B2 (ja) |
| JP (1) | JP4187947B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004177944A (ja) * | 2002-11-27 | 2004-06-24 | Lsi Logic Corp | Ｏｐｃの高速化のための一次近似システム |
| JP2007086586A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| JP2007086587A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| JP2007538272A (ja) * | 2004-05-01 | 2007-12-27 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
| JP2008287129A (ja) * | 2007-05-21 | 2008-11-27 | Nec Electronics Corp | マスクデータ生成方法およびマスクデータ生成システム |
| US8103977B2 (en) | 2005-04-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method |
| JP2014182220A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2014182219A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| CN113076607A (zh) * | 2021-03-30 | 2021-07-06 | 上海华力微电子有限公司 | 化学机械研磨工艺模型的预测方法 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050003617A1 (en) * | 2003-07-01 | 2005-01-06 | Macronix International Co., Ltd. | Template padding method for padding edges of holes on semiconductor masks |
| JP2005208473A (ja) * | 2004-01-26 | 2005-08-04 | Toshiba Corp | 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路 |
| US7353492B2 (en) * | 2004-02-26 | 2008-04-01 | International Business Machines Corporation | Method of IC fabrication, IC mask fabrication and program product therefor |
| US7536664B2 (en) | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
| US7263684B2 (en) * | 2004-12-06 | 2007-08-28 | Texas Instruments Incorporated | Correcting a mask pattern by selectively updating the positions of specific segments |
| US7743349B2 (en) * | 2004-12-31 | 2010-06-22 | Tela Innovations, Inc. | Method and system for finding an equivalent circuit representation for one or more elements in an integrated circuit |
| US7343581B2 (en) * | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
| JP2007079517A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Corp | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 |
| CN1940714B (zh) * | 2005-09-28 | 2010-12-15 | 中芯国际集成电路制造(上海)有限公司 | 用于选择性光学图形补偿的方法与系统 |
| US7546574B2 (en) | 2005-12-02 | 2009-06-09 | Gauda, Inc. | Optical proximity correction on hardware or software platforms with graphical processing units |
| US7590968B1 (en) | 2006-03-01 | 2009-09-15 | Tela Innovations, Inc. | Methods for risk-informed chip layout generation |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US7943967B2 (en) | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| JP2008021001A (ja) * | 2006-07-11 | 2008-01-31 | Matsushita Electric Ind Co Ltd | パターン修正装置、パターン最適化装置及び集積回路設計装置 |
| US7586800B1 (en) | 2006-08-08 | 2009-09-08 | Tela Innovations, Inc. | Memory timing apparatus and associated methods |
| JP2008076505A (ja) * | 2006-09-19 | 2008-04-03 | Nec Electronics Corp | マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム |
| JP2008139688A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 |
| US8286107B2 (en) * | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US7979829B2 (en) * | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US8489986B2 (en) * | 2008-01-31 | 2013-07-16 | Microsoft Corporation | Correcting positions of shapes in a diagram |
| US9324168B2 (en) * | 2008-01-31 | 2016-04-26 | Microsoft Technology Licensing, Llc | Constraint-based correction of shape positions in a diagram |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| SG192532A1 (en) | 2008-07-16 | 2013-08-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| US10062012B1 (en) * | 2014-10-22 | 2018-08-28 | Kla-Tencor Corp. | Finding patterns in a design based on the patterns and their surroundings |
| JP7024616B2 (ja) | 2018-06-08 | 2022-02-24 | 株式会社ニューフレアテクノロジー | データ処理方法、データ処理装置、及びマルチ荷電粒子ビーム描画装置 |
| US10915690B2 (en) * | 2019-04-12 | 2021-02-09 | International Business Machines Corporation | Via design optimization to improve via resistance |
| TWI782707B (zh) * | 2021-09-15 | 2022-11-01 | 英業達股份有限公司 | 訊號路徑搜尋方法、電子裝置和非暫態計算機可讀取媒體 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008553A (en) * | 1988-04-22 | 1991-04-16 | Kabushiki Kaisha Toshiba | Electron beam lithography method and apparatus |
| EP0608657A1 (en) * | 1993-01-29 | 1994-08-03 | International Business Machines Corporation | Apparatus and method for preparing shape data for proximity correction |
| JP3432639B2 (ja) * | 1995-06-23 | 2003-08-04 | 三菱電機株式会社 | マスクパターンの作成方法 |
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JP3512954B2 (ja) * | 1996-03-06 | 2004-03-31 | 富士通株式会社 | パターン近接効果補正方法、プログラム、及び装置 |
| US6243855B1 (en) * | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
| US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
| US6174630B1 (en) * | 1998-03-03 | 2001-01-16 | Lsi Logic Corporation | Method of proximity correction with relative segmentation |
| US6397377B1 (en) * | 1999-10-08 | 2002-05-28 | Macronix International Co. Ltd. | Method of performing optical proximity corrections of a photo mask pattern by using a computer |
| US6523162B1 (en) * | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6453457B1 (en) * | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
-
2001
- 2001-04-26 JP JP2001129331A patent/JP4187947B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-25 US US10/133,683 patent/US6792593B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004177944A (ja) * | 2002-11-27 | 2004-06-24 | Lsi Logic Corp | Ｏｐｃの高速化のための一次近似システム |
| JP4679817B2 (ja) * | 2002-11-27 | 2011-05-11 | エルエスアイ コーポレーション | Ｏｐｃの高速化のための一次近似システム |
| JP2007538272A (ja) * | 2004-05-01 | 2007-12-27 | ケイデンス デザイン システムズ インコーポレイテッド | 集積回路レイアウトを設計する方法及び機器 |
| US8103977B2 (en) | 2005-04-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method |
| US8458627B2 (en) | 2005-04-26 | 2013-06-04 | Renesas Electronics Corporation | Semiconductor device including logic circuit having areas of different optical proximity accuracy |
| US8719740B2 (en) | 2005-04-26 | 2014-05-06 | Renesas Electronics Corporation | Semiconductor device which is subjected to optical proximity correction |
| JP2007086587A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| JP2007086586A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| JP2008287129A (ja) * | 2007-05-21 | 2008-11-27 | Nec Electronics Corp | マスクデータ生成方法およびマスクデータ生成システム |
| JP2014182220A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2014182219A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| CN113076607A (zh) * | 2021-03-30 | 2021-07-06 | 上海华力微电子有限公司 | 化学机械研磨工艺模型的预测方法 |
| CN113076607B (zh) * | 2021-03-30 | 2024-05-03 | 上海华力微电子有限公司 | 化学机械研磨工艺模型的预测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6792593B2 (en) | 2004-09-14 |
| US20030005390A1 (en) | 2003-01-02 |
| JP4187947B2 (ja) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187947B2 (ja) | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 | |
| JP4511598B2 (ja) | 集積回路設計の層、領域またはセルであるオブジェクトを選択的にスケーリングするための方法、システム、およびプログラム | |
| US6243855B1 (en) | Mask data design method | |
| JP5619210B2 (ja) | レイアウト設計データの増分分析 | |
| US8234599B2 (en) | Use of graphs to decompose layout design data | |
| JP2001522111A (ja) | Ｉｃレイアウトにおけるポリゴン表現 | |
| JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
| JP3529563B2 (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| US6467070B2 (en) | Design support apparatus for semiconductor devices | |
| US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
| US5953518A (en) | Yield improvement techniques through layout optimization | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| US20070083837A1 (en) | Method and Placement Tool for Designing the Layout of an Electronic Circuit | |
| US6484297B1 (en) | 4K derating scheme for propagation delay and setup/hold time computation | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JPH06333796A (ja) | 露光データ処理方法及び装置 | |
| KR100491773B1 (ko) | 그래픽처리시스템 | |
| JPH07503340A (ja) | 電子ビーム露光方法 | |
| JP3064997B2 (ja) | 図形一括露光データ用検証方法 | |
| JP2933605B1 (ja) | レイアウトデータの作成方法 | |
| JP2010073073A (ja) | レイアウト設計方法、装置及びプログラム | |
| US11803686B2 (en) | Selective exposure of standard cell output nets for improved routing solutions | |
| US11275884B2 (en) | Systems and methods for photolithographic design | |
| JP2008085248A (ja) | 荷電粒子ビーム描画データの作成方法及び荷電粒子ビーム描画データの変換方法 | |
| JP2005310825A (ja) | クリアランス検査装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |