CN1940714B - 用于选择性光学图形补偿的方法与系统 - Google Patents

用于选择性光学图形补偿的方法与系统 Download PDF

Info

Publication number
CN1940714B
CN1940714B CN2005100303062A CN200510030306A CN1940714B CN 1940714 B CN1940714 B CN 1940714B CN 2005100303062 A CN2005100303062 A CN 2005100303062A CN 200510030306 A CN200510030306 A CN 200510030306A CN 1940714 B CN1940714 B CN 1940714B
Authority
CN
China
Prior art keywords
compensation
optical figuring
distance
contact area
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100303062A
Other languages
English (en)
Other versions
CN1940714A (zh
Inventor
郭贵琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2005100303062A priority Critical patent/CN1940714B/zh
Priority to US11/261,455 priority patent/US7424700B2/en
Publication of CN1940714A publication Critical patent/CN1940714A/zh
Application granted granted Critical
Publication of CN1940714B publication Critical patent/CN1940714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种制备光刻掩模的方法与系统。该方法包括：确定第一接触区域，处理与第一接触区域相关联的信息，以及至少基于与第一接触区域相关联的信息来确定第一光学图形补偿是否应被应用于第一接触区域。此外，该方法包括：如果第一光学图形补偿应当应用于第一接触区域，则将第一光学图形补偿应用于第一接触区域，处理与第一光学图形补偿相关联的信息，确定第一光学图形补偿和第二光学图形补偿或第二接触区域之间的第一距离，处理与第一距离相关联的信息，以及至少基于与第一距离有关的信息来调整第一光学图形补偿。

Description

用于选择性光学图形补偿的方法与系统
技术领域
本发明一般地涉及集成电路以及用于制造半导体器件的集成电路加工方法。更具体地说，本发明提供了一种用于制造集成电路的光学图形补偿的方法与系统。仅仅作为示例，本发明已经应用于制造集成电路的光刻掩模。但是应当认识到，本发明具有更广阔的应用范围。
背景技术
集成电路或“IC”已经从单个硅晶片上制备的少数互连器件发展成为数以百万计的器件。当前集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。现在制备的半导体器件的特征尺寸小于约1/4微米。
日益增加的电路密度不仅提高了集成电路的性能和复杂度，也降低了消费者的成本。集成电路制造设备可能要花费数亿甚至数十亿美元。每个制造设备具有一定的晶圆产量。每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的个体器件制备得更小，可以在每个晶圆上制备更多器件，这增加了制造设备的产出。把器件制备得更小非常有挑战性，因为IC制造中使用的每道工艺都有极限。换句话说，给定的工艺通常只能向下达到某个特征尺寸，之后要么需要改变工艺要么需要改变器件的布图设计。这种极限的示例是用于以节约成本和高效的方式制造集成电路的光刻掩模。
在过去的几年里，已经发展出利用芯片代工服务来制备专用集成电路。无生产线芯片设计公司通常设计专用集成电路。这些专用集成电路需要制造一套专用掩模(通常叫做“光罩”)。提供代工服务的芯片公司的 一个例子是叫做上海中芯国际(SMIC)的芯片代工公司。尽管无生产线芯片设计公司与代工服务在这几年间迅速增加，但是仍然存在许多限制。例如，光刻技术受到关学衍射和其它效应的限制。在下文的本说明书中详细描述了这些和其它限制。在本说明书尤其下文中将描述这些以及其它的限制。
从上文可以看出，需要一种用于加工半导体器件的改进技术。
发明内容
本发明一般地涉及集成电路以及用于制造半导体器件的集成电路加工方法。更具体地说，本发明提供了一种用于制造集成电路的光学图形补偿的方法与系统。仅仅作为示例，本发明已经应用于制造集成电路的光刻掩模。但是应当认识到，本发明具有更广阔的应用范围。
在具体实施例中，本发明提供了一种制备光刻掩模的方法。该方法包括：确定第一接触区域，处理与第一接触区域有关的信息，以及至少基于与第一接触区域有关的信息来确定第一光学图形补偿是否应被应用于第一接触区域。此外，该方法包括：如果第一光学图形补偿应当应用于第一接触区域，则将第一光学图形补偿应用于第一接触区域，处理与第一光学图形补偿有关的信息，确定第一光学图形补偿和第二光学图形补偿或第二接触区域之间的第一距离，处理与第一距离有关的信息，以及至少基于与第一距离有关的信息来调整第一光学图形补偿。所述处理与第一接触区域有关的信息的步骤包括：确定从第一接触区域的第一多个边界到导电区域的第二多个边界的多个距离，处理与所述多个距离有关的信息，分别确定与所述多个距离有关的多个区域，以及处理与所述多个区域有关的信息。所述确定第一光学图形补偿是否应被应用于第一接触区域的步骤是至少基于与所述多个距离和所述多个区域有关的信息而执行的。
在本发明的另一具体实施例中，一种制备光刻掩模的方法包括：确定第一导电区域和第一延伸区域，处理与第一导电区域和第一延伸区域有关的信息，至少基于与第一导电区域和第一延伸区域有关的信息来确定第二导电区域，至少基于与第一导电区域和第一延伸区域有关的信息来确定第 二延伸区域，处理与第二导电区域和第二延伸区域有关的信息，以及确定第一光学图形补偿是否应被应用到第二导电区域。此外，该方法包括：如果第一光学图形补偿应当被应用于第二导电区域，则将第一光学图形补偿应用于第二导电区域，处理与第一光学图形补偿有关的信息，确定第一光学图形补偿和第二光学图形补偿或第三导电区域之间的第一距离，处理与第一距离有关的信息，至少基于与第一距离有关的信息来调整第一光学图形补偿。第一延伸区域包括第一有源区域和保护区域。保护区域围绕第一有源区域并且不是光刻掩模的一部分。所述确定第一光学图形补偿是否应当被应用于第二导电区域的步骤是至少基于与第二导电区域和第二延伸区域有关的信息而执行的。
在本发明的又一实施例中，一种制备光刻掩模的方法包括：确定第一接触区域和至少一个邻近的接触区域，处理与第一接触区域和所述至少一个邻近接触区域有关的信息，将第一接触区域分类为多个类别之一，以及至少基于与第一接触区域和所述至少一个邻近接触区域有关的信息而将第一光学图形补偿应用于第一接触区域。所述将第一接触区域分类的步骤是至少基于与第一接触区域和所述至少一个邻近接触区域之间的至少第一距离有关的信息而执行的。
通过本发明，实现了许多优于传统技术的优点。例如，该技术便于使用依赖于现有技术的工艺。本发明具有众多优于现有技术的优点。本发明的某些实施例选择性应用光学图形补偿并减少掩模设计的数据库容量。本发明的一些实施例自动检查多个掩模区域之间的间隔，并且相应地调整光学图形补偿。这降低了对检测违反设计规则的计算要求。本发明的某些实施例考虑不同层之间的关系以选择用于光学图形补偿的区域。例如，所述多个层包括金属层和过孔层、或者有源层和多晶硅层。本发明的一些实施例提供了对不同类型接触孔区域的不同光学图形补偿。本发明的某些实施例减少了掩模转换和写时间。此外，该方法提供的工艺与现有工艺技术相兼容，而不用对现有设备和工艺进行实质性的修改。取决于实施例，可以实现这些优点中的一个或多个。在本说明书尤其在下文中将详细描述这样和那样的优点。
参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1是根据本发明实施例的光学图形补偿方法的简化示图；
图2是根据本发明实施例的接触区域和金属区域的简化示图；
图3是根据本发明实施例的步骤120的简化示图；
图4是根据本发明实施例的步骤120的简化示图；
图5和图6是根据本发明实施例应用光学图形补偿的简化示图；
图7和图8是根据本发明实施例确定间隔的简化示图；
图9和图10是根据本发明实施例调整光学图形补偿的简化示图；
图11是根据本发明实施例带有光学图形补偿的光刻掩模的简化示图；
图12是根据本发明另一实施例的光学图形补偿方法的简化示图；
图13是根据本发明实施例的多晶硅区域和延伸区域的简化示图；
图14和图15是确定低于阈值且没有多晶硅区域的延伸区域的简化示图；
图16是根据本发明实施例确定上覆多晶硅区域的延伸区域的简化示图；
图17是根据本发明实施例确定用于光学图形补偿的多晶硅区域的简化示图；
图18是根据本发明实施例应用光学图形补偿的简化示图；
图19是根据本发明实施例确定间隔的简化示图；
图20是根据本发明实施例调整光学图形补偿的简化示图；
图21是根据本发明另一实施例带有光学图形补偿的光刻掩模的简化示图；
图22是根据本发明又一实施例的光学图形补偿方法的简化示图；
图23是根据本发明实施例的接触孔区域的简化示图；
图24是根据本发明实施例确定低于阈值的间隔的简化示图；
图25是根据本发明实施例确定未与低于阈值的间隔相关联的接触孔区域的简化示图；
图26和图27是根据本发明实施例对与低于阈值的间隔相关联的接触孔区域分类的简化示图；
图28是根据本发明实施例应用光学图形补偿的简化示图；
图29是根据本发明又一实施例的带有光学图形补偿的光刻掩模的简化示图。
具体实施方式
本发明一般地涉及集成电路以及用于制造半导体器件的集成电路加工方法。更具体地说，本发明提供了一种用于制造集成电路的光学图形补偿方法与系统。仅仅作为示例，本发明已经应用于制造集成电路的光刻掩模。但是应当认识到，本发明具有更广阔的应用范围。
图1是根据本发明实施例的光学图形补偿方法的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。方法100包括下述步骤：
1.  步骤110，确定接触区域；
2.  步骤120，确定用于光学图形补偿的接触区域；
3.  步骤130，应用光学图形补偿；
4.  步骤140，确定间隔；
5.  步骤150，调整光学图形补偿。
上述步骤序列提供了根据本发明实施例的方法。也可以提供其它的替代形式，其中在不脱离权利要求范围的条件下添加步骤，去除一个或多个步骤，或者以不同顺序提供一个或多个步骤。本发明的其它细节将在本说明书尤其在下文中找到。
在步骤110处，定位接触区域。图2是根据本发明实施例的接触区域和金属区域的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。光刻掩模200包括接触区域210、212和214以及金属区域220。例如，接触区域210、212和214是金属区域220暴露给接触孔或过 孔的区域。金属区域220可以组成1金属层、2金属层、3金属层、4金属层、5金属层或其它金属层的一部分。
在步骤120，选择用于光学图形补偿的接触区域。图3是根据本发明实施例的步骤120的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。步骤120包括下述步骤：
1.  步骤310，确定低于阈值的宽度；
2.  步骤320，确定低于阈值的区域；
3.  步骤330，确定与低于阈值的区域无关的低于阈值的宽度；
4.  步骤340，选择用于光学图形补偿的接触区域。
在步骤310，确定低于宽度阈值的宽度。所测量的宽度是从接触区域的边缘到金属区域的外边缘。在步骤320，标识出与低于宽度阈值的宽度有关的区域。其中小于区域阈值的区域被标识出。在步骤330，标识出未与任何低于区域阈值的区域相关联的低于宽度阈值的宽度。在步骤340，选择用于光学图形补偿的接触区域。这些接触区域应当至少三面接触未与任何低于区域阈值的区域相关联的低于宽度阈值的宽度。
图4是根据本发明实施例的步骤120的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。区域410、412、414、416、418、420、422和424每个具有小于宽度阈值的宽度。该宽度是从接触区域210、212或214到金属区域220的外边缘。例如，区域410具有小于宽度阈值的宽度，并且该宽度是从边缘430到边缘432。在区域410、412、414、416、418、420、422和424中，区域420具有小于区域阈值的区域。其它区域410、412、414、416、418、422和424与未与低于区域阈值的区域有关的低于宽度阈值的宽度相关联。在接触区域210、212和214中，接触区域214至少三面接触与小于宽度阈值的宽度相关联的区域410、412和414。接触区域214被选择用于光学图形补偿。
在步骤130，应用光学图形补偿。图5和图6是根据本发明实施例的步骤130的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。光刻掩模500包括光学图形补偿510，光学图形补偿510围绕预先选择用于光学图形补偿的区域214。光学图形补偿510围绕接触区域 220提供具有一定宽度的保护层。光学图形补偿510与金属区域合并以形成掩模区域。
在步骤140，确定掩模区域外边缘之间的间隔。例如，确定光学图形补偿的外边缘和另一光学图形补偿的外边缘之间的距离。作为另一示例，确定光学图形补偿的外边缘和金属区域的外边缘之间的距离。如果距离低于间隔阈值，则选择与低于间隔阈值的距离相关联的光学图形补偿的外边缘。图7和图8是根据本发明实施例的步骤140的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。距离730是从光学图形补偿510的外边缘720到另一光学图形补偿710的外边缘722。如果距离730小于间隔阈值，则选择外边缘720和722。
在步骤150，如果与光学图形补偿相关联的距离小于间隔阈值，则调整光学图形补偿。预先选择的与低于间隔阈值的距离相关联的外边缘被调整，从而距离增加以达到或超过间隔阈值。图9和图10是根据本发明实施例的步骤150的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。外边缘720和722被分别向着接触区域220和1020的外边缘1010和1012调整。例如，调整后的外边缘分别与边缘1010和1012一致。在另一示例中，调整后的外边缘中只有一个或者没有任何一个与边缘1010或1012一致。
如上所述以及这里进一步强调的，图1仅仅是示例，其不应当不适当地限制权利要求的范围。也可以执行制备光刻掩模的其它方法。光刻掩模包括金属区域和光学图形补偿。例如，光刻掩模包括金属区域220和光学图形补偿510。作为另一示例，图11是根据本发明实施例带有光学图形补偿的光刻掩模的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。
图12是根据本发明另一实施例的光学图形补偿方法的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。方法1200包括下述步骤：
1.  步骤1210，确定多晶硅区域和延伸区域；
2.  步骤1220，确定低于阈值且没有多晶硅区域的延伸区域；
3.  步骤1230，确定上覆多晶硅区域的延伸区域；
4.  步骤1240，确定用于光学图形补偿的多晶硅区域；
5.  步骤1250，应用光学图形补偿；
6.  步骤1260，确定间隔；
7.  步骤1270，调整光学图形补偿。
上述步骤序列提供了根据本发明实施例的方法。也可以提供其它的替代形式，其中在不脱离权利要求范围的条件下添加步骤，去除一个或多个步骤，或者以不同顺序提供一个或多个步骤。本发明的其它细节将在本说明书尤其在下文中找到。
在步骤1210，确定多晶硅区域和延伸区域。图13是根据本发明实施例的多晶硅区域和延伸区域的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。光刻掩模1300包括多晶硅区域1310和1320以及有源区域1330和1340。延伸区域1350和1360分别包括有源区域1330和1340以及分别围绕有源区域1330和1340的额外层。例如，延伸区域1350包括围绕多晶硅层1330的额外层。多晶硅区域1310和1320每个与区域1330、1340、1350和1360相交。
在步骤1220，确定低于阈值且没有多晶硅区域的延伸区域。图14和图15是根据本发明实施例的步骤1220的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。如图14所示，确定包括多晶硅区域的延伸区域的多个部分。例如，没有多晶硅区域的延伸区域包括区域1410、1420、1430、1440、1450和1460。如图15所示，区域1410、1420、1430、1440、1450和1460与区域阈值相比较。其中区域1410、1420、1440和1450小于区域阈值，因此它们是低于阈值且没有多晶硅区域的延伸区域。
在步骤1230，确定上覆多晶硅区域的延伸区域。图16是根据本发明实施例的步骤1230的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。上覆多晶硅区域的延伸区域是区域1610、1620、1630和1640。这些区域1610、1620、1630和1640是延伸区域1350和1360覆盖有多晶硅区域1310和1320的部分。例如，区域1610覆盖有多晶硅区域 1310和延伸区域1350。
在步骤1240，确定用于光学图形补偿的多晶硅区域。用于光学图形补偿的多晶硅区域是低于阈值且没有多晶硅区域的延伸区域，其仅接触一个覆盖有多晶硅区域的延伸区域。图17是根据本发明实施例的步骤1240的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。用于光学图形补偿的多晶硅区域包括区域1410和1440。例如，区域1410与区域1610接触，而未与区域1620、1630和1640接触。区域1420与区域1610和1620两者接触，因而区域1420不是用于光学图形补偿的多晶硅区域。
在步骤1250，应用光学图形补偿。图18是根据本发明实施例的步骤1250的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。光刻掩模1800包括光学图形补偿1810和1820，光学图形补偿1810和1820围绕被选择用于光学图形补偿的区域1410和1440。例如，光学图形补偿1810围绕区域1410提供具有一定宽度的保护层。光学图形补偿1810和1820分别与区域1410和1440合并以形成掩模区域。
在步骤1260，确定掩模区域的外边缘之间的间隔。例如，确定光学图形补偿的外边缘和另一光学图形补偿的外边缘之间的距离。作为另一示例，确定光学图形补偿的外边缘和多晶硅区域的外边缘之间的距离。如果距离低于间隔阈值，则选择与低于间隔阈值的距离相关联的光学图形补偿的外边缘。图19是根据本发明实施例的步骤1260的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。距离1910是从光学图形补偿1810的外边缘1920到另一光学图形补偿1820的外边缘1930。如果距离1910小于间隔阈值，则选择外边缘1920和1930。
在步骤1270，如果与光学图形补偿相关联的距离小于间隔阈值，则调整光学图形补偿。预先选择的与低于间隔阈值的距离相关联的外边缘被调整，从而距离增加以达到或超过间隔阈值。图20是根据本发明实施例的步骤1270的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。外边缘1920和1930被分别向着多晶硅区域1310和1320的外边缘2010和2020调整。例如，调整后的外边缘分别与边缘2010和2020 一致。在另一示例中，调整后的外边缘中只有一个或者没有任何一个与边缘1310或1320一致。
如上所述以及这里进一步强调的，图12仅仅是示例，其不应当不适当地限制权利要求的范围。也可以执行制备光刻掩模的其它方法。光刻掩模包括多晶硅区域和光学图形补偿。例如，光刻掩模包括多晶硅区域1310和光学图形补偿1810。作为另一示例，图21是根据本发明另一实施例带有光学图形补偿的光刻掩模的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。
图22是根据本发明又一实施例的光学图形补偿方法的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。方法2200包括下述步骤：
1.  步骤2210，确定接触孔区域；
2.  步骤2220，确定低于阈值的间隔；
3.  步骤2230，确定未与低于阈值的间隔相关联的接触孔区域；
4.  步骤2240，对与低于阈值的间隔相关联的接触孔区域分类；
5.  步骤2250，应用光学图形补偿。
上述步骤序列提供了根据本发明实施例的方法。也可以提供其它的替代形式，其中在不脱离权利要求范围的条件下添加步骤，去除一个或多个步骤，或者以不同顺序提供一个或多个步骤。本发明的其它细节将在本说明书尤其在下文中找到。
在步骤2210，定位接触孔区域。图23是根据本发明实施例的接触孔区域的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。接触孔区域包括区域2310、2320、2330、2340、2350、2360、2370、2380和2390。
在步骤2220，确定低于阈值的间隔。测量在接触孔区域的外边缘和另一接触区域的外边缘之间的距离。该距离与距离阈值相比较。如果距离小于距离阈值，则选择该距离。图24是根据本发明实施例的步骤2220的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。区域2402、2404、2408、2410、2412、2414、2416、2418和2420与短于距离 阈值的距离相关联。例如，距离阈值等于0.7微米。
在步骤2230，确定未与低于阈值的间隔相关联的接触孔区域。图25是根据本发明实施例的步骤2230的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。接触孔区域2320、2330、2340、2350、2360、2370、2380和2390与区域2402、2404、2408、2410、2412、2414、2418和2420中的至少一个接触，并且这些接触孔区域与低于阈值的间隔相关联。例如，接触孔区域2320接触区域2410和2420。区域2310没有接触区域2402、2404、2408、2410、2412、1414、2418和2420中的任何一个，因而区域2310是未与低于阈值的间隔相关联的接触孔区域。
在步骤2240，对与低于阈值的间隔相关联的接触孔区域分类。例如，将与低于阈值的间隔相关联的接触孔区域分类为三个类别A、B和C。类别A指的是与低于阈值的一个或两个距离相关联的接触孔区域。类别B指的是与低于阈值的三个距离相关联的接触孔区域。类别C指的是与低于阈值的四个距离相关联的接触孔区域。图26和27是根据本发明实施例的步骤2240的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。如图26所示，区域2320、2330、2340、2370和2390属于类别A。区域2360和2380属于类别B。区域2350属于类别C。
在步骤2250，应用光学图形补偿。用于各种类型接触孔区域的光学图形补偿可以是不同的。图28是根据本发明实施例的步骤2250的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。三种光学图形补偿被应用，并且三种类型被标记为D、E和F。类型D的光学图形补偿2810、2820、2830、2840、2870和2890被分别应用于未与低于阈值的间隔相关联的接触孔区域2310以及类别A的接触孔区域2320、2330、2340、2370和2390。类型E的光学图形补偿2860和2880被应用于类别B的接触孔区域2360和2380。类型F的光学补偿2850被应用于类别C的区域2350。
如上所述以及这里进一步强调的，图22仅仅是示例，其不应当不适当地限制权利要求的范围。也可以执行制备光刻掩模的其它方法。光刻掩 模包括接触孔区域和光学图形补偿。例如，光刻掩模至少包括接触孔区域2310和光学图形补偿2810。作为另一示例，图29是根据本发明另一实施例带有光学图形补偿的光刻掩模的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。
[所需的软件信息]
本发明具有众多优于现有技术的优点。本发明的某些实施例选择性应用光学图形补偿并减少掩模设计的数据库容量。本发明的一些实施例自动检查多个掩模区域之间的间隔，并且相应地调整光学图形补偿。这降低了对检测违反设计规则的计算要求。本发明的某些实施例考虑不同层之间的关系以选择用于光学图形补偿的区域。例如，所述多个层包括金属层和过孔层、或者有源层和多晶硅层。本发明的一些实施例提供了对不同类型接触孔区域的不同光学图形补偿。本发明的某些实施例减少了掩模转换和写时间。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在权利要求的范围内。

Claims (8)

1.一种制备光刻掩模的方法，所述方法包括：
确定第一接触区域；
处理与第一接触区域相关联的信息；
至少基于与第一接触区域相关联的信息来确定第一光学图形补偿是否应被应用于第一接触区域；
如果第一光学图形补偿应当应用于第一接触区域，
则将第一光学图形补偿应用于第一接触区域；
处理与第一光学图形补偿相关联的信息；
确定第一光学图形补偿和第二光学图形补偿或第二接触区域之间的第一距离；
处理与第一距离相关联的信息；
至少基于与第一距离相关联的信息来调整第一光学图形补偿；
其中所述处理与第一接触区域相关联的信息的步骤包括：
确定从第一接触区域的第一多个边界到导电区域的第二多个边界的多个距离；
处理与所述多个距离相关联的信息；
分别确定与所述多个距离相关联的多个区域；
处理与所述多个区域相关联的信息；
其中所述确定第一光学图形补偿是否应被应用于第一接触区域的步骤是至少基于与所述多个距离和所述多个区域相关联的信息而执行的。
2.如权利要求1所述的方法，其中所述处理与所述多个距离相关联的信息的步骤包括确定所述多个距离的每个是否小于第一距离阈值，并且所述处理与所述多个区域相关联的信息的步骤包括确定所述多个区域的每个是否小于区域阈值。
3.如权利要求2所述的方法，其中所述确定第一光学图形补偿是否应被应用于第一接触区域的步骤包括：
确定所述多个距离的每个是否小于第一距离阈值，并且没有与小于所述区域阈值的所述多个区域之一相关联；
确定第一接触区域是否与小于第一距离阈值的所述多个距离的至少三个相关联，并且没有与小于所述区域阈值的所述多个区域之一相关联。
4.如权利要求3所述的方法，其中所述多个区域包括第三多个边界和第四多个边界，第三多个边界和第四多个边界分别彼此相距所述多个距离。
5.如权利要求1所述的方法，其中所述处理与第一距离相关联的信息的步骤包括确定第一距离是否小于第二阈值距离。
6.如权利要求1所述的方法，其中所述至少基于与第一距离相关联的信息来调整第一光学图形补偿的步骤包括：只有在第一距离小于第二阈值距离的情况下，才调整第一光学图形补偿。
7.如权利要求1所述的方法，其中第一光学图形补偿围绕带有补偿宽度的第一接触区域。
8.如权利要求1所述的方法，还包括制备光刻掩模，所述光刻掩模包括导电区域和第一光学图形补偿。
CN2005100303062A 2005-09-28 2005-09-28 用于选择性光学图形补偿的方法与系统 Active CN1940714B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2005100303062A CN1940714B (zh) 2005-09-28 2005-09-28 用于选择性光学图形补偿的方法与系统
US11/261,455 US7424700B2 (en) 2005-09-28 2005-10-27 Method and system for selective optical pattern compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005100303062A CN1940714B (zh) 2005-09-28 2005-09-28 用于选择性光学图形补偿的方法与系统

Publications (2)

Publication Number Publication Date
CN1940714A CN1940714A (zh) 2007-04-04
CN1940714B true CN1940714B (zh) 2010-12-15

Family

ID=37895670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100303062A Active CN1940714B (zh) 2005-09-28 2005-09-28 用于选择性光学图形补偿的方法与系统

Country Status (2)

Country Link
US (1) US7424700B2 (zh)
CN (1) CN1940714B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7370005B1 (en) * 1999-05-11 2008-05-06 Peter Ham Inventory replication based upon order fulfillment rates
US7240283B1 (en) * 2000-11-10 2007-07-03 Narasimha Rao Paila Data transmission and rendering techniques implemented over a client-server system
CN112987485B (zh) * 2019-12-18 2023-03-21 中芯国际集成电路制造(北京)有限公司 掩膜版图形的修正方法、掩膜版和半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043615A1 (en) * 1998-12-14 2002-04-18 Keiichiro Tounai Optical proximity effect correcting method and mask data forming method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187947B2 (ja) * 2001-04-26 2008-11-26 株式会社東芝 パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
JP2005208473A (ja) * 2004-01-26 2005-08-04 Toshiba Corp 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
US7065738B1 (en) * 2004-05-04 2006-06-20 Advanced Micro Devices, Inc. Method of verifying an optical proximity correction (OPC) model
US7188322B2 (en) * 2005-02-25 2007-03-06 International Business Machines Corporation Circuit layout methodology using a shape processing application

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043615A1 (en) * 1998-12-14 2002-04-18 Keiichiro Tounai Optical proximity effect correcting method and mask data forming method in semiconductor manufacturing process, which can sufficiently correct optical proximity effect, even under various situations with regard to size and shape of design pattern, and space width and position relation between design patterns

Also Published As

Publication number Publication date
CN1940714A (zh) 2007-04-04
US20070074144A1 (en) 2007-03-29
US7424700B2 (en) 2008-09-09

Similar Documents

Publication Publication Date Title
CN105378565B (zh) 使用直写光刻的集成电路制造
US8146024B2 (en) Method and system for process optimization
US20080148195A1 (en) Method and system for inspection optimization
CN102610606A (zh) 半导体装置及其制造方法、光接近处理方法
KR930018686A (ko) 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법
CN1940714B (zh) 用于选择性光学图形补偿的方法与系统
US7051314B2 (en) Method of computer-assisted design of integrated circuit chips, and library of delay time values for computer-assisted design of such chips
US20120259574A1 (en) Designed-based yield management system
US6097884A (en) Probe points and markers for critical paths and integrated circuits
US6507930B1 (en) Method and system for improving yield of semiconductor integrated circuits
CN103855050A (zh) 晶圆良率监测方法
Schuermyer et al. Identifying systematic critical features using silicon diagnosis data
US7553703B2 (en) Methods of forming an interconnect structure
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US7337415B2 (en) Systematic yield in semiconductor manufacture
Halder et al. Inspection challenges for triple patterning at sub-14 nm nodes with broadband plasma inspection platforms
US20060247894A1 (en) Method and system for processing commonality of semiconductor devices
WO2018234747A1 (en) INTEGRATION FILLING TECHNIQUE
Paek et al. Yield enhancement with DFM
CN109491194B (zh) 一种mrc冲突协同优化算法
US20090199153A1 (en) Exposure condition setting method and program for setting exposure conditions
US8739077B1 (en) Methods of modifying a physical design of an electrical circuit used in the manufacture of a semiconductor device
US7926010B2 (en) Method of determining defects in photomask
Radojcic et al. Design for manufacturability for fabless manufactuers
Maynard et al. Yield enhancement using recommended ground rules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant