KR930018686A - 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법 - Google Patents

복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법 Download PDF

Info

Publication number
KR930018686A
KR930018686A KR1019930000339A KR930000339A KR930018686A KR 930018686 A KR930018686 A KR 930018686A KR 1019930000339 A KR1019930000339 A KR 1019930000339A KR 930000339 A KR930000339 A KR 930000339A KR 930018686 A KR930018686 A KR 930018686A
Authority
KR
South Korea
Prior art keywords
defects
mapping
defect
wafers
wafer
Prior art date
Application number
KR1019930000339A
Other languages
English (en)
Other versions
KR970005688B1 (ko
Inventor
데이빗 프리드맨 유다
헨리 한센 마크
리챠드 호이어 제임스
나라야나 네어 비자얀
Original Assignee
로버트 비. 레비
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 비. 레비, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 로버트 비. 레비
Publication of KR930018686A publication Critical patent/KR930018686A/ko
Application granted granted Critical
Publication of KR970005688B1 publication Critical patent/KR970005688B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

배치(batch)안의 복수의 각 반도체 웨이퍼(10)상의 고장회로(예를들면, 결함)는 결함 소스를 판정할 목적으로 각 웨이퍼 안의 회로(12, 내지 12n)중 결함이 있는 회로를 맨먼저 맵핑하는 것을 특징으로 할 수 있다. 각 웨이퍼(10)와 결합된 결함 패턴 맵안의 결함이 추가 조사를 보장하도록 충분히 밀집되는지를 알아보기 위한 결정이 이루어진다. 공간적 클러스터링이 어디서 발생하는지 판정하도록 공간적 클러스터링이 제공됨에 따라 판정된 배치안에서 웨이퍼에 대한 결함 패턴 맵이 마무리된다. 마무리된 모든 결함 패턴 맵은 결합의 패턴에 따라 그룹으로 분리된다. 각 그룹과 결합된 결함의 패턴이 상기 패턴과 처리 단계의 순서 또는 특정 고장 모드와 결합된 패턴 라이브러리안의 패턴중 하나 사이에 관계가 있는지 여부를 결정하도록 분석된다. 매칭이 발견될 경우, 이러한 결함의 원인이 되는 특정 처리 단계 또는 고장 모드가 고발될 수 있다.

Description

복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 제4도 및 제5도는 제1도에 도시된 타입의 웨이퍼상의 결함 패턴을 각각 나타내는 도면으로써 이때 백색부분은 기능(무결함)회로를 나타내고, 검은색 부분은 고정(결함)회로를 나타내는 도면.
제6도는 제3도 내지 제5도에 도시된 결함의 특성을 나타내기 위한 본 발명에 따른 기술의 순서도.
제7도는 웨이퍼 결함 패턴을 마모리하기 위해, 제6도의 기술과 관련되어 실행되는 종속 처리의 순서도.
제8도, 제9도 및 제10도는 각각 마무리 후 제3도, 제4도 및 제5도의 패턴중 대응하는 하나를 나타내는 도면.

Claims (6)

  1. 각 웨이퍼안에 복수의 회로(121내지 12n)를 구성하기 위해 각기 분리된 복수의 처리 동작에 의해 처리되는 복수의 반도체 웨이퍼(10)와 결합된 맵핑 결함을 특징지우는 방법에 있어서, 상기 각 웨이퍼와 결합된 맵핑 결함이 공간적으로 밀집하는지 여부를 결정하고, 밀집할 경우, 상기 결함이 밀집되는 방식에 따라 공간적으로 밀집된 결함을 가진 웨이퍼를 그룹으로 분류하는 단계와, 각 그룹안의 웨이퍼와 결합된 결함과 위와같은 그룹안의 웨이퍼상에서 실행된 처리 동작 사이에 관계가 있는지 여부를 결정하는 단계, 및 위와같은 관계가 존재할 경우, 어느 처리 동작이 각 그룹안의 웨이퍼와 결합된 결함을 발생시키는지를 판정하는 단계를 포함하는 것을 특징으로 하는 복수의 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법.
  2. 제1항에 있어서, 각 그룹안의 웨이퍼와 결합된 실제 맵핑 결함과 최소한 하나의 공지된 고장 모드에 기인한 맵핑 결함 세트 사이에 관계가 있는지 여부를 결정하는 단계, 및 만일 있는 경우, 어느 고정 모드가 위의 그룹안에서 상기 웨이퍼와 결합된 결함의 원이 되는지를 판정하는 단계를 포함하는 것을 특징으로 하는 복수의 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법.
  3. 제1항에 있어서, 상기 각 웨이퍼와 결합된 결함이 충분히 밀집되어 있는지 여부를 결정하는 단계가, 결함이 있는 각 회로를 에워싸고 있는 결함의 비율과 결함이 없는 각 회로를 에워싸고 있는 무결함 회로의 비율의 죠인-카운트 통계치를 계산하고 공간적 유효 클러스터링이 존재하는지 여부를 결정하기 위해 상기 통계치를 소정의 극한에 비교하는 단계, 및 공간적으로 밀집된 성분을 노출시키기 위해 공간적 유효 클러스터량을 포함하는 웨이퍼 맵을 처리하는 단계를 포함하는 것을 특징으로 하는 복수의 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법.
  4. 제3항에 있어서, 상기 맵핑 결함을 처리하는 단계가, 각 웨이퍼상의 각 회로를 에워싸고 있는 결함의 가중평균을 계산하는 단계와, 상기 가중 평균에 아크 사인 제곱근 변환을 사용하는 단계와, 상기 변환된 가중 평균을 표준화하는 단계, 및 상기 표준화되고 변환된 가중 평균을 정리하는 단계를 포함하는 것을 특징으로 하는 복수의 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법.
  5. 제1항에 있어서, 상기 맵핑 결합이 어느 것이 작용하고 어느것이 결함이 있는가를 결정하도록 각 웨이퍼상의 각 회로를 전기적으로 프로빙하므로써 얻어지는 것을 특징으로 하는 복수의 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법.
  6. 제1항에 있어서, 클러스터링의 패턴에 따라 웨이퍼를 그룹으로 분류하는 것이 각 웨이퍼 쌍 사이의 거리를 계산하고 최종 거리 매트릭스에 계층적 클러스터링 기술을 사용하므로써 이루어지는 것을 특징으로 하는 복수의 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000339A 1992-02-03 1993-01-13 복수의 반도체 웨이퍼와 관련된 맵핑 결함을 특징지우는 방법 KR970005688B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US829,634 1992-02-03
US07/829,634 US5240866A (en) 1992-02-03 1992-02-03 Method for characterizing failed circuits on semiconductor wafers

Publications (2)

Publication Number Publication Date
KR930018686A true KR930018686A (ko) 1993-09-22
KR970005688B1 KR970005688B1 (ko) 1997-04-18

Family

ID=25255076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000339A KR970005688B1 (ko) 1992-02-03 1993-01-13 복수의 반도체 웨이퍼와 관련된 맵핑 결함을 특징지우는 방법

Country Status (4)

Country Link
US (1) US5240866A (ko)
EP (1) EP0555018A1 (ko)
JP (1) JPH0661314A (ko)
KR (1) KR970005688B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616413B2 (ja) * 1993-11-22 1997-06-04 日本電気株式会社 リペアデータの編集装置およびリペアデータの編集方法
US6546308B2 (en) 1993-12-28 2003-04-08 Hitachi, Ltd, Method and system for manufacturing semiconductor devices, and method and system for inspecting semiconductor devices
JPH07201946A (ja) 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5544350A (en) * 1994-07-05 1996-08-06 Taiwan Semiconductor Manufacturing Co. Ratio of running work in progress
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
KR960035944A (ko) * 1995-03-28 1996-10-28 김주용 반도체 소자 제조시 불량분석 방법
US5546326A (en) * 1995-04-04 1996-08-13 Taiwan Semiconductor Manufacturing Company Ltd Dynamic dispatching rule that uses long term due date and short term queue time to improve delivery performance
US5971586A (en) * 1995-04-21 1999-10-26 Sony Corporation Identifying causes of semiconductor production yield loss
US5665609A (en) * 1995-04-21 1997-09-09 Sony Corporation Prioritizing efforts to improve semiconductor production yield
US6009545A (en) * 1995-04-25 1999-12-28 Mitsubishi Denki Kabushiki Kaisha System for analyzing a failure in a semiconductor wafer by calculating correlation coefficient between collated data of defects per prescribed unit and failures per prescribed unit
JP3639636B2 (ja) * 1995-04-25 2005-04-20 株式会社ルネサステクノロジ 半導体ウェハの不良解析装置及び不良解析方法
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5612886A (en) * 1995-05-12 1997-03-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for dynamic dispatching in semiconductor manufacturing plants
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US5828778A (en) * 1995-07-13 1998-10-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus for analyzing failure of semiconductor wafer
US5716856A (en) * 1995-08-22 1998-02-10 Advanced Micro Devices, Inc. Arrangement and method for detecting sequential processing effects in manufacturing using predetermined sequences within runs
US5963881A (en) * 1995-09-22 1999-10-05 Texas Instruments Incorporated Method and system for enhancing the identification of causes of variations in the performance of manufactured articles
JPH09199551A (ja) * 1996-01-12 1997-07-31 Mitsubishi Electric Corp インライン検査用検査データ解析処理装置
US5923554A (en) * 1996-01-16 1999-07-13 Matsushita Electric Industrial Co., Ltd. Method for assessing the number and type of flaws
DE19607047C2 (de) * 1996-02-24 1999-03-25 Gen Semiconductor Ireland Macr Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen
US5768133A (en) * 1996-03-19 1998-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. WIP/move management tool for semiconductor manufacturing plant and method of operation thereof
DE69738979D1 (de) * 1996-03-19 2008-10-23 Hitachi Ltd Prozesssteuerungssystem
US5778386A (en) * 1996-05-28 1998-07-07 Taiwan Semiconductor Manufacturing Company Ltd. Global view storage management system for semiconductor manufacturing plants
JP3436456B2 (ja) * 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
US6021380A (en) * 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
AU4149897A (en) * 1996-08-12 1998-03-06 Intercell Corporation Memory module assembly using partially defective chips
US6119049A (en) * 1996-08-12 2000-09-12 Tandon Associates, Inc. Memory module assembly using partially defective chips
JPH10173021A (ja) * 1996-12-12 1998-06-26 Mitsubishi Electric Corp 製造ライン解析方法及び製造ライン解析装置
US6072574A (en) * 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US6073501A (en) * 1997-06-20 2000-06-13 Advanced Micro Devices, Inc. Apparatus and method for semiconductor wafer processing which facilitate determination of a source of contaminants or defects
US6246472B1 (en) 1997-07-04 2001-06-12 Hitachi, Ltd. Pattern inspecting system and pattern inspecting method
US6446017B1 (en) 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US5999003A (en) * 1997-12-12 1999-12-07 Advanced Micro Devices, Inc. Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification
JP3055516B2 (ja) * 1997-12-25 2000-06-26 日本電気株式会社 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体
US6169770B1 (en) 1998-01-08 2001-01-02 Rockwell Collins, Inc. Preemptive processor for mode S squitter message reception
US6446021B1 (en) 1998-02-27 2002-09-03 Micron Technology, Inc. Method and apparatus to display processing parameter
US6265232B1 (en) * 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
EP1056127A3 (en) * 1999-05-21 2003-04-16 Lucent Technologies Inc. Method and apparatus for correlating data from a semiconductor wafer process
US6507933B1 (en) * 1999-07-12 2003-01-14 Advanced Micro Devices, Inc. Automatic defect source classification
US6477685B1 (en) 1999-09-22 2002-11-05 Texas Instruments Incorporated Method and apparatus for yield and failure analysis in the manufacturing of semiconductors
KR100806060B1 (ko) * 1999-11-29 2008-02-21 루센트 테크놀러지스 인크 멀티-칩 패키지들의 ｉｃ칩들의 클러스터 패키징
US6931580B1 (en) 2000-03-13 2005-08-16 International Business Machines Corporation Rapid fail analysis of embedded objects
JP2001274209A (ja) 2000-03-28 2001-10-05 Toshiba Corp 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体
US6701204B1 (en) * 2000-05-22 2004-03-02 Mosel Vitelic Inc. System and method for finding defective tools in a semiconductor fabrication facility
JP2002043200A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 異常原因検出装置及び異常原因検出方法
JP4250347B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
US6963813B1 (en) * 2000-09-13 2005-11-08 Dieter Rathei Method and apparatus for fast automated failure classification for semiconductor wafers
US7395170B2 (en) * 2001-05-24 2008-07-01 Test Advantage, Inc. Methods and apparatus for data analysis
US7167811B2 (en) 2001-05-24 2007-01-23 Test Advantage, Inc. Methods and apparatus for data analysis
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4521386B2 (ja) * 2001-04-10 2010-08-11 株式会社日立製作所 欠陥データ解析方法およびその装置
US8417477B2 (en) 2001-05-24 2013-04-09 Test Acuity Solutions, Inc. Methods and apparatus for local outlier detection
US20030072481A1 (en) * 2001-10-11 2003-04-17 Advanced Micro Devices, Inc. Method for evaluating anomalies in a semiconductor manufacturing process
AU2002343545A1 (en) * 2001-10-19 2003-06-10 Auburn University Estimating reliability of components for testing and quality optimization
JP2003243470A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 異常検出システム、プログラムおよび記録媒体
US7106897B1 (en) 2002-04-29 2006-09-12 Advanced Micro Devices, Inc. Universal spatial pattern recognition system
JP4310090B2 (ja) 2002-09-27 2009-08-05 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
JP3940718B2 (ja) 2003-10-30 2007-07-04 株式会社東芝 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
EP1723571A4 (en) * 2004-02-06 2007-05-09 Test Advantage Inc METHOD AND DEVICES FOR DATA ANALYSIS
US7415317B2 (en) * 2004-02-25 2008-08-19 Micron Technology, Inc. Method and system for correlating and combining production and non-production data for analysis
US7395130B2 (en) * 2004-02-27 2008-07-01 Micron Technology, Inc. Method and system for aggregating and combining manufacturing data for analysis
US7904279B2 (en) * 2004-04-02 2011-03-08 Test Advantage, Inc. Methods and apparatus for data analysis
US7163829B2 (en) * 2005-01-26 2007-01-16 Youngtek Electronics Corporation Method of integration testing for packaged electronic components
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5000104B2 (ja) * 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
JP2007264914A (ja) * 2006-03-28 2007-10-11 Hitachi Global Storage Technologies Netherlands Bv データ解析方法
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
FR2911429B1 (fr) * 2007-01-11 2009-04-17 Soitec Silicon On Insulator "procede et systeme de detection d'amas de defauts a la surface d'un substrat"
US20090139165A1 (en) * 2007-12-04 2009-06-04 Intigral, Inc. Insulating glass unit
US20090139164A1 (en) * 2007-12-04 2009-06-04 Intigral, Inc. Insulating glass unit
US20090139163A1 (en) * 2007-12-04 2009-06-04 Intigral, Inc. Insulating glass unit
US8165837B1 (en) * 2008-06-09 2012-04-24 Kla-Tencor Corporation Multi-scale classification of defects
US8363922B2 (en) * 2009-02-12 2013-01-29 International Business Machines Corporation IC layout pattern matching and classification system and method
US8361915B2 (en) 2009-05-22 2013-01-29 Vidrio Plano De Mexico, S.A. De C.V. Glass composition
CN102129164B (zh) 2010-01-15 2012-08-22 中芯国际集成电路制造(上海)有限公司 掩膜版缺陷的判断方法及判断系统
JP5533091B2 (ja) 2010-03-18 2014-06-25 株式会社リコー 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム
JP5533092B2 (ja) 2010-03-18 2014-06-25 株式会社リコー 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム
JP5533196B2 (ja) 2010-04-27 2014-06-25 株式会社リコー 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム
US8903122B2 (en) 2013-03-15 2014-12-02 HGST Netherlands B.V. Verifying a slider tray map
US10318700B2 (en) 2017-09-05 2019-06-11 International Business Machines Corporation Modifying a manufacturing process of integrated circuits based on large scale quality performance prediction and optimization
CN107689335B (zh) * 2017-09-26 2019-12-17 华润微电子（重庆）有限公司 一种多种产品晶圆缺陷的分析方法
TWI805564B (zh) 2018-01-25 2023-06-21 晶元光電股份有限公司 晶粒轉移方法及其裝置
US11454949B2 (en) * 2018-03-28 2022-09-27 Kla Corporation Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
US11122680B2 (en) * 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
US11763446B2 (en) 2020-05-01 2023-09-19 Pdf Solutions, Inc. Wafer bin map based root cause analysis

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165337A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 半導体製造プラントにおける不良解析方法
US4571685A (en) * 1982-06-23 1986-02-18 Nec Corporation Production system for manufacturing semiconductor devices
JPS59228726A (ja) * 1983-06-10 1984-12-22 Hitachi Ltd 不良解析装置
JPS61100941A (ja) * 1984-10-23 1986-05-19 Hitachi Ltd 半導体素子の検査データ分析装置
US4855253A (en) * 1988-01-29 1989-08-08 Hewlett-Packard Test method for random defects in electronic microstructures
US5219765A (en) * 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들

Also Published As

Publication number Publication date
EP0555018A1 (en) 1993-08-11
KR970005688B1 (ko) 1997-04-18
JPH0661314A (ja) 1994-03-04
US5240866A (en) 1993-08-31

Similar Documents

Publication Publication Date Title
KR930018686A (ko) 복수의 반도체 웨이퍼와 결합된 맵핑 결함을 특징지우는 방법
US3751647A (en) Semiconductor and integrated circuit device yield modeling
US11669957B2 (en) Semiconductor wafer measurement method and system
US8138498B2 (en) Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US9733640B2 (en) Method and apparatus for database-assisted requalification reticle inspection
JP2002141384A (ja) 検査システムおよび半導体デバイスの製造方法
KR20020008108A (ko) 논리 집적 회로들의 논리적인 기능 테스트 데이터를물리적인 표시로 맵핑하기 위한 집적 회로 테스트소프트웨어 시스템
EP2212909B1 (en) Patterned wafer defect inspection system and method
US20020143483A1 (en) Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
JPH11111796A (ja) 不良解析方法及びその装置
US6539272B1 (en) Electric device inspection method and electric device inspection system
JP4190748B2 (ja) 半導体不良解析用のｃａｄツール及び半導体不良解析方法
CN115428134B (zh) 基于gis的空间晶圆图生成方法、利用其的晶圆测试结果提供方法
Allan et al. Efficient critical area algorithms and their application to yield improvement and test strategies
US20080319568A1 (en) Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
US8739077B1 (en) Methods of modifying a physical design of an electrical circuit used in the manufacture of a semiconductor device
CN111429426A (zh) 一种检测对象缺陷图案的提取装置、提取方法及存储介质
CN1404122A (zh) 检视测试区内导电层间电性瑕疵的方法
JP2692147B2 (ja) 物体検出方法
KR100354396B1 (ko) 물체의 형태불량 검사방법
JPS6139541A (ja) 半導体装置の製造方法
CN104897706A (zh) 一种测量芯片或晶片表面结构的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee