KR100909474B1

KR100909474B1 - 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들

Info

Publication number: KR100909474B1
Application number: KR1020050073497A
Authority: KR
Inventors: 강중욱; 정광웅
Original assignee: 삼성전자주식회사
Priority date: 2005-08-10
Filing date: 2005-08-10
Publication date: 2009-07-28
Also published as: KR20070018638A; US20070035322A1; TWI313903B; CN100423223C; TW200707614A; US7514949B2; CN1913118A

Abstract

국부성 불량 모드를 갖는 결함성 웨이퍼의 검출 방법들 및 이에 사용되는 장비들이 제공된다. 반도체 웨이퍼 상의 복수개의 칩들의 측정 데이터들로 구성된 데이터 파일은 데이터 베이스에 저장된다. 상기 데이터 파일은 웨이퍼 맵 생성기를 통하여 웨이퍼 맵으로 변환된다. 상기 웨이퍼 맵은 공간 필터 및 여과된 맵 생성기를 사용하여 여과된 맵으로 변환된다. 상기 여과된 맵 내에 국부적으로 존재하는 불량 그룹에 대한 정규화된 분포 값은 웨이퍼 결함지수 산출기에 의해 웨이퍼 결함지수로서 산출된다. 상기 웨이퍼 결함지수는 웨이퍼 결함지수 비교기를 사용하여 목표 결함지수와 비교된다. 그 결과, 상기 반도체 웨이퍼는 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류된다.

Description

웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는 결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는 장비들{Methods of detecting defective semiconductor wafer having localized fail mode using wafer defect index and tools used therein}

도 1a 및 도 1b는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출방법들을 설명하기 위한 흐름도(flowchart)이다.

도 2은 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출방법들에 사용되는 공간 필터(space filter)의 일 예(an exemplary)이다.

도 3은 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출방법들에 사용되는 공간 필터의 적용 방법을 설명하기 위한 웨이퍼 맵의 일 부분이다.

도 4는 도 3의 웨이퍼 맵에 도 2의 공간 필터를 적용한 결과를 도시한 여과된 맵(filtered map)의 일 부분이다.

도 5는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출방법들을 적용하기 위하여 채택된 웨이퍼 맵의 일 예(an exemplary)이다.

도 6은 도 5의 웨이퍼 맵에 도 2의 공간 필터를 적용한 결과를 도시한 여과된 맵(filtered map)이다.

도 7은 도 6의 여과된 맵의 불량 칩들을 몇몇 그룹들로 분류시킨 그룹화된 맵(grouped map)이다.

도 8은 본 발명의 실시예들에 사용되는 웨이퍼 결함지수의 상한선을 설정하기 위하여 요구되는 반도체 웨이퍼의 도수 분포도(histogram)의 일 예이다.

도 9는 도 8의 도수 분포도로부터 얻어진 베타 확률 분포도(beta-probability distribution)이다.

도 10은 본 발명의 실시예에 따른 결함성 웨이퍼의 검출 방법에 사용되는 장비 및 이와 결합된(combined) 웨이퍼 테스터를 도시한 블록 다이아그램이다.

도 11 및 도 12는 본 발명의 실시예들을 적용하기 위하여 채택된 다른 웨이퍼 맵들이다.

도 13 및 도 14는 각각 도 9 및 도 10의 웨이퍼 맵들의 여과된 맵들이다.

본 발명은 국부성 불량 모드를 갖는 반도체 웨이퍼의 검출 방법들 및 이에 사용되는 장비들에 관한 것으로, 특히 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는 결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는 장비들에 관한 것이다.

반도체 소자들, 즉 반도체 칩들은 반도체 웨이퍼 상에 여러 종류의 단위 공정들을 사용하여 형성된다. 상기 단위 공정들은 사진 공정, 식각 공정, 확산 공정, 이온 주입 공정 및 박막 증착 공정 등을 포함할 수 있다. 특히, 상기 사진 공정은 상기 반도체 칩들이 반도체 웨이퍼 내에 행들 및 열들을 따라 2차원적으로 배열되도록 수행된다. 따라서, 단일 반도체 웨이퍼 상에 복수개의 반도체 칩들이 규칙적으로 배열될 수 있다. 상기 단위 공정들을 수행하는 동안 여러 형태(several types)의 공정 결함들이 상기 반도체 웨이퍼 상에 형성될 수 있다. 이러한 공정 결함들은 상기 반도체 칩들의 수율을 저하시키는 요인으로 작용할 수 있다.

상기 단위 공정들을 사용하여 제작된 복수개의 반도체 칩들은 웨이퍼 테스터를 통하여 전기적으로 측정되고, 상기 반도체 칩들의 각각은 상기 전기적인 측정 결과들(electrical test results)에 따라서 양호한 칩(good chip) 또는 불량 칩(fail chip)으로 분류된다. 그 결과, 상기 반도체 칩들의 수율이 산출될 수 있고, 상기 양호한 칩들 및 상기 불량 칩들의 위치들은 웨이퍼 맵을 통하여 보여질 수 있다. 상기 수율을 개선시키기 위해서는 불량 분석(failure analysis)이 요구되고, 상기 불량 분석은 복수개의 측정된 웨이퍼들중 특정 웨이퍼들(specific wafers), 즉 결함성 웨이퍼들(defective wafers)에 적용될 수 있다. 따라서, 상기 불량 분석을 위해서는 상기 결함성 웨이퍼들(defective wafers)을 판별하기 위한 기준들(criteria)이 요구된다.

일반적으로, 상기 결함성 웨이퍼들은 수율을 판별 기준으로 사용하여 분류된다. 즉, 종래의 기술에 따르면, 상기 목표 수율(target yield) 보다 낮은 수율을 보이는 반도체 웨이퍼들이 결함 웨이퍼들로 간주될 수 있다. 따라서, 상기 측정된 웨이퍼들중 제1 웨이퍼가 상기 특정 수율 보다 높은 수율을 보일지라도, 상기 제1 웨이퍼는 국부성 불량 칩들(localized fail chips)을 가질 수 있다. 이에 반하여, 상기 측정된 웨이퍼들중 제2 웨이퍼는 상기 특정 수율 보다 낮은 수율을 보이나 웨이퍼 전체에 걸쳐서 균일하게 분포된 불량 칩들을 가질 수 있다. 이 경우에, 상기 수율을 개선하기 위해서는 상기 제2 웨이퍼 보다는 오히려 상기 제1 웨이퍼가 결함성 웨이퍼로 간주되는 것이 필요할 수 있다. 이는, 상기 국부성 불량 칩들과 관련된 공정 결함들이 상기 수율 저하에 직접적으로 영향을 줄 수 있기 때문이다.

한편, 상기 불량 칩들의 위치들은 상술한 바와 같이 상기 웨이퍼 맵을 통하여 제공될 수 있다. 그러나, 상기 웨이퍼 맵 만을 사용하여 상기 국부성 불량 칩들이 웨이퍼 내에 존재하는지 또는 아닌지를 정확히 결정하는 것이 어렵다. 이는, 상기 웨이퍼 맵 만을 사용하여 상기 국부성 불량 칩들의 판별기준을 정하기가 어렵기 때문이다.

결과적으로, 상술한 종래의 기술에 따르면, 상기 수율을 개선시키기 위하여 효율적인 불량 분석을 진행하는 데에 한계가 있을 수 있다.

더 나아가서, 종래의 기술에 따르면, 상기 웨이퍼 맵들 및 수율 데이터들은 일련의 웨이퍼들(예를 들면, 하나의 랏트(lot)를 구성하는 복수개의 웨이퍼들) 상의 모든 칩들을 상기 웨이퍼 테스터를 사용하여 연속적으로 측정한 후에 제공된다. 이에 따라, 상기 복수개의 웨이퍼들의 각각에 대한 불량 분석을 실시간으로(in real time) 진행하는 것이 불가능하다.

상기 공정 결함들을 광학적 기구(optical tool)를 사용하여 실시간으로 검출하는 장비들 및 방법들이 미국특허 제6,763,130 B1호에 "실시간 결함 소스 확인(real time defect source identification)"이라는 제목으로 소메크 등(Somekh et al.)에 의해 개시된 바 있다. 그러나, 소메크 등에 따르면, 웨이퍼 내에 국부적으로 존재하는 국부성 공정 결함들을 판별하기가 어렵다.

본 발명이 이루고자 하는 기술적 과제는 효율적인 불량 분석을 위하여 국부성 불량 모드를 갖는 결함성 웨이퍼를 검출할 수 있는 방법들을 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 효율적인 불량 분석을 위하여 국부성 불량 모드를 갖는 결함성 웨이퍼를 검출하는 장비들을 제공하는 데 있다.

본 발명의 일 양태에 따르면, 공간 필터를 사용하여 결함성 웨이퍼를 검출하는 장비들을 제공한다. 이 장비들은 데이터 베이스, 웨이퍼 맵 생성기(wafer map generator), 여과된 맵 생성기(filtered map generator), 웨이퍼 결함지수 산출기(wafer defect index calculator) 및 웨이퍼 결함지수 비교기(wafer defect index comparator)를 포함한다. 상기 데이터 베이스는 반도체 웨이퍼 상의 복수개의 칩들의 측정 데이터들(test data)로 구성된 데이터 파일을 저장한다. 상기 데이터 파일은 상기 웨이퍼 맵 생성기를 통하여 웨이퍼 맵으로 변환된다. 상기 웨이퍼 맵은 상기 여과된 맵 생성기를 통하여 여과된 맵으로 변환된다. 상기 여과된 맵 생성기는 공간 필터(space filter)를 사용하여 상기 웨이퍼 맵을 상기 여과된 맵으로 변환시킨다. 상기 웨이퍼 결함지수 산출기는 상기 여과된 맵 내에 국부적으로(locally) 존재하는 불량 그룹(fail group)에 대한 정규화된 분포 값(normalized distribution value)에 상응하는 웨이퍼 결함지수를 제공한다. 상기 웨이퍼 결함지 수 비교기는 상기 웨이퍼 결함지수를 목표 결함지수(target defect index)와 비교하여 상기 반도체 웨이퍼를 결함성 웨이퍼(defective wafer) 또는 비결함성 웨이퍼(non-defective wafer)로 분류한다.

본 발명의 몇몇 실시예들에서, 상기 공간 필터는 적어도 3개의 행들 및 적어도 3개의 열들을 따라 2차원적으로 배열된 적어도 9개의 칩들에 각각 대응하는 공간들(spaces)을 가질 수 있고, 상기 공간들의 각각은 가중치(weight)를 가질 수 있다.

다른 실시예들에서, 상기 불량 그룹은 상기 여과된 맵 내의 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성될 수 있다.

또 다른 실시예들에서, 상기 데이터 베이스, 상기 웨이퍼 맵 생성기, 상기 여과된 맵 생성기, 상기 웨이퍼 결함지수 산출기 및 상기 웨이퍼 결함지수 비교기는 제어기에 의해 제어될 수 있다. 이에 더하여, 상기 제어기는 레지스터를 제어할 수 있다. 상기 레지스터는 상기 공간 필터의 정보 및 상기 목표 결함지수를 저장하는 메모리 소자일 수 있고, 상기 제어기는 상기 공간 필터의 정보 및 상기 목표 결함지수를 각각 상기 여과된 맵 생성기 및 상기 웨이퍼 결함지수 비교기로 전송할 수 있다. 또한, 상기 제어기는 모니터를 제어할 수 있다. 상기 모니터는 상기 웨이퍼 결함지수 비교기, 상기 웨이퍼 결함지수 산출기, 상기 여과된 맵 생성기 및 상기 웨이퍼 맵 생성기의 출력 신호들중 적어도 하나를 화상 데이터로 변환시킨다.

본 발명의 다른 양태에 따르면, 상기 결함성 웨이퍼의 검출 장비들은 웨이퍼 테스터로부터 생성된 데이터 파일을 저장하는 데이터 베이스를 포함한다. 상기 웨이퍼 테스터는 반도체 웨이퍼 상에 형성된 복수개의 칩들을 전기적으로 측정하여 상기 복수개의 칩들을 양호한 칩들 및 불량 칩들로 분류하고, 상기 데이터 파일은 적어도 하나의 테스트 항목에 상응하는 측정 데이터들로 구성된다. 상기 측정 데이터들은 웨이퍼 맵 생성기를 통하여 웨이퍼 맵으로 변환된다. 상기 웨이퍼 맵은 상기 양호한 칩들 및 상기 불량 칩들의 위치들을 평면 상에 나타낸다. 상기 웨이퍼 맵 상의 상기 복수개의 칩들은 여과된 맵 생성기를 통하여 여과된 양호한 칩들(filtered good chip) 또는 여과된 불량 칩(filtered fail chip)으로 변환된다. 상기 여과된 맵 생성기는 공간 필터를 사용하여 상기 복수개의 칩들을 여과된 칩들로 변환시킨다. 상기 여과된 불량 칩들은 그룹화된 맵 생성기를 통하여 적어도 하나의 불량 그룹(fail group)으로 분류된다. 상기 그룹화된 맵 생성기는 웨이퍼 결함지수 산출기에 접속되고, 상기 그룹화된 맵 생성기는 상기 불량 그룹들의 정규화된 분포 값(normalized distribution value)에 해당하는 웨이퍼 결함지수를 제공한다. 상기 웨이퍼 결함지수는 웨이퍼 결함지수 비교기를 통하여 목표 결함지수와 비교된다. 상기 웨이퍼 결함지수 비교기는 상기 측정된 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류한다.

본 발명의 또 다른 양태에 따르면, 공간 필터를 사용하여 결함성 웨이퍼를 검출하는 방법들을 제공한다. 이 방법들은 반도체 웨이퍼 상에 형성된 복수개의 칩들을 전기적으로 측정함으로써 생성된 데이터 파일을 사용하여 웨이퍼 맵을 생성시키는 것을 포함한다. 상기 웨이퍼 맵은 상기 복수개의 칩들의 각각을 상기 전기적 인 측정 결과들에 따라서 양호한 칩 또는 불량 칩으로 나타낸다. 상기 웨이퍼 맵 상의 상기 칩들의 각각에 공간 필터를 적용하여 상기 칩들의 각각을 여과된 양호한 칩 또는 여과된 불량 칩으로 변환시킨다. 상기 여과된 불량 칩들을 하나 또는 적어도 두 개의 불량 그룹들로 분류한다. 상기 불량 그룹들(fail groups)의 각각은 상기 여과된 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성된다. 상기 불량 그룹들의 정규화된 분포 값에 해당하는 웨이퍼 결함지수를 산출한다. 상기 웨이퍼 결함지수와 목표 결함지수를 비교하여 상기 측정된 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류한다.

본 발명의 몇몇 실시예들에서, 상기 전기적인 측정 결과들은 적어도 하나의 테스트 항목을 포함할 수 있다. 상기 적어도 하나의 테스트 항목은 직류 테스트 항목 및 교류 테스트 항목을 포함할 수 있다. 상기 양호한 칩들 및 상기 불량 칩들에 대한 정보는 상기 테스트 항목들의 각각에 대하여 독립적으로 제공되거나 상기 테스트 항목들의 전체에 대하여 제공될 수 있다.

다른 실시예들에서, 상기 공간 필터를 적용하는 것은 상기 복수개의 칩들중 선택된 하나의 칩 및 상기 선택된 칩을 둘러싸는 i개의 주변 칩들을 설정하는 것과, 상기 설정된 칩들중 상기 양호한 칩들 및 상기 불량 칩들에 각각 "1" 및 "0"의 상태 값들을 부여하는 것과, 상기 설정된 칩들에 각각 상응하는 공간들에 가중치(weight)를 부여하는 것과, 상기 설정된 칩들의 상기 상태 값들 및 그에 대응하는 상기 가중치들을 각각 곱하여 i+1개의 공간 값들을 산출하는 것과, 상기 공간 값들 의 합을 기준 필터 값과 비교하여 상기 선택된 칩을 여과된 불량 칩 또는 여과된 양호한 칩으로 분류시키는 것을 포함할 수 있다. 상기 i는 8일 수 있다. 또한, 상기 가중치가 1이고 상기 기준 필터 값이 0.5인 경우에, 상기 여과된 불량 칩에 대한 상기 공간 값들의 합은 0.5 보다 작을 수 있고 상기 여과된 양호한 칩에 대한 상기 공간 값들의 합은 0.5 보다 클 수 있다.

본 발명의 또 다른 양태에 따르면, 상기 검출 방법들은 웨이퍼 테스터를 사용하여 반도체 웨이퍼 상에 형성된 복수개의 칩들을 전기적으로 측정함으로써 생성된 데이터 파일을 데이터 베이스 내에 저장시키는 것을 포함한다. 상기 데이터 파일은 적어도 하나의 테스트 항목에 상응하는 측정 데이터들로 구성되고 상기 복수개의 칩들의 각각은 상기 측정 데이터들에 따라서 양호한 칩 또는 불량 칩으로 분류된다. 상기 데이터 파일을 웨이퍼 맵 생성기를 사용하여 웨이퍼 맵으로 변환시킨다. 상기 웨이퍼 맵은 상기 양호한 칩들 및 상기 불량 칩들의 위치들을 평면 상에 나타낸다. 상기 웨이퍼 맵 상의 상기 복수개의 칩들의 각각을 공간 필터 및 여과된 맵 생성기를 사용하여 여과된 양호한 칩 또는 여과된 불량 칩으로 변환시킨다. 상기 여과된 불량 칩들을 그룹화된 맵 생성기를 사용하여 적어도 하나의 불량 그룹으로 분류한다. 상기 불량 그룹들의 각각은 상기 여과된 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성된다. 상기 불량 그룹들의 정규화된 분포 값에 해당하는 웨이퍼 결함지수를 웨이퍼 결함지수 산출기를 사용하여 산출한다. 상기 웨이퍼 결함지수를 웨이퍼 결함지수 비교기를 사용하여 목표 결함지수와 비교하여 상기 측정된 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1a 및 도 1b는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출 방법들을 설명하기 위한 흐름도들이고, 도 2는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출 방법들에 사용되는 공간 필터(space filter)의 일 예(an exemplary)이다. 또한, 도 3은 본 발명의 실시예들에 사용되는 웨이퍼 맵의 일 부분이고, 도 4는 도 3의 웨이퍼 맵에 도 2의 공간 필터를 적용한 결과를 도시한 여과된 맵의 일 부분이다. 더 나아가서, 도 5는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출 방법들을 설명하기 위하여 채택된 또 다른 웨이퍼 맵이고, 도 6은 도 5의 웨이퍼 맵에 도 2의 공간 필터를 적용한 결과를 도시한 여과된 맵이다. 이에 더하여, 도 7은 도 6의 여과된 맵의 불량 칩들을 몇몇 그룹들로 분류시킨 결과를 도시한 그룹화된 맵이다.

도 1a 및 도 1b를 참조하면, 불량분석이 요구되는 제품(product device)을 결정한다(단계 31). 상기 제품은 디램 소자, 에스램 소자 또는 비휘발성 메모리 소 자와 같은 메모리 소자이거나 칩셋 소자(chip set device)와 같은 비메모리 소자(non-memory device)일 수 있다. 이어서, 상기 제품에 적용될 공간 필터(space filter; SF)를 설정한다(단계 33). 상기 공간 필터(SF)는 도 2에 도시된 바와 같이 복수개의 공간들을 갖도록 설정될 수 있다.

도 2를 참조하면, 상기 공간 필터(SF)는 상기 공간들의 개수에 해당하는 크기(size) 및 상기 공간들에 부여되는 가중치(weight)를 갖는다. 예를 들면, 상기 공간 필터(SF)는 행들 및 열들을 따라 2차원적으로 배열된 복수개의 공간들을 가질 수 있다. 즉, 상기 공간 필터(SF)는 매트릭스 형태를 가질 수 있다. 이 경우에, 상기 공간 필터(SF)의 크기는 상기 각 행들을 따라 배열된 공간들의 개수(m) 및 상기 각 열들을 따라 배열된 공간들의 개수(n)의 곱(multiplication)으로 표현될 수 있다. 다시 말해서, 도 2에 보여진 상기 공간 필터(SF)의 크기는 "3×3"으로 표현될 수 있다. 결과적으로, 도 2의 공간 필터(SF)는 9개의 공간들, 즉 제1 내지 제9 공간들(C1, ... , C9)을 갖는다. 도 2의 공간 필터(SF)에서, 상기 제5 공간(C5)은 제1 내지 제4 공간들(C1, ... , C4) 및 제6 내지 제9 공간들(C6, ... , C9)에 의해 둘러싸여진다. 상기 공간들에 부여되는 상기 가중치는 "1"일 수 있다.

상기 공간 필터(SF)의 크기 및 가중치는 제품의 불량 유형에 따라 변할 수 있다. 예를 들면, 상기 공간 필터(SF)의 크기는 "4×4" 또는 "5×5"일 수 있다. 또한, 상기 가중치는 "1"보다 작거나 클 수 있다. 이에 더하여, 상기 공간들은 서로 다른 가중치들을 가질 수도 있다. 상기 공간 필터(SF)의 적용 방법은 후속의 단계들에서 자세히 설명하기로 한다.

이어서, 상기 공간 필터(SF)를 사용하여 상기 선택된 제품에 대한 목표 결함지수(target defect index)를 설정하고, 불량 분석이 요구되는 적어도 하나의 테스트 항목을 설정한다(단계 35). 상기 목표 결함지수는 상기 제품들, 즉 복수개의 칩들이 형성된 웨이퍼로부터 산출되는 웨이퍼 결함지수의 상한선(upper critical limit; U.C.L.)을 의미한다. 즉, 상기 목표 결함지수 보다 큰 웨이퍼 결함지수를 갖는 웨이퍼는 불량 분석이 요구되는 결함성 웨이퍼를 의미한다. 상기 목표 결함지수를 설정하는 방법 또한 후속의 단계들에서 상세히 설명하기로 한다.

상기 적어도 하나의 테스트 항목은 단일 테스트 항목 또는 적어도 2개의 테스트 항목들일 수 있다. 상기 테스트 항목들은 직류 테스트 항목 및 교류 테스트 항목을 포함할 수 있다. 구체적으로, 상기 직류 테스트 항목은 상기 칩들의 입/출력 회로들에 대한 개방/단락(open/short) 테스트 항목들을 포함할 수 있고, 상기 교류 테스트 항목은 상기 칩들의 내부회로의 동작과 관련된 여러 가지의 기능 테스트 항목들(function test items)을 포함할 수 있다. 예를 들면, 상기 칩들이 복수개의 메모리 셀들을 갖는 메모리 칩들인 경우에, 상기 기능 테스트 항목들은 마치 테스트 항목(march test item) 및 체커보드 테스트 항목(checker board test item)과 같은 셀 테스트 항목들과 아울러서 억세스 시간(access time)과 같은 칩 동작 시간 테스트 항목 등을 포함할 수 있다. 더 나아가서, 상기 기능 테스트 항목들의 각각은 전원 전압의 여러 가지의 크기들(magnitudes)에 따라서 측정될 수도 있다.

상기 테스트 항목들은 각각 그들 고유의 빈 번호들(their own bin numbers)을 사용하여 분류될 수 있다. 예를 들면, 상기 개방/단락(open/short) 테스트 항목 은 "1"의 빈 번호를 사용하여 표시될 수 있고, 상기 억세스 시간 테스트 항목은 "2"의 빈 번호를 사용하여 표시될 수 있다.

상기 공간 필터의 크기 및 가중치와 아울러서 상기 목표 결함지수 및 분석될 테스트 항목이 결정되면, 반도체 제조 공정들(semiconductor fabrication processes)에 의해 형성된 복수개의 칩들을 갖는 일련의 반도체 웨이퍼들(예를 들면, 적어도 하나의 랏트(lot)를 구성하는 복수개의 웨이퍼들)을 웨이퍼 테스터를 사용하여 전기적으로 측정한다(단계 37). 상기 웨이퍼 테스터는 하나의 반도체 웨이퍼 상에 형성된 복수개의 칩들의 전기적인 특성들을 연속적으로 측정하여 데이터 파일을 생성한다(단계 39). 따라서, 복수개의 반도체 웨이퍼들이 상기 웨이퍼 테스터에 의해 측정되면, 복수개의 데이터 파일들이 생성될 수 있다. 상기 복수개의 칩들의 각각은 상기 전기적인 측정 결과들(electrical test results)에 따라서 양호한 칩(good chip) 또는 불량 칩(fail chip)으로 분류된다.

상기 데이터 파일들의 각각은 상술한 테스트 항목들중 적어도 하나를 포함할 수 있다. 또한, 상기 데이터 파일들의 각각은 상기 칩들의 각각이 상기 양호한 칩인지 또는 상기 불량 칩인지에 대한 정보를 포함한다. 상기 양호한 칩 및 상기 불량 칩에 대한 정보, 즉 칩 상태의 정보는 상기 테스트 항목들의 각각에 대하여 독립적으로 제공될 수 있다. 이와는 달리, 상기 칩 상태의 정보는 적어도 두 개의 테스트 항목들의 조합에 대하여 제공될 수 있다. 예를 들면, 상기 하나의 웨이퍼 상의 모든 칩들은 상술한 테스트 항목들의 각각에 대한 전기적인 측정이 완료될 때마다 또는 상기 모든 테스트 항목들에 대한 전기적인 측정이 완료된 후에 상기 양호 한 칩들 및 상기 불량 칩들로 분류될 수 있다. 따라서, 본 발명의 실시예들은 상기 복수개의 테스트 항목들중 적어도 하나의 원하는 테스트 항목에 적용될 수 있다.

상기 복수개의 웨이퍼들중 하나의 웨이퍼에 대한 전기적인 측정이 완료된 후에 상기 웨이퍼 테스터는 적어도 하나의 데이터 파일을 생성하고, 상기 데이터 파일은 웨이퍼 맵으로 변환될 수 있다(단계 41). 상기 웨이퍼 맵은 상기 하나의 웨이퍼 상의 복수개의 칩들의 상태들을 평면 상에 나타낸다. 즉, 상기 웨이퍼 맵은 상기 양호한 칩들 및 상기 불량 칩들의 위치들을 평면 상에 보여주는 맵이다. 상기 웨이퍼 맵의 일 예가 도 3에 보여진다.

도 3을 참조하면, 상기 웨이퍼 맵(WM)은 웨이퍼 상에 형성된 복수개의 칩들(C11, ... , C65)을 보여준다. 상기 복수개의 칩들(C11, ... , C65)은 도 3에 도시된 바와 같이 제1 내지 제6 행들(R1, ... , R6) 및 제1 내지 제5 열들(C1, ... , C5)을 따라 매트릭스 형태로 배열될 수 있다. 이 경우에, 상기 웨이퍼의 가장자리에 인접한 상기 칩들(C11, C12, C21, C31)은 상기 웨이퍼 상에 형성되지 않은 가상의 칩들(virtual chips)에 해당한다. 이는, 상기 웨이퍼가 원 형의 모양(circular-shaped configuration)을 갖기 때문이다. 따라서, 상기 가상의 칩들(C11, C12, C21, C31)은 상기 웨이퍼 상에 실제로 형성된 유효 칩들로부터 배제된다.

상기 유효 칩들의 각각은 상기 웨이퍼 맵 상에서 불량 칩 또는 양호한 칩으로 분류된다. 도 3에 있어서, 상기 각 칩 영역 내의 괄호 내에 기재된 숫자는 칩 상태(즉, 상기 양호한 칩 또는 상기 불량 칩)를 의미한다. 예를 들면, 상기 괄호 내의 숫자가 "1"이면 그 해당 칩(the corresponding chip)은 상기 양호한 칩에 해 당하는 것으로 간주할 수 있고, 상기 괄호 내의 숫자가 "0"이면 그 해당 칩은 상기 불량 칩에 해당하는 것으로 간주할 수 있다.

도 3에 보여진 상기 웨이퍼 맵(WM)은 도 2를 참조하여 설명된 공간 필터(SF)를 사용하여 도 4의 여과된 맵(FM)으로 변환될 수 있다(단계 43). 도 2, 도 3 및 도 4를 참조하여 상기 여과된 맵(FM)을 생성시키는 방법을 좀 더 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들에 사용되는 공간 필터는 도 2의 공간 필터(SF)에 한정되지 않고 여러 가지의 다른 형태로 변형될 수 있다. 예를 들면, 본 발명에 사용되는 공간 필터의 크기 및 가중치는 상술한 바와 같이 불량 분석이 요구되는 제품의 불량 유형에 따라 변화될 수 있다.

도 2, 도 3 및 도 4를 참조하면, 도 3의 웨이퍼 맵(WM)의 상기 유효 칩들중 선택된 하나의 칩(C43)에 도 2에 보여진 상기 공간 필터(SF)를 적용하기 위해서는, 상기 선택된 칩(C43)에 대한 여과된 값(filtered value; P)을 산출하여야 하고 상기 여과된 값(P)과 비교되는 기준 필터 값을 설정하여야 한다. 이 경우에, 상기 선택된 칩(C43)은 상기 공간 필터(SF)의 중심에 위치하는 상기 제5 공간(C5)에 대응하고, 상기 선택된 칩(C43)을 둘러싸는 i개의 주변 칩들, 즉 8개의 주변 칩들(C32, C33, C34, C44, C54, C53, C52, C42)은 각각 상기 공간 필터(SF)의 제1 칩(C1), 제2 칩(C2), 제3 칩(C3), 제6 칩(C6), 제9 칩(C9), 제8 칩(C8), 제7 칩(C7) 및 제4 칩(C4)에 대응한다. 상기 여과된 값(P)은 다음의 [수학식 1]을 사용하여 산출될 수 있고, 상기 기준 필터 값은 설명의 편의상 "0.5"인 것으로 가정한다.

여기서, "m" 및 "n"은 모두 도 2로부터 알 수 있듯이 "3"이고, "S"는 상기 공간 필터(SF)의 제1 내지 제9 공간들(C1, ... , C9)에 각각 상응하는 상기 칩들(C32, C33, C34, C42, C43, C44, C52, C53, C54)의 각각의 상태 값("1" 또는 "0")이다. 또한, "W"는 상기 공간 필터(SF)의 각 공간들에 부여된 가중치이고, 본 실시예에서 상기 가중치는 1인 것으로 가정한다.

상기 [수학식 1] 및 도 3의 웨이퍼 맵(WM)에 따르면, 상기 선택된 칩(C43)은 상기 기준 필터 값(0.5)보다 작은 약 "0.33"의 여과된 값(P)을 갖는다. 이에 따라, 상기 선택된 칩(C43)은 도 4에 도시된 바와 같이 여과된 불량 칩(filtered fail chip)으로 변환될 수 있다.

한편, 상기 웨이퍼 맵(WM)의 가장자리에 위치한 칩(예를 들면, 칩(C22))에 상기 공간 필터(SF)를 적용하기 위해서는, 상기 칩(C22)을 둘러싸는 상기 유효 칩들(C13, C23, C33, C32)에 더하여 상기 가상의 칩들(C11, C12, C21, C31)이 요구된다. 이 경우에, 상기 가상의 칩들(C11, C12, C21, C31)은 모두 상기 양호한 칩들로 간주될 수 있다. 즉, 상기 가상의 칩들(C11, C12, C21, C31)은 모두 "1"의 상태 값을 갖는 것으로 가정될 수 있다. 이에 따라, 상기 칩(C22)은 [수학식 1]에 따라서 약 "0.66"의 여과된 값(P)을 가질 수 있다. 그 결과, 상기 칩(C22)은 도 4에 도시된 바와 같이 여과된 양호한 칩(filtered good chip)으로 변환될 수 있다.

도 3의 모든 유효 칩들에 각각 상술한 방법을 적용하면, 도 4의 여과된 맵(FM)이 얻어질 수 있다. 결과적으로, 상기 공간 필터(SF)는 상기 웨이퍼 맵(WM) 상의 모든 불량 칩들의 국부성(localization)을 더욱 두드러지게 보여주는 필터의 역할을 한다. 상기 불량 칩들의 국부성은 상기 공간 필터(SF)의 크기 및 가중치에 따라서 변화될 수 있다.

도 5는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출 방법들을 설명하기 위하여 채택된 웨이퍼 맵의 또 다른 예(another exemplary)이다. 도 5에서, 채워진 사각형들(filled squares)은 불량 칩들(FC)에 해당하고, 빈 사각형들(empty squares)은 양호한 칩들(GC)에 해당한다.

도 5의 웨이퍼 맵에 도 2를 참조하여 설명된 상기 공간 필터(SF)를 적용하면, 도 6에 보여진 또 다른 여과된 맵이 얻어질 수 있다. 도 6의 여과된 맵에서, 채워진 사각형들(filled squares)은 여과된 불량 칩들(FFC)을 나타낸다.

본 발명의 실시예들에서, 도 6의 상기 여과된 불량 칩들(FFC)은 도 7에 보여진 바와 같이 4개의 불량 그룹들, 즉 제1 내지 제4 불량 그룹들(G1, G2, G3, G4)로 분류될 수 있다(단계 45). 즉, 상기 불량 그룹들(G1, G2, G3, G4)의 각각은 상기 여과된 불량 칩들(FFC)중 하나의 고립된 칩(a single isolated chip) 또는 적어도 2개의 인접한 칩들(at least two adjacent chips)로 구성될 수 있다. 결과적으로, 도 7은 도 6에 보여진 여과된 맵의 그룹화된 맵(grouped map)에 해당할 수 있다. 도 7로부터 알 수 있듯이, 상기 제1 불량 그룹(G1)은 하나의 여과된 불량 칩으로 구성되고, 상기 제2 불량 그룹(G2)는 131개의 여과된 불량 칩들로 구성된다. 또한, 상기 제3 불량 그룹(G3)은 5개의 여과된 불량 칩들로 구성되고, 상기 제4 불량 그룹(G4)은 하나의 여과된 불량 칩으로 구성된다.

도 7의 그룹화된 맵을 사용하여 웨이퍼 결함지수(wafer defect index; DI)를 산출한다(단계 47). 상기 웨이퍼 결함지수(DI)는 하나의 측정된 웨이퍼에 대하여 산출될 수 있다. 좀 더 구체적으로, 상기 웨이퍼 결함지수(DI)는 상기 하나의 측정된 웨이퍼의 적어도 하나의 테스트 항목에 대하여 산출될 수 있다. 상기 웨이퍼 결함지수는 상기 불량 그룹들(G1, G2, G3, G4)의 정규화된 분포 값(normalized distribution value)에 해당한다. 즉, 상기 웨이퍼 결함지수(DI)는 다음의 [수학식 2]에 의해 산출될 수 있다.

여기서, "k"는 불량 그룹들의 개수이고, "T"는 측정된 웨이퍼의 웨이퍼 맵 상의 전체 칩들(total chips)의 개수이다. 또한 "A"는 각 불량 그룹 내의 칩들의 개수이다. 따라서, 상기 수학식 2에서, "A1"은 제1 불량 그룹을 구성하는 여과된 불량 칩들의 개수이고, "A2"은 제2 불량 그룹을 구성하는 여과된 불량 칩들의 개수이고, "Ak"는 k번째 불량 그룹을 구성하는 여과된 불량 칩들의 개수이다. 도 7의 그룹화된 맵을 보이는 웨이퍼는 도 5의 웨이퍼 맵으로부터 알 수 있듯이 636개의 측정된 칩들을 갖는다. 상기 [수학식 2]에 따르면, 도 7의 그룹화된 맵을 갖는 웨이퍼는 약 20.6의 웨이퍼 결함지수(DI)를 보인다.

상기 [수학식 2]로부터 알 수 있듯이, 상기 여과된 불량 칩들이 웨이퍼 전체에 걸쳐서 균일하게 분포된 경우에, 상기 웨이퍼 결함지수(DI)는 상대적으로 낮은 값을 보일 수 있다. 이에 반하여, 상기 여과된 불량 칩들이 웨이퍼의 일 부분에 국부적으로 존재할 경우에, 상기 웨이퍼 결함지수(DI)는 상대적으로 높은 값을 보일 수 있다. 결과적으로, 상기 웨이퍼 결함지수(DI)는 상기 여과된 불량 칩들의 국부성(localization)을 숫자를 통하여 객관적으로 보여주는 지수에 해당할 수 있다.

상기 웨이퍼 결함지수(DI)는 상술한 상기 목표 결함지수(즉, 웨이퍼 결함지수의 상한값; U.C.L)와 비교된다(단계 49). 상기 산출된 웨이퍼 결함지수(DI)가 상기 목표 결함지수(U.C.L.) 보다 크면, 상기 측정된 웨이퍼는 결함성 웨이퍼(defective wafer)로 간주되어 불량 분석 단계로 전송될 수 있다(단계 51). 이와는 달리, 상기 산출된 웨이퍼 결함지수(DI)가 상기 목표 결함지수(U.C.L.) 보다 작거나 동일하면, 상기 측정된 웨이퍼는 비결함성 웨이퍼(non-defective wafer)로 간주되어 상기 불량 분석 단계로 전송되지 않는다. 어떠한 경우에 있어서, 상기 웨이퍼 결함지수(DI)가 상기 목표 결함지수와 비교된 후에, 상기 웨이퍼 결함지수(DI)를 보이는 상기 웨이퍼는 웨이퍼 테스터를 통하여 측정되는 복수개의 웨이퍼들중 마지막 웨이퍼인지 또는 아닌지 판별된다(단계 53).

상기 웨이퍼 결함지수(DI)를 보이는 웨이퍼가 웨이퍼 테스터에 의해 측정된 마지막 웨이퍼라면, 본 발명의 실시예들에 따른 방법들은 종료된다. 이와는 달리, 상기 웨이퍼 결함지수(DI)를 보이는 웨이퍼가 웨이퍼 테스터에 의해 측정된 마지막 웨이퍼가 아니라면, 측정될 다음 웨이퍼(next wafer)를 준비한다(단계 55). 상기 다음 웨이퍼 역시 상술한 단계들(37, 39, 41, 43, 45, 47, 49)을 통하여 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류될 수 있다. 결과적으로, 불량분석이 요구되는 복수개의 웨이퍼들의 모두는 상술한 단계들(37, 39, 41, 43, 45, 47, 49, 53, 55)을 통하여 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류될 수 있다.

이제, 도 8 및 도 9를 참조하여 앞서 언급된 상기 목표 결함지수(즉, 상기 웨이퍼 결함지수(DI)의 상한선)를 설정하는 방법을 설명하기로 한다.

도 8은 상기 목표 결함지수의 설정에 사용되는 도수 분포도(histogram)의 일 예이다. 도 8에 있어서, 가로축(abscissa)은 웨이퍼 결함지수(DI)를 나타내고, 세로축은 상기 웨이퍼 결함지수(DI)를 갖는 웨이퍼들의 빈도수(frequency; F)를 나타낸다.

도 8의 도수 분포도를 얻기 위하여, 불량 분석이 요구되는 제품들을 갖는 샘플 웨이퍼들의 웨이퍼 결함지수들(DI)을 상술한 단계들(37, 39, 41, 43, 45, 47)을 사용하여 산출한다. 이어서, 상기 웨이퍼 결함지수들(DI) 및 상기 빈도수(F) 사이의 상관관계(relationship)를 도 8에 보여진 것과 같이 도시한다.

특정 웨이퍼 결함지수(specific wafer defect index)를 보이는 특정 웨이퍼들의 빈도수(F)는 상기 샘플 웨이퍼들의 전체 수량에 대한 상기 특정 웨이퍼들의 수량의 비율에 해당할 수 있다. 예를 들면, 상기 웨이퍼 결함지수(DI)를 산출하기 위해 측정된 상기 샘플 웨이퍼들의 전체 수량이 "100"이고 "5"의 웨이퍼 결함지수(DI)를 보이는 샘플 웨이퍼들의 수량이 "10"이면, "5"의 웨이퍼 결함지수(DI)에 대한 빈도수(F)는 "0.1"이다. 결과적으로, 도 8의 도수 분포도에서, 모든 웨이퍼 결 함지수들(DI)의 빈도수들의 합은 항상 "1"일 수 있다.

도 8의 도수 분포도로부터 베타(β) 및 알파(α)가 산출될 수 있다. 상기 베타(β) 및 알파(α)는 각각 다음의 [수학식 3] 및 [수학식 4]를 사용하여 얻어질 수 있다.

여기서, "Χ"는 도 8의 도수 분포도로부터 산출된 표준 평균(standard mean)이고, "σ"는 도 8의 도수 분포도로부터 산출된 표준 편차(standard deviation)이다.

도 9는 상기 수학식들 3 및 4를 사용하여 얻어질 수 있는 베타 확률 분포도이다. 도 9에 있어서, 가로축은 웨이퍼 결함지수(DI)를 나타내고, 세로축은 확률(PB)을 나타낸다. 도 9의 베타 확률 분포도로부터 원하는 테스트 항목의 목표 결함지수를 설정할 수 있다.

도 10은 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출 방법들에 사용되는 장비 및 이와 결합된 웨이퍼 테스터를 도시한 블록 다이아그램이다.

도 10을 참조하면, 통상의 웨이퍼 테스터(19)와 접속된 데이터 베이스(1)가 제공된다. 상기 웨이퍼 테스터(19)는 하나의 반도체 웨이퍼 상에 형성된 복수개의 칩들의 전기적인 특성들을 연속적으로 측정하여 데이터 파일을 생성한다. 따라서, 복수개의 반도체 웨이퍼들이 상기 웨이퍼 테스터(19)에 의해 측정되면, 복수개의 데이터 파일들이 생성될 수 있다. 상기 복수개의 칩들의 각각은 상기 전기적인 측정 결과들(electrical test results)에 따라서 양호한 칩(good chip) 또는 불량 칩(fail chip)으로 분류된다.

상기 데이터 베이스(1) 및 상기 웨이퍼 테스터(19)의 동작은 제어기(3)에 의해 제어될 수 있다. 상기 제어기(3)는 상기 웨이퍼 테스터(19)가 하나의 반도체 웨이퍼 상의 모든 칩들에 대한 전기적인 측정이 완료될 때마다 상기 측정된 반도체 웨이퍼에 대한 데이터 파일을 상기 데이터 베이스(1)로 전송시키고, 상기 데이터 베이스(1)는 상기 웨이퍼 테스터(19)로부터 전송된 상기 데이터 파일을 저장한다.

상기 데이터 파일들의 각각은 적어도 하나의 테스트 항목에 대한 측정 데이터들(test data)을 포함할 수 있다. 상기 적어도 하나의 테스트 항목은 직류 테스트 항목 및 교류 테스트 항목을 포함할 수 있다. 상기 직류 테스트 항목은 상기 칩들의 입/출력 회로들에 대한 개방/단락(open/short) 테스트 항목들을 포함할 수 있고, 상기 교류 테스트 항목은 상기 칩들의 내부회로의 동작에 대한 여러 가지의 기능(function) 테스트 항목들을 포함할 수 있다.

또한, 상기 데이터 파일들의 각각은 상기 칩들의 각각이 상기 양호한 칩인지 또는 상기 불량 칩인지에 대한 정보를 포함한다. 상기 양호한 칩 및 상기 불량 칩에 대한 정보, 즉 칩 상태의 정보는 상기 테스트 항목들의 각각에 대하여 독립적으로 제공될 수 있다. 이와는 달리, 상기 칩 상태의 정보는 적어도 두 개의 테스트 항목들의 조합에 대하여 제공될 수 있다. 예를 들면, 상기 하나의 웨이퍼 상의 모든 칩들은 상술한 테스트 항목들의 각각에 대한 전기적인 측정이 완료될 때마다 또는 상기 모든 테스트 항목들에 대한 전기적인 측정이 완료된 후에 상기 양호한 칩들 및 상기 불량 칩들로 분류될 수 있다. 따라서, 본 발명의 실시예들은 상기 복수개의 테스트 항목들중 적어도 하나의 원하는 테스트 항목에 적용될 수 있다.

상기 데이터 베이스(1) 내의 상기 데이터 파일은 상기 제어기(3)에 의해 제어되는 웨이퍼 맵 생성기(7)로 전송된다. 상기 웨이퍼 맵 생성기(7)는 상기 데이터 파일, 즉 상기 측정 데이터들을 웨이퍼 맵으로 변환시킨다. 상기 웨이퍼 맵은 상술한 도 3 및 도 5에 보여진 바와 같이 상기 앙호한 칩들 및 상기 불량 칩들의 위치들을 평면 상에 보여주는 맵이다.

상기 웨이퍼 맵에 대한 정보는 상기 제어기(3)에 의해 제어되는 여과된 맵 생성기(9)로 전송된다. 상기 여과된 맵 생성기(9)는 도 2를 참조하여 설명된 공간 필터(space filter)를 사용하여 상기 웨이퍼 맵을 여과된 맵으로 변환시킨다. 상기 여과된 맵은 도 4 및 도 6을 참조하여 설명된 바와 같이 여과된 불량 칩들을 보여 주는 맵이다. 상기 공간 필터의 크기 및 가중치는 상기 제어기(3)에 의해 접속된 레지스터(5)에 저장되고, 상기 제어기(3)에 의해 상기 여과된 맵 생성기(9)로 전송될 수 있다.

상기 여과된 불량 칩들에 대한 정보는 상기 제어기(3)에 의해 제어되는 그룹화된 맵 생성기(11)로 전송되고, 상기 그룹화된 맵 생성기(9)는 도 7을 참조하여 설명된 바와 같이 상기 여과된 불량 칩들을 적어도 하나의 불량 그룹으로 분류한다.

상기 불량 그룹들에 대한 정규화된 분포 값, 즉 웨이퍼 결함지수는 상기 제어기(3)에 의해 제어되는 웨이퍼 결함지수 산출기(13)를 통하여 제공된다. 상기 웨이퍼 결함지수는 상술한 [수학식 2]를 사용하여 산출될 수 있다. 상기 웨이퍼 결함지수 산출기(13)로부터 제공되는 웨이퍼 결함지수는 웨이퍼 결함지수 비교기(15)를 통하여 상기 레지스터(5)에 저장된 목표 결함지수와 비교된다. 상기 웨이퍼 결함지수 비교기(15) 역시 상기 제어기(3)에 의해 제어된다. 상기 웨이퍼 결함지수가 상기 목표 결함지수보다 크면, 상기 웨이퍼 결함지수를 보이는 웨이퍼는 결함성 웨이퍼로 분류될 수 있다.

상기 웨이퍼 결함지수 비교기(15)의 출력 신호(즉, 상기 웨이퍼 결함지수 및 상기 목표 결함지수의 비교 결과)는 상기 제어기(3)에 의해 제어되는 모니터(17)를 통하여 화상 데이터로 변환될 수 있다. 상기 모니터(17)는 또한 상기 제어기(3)를 통하여 상기 웨이퍼 맵 생성기(7), 상기 여과된 맵 생성기(9), 상기 그룹화된 맵 생성기(11) 및 상기 웨이퍼 결함지수 산출기(13)의 출력신호들중 적어도 어느 하나 를 스크린 상에 보일 수 있다.

상기 데이터 베이스(1), 제어기(3), 레지스터(5), 웨이퍼 맵 생성기(7), 여과된 맵 생성기(9), 그룹화된 맵 생성기(11), 웨이퍼 결함지수 산출기(13), 웨이퍼 결함지수 비교기(15) 및 모니터(17)는 본 발명의 실시예들에 따른 결함성 웨이퍼의 검출 장비(20)를 구성할 수 있다.

도 11 및 도 12는 본 발명의 실시예들을 적용하기 위하여 채택된 실제의 웨이퍼 맵들이다. 도 11 및 도 12에서, 채워진 사각형들(filled squares)은 불량 칩들(FC)을 나타내고, 빈 사각형들(empty squares)은 양호한 칩들(GC)을 나타낸다. 도 11의 웨이퍼 맵을 보이는 제1 웨이퍼는 95.57%의 수율을 보였고, 도 12의 웨이퍼 맵을 보이는 제2 웨이퍼는 94.79%의 수율을 보였다. 이 경우에, 95%의 수율을 목표 수율로 채택하는 종래의 결함성 웨이퍼 검출 방법에 따르면, 상기 제1 웨이퍼는 비결함성 웨이퍼로 분류될 수 있고 상기 제2 웨이퍼는 결함성 웨이퍼로 분류될 수 있다. 그러나, 도 11 및 도 12에 보여진 웨이퍼 맵들에 본 발명의 실시예들을 적용하면, 도 11 및 도 12의 웨이퍼 맵들은 각각 도 13 및 도 14에 보여진 여과된 맵들로 변환될 수 있다. 이 경우에, 본 발명의 실시예들에 사용된 공간 필터는 "3×3"의 크기, "1"의 가중치 및 "0.5"의 기준 필터 값을 갖도록 설정되었다. 도 13 및 도 14에서, 채워진 사각형들은 여과된 불량 칩들(FFC)을 나타낸다.

또한, 도 13의 여과된 맵으로부터 산출된 웨이퍼 결함지수는 "0.51"이었고, 도 14의 여과된 맵으로부터 산출된 웨이퍼 결함지수는 "0.08"이었다. 따라서, 0.5의 목표 결함지수를 채택하는 본 발명의 실시예들에 따르면, 상기 제1 웨이퍼는 결 함성 웨이퍼로 분류될 수 있고 상기 제2 웨이퍼는 비결함성 웨이퍼로 분류될 수 있다. 다시 말해서, 본 발명의 실시예들에 따르면, 국부성 불량 모드를 효율적으로 검출할 수 있다.

상술한 바와 같이 본 발명에 따르면, 웨이퍼 수율에 의존하지 않고 공간필터를 사용하여 웨이퍼의 결함지수를 산출한다. 따라서, 웨이퍼 내의 국부성 불량 모드를 효율적으로 검출할 수 있다. 또한, 웨이퍼들의 각각의 전기적인 측정이 웨이퍼 테스터를 통하여 완료될 때마다 상기 웨이퍼 결함지수가 산출된다. 따라서, 모든 웨이퍼들에 대하여 실시간으로 불량 분석이 이루어질 수 있다.

Claims

반도체 웨이퍼 상의 복수개의 칩들의 측정 데이터들로 구성된 데이터 파일을 저장하는 데이터 베이스;

상기 데이터 파일을 사용하여 웨이퍼 맵을 생성시키는 웨이퍼 맵 생성기;

상기 웨이퍼 맵에 공간 필터를 적용하여 여과된 맵을 생성시키는 여과된 맵 생성기;

상기 여과된 맵 내에 국부적으로 존재하는 불량 그룹에 대한 정규화된 분포 값에 상응하는 웨이퍼 결함지수를 제공하는 웨이퍼 결함지수 산출기; 및

상기 웨이퍼 결함지수를 목표 결함지수와 비교하여 상기 반도체 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류하는 웨이퍼 결함지수 비교기를 포함하는 결함성 웨이퍼의 검출 장비.
제 1 항에 있어서,

상기 공간 필터는 적어도 3개의 행들 및 적어도 3개의 열들을 따라 2차원적으로 배열된 적어도 9개의 칩들에 각각 대응하는 공간들을 갖고 상기 공간들의 각각은 가중치를 갖는 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
제 1 항에 있어서,

상기 불량 그룹은 상기 여과된 맵 내의 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성된 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
제 1 항에 있어서,

상기 데이터 베이스, 상기 웨이퍼 맵 생성기, 상기 여과된 맵 생성기, 상기 웨이퍼 결함지수 산출기 및 상기 웨이퍼 결함지수 비교기를 제어하는 제어기를 더 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
제 4 항에 있어서,

상기 제어기에 의해 제어되는 레지스터를 더 포함하되, 상기 레지스터는 상기 공간 필터의 정보 및 상기 목표 결함지수를 저장하고, 상기 제어기는 상기 공간 필터의 정보 및 상기 목표 결함지수를 각각 상기 여과된 맵 생성기 및 상기 웨이퍼 결함지수 비교기로 전송하는 것을 특징으로 하는 결함성 웨이퍼 검출 장비.
제 4 항에 있어서,

상기 제어기에 의해 제어되는 모니터를 더 포함하되, 상기 모니터는 상기 웨이퍼 결함지수 비교기, 상기 웨이퍼 결함지수 산출기, 상기 여과된 맵 생성기 및 상기 웨이퍼 맵 생성기의 출력 신호들중 적어도 하나를 화상 데이터로 변환시키는 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
반도체 웨이퍼 상에 형성된 복수개의 칩들을 전기적으로 측정하여 상기 복수개의 칩들을 양호한 칩들 및 불량 칩들로 분류하는 웨이퍼 테스터에 의해 측정된 데이터 파일을 저장하되, 상기 데이터 파일은 적어도 하나의 테스트 항목에 상응하는 측정 데이터들로 구성되는 데이터 베이스;

상기 측정 데이터들을 웨이퍼 맵으로 변환시키되, 상기 웨이퍼 맵은 상기 양호한 칩들 및 상기 불량 칩들의 위치들을 평면 상에 나타내는 웨이퍼 맵 생성기;

상기 웨이퍼 맵 상의 상기 복수개의 칩들에 각각 공간 필터를 적용하여 상기 복수개의 칩들의 각각을 여과된 양호한 칩(filtered good chip) 또는 여과된 불량 칩(filtered fail chip)으로 변환시키는 여과된 맵 생성기;

상기 여과된 불량 칩들을 하나의 불량 그룹(fail group) 또는 적어도 두 개의 불량 그룹들로 분류시키는 그룹화된 맵 생성기;

상기 불량 그룹들의 정규화된 분포 값(normalized distribution value)에 해당하는 웨이퍼 결함지수를 제공하는 웨이퍼 결함지수 산출기; 및

상기 웨이퍼 결함지수를 목표 결함지수와 비교하여 상기 측정된 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류하는 웨이퍼 결함지수 비교기를 포함하는 결함성 웨이퍼의 검출 장비.
제 7 항에 있어서,

상기 적어도 하나의 테스트 항목은 직류 테스트 항목 및 교류 테스트 항목을 포함하되, 상기 양호한 칩들 및 상기 불량 칩들에 대한 정보는 상기 테스트 항목들 의 각각에 대하여 독립적으로 제공되거나 상기 테스트 항목들의 전체에 대하여 제공되는 것을 특징으로 하는 결함성 웨이퍼 검출 장비.
제 7 항에 있어서,

상기 공간 필터는 적어도 3개의 행들 및 적어도 3개의 열들을 따라 2차원적으로 배열된 적어도 9개의 칩들에 각각 대응하는 공간들을 갖고 상기 공간들의 각각은 가중치를 갖는 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
제 7 항에 있어서,

상기 불량 그룹들중 하나의 불량 그룹은 상기 여과된 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성된 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
제 7 항에 있어서,

상기 데이터 베이스, 상기 웨이퍼 맵 생성기, 상기 여과된 맵 생성기, 상기 그룹화된 맵 생성기, 상기 웨이퍼 결함지수 산출기 및 상기 웨이퍼 결함지수 비교기를 제어하는 제어기를 더 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
제 11 항에 있어서,

상기 제어기에 의해 제어되는 레지스터를 더 포함하되, 상기 레지스터는 상기 공간 필터의 정보 및 상기 목표 결함지수를 저장하고, 상기 제어기는 상기 공간 필터의 정보 및 상기 목표 결함지수를 각각 상기 여과된 맵 생성기 및 상기 웨이퍼 결함지수 비교기로 전송하는 것을 특징으로 하는 결함성 웨이퍼 검출 장비.
제 11 항에 있어서,

상기 제어기에 의해 제어되는 모니터를 더 포함하되, 상기 모니터는 상기 웨이퍼 결함지수 비교기, 상기 웨이퍼 결함지수 산출기, 상기 여과된 맵 생성기 및 상기 웨이퍼 맵 생성기의 출력 신호들중 적어도 하나를 화상 데이터로 변환시키는 것을 특징으로 하는 결함성 웨이퍼의 검출 장비.
반도체 웨이퍼 상에 형성된 복수개의 칩들을 전기적으로 측정함으로써 생성된 데이터 파일을 사용하여 웨이퍼 맵을 생성시키되, 상기 웨이퍼 맵은 상기 복수개의 칩들의 각각을 상기 전기적인 측정 결과들에 따라서 양호한 칩 또는 불량 칩으로 나타내고,

상기 웨이퍼 맵 상의 상기 칩들의 각각에 공간 필터를 적용하여 상기 칩들의 각각을 여과된 양호한 칩 또는 여과된 불량 칩으로 변환시키고,

상기 여과된 불량 칩들을 하나 또는 적어도 두 개의 불량 그룹들로 분류하되, 상기 불량 그룹들(fail groups)의 각각은 상기 여과된 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성되고,

상기 불량 그룹들의 정규화된 분포 값에 해당하는 웨이퍼 결함지수를 산출하고,

상기 웨이퍼 결함지수와 목표 결함지수를 비교하여 상기 측정된 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류하는 것을 포함하는 결함성 웨이퍼의 검출 방법.
제 14 항에 있어서,

상기 전기적인 측정 결과들은 적어도 하나의 테스트 항목을 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 15 항에 있어서,

상기 적어도 하나의 테스트 항목은 직류 테스트 항목 및 교류 테스트 항목을 포함하되, 상기 양호한 칩들 및 상기 불량 칩들에 대한 정보는 상기 테스트 항목들의 각각에 대하여 독립적으로 제공되거나 상기 테스트 항목들의 전체에 대하여 제공되는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 14 항에 있어서, 상기 복수개의 칩들에 각각 상기 공간 필터를 적용하는 것은

상기 복수개의 칩들중 선택된 하나의 칩 및 상기 선택된 칩을 둘러싸는 i개 의 주변 칩들을 설정하고,

상기 설정된 칩들중 상기 양호한 칩들 및 상기 불량 칩들에 각각 "1" 및 "0"의 상태 값들을 부여하고,

상기 설정된 칩들에 각각 상응하는 공간들에 가중치(weight)를 부여하고,

상기 설정된 칩들의 상기 상태 값들 및 그에 대응하는 상기 가중치들을 각각 곱하여 i+1개의 공간 값들을 산출하고,

상기 공간 값들의 합을 기준 필터 값과 비교하여 상기 선택된 칩을 여과된 불량 칩 또는 여과된 양호한 칩으로 분류시키는 것을 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 17 항에 있어서,

상기 i는 8인 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 17 항에 있어서,

상기 가중치가 1이고 상기 기준 필터 값이 0.5인 경우에, 상기 여과된 불량 칩에 대한 상기 공간 값들의 합은 0.5 보다 작고 상기 여과된 양호한 칩에 대한 상기 공간 값들의 합은 0.5 보다 큰 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
웨이퍼 테스터를 사용하여 반도체 웨이퍼 상에 형성된 복수개의 칩들을 전기적으로 측정함으로써 생성된 데이터 파일을 데이터 베이스 내에 저장시키되, 상기 데이터 파일은 적어도 하나의 테스트 항목에 상응하는 측정 데이터들로 구성되고 상기 복수개의 칩들의 각각은 상기 측정 데이터들에 따라서 양호한 칩 또는 불량 칩으로 분류되고,

상기 데이터 파일을 웨이퍼 맵 생성기를 사용하여 웨이퍼 맵으로 변환시키되, 상기 웨이퍼 맵은 상기 양호한 칩들 및 상기 불량 칩들의 위치들을 평면 상에 나타내고,

상기 웨이퍼 맵 상의 상기 복수개의 칩들의 각각을 공간 필터 및 여과된 맵 생성기를 사용하여 여과된 양호한 칩 또는 여과된 불량 칩으로 변환시키고,

상기 여과된 불량 칩들을 그룹화된 맵 생성기를 사용하여 하나 또는 적어도 두 개의 불량 그룹들로 분류하되, 상기 불량 그룹들의 각각은 상기 여과된 불량 칩들중 하나의 고립된 칩(a single isolated chip) 또는 복수개의 인접한 칩들(a plurality of adjacent chips)로 구성되고,

상기 불량 그룹들의 정규화된 분포 값에 해당하는 웨이퍼 결함지수를 웨이퍼 결함지수 산출기를 사용하여 산출하고,

상기 웨이퍼 결함지수를 웨이퍼 결함지수 비교기를 사용하여 목표 결함지수와 비교하여 상기 측정된 웨이퍼를 결함성 웨이퍼 또는 비결함성 웨이퍼로 분류하는 것을 포함하는 결함성 웨이퍼의 검출 방법.
제 20 항에 있어서,

상기 데이터 베이스, 상기 웨이퍼 맵 생성기, 상기 여과된 맵 생성기, 상기 그룹화된 맵 생성기, 상기 웨이퍼 결함지수 생성기 및 상기 웨이퍼 결함지수 비교기는 제어기에 의해 제어되는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 21 항에 있어서,

상기 공간 필터 및 상기 목표 결함지수는 상기 반도체 웨이퍼를 측정하기 전에 설정되고 상기 제어기에 의해 제어되는 레지스터에 저장되는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 22 항에 있어서,

상기 공간 필터는 크기 및 가중치에 의해 정의되는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 22 항에 있어서, 상기 공간 필터를 설정하는 것은

상기 복수개의 칩들중 선택된 하나의 칩 및 상기 선택된 칩을 둘러싸는 i개의 주변 칩들을 설정하고,

상기 설정된 칩들에 각각 상응하는 i+1개의 공간들을 설정하고,

상기 i+1개의 공간들에 각각 가중치를 부여하는 것을 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 24 항에 있어서,

상기 "i" 는 8 또는 24인 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 24 항에 있어서,

상기 가중치는 1인 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 24 항에 있어서, 상기 복수개의 칩들의 각각을 상기 여과된 양호한 칩 또는 상기 여과된 불량 칩으로 변환시키는 것은

상기 설정된 칩들중 상기 양호한 칩들 및 상기 불량 칩들에 각각 "1" 및 "0"의 상태 값들을 부여하고,

상기 설정된 칩들의 상기 상태 값들 및 그에 대응하는 상기 가중치들을 각각 곱하여 i+1개의 공간 값들을 산출하고,

상기 공간 값들의 합을 0.5와 비교하여 상기 선택된 칩을 상기 여과된 불량 칩 또는 상기 여과된 양호한 칩으로 분류하는 것을 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 22 항에 있어서, 상기 목표 결함지수를 설정하는 것은

복수개의 기준 웨이퍼들(reference wafers) 상에 형성된 복수개의 기준 칩들(reference chips)을 웨이퍼 테스터를 사용하여 전기적으로 측정하여 기준 데이터 파일들을 생성시키고,

상기 기준 데이터 파일들을 사용하여 상기 각 기준 웨이퍼들에 대한 웨이퍼 결함지수들을 산출하고,

상기 웨이퍼 결함지수들의 빈도수(frequency)를 보여주는 도수 분포도(histogram)를 작성하고,

상기 도수 분포도로부터 표준 평균 및 표준 편차를 구하고,

상기 표준 평균 및 상기 표준 편차를 사용하여 베타 확률 분포도를 작성하고,

상기 베타 확률 분포도로부터 상기 목표 웨이퍼 결함지수를 설정하는 것을 포함하는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.
제 20 항에 있어서,

상기 적어도 하나의 테스트 항목은 직류 테스트 항목 및 교류 테스트 항목을 포함하되, 상기 양호한 칩들 및 상기 불량 칩들에 대한 정보는 상기 테스트 항목들의 각각에 대하여 독립적으로 제공되거나 상기 테스트 항목들의 전체에 대하여 제공되는 것을 특징으로 하는 결함성 웨이퍼의 검출 방법.