KR100583529B1 - 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법 - Google Patents

반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법 Download PDF

Info

Publication number
KR100583529B1
KR100583529B1 KR1020030068262A KR20030068262A KR100583529B1 KR 100583529 B1 KR100583529 B1 KR 100583529B1 KR 1020030068262 A KR1020030068262 A KR 1020030068262A KR 20030068262 A KR20030068262 A KR 20030068262A KR 100583529 B1 KR100583529 B1 KR 100583529B1
Authority
KR
South Korea
Prior art keywords
defect
information
wafer
yield
chip
Prior art date
Application number
KR1020030068262A
Other languages
English (en)
Other versions
KR20050032240A (ko
Inventor
강정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030068262A priority Critical patent/KR100583529B1/ko
Publication of KR20050032240A publication Critical patent/KR20050032240A/ko
Application granted granted Critical
Publication of KR100583529B1 publication Critical patent/KR100583529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Abstract

본 발명은 반도체 제조 공정 후 공정 대상물인 웨이퍼 상에 발생되는 결함을 체계적으로 관리하여 해당 결함이 수율에 미치는 영향을 정확히 파악할 수 있는 반도체 기판의 결함 관리 및 수율 산출 시스템 그리고 이를 이용한 방법에 관한 것으로서,
본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 방법은 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 반도체 기판의 결함 관리 및 수율 산출 방법에 있어서, 웨이퍼 전면에 대한 좌표 정보 및 상기 웨이퍼의 각 칩을 구성하는 복수의 소자에 대한 소자 특성 정보를 파악하는 단계;와, 상기 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 크기 및 결함의 위치 등의 결함 정보를 도출하는 단계;와, 상기 결함 분류 수단을 이용하여 상기 결함 정보를 대상으로 결함의 특성에 따라 분류하여 결함 분류 정보를 도출하는 단계;와, 상기 웨이퍼 전면에 대한 좌표 정보, 결함 정보 및 결함 분류 정보를 조합하여 웨이퍼 상에 존재하는 결함의 위치별 결함 정보를 파악하는 단계;와, 상기 위치별 결함 정보, 소자 특성 정보 및 웨이퍼 전면에 대한 좌표 정보를 이용하여 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악하고, 상기 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경우 그 결함이 재생 가능한지 여부를 파악하여 해당 웨이퍼의 수율을 산출하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
결함, 디펙트, 웨이퍼, 수율

Description

반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법{System and method for calculating yield and managing defect}
도 1은 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 시스템의 구성도.
도 2는 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 방법을 설명하기 위한 순서도.
도 3은 웨이퍼 상에 발생되는 결함의 종류를 도시한 개념도.
<도면의 주요 부분에 대한 설명>
101 : 제어 수단 102 : 결함 위치 확인 모듈
103 : 수율 산출 모듈 104 : 입출력 모듈
105 : 결함 검사 수단 106 : 결함 분류 수단
110 : 결함 정보 DB 111 : 웨이퍼 좌표 정보 DB
112 : 소자 특성 정보 DB 113 : 위치별 결함 정보 DB
본 발명은 반도체 기판의 결함 관리 및 수율 산출 시스템 그리고 이를 이용한 방법에 관한 것으로서, 보다 상세하게는 반도체 제조 공정 후 공정 대상물인 웨이퍼 상에 발생되는 결함을 체계적으로 관리하여 해당 결함이 수율에 미치는 영향을 정확히 파악할 수 있는 반도체 기판의 결함 관리 및 수율 산출 시스템 그리고 이를 이용한 방법에 관한 것이다.
반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위공정 기술의 개발에 더불어 공정 관리의 중요성이 대두되고 있다. 특히, 반도체 생산의 수율을 향상시키기 위해서는 공정기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 이에 따라, 최적화된 공정 기술의 개발 및 생산공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 과정이 요구된다.
한편, 반도체 제조공정은 크게 전 공정, 후 공정 및 테스트 공정으로 구분되는데, 상기 전 공정은 제조 공정(Fabrication process)이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로의 패턴을 형성시키는 공정이다. 상기 후 공정은 어셈블리(Assembly) 공정이라고도 불리며, 상기 웨이퍼를 각각의 칩들로 분리시키고 외부 장치와 전기적 신호의 연결이 가능하도록 칩에 도전성의 리드(lead)나 볼(ball)을 접속시키고, 칩을 외부 환경으로부터 보호하기 위한 에폭시 수지와 같은 수지로 몰딩(molding)시킴으로써 집적회로 패키지를 형성하는 공정이다. 상기 테스트 공정은 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.
상기 어셈블리 공정을 진행하기 전에 웨이퍼를 구성하는 각 칩의 전기적 특성을 검사하는 이디에스(EDS, Electrical Die Sorting) 공정이 진행된다. 상기 EDS 공정은 웨이퍼를 구성하는 칩들 중에서 불량 칩을 판별하여 재생(repair) 가능한 칩은 재생시키고 재생 불가능한 칩은 제거시킴으로써 후속의 어셈블리 공정 및 테스트 공정에서 소요되는 시간 및 원가를 절감하는 역할을 한다.
한편, 전 공정인 제조 공정이 완료되면 소정의 검사 장비를 이용하여 웨이퍼 전면에 대하여 결함 존재 유무 및 결함 분류 등의 결함 분석 과정을 거친다.
제반 반도체 단위 제조 공정이 완료된 상태에서 해당 웨이퍼를 대상으로 수행되는 상기 결함 분석 과정에 있어서, 분석된 웨이퍼의 결함 정보는 상기 검사 장비에 저장되는데, 최종의 테스트 공정 후에 산출된 수율을 바탕으로 상기 웨이퍼 상의 결함이 수율에 미치는 영향을 파악하는데 이용된다.
종래에 있어서, 반도체 제조 공정을 수행한 후에 웨이퍼 전면을 대상으로 결함 검사 및 분류 등의 결함 분석 과정을 거치지만 해당 결함 분석 정보가 검사 장비에 저장되고 저장된 결함 분석 정보는 반도체 소자의 테스트 공정을 완료한 후에 활용되는 방식을 택하고 있다.
이와 같은 방식을 택함에 따라, 테스트 공정 결과에 의해 수율이 산출되고 산출된 수율을 바탕으로 상기의 결함 분석 정보를 대비하게 되어 테스트 공정이 수행되기 전까지는 해당 웨이퍼의 결함이 수율에 어떠한 영향을 미치는지 정확히 판단할 수 없다. 또한, 상기 결함 분석 정보의 체계적인 관리의 미흡으로 수율과 결함과의 상관 관계를 명확히 규명함에 있어 한계가 노출된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 반도체 제조 공정 후 공정 대상물인 웨이퍼 상에 발생되는 결함을 체계적으로 관리하여 해당 결함이 수율에 미치는 영향을 정확히 파악할 수 있는 반도체 기판의 결함 관리 및 수율 산출 시스템 그리고 이를 이용한 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 기판의 결함 관리 및 수율 산출 방법은 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 반도체 기판의 결함 관리 및 수율 산출 방법에 있어서, 웨이퍼 전면에 대한 좌표 정보 및 상기 웨이퍼의 각 칩을 구성하는 복수의 소자에 대한 소자 특성 정보를 파악하는 단계;와, 상기 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 크기 및 결함의 위치 등의 결함 정보를 도출하는 단계;와, 상기 결함 분류 수단을 이용하여 상기 결함 정보를 대상으로 결함의 특성에 따라 분류하여 결함 분류 정보를 도출하는 단계;와, 상기 웨이퍼 전면에 대한 좌표 정보, 결함 정보 및 결함 분류 정보를 조합하여 웨이퍼 상에 존재하는 결함의 위치별 결함 정보를 파악하는 단계;와, 상기 위치별 결함 정보, 소자 특성 정보 및 웨이퍼 전면에 대한 좌표 정보를 이용하여 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악하고, 상기 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경우 그 결함이 재생 가능한지 여부를 파악하여 해당 웨이퍼의 수율을 산출하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 웨이퍼 전면에 대한 좌표 정보는 상기 웨이퍼를 구성하는 복수의 칩에 대한 좌표 정보 및 상기 칩을 구성하는 복수의 소자에 대한 좌표 정보로 구성될 수 있다.
바람직하게는, 해당 웨이퍼의 수율을 산출하는 단계에 있어서, 결함이 발생된 소자 영역이 레이저 재생 공정에 의해 가능한지 여부를 판단하여 수율 산출시 반영할 수 있다.
본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 시스템은 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 반도체 기판의 결함 관리 및 수율 산출 시스템에 있어서, 웨이퍼 좌표 정보, 소자 특성 정보 및 위치별 결함 정보를 저장하는 결함 정보 DB;와, 상기 결함 정보 DB와 소정의 통신관계를 형성하며 해당 정보를 결함 정보 DB의 필요 영역에 선택적으로 저장 및 갱신하고 상기 결함 정보 DB의 정보를 바탕으로 일련의 반도체 기판의 결함 관리 및 수율 산출 과정을 진행하는 제어 수단;과, 상기 제어 수단의 제어 하에 상기 결함 검사 수단에 의해 습득된 결함 정보, 상기 결함 분류 수단에 의해 정리된 결함 분류 정보 및 상기 결함 정보 DB에 저장되어 있는 웨이퍼 좌표 정보를 조합하여 어느 위치에 어느 종류의 결함이 존재하는지의 위치별 결함 정보를 파악하 는 결함 위치 확인 모듈;과, 상기 제어 수단의 제어 하에 상기 위치별 결함 정보, 웨이퍼 좌표 정보 및 소자 특성 정보를 이용하여 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악하고, 상기 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경우 그 결함이 재생 가능한지 여부를 파악하여 해당 웨이퍼의 수율을 산출하는 수율 산출 모듈을 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 결함 정보 DB는, 웨이퍼를 구성하는 복수의 칩 영역에 대한 좌표 정보 및 각각의 칩을 구성하는 복수의 소자 영역에 대한 좌표 정보를 저장하는 웨이퍼 좌표 정보 DB와, 상기 칩을 구성하는 복수의 소자의 특성을 저장하는 소자 특성 정보 DB와, 상기 웨이퍼 상에 발생된 결함의 크기 및 위치를 저장하는 위치별 결함 정보 DB를 포함하여 구성될 수 있다.
바람직하게는, 상기 수율 산출 모듈은, 결함이 발생된 소자 영역이 레이저 재생 공정에 의해 가능한지 여부를 판단하여 수율 산출시 이를 반영하여 계산할 수 있다.
본 발명의 특징에 따르면, 웨이퍼를 복수의 칩으로 구분하고 상기 각각의 칩에 대하여 소자별로 영역을 구분하여 해당 칩 및 소자 영역별로 결함 검사를 실시하고 각각의 칩 및 소자 영역의 특성을 반영하여 상기 웨이퍼 상에 발생한 결함이 수율에 미치는 영향을 정확히 파악할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 시스템 그리고 이를 이용한 방법을 상세히 설명하기로 한다. 도 1은 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 시스템의 블록 구성도이고, 도 2는 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 방법을 설명하기 위한 순서도이다.
먼저, 도 1에 도시한 바와 같이 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 시스템(100)은 크게 제어 수단(101), 결함 검사 수단(105), 결함 분류 수단(106) 및 결함 정보 DB의 조합으로 이루어진다. 이에 부가하여 상기 제어 수단(101)과 연동되어 결함 정보를 처리하는 결함 위치 확인 모듈(102), 수율 산출 모듈(103)이 더 구비된다.
상기 결함 검사 수단(105)과 결함 분류 수단(106)은 인터페이스 모듈을 매개로 상기 제어 수단(101)과 소정의 통신관계를 맺고 있으며 이와 같은 시스템은 RS232C와 같은 통상적인 근거리 통신망으로 구축 가능하다.
상기 결함 검사 수단(105)은 웨이퍼 상에 발생된 결함을 검출하기 위한 수단으로서, 웨이퍼(300) 전면을 시작점의 칩(301)과 종료점의 칩(302)을 설정한 상태에서 스캐닝하여(도 3의 화살표 방향) 웨이퍼의 인식 코드를 확인하고, 결함이 발생된 위치의 좌표 및 결함의 크기 정보를 검출하여 상기 제어 수단(101)으로 전달하는 역할을 수행한다.
상기 결함 분류 수단(106)은 상기 결함 검사 수단(105)을 통해 얻어진 결함 정보를 근거로 각각의 결함에 대하여 그 특성에 따라 여러 종류의 결함으로 세분화하는 역할을 수행한다. 구체적으로, 주사전자현미경(Scanning Electron Microscopy, SEM) 등과 같은 광학 장치를 이용하여 해당 결함에 대하여 정밀 검사 를 하고 그 결과 정보를 상기 제어 수단(101)으로 전달하는 역할을 한다. 참고로, 상기 결함의 종류는 도 3에 도시한 바와 같이, 군(群)을 이루어 집합 형태를 갖는 결함(A), 스크래치(scratch)성 결함(B) 및 실제 결함이 아닌데 결함으로 나타나는 거짓 결함(false defect)(C) 등이 존재할 수 있다.
한편, 상기 결함 정보 DB(110)는 상기 결함 검사 수단(105)에 의해 검출된 결함 정보 및 상기 결함 분류 수단(106)에 의해 재분류된 결함 정보를 최종적으로 저장하는 역할을 수행하는데 세부적으로, 웨이퍼 좌표 정보 DB(111), 소자 특성 정보 DB(112) 및 위치별 결함 정보 DB(113)로 구성된다.
상기 웨이퍼 좌표 정보 DB(111)는 웨이퍼 전면에 대한 영역 정보를 저장하는 것으로 전체 웨이퍼를 구성하는 복수의 칩 영역에 대한 좌표 정보 및 각각의 칩을 구성하는 복수의 소자 영역에 대한 좌표 정보를 저장하는 역할을 한다. 상기 소자 특성 정보 DB(112)는 상기 칩을 구성하는 복수의 소자의 특성을 저장하는 것으로 예를 들어, 해당 소자가 메모리 소자인지 비메모리 소자인지 등의 정보를 저장하는 역할을 수행한다. 여기서, 상기 소자의 특성 정보는 이후의 수율 산출에 있어서 중요한 인자가 된다. 마지막으로, 상기 위치별 결함 정보 DB(113)는 웨이퍼 상에 발생된 결함의 크기 및 위치 정보를 저장하는 역할을 수행한다.
한편, 상기 결함 검사 수단(105) 및 결함 분류 수단(106)으로부터 발생된 상기 결함 정보 DB(110)의 각 필요 영역에 저장되기 위해서는 소정의 과정을 거치는데 구체적으로, 상기 제어 수단(101)의 제어 하에 결함 위치 확인 모듈(102), 수율 산출 모듈(103) 등을 거쳐 상기 결함 정보가 가공된다. 상기 모듈들에 대해서 보다 상세히 설명하면 다음과 같다.
상기 결함 위치 확인 모듈(102)은 상기 결함 검사 수단(105)에 의해 습득된 결함 정보, 상기 결함 분류 수단(106)에 의해 정리된 결함 분류 정보 및 웨이퍼 좌표 정보 DB(111)에 저장되어 있는 웨이퍼 영역 정보 등을 조합하여 어느 위치에 어느 종류의 결함이 존재하는지를 파악하는 모듈이다. 이와 같은 조합으로 얻어진 위치별 결함 정보는 상기 제어 수단(101)의 명령 하에 상기 결함 정보 DB(110)의 필요 영역 즉, 위치별 결함 정보 DB(113)에 선택적으로 저장된다.
상기 수율 산출 모듈(103)은 해당 웨이퍼를 구성하는 복수의 칩 대비 양품의 칩의 비율 즉, 수율을 산출하는 모듈로서, 상기 수율 산출의 주요 인자는 전술한 결함 위치 확인 모듈(102)로부터 얻어진 위치별 결함 정보와, 상기 웨이퍼 좌표 정보 DB(111)에 저장되어 있는 웨이퍼 전면에 대한 영역 정보와, 소자 특성 정보 DB(112)에 저장되어 있는 각 칩을 구성하는 소자의 특성 정보이다. 즉, 상기 위치별 결함 정보, 웨이퍼 좌표 정보 및 소자 특성 정보를 조합하여 1차적으로 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악할 수 있게 되며, 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경우 그 결함의 특성 예를 들어, 해당 결함이 거짓 결함(false defect) 또는 후속의 레이저 재생 공정(Laser repair process)에 의해 재생이 가능한 결함인지 등을 파악하여 이를 수율 산출시 반영하여 정확한 수율을 계산하는 모듈이다. 이 때, 칩의 특정에 영역에 발생된 영역에 해당하는 소자가 메모리 소자인 경우에는 재생이 가능하므로 소자의 특성 또한 수율 산출에 있어 매우 중요한 변수로 작용한다.
한편, 상기 제어 수단(101)은 상기 전술한 제반 모듈 및 결함 정보 DB(110)를 제어함은 물론 상기 제반 모듈과 결함 정보 DB(110)를 매개하여 위치별 결함 정보, 웨이퍼 좌표 정보 및 소자 특성 정보 등이 상기 결함 정보 DB(110)의 필요 영역에 선택적으로 저장되도록 하거나 해당 정보의 갱신이 원활히 이루어지도록 하는 역할을 수행한다. 또한, 상기 제어 수단(101)은 인터페이스 모듈을 통하여 상기 결함 검사 수단(105) 및 결함 분류 모듈과 연결되어 양방향 의사소통이 가능하도록 한다.
이제 상기의 구성을 갖는 시스템의 동작 즉, 본 발명의 반도체 기판의 결함 관리 및 수율 산출 방법을 설명하기로 한다.
먼저, 도 2에 도시한 바와 같이 소정의 반도체 설계 정보를 바탕으로 웨이퍼 전면에 대한 좌표 정보를 반도체 기판의 결함 관리 및 수율 산출 시스템의 입출력 모듈(104)을 통해 입력한다. 이 때, 상기 웨이퍼 전면에 대한 좌표 정보는 상기 웨이퍼를 구성하는 복수의 칩 영역에 대한 좌표 정보 및 상기 각각의 칩을 구성하는 복수의 소자(device) 영역을 포함한다. 상기 입출력 모듈(104)을 통해 입력된 웨이퍼 전면에 대한 좌표 정보는 상기 제어 수단(101)의 제어 하에 상기 결함 정보 DB(110)의 필요 영역에 선택적으로 저장된다.
이와 같은 상태에서, 반도체 제조 공정이 완료된 웨이퍼를 대상으로 상기 결함 검사 수단(105)을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시한다. 이 때, 상기 결함 검사 수단(105)은 웨이퍼의 표면을 스캐닝하여 웨이퍼의 인식 코드를 확인하고 발생된 결함의 좌표 및 결함의 크기를 검출한다.
상기 결함의 좌표 및 크기 정보는 상기 결함 분류 수단(106)에 의해서 결함의 특성에 따라 분류된다. 구체적으로, 작업자가 주사전자현미경 등과 같은 광학 장치를 이용하여 해당 결함에 대하여 정밀 검사를 하고 그 결과 정보가 결함 분류 모듈로 전달되어 처리된다. 전술한 바와 같이, 웨이퍼 상에 발생되는 결함은 군(群)을 이루어 집합 형태를 갖는 결함, 스크래치성 결함 및 실제 결함이 아닌데 결함으로 나타나는 거짓 결함 등 다양한 형태를 갖는다. 상기 결함 분류 수단(106)은 이와 같이 다양한 형태의 결함을 분류하는 것이다.
상기 결함 분류 모듈에 의해 결함이 종류별로 구분된 상태에서 상기 결함이 웨이퍼 상의 어느 위치에 존재하는지의 결함 정보와 위치 정보를 매칭시키는 작업이 진행된다. 즉, 결함 검사 수단(105)에 의해 습득된 결함 정보, 상기 결함 분류 수단(106)에 의해 정리된 결함 분류 정보 및 웨이퍼 좌표 정보 DB(111)에 저장되어 있는 웨이퍼 영역 정보 등을 조합하여 어느 위치에 어느 종류의 결함이 존재하는지를 파악하여 위치별 결함 정보를 도출한다. 이 때, 도출된 상기 위치별 결함 정보는 상기 결함 정보 DB(110)의 필요 영역 즉, 위치별 결함 정보 DB(113)에 저장된다.
상기 위치별 결함 정보가 상기 결함 정보 DB(110)에 저장된 상태에서, 상기 위치별 결함 정보와, 상기 웨이퍼 좌표 정보 DB(111)에 저장되어 있는 웨이퍼 전면에 대한 영역 정보와, 상기 소자 특성 정보 DB(112)에 저장되어 있는 소자의 특성 정보를 조합하여 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악한다. 만약, 상기 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경 우 그 결함이 재생 가능하지 여부를 파악하여 이를 수율 산출시 반영한다. 해당 결함이 재생 가능한지 여부는 해당 결함의 종류 및 상기 해당 결함이 발생된 소자의 특성을 고려해야 한다. 예를 들어, 해당 결함이 거짓 결함(false defect) 등과 같이 치료 가능하거나 해당 소자 영역이 후속의 레이저 재생 공정에 의하여 재생이 가능한 메모리 소자인 경우 이는 수율 산출시 불량품이 아닌 양품으로 분류된다.
이와 같은 과정을 통하여 수율이 산출되면 본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 과정은 완료된다.
한편, 본 발명에 따른 수율 산출은 웨이퍼 상에 발생된 결함 정보를 바탕으로 산출된 것으로, 후속의 테스트 공정 후 정밀하게 계산되는 수율과 비교되어 웨이퍼 상의 결함이 수율에 미치는 영향을 정확히 파악할 수 있게 된다.
본 발명에 따른 반도체 기판의 결함 관리 및 수율 산출 방법 그리고 이를 이용한 방법은 다음과 같은 효과가 있다.
웨이퍼를 복수의 칩으로 구분하고 상기 각각의 칩에 대하여 소자별로 영역을 구분하여 해당 칩 및 소자 영역별로 결함 검사를 실시하고 각각의 칩 및 소자 영역의 특성을 반영하여 결함 정보를 추출하여 상기 웨이퍼 상에 발생한 결함이 수율에 미치는 영향을 정확히 파악할 수 있게 된다.
또한, 본 발명에 따른 수율 산출은 웨이퍼 상에 발생된 결함 정보를 바탕으로 산출된 것으로, 후속의 테스트 공정 후 정밀하게 계산되는 수율과 비교되어 웨 이퍼 상의 결함이 수율에 미치는 영향을 정확히 파악할 수 있게 된다.

Claims (6)

  1. 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 반도체 기판의 결함 관리 및 수율 산출 방법에 있어서,
    웨이퍼 전면에 대한 좌표 정보 및 상기 웨이퍼의 각 칩을 구성하는 복수의 소자에 대한 소자 특성 정보를 파악하는 단계;
    상기 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 크기 및 결함의 위치 등의 결함 정보를 도출하는 단계;
    상기 결함 분류 수단을 이용하여 상기 결함 정보를 대상으로 결함의 특성에 따라 분류하여 결함 분류 정보를 도출하는 단계;
    상기 웨이퍼 전면에 대한 좌표 정보, 결함 정보 및 결함 분류 정보를 조합하여 웨이퍼 상에 존재하는 결함의 위치별 결함 정보를 파악하는 단계; 및
    상기 위치별 결함 정보, 소자 특성 정보 및 웨이퍼 전면에 대한 좌표 정보를 이용하여 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악하고, 상기 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경우 그 결함이 재생 가능한지 여부를 파악하여 해당 웨이퍼의 수율을 산출하는 단계를 포함하며,
    상기 해당 웨이퍼의 수율을 산출하는 단계는 결함이 발생된 소자 영역이 레이저 재생 공정에 의해 가능한지 여부를 판단하여 수율 산출시 반영하는 것을 특징으로 하는 반도체 기판의 결함 관리 및 수율 산출 방법.
  2. 제 1 항에 있어서, 웨이퍼 전면에 대한 좌표 정보는 상기 웨이퍼를 구성하는 복수의 칩에 대한 좌표 정보 및 상기 칩을 구성하는 복수의 소자에 대한 좌표 정보로 구성되는 것을 특징으로 하는 반도체 기판의 결함 관리 및 수율 산출 방법.
  3. 삭제
  4. 소정의 결함 검사 수단과 결함 분류 수단을 이용하여 웨이퍼 상에 발생되는 결함을 분석하는 반도체 기판의 결함 관리 및 수율 산출 시스템에 있어서,
    웨이퍼 좌표 정보, 소자 특성 정보 및 위치별 결함 정보를 저장하는 결함 정보 DB;
    상기 결함 정보 DB와 소정의 통신관계를 형성하며 해당 정보를 결함 정보 DB의 필요 영역에 선택적으로 저장 및 갱신하고 상기 결함 정보 DB의 정보를 바탕으로 일련의 반도체 기판의 결함 관리 및 수율 산출 과정을 진행하는 제어 수단;
    상기 제어 수단의 제어 하에 상기 결함 검사 수단에 의해 습득된 결함 정보, 상기 결함 분류 수단에 의해 정리된 결함 분류 정보 및 상기 결함 정보 DB에 저장되어 있는 웨이퍼 좌표 정보를 조합하여 어느 위치에 어느 종류의 결함이 존재하는지의 위치별 결함 정보를 파악하는 결함 위치 확인 모듈; 및
    상기 제어 수단의 제어 하에 상기 위치별 결함 정보, 웨이퍼 좌표 정보 및 소자 특성 정보를 이용하여 웨이퍼 상의 해당 칩 또는 해당 소자 영역에 결함이 존재하는지 여부를 파악하고, 상기 해당 칩 또는 해당 소자 영역에 결함이 존재하는 경우 그 결함이 재생 가능한지 여부를 파악하여 해당 웨이퍼의 수율을 산출하는 수율 산출 모듈을 포함하며,
    상기 수율 산출 모듈은, 결함이 발생된 소자 영역이 레이저 재생 공정에 의해 가능한지 여부를 판단하여 수율 산출시 이를 반영하여 계산하는 것을 특징으로 하는 반도체 기판의 결함 관리 및 수율 산출 시스템.
  5. 제 4 항에 있어서, 상기 결함 정보 DB는,
    웨이퍼를 구성하는 복수의 칩 영역에 대한 좌표 정보 및 각각의 칩을 구성하는 복수의 소자 영역에 대한 좌표 정보를 저장하는 웨이퍼 좌표 정보 DB와,
    상기 칩을 구성하는 복수의 소자의 특성을 저장하는 소자 특성 정보 DB와,
    상기 웨이퍼 상에 발생된 결함의 크기 및 위치를 저장하는 위치별 결함 정보 DB를 포함하여 구성되는 것을 특징으로 하는 반도체 기판의 결함 관리 및 수율 산출 시스템.
  6. 삭제
KR1020030068262A 2003-10-01 2003-10-01 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법 KR100583529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030068262A KR100583529B1 (ko) 2003-10-01 2003-10-01 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068262A KR100583529B1 (ko) 2003-10-01 2003-10-01 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050032240A KR20050032240A (ko) 2005-04-07
KR100583529B1 true KR100583529B1 (ko) 2006-05-26

Family

ID=37236810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068262A KR100583529B1 (ko) 2003-10-01 2003-10-01 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법

Country Status (1)

Country Link
KR (1) KR100583529B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160147435A (ko) * 2015-06-15 2016-12-23 삼성전자주식회사 집적 회로의 수율 예측 방법 및 집적 회로의 설계 최적화 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909474B1 (ko) 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
US11658263B2 (en) 2020-03-09 2023-05-23 Seoul Viosys Co., Ltd. Method of fabricating a light emitting device having a stacked structure
KR102459337B1 (ko) * 2020-12-21 2022-10-28 주식회사 에타맥스 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160147435A (ko) * 2015-06-15 2016-12-23 삼성전자주식회사 집적 회로의 수율 예측 방법 및 집적 회로의 설계 최적화 방법
KR102398596B1 (ko) 2015-06-15 2022-05-16 삼성전자주식회사 집적 회로의 수율 예측 방법 및 집적 회로의 설계 최적화 방법

Also Published As

Publication number Publication date
KR20050032240A (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
US5917332A (en) Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US6334097B1 (en) Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods
US6766208B2 (en) Automatic production quality control method and system
CN108231623A (zh) 半导体元件的制造过程中进行自动缺陷筛选的系统
WO2005008548A1 (en) Method of transmitting cad data to a wafer inspection system
TWI617816B (zh) 晶圓的可適性電性測試
WO2004097903A2 (en) Single tool defect classification solution
CN104303264A (zh) 用于半导体装置的自动化检验的配方产生的方法、计算机系统及设备
US5933522A (en) Specific part searching method and device for memory LSI
CN109923654A (zh) 通过跨层图像相减的晶片噪声减少
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP4109799B2 (ja) 半導体装置の製造方法
CN111653500A (zh) 判断晶圆良率损失的方法
KR100574648B1 (ko) 결함 유형 분류 방법 및 시스템
KR100583529B1 (ko) 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법
US7106434B1 (en) Inspection tool
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
KR100583528B1 (ko) 결함 정보 통합 관리 시스템 및 방법
KR100583532B1 (ko) 웨이퍼 영역별 결함정보 관리 시스템 및 그를 이용한 방법
JP2000332071A (ja) 外観検査方法および装置ならびに半導体装置の製造方法
KR100583531B1 (ko) 오류 공정 추적 시스템 및 방법
CN101807266B (zh) 半导体制造中的成品管理方法
US6944573B2 (en) Method and apparatus for the analysis of scratches on semiconductor wafers
KR100472776B1 (ko) 반도체 장치의 웨이퍼 결함 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090515

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee