KR100583528B1 - 결함 정보 통합 관리 시스템 및 방법 - Google Patents

결함 정보 통합 관리 시스템 및 방법 Download PDF

Info

Publication number
KR100583528B1
KR100583528B1 KR1020030068264A KR20030068264A KR100583528B1 KR 100583528 B1 KR100583528 B1 KR 100583528B1 KR 1020030068264 A KR1020030068264 A KR 1020030068264A KR 20030068264 A KR20030068264 A KR 20030068264A KR 100583528 B1 KR100583528 B1 KR 100583528B1
Authority
KR
South Korea
Prior art keywords
defect
information
bin
wafer map
wafer
Prior art date
Application number
KR1020030068264A
Other languages
English (en)
Other versions
KR20050032242A (ko
Inventor
김선주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030068264A priority Critical patent/KR100583528B1/ko
Publication of KR20050032242A publication Critical patent/KR20050032242A/ko
Application granted granted Critical
Publication of KR100583528B1 publication Critical patent/KR100583528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 레이저 프로브 테스트 및 멀티 프로브 테스트 과정을 통해 얻어지는 웨이퍼에 존재하는 결함에 대한 제반 정보를 통합하여 관리할 수 있는 결함 정보 통합 관리 시스템 및 방법에 관한 것으로서,
본 발명에 따른 결함 정보 통합 관리 방법은 레이저 프로브 테스트 장치를 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 유무, 결함의 위치 정보 및 결함의 종류 정보 등의 결함 세부 정보를 파악하는 단계;와, 상기 결함 세부 정보를 바탕으로 결함 웨이퍼 맵 및 LP 빈(BIN) 웨이퍼 맵을 생성하는 단계;와, 상기 멀티 프로브 테스트 장치를 이용하여 MP 빈(BIN) 웨이퍼 맵을 형성하는 단계;와, 상기 LP 또는 MP BIN 웨이퍼 맵의 특정 빈(BIN)이 선택되는 경우, 해당 다이의 결함 위치 정보 및 결함 종류 정보 등을 추출하여 결함 통합 관리 정보를 생성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
결함, 멀티, 레이저, 프로브

Description

결함 정보 통합 관리 시스템 및 방법{System and method for managing information for defect in wafer}
도 1은 본 발명에 따른 결함 정보 통합 관리 시스템의 블록 구성도.
도 2는 본 발명에 따른 결함 정보 통합 관리 방법을 설명하기 위한 순서도.
도 3a 내지 3b는 본 발명의 결함 정보 통합 관리 시스템에 의해 생성된 결함 통합 관리 정보의 일 예를 나타낸 것.
도 4a 내지 4b는 종래의 결함 분석 과정을 설명하기 위한 MP BIN 웨이퍼 및 및 결함 웨이퍼 맵을 도시한 것.
<도면의 주요 부분에 대한 설명>
101 : 제어 수단 102 : 결함정보 통합 관리모듈
103 : 입력 모듈 104 : 출력 모듈
105 : 레이저 프로브 테스트 장치 106 : 멀티 프로브 테스트 장치
110 : DB 블록
111 : LP BIN 웨이퍼 맵 DB 112 : 결함 웨이퍼 맵 DB
113 : MP BIN 웨이퍼 맵 DB 114 : 결함 세부 정보 DB
본 발명은 결함 정보 통합 관리 시스템 및 방법에 관한 것으로서, 보다 상세하게는 레이저 프로브 테스트 및 멀티 프로브 테스트 과정을 통해 얻어지는 웨이퍼에 존재하는 결함에 대한 제반 정보를 통합하여 관리할 수 있는 결함 정보 통합 관리 시스템 및 방법에 관한 것이다.
반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위 공정 기술의 개발에 더불어 공정 관리의 중요성이 대두되고 있다. 특히, 반도체 생산의 수율을 향상시키기 위해서는 공정 기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 이에 따라, 최적화된 공정 기술의 개발 및 생산 공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 과정이 요구된다.
한편, 반도체 제조공정은 크게 전 공정, 후 공정 및 테스트 공정으로 구분되는데, 상기 전 공정은 제조 공정(Fabrication process)이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로의 패턴을 형성시키는 공정이다. 상기 후 공정은 어셈블리(Assembly) 공정이라고도 불리며, 상기 웨이퍼를 각각의 다이(die)들로 분리시키고 외부 장치와 전기적 신호의 연결이 가능하도록 다이에 도전성의 리드(lead)나 볼(ball)을 접속시키고, 다이를 외부 환경으로부터 보호하기 위한 에폭시 수지 와 같은 수지로 몰딩(molding)시킴으로써 집적회로 패키지를 형성하는 공정이다. 상기 테스트 공정은 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다. 그리고, 상기 어셈블리 공정을 진행하기 전에 웨이퍼를 구성하는 각 다이의 전기적 특성을 검사하는 이디에스(EDS, Electrical Die Sorting) 공정이 진행된다. 상기 EDS 공정은 웨이퍼를 구성하는 다이들 중에서 불량 다이를 판별하여 재생(repair) 가능한 다이는 재생시키고 재생 불가능한 다이는 제거시킴으로써 후속의 어셈블리 공정 및 테스트 공정에서 소요되는 시간 및 원가를 절감시키는 역할을 한다.
한편, 상기 전 공정인 제조 공정이 완료되면 상기 어셈블리 공정 및 EDS 공정을 진행하기 전에 소정의 검사 장비를 이용하여 웨이퍼 단위로 웨이퍼 전면에 대하여 결함 존재 유무 및 발생된 결함에 대한 분류 등의 웨이퍼 단위의 결함 분석 과정을 거치게 된다.
상기 웨이퍼 단위의 결함 분석 과정을 보다 상세히 설명하면 다음과 같다.
일련의 제조 공정이 완료된 웨이퍼를 대상으로, 웨이퍼의 표면을 스캐닝하여 웨이퍼의 인식코드 등의 기본 정보를 확인한 다음, 결함이 발생된 다이의 좌표와 결함의 크기를 검출한다. 작업자는 상기 결함 검사 결과를 바탕으로 재검사가 필요하다고 판단하는 경우 보다 정밀한 결함 검사를 실시하고 최종적인 결함 결과 정보를 근거로 결함 밀도 및 양품률(good chip rate) 등을 산출한다.
여기서, 상기 발생된 결함의 경우 다양한 형태를 갖고 있으며 구체적으로 군(郡)질성 결함, 스크래치(scratch)성 결함, 실제 결함이 아닌데 결함으로 나타나 는 거짓 결함(false defect) 등 여러 종류의 결함으로 구분된다. 작업자는 이러한 결함을 분류하여 결함이 발생한 해당 다이의 불량 여부를 판단하게 된다.
한편, 상기 웨이퍼 단위의 결함 분석 과정을 크게 레이저 프로브 테스트(Laser Probe Test) 과정과 멀티 프로브 테스트(Multi Probe Test) 과정으로 구성되는데, 통상의 DRAM 소자로 이루어지는 웨이퍼들에 대해서는 상기 멀티 프로브 테스트 과정만으로 결함 분석 과정이 완료되지만, 다이 내에 SRAM 소자의 구성 비율이 높은 웨이퍼들에 대해서는 상기 멀티 프로브 테스트 과정을 거치기 전에 레이저 프로브 테스트 과정을 선행하여 실시한다.
종래의 결함 분석 과정에 있어서, SRAM 소자의 구성 비율이 높은 다이들로 구성되는 웨이퍼들에 대한 결함 분석을 위해 레이저 프로브 테스트 및 멀티 프로브 테스트를 실시하였다.
상기 레이저 프로브 테스트 과정을 통해 결함의 유무, 결함의 종류 및 결함의 위치 정보 등을 파악할 수 있고 이를 통해 결함 지도인 레이저 프로브(LP) 웨이퍼 맵이 도출된다. 또한, 상기 결함의 종류 등의 정보를 통해 해당 결함이 발생된 다이에 대해서 양, 불량 등을 정의할 수 있게 된다. 상기 다이의 양, 불량 정보를 정의하는 체계는 일 예로 빈(BIN) 체계를 이용할 수 있는데 예를 들어, BIN 1은 양품(good die), BIN 2는 단락(short fail), BIN 3은 단선(open fail) 등의 형식으로 구분할 수 있다. 상기 LP 웨이퍼 맵은 크게 두 종류로 구분된다. 하나는 각 다이에 대하여 빈 정보를 표기한 LP BIN 웨이퍼 맵과 결함의 형상을 나타내는 LP 결함 웨이퍼 맵이다.
한편, 상기 멀티 프로브(MP) 테스트 과정 역시 최종적으로 웨이퍼 맵이 도출되는데 이 때 도출되는 웨이퍼 맵은 상기 LP 웨이퍼 맵과는 달리 빈(BIN) 정보만을 표기한 MP BIN 웨이퍼 맵이다. 이 때의 BIN 정보의 체계는 상기 LP BIN 웨이퍼 맵에서의 BIN 체계와 동일하다. 그리고, 결함의 종류 및 결함의 위치 정보는 상기 멀티 프로브 테스트 과정에서는 습득되지 않는다.
상기 레이저 프로브 테스트 과정 및 멀티 프로브 테스트 과정을 통해 얻어진 각각의 정보는 각각의 시스템 내에 독립적으로 저장된다.
이와 같이, SRAM 소자의 구성 비율이 높은 다이들로 이루어지는 웨이퍼에 대하여 레이저 프로브 테스트 과정과 멀티 프로브 테스트 과정을 완료한 상태에서, 특정 빈(BIN)에 해당하는 다이에 존재하는 결함의 내용을 살펴보기 위해서는 다음과 같은 과정을 거친다.
먼저, 빈(BIN) 정보를 수록하는 LP 또는 MP 웨이퍼 맵(410)에서 특정 빈(BIN)(411)을 선택하면 해당 빈(BIN)에 상응하는 다이(421)를 결함 웨이퍼 맵(420)에서 추출하여 상기 특정 빈(BIN)에 해당하는 다이의 결함 내용을 파악하는 방식을 택하고 있다.
전술한 바와 같이, 상기 LP 와 MP 관련 정보는 각각 독립적인 시스템 내에 저장되어 있는바 상기의 특정 빈(BIN) 정보에 대한 결함 내용을 살펴보기 위해서는 독립적인 두 개의 시스템에 각각 저장되어 있는 정보들을 추출하여 가공하는 과정 을 택하고 있다. 따라서, 수많은 빈(BIN)에 대하여 정보를 얻기 위해서는 상기와 같은 과정을 반복할 수밖에 없어 비효율적인 업무 수행이 초래되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 레이저 프로브 테스트 및 멀티 프로브 테스트 과정을 통해 얻어지는 웨이퍼에 존재하는 결함에 대한 제반 정보를 통합하여 관리할 수 있는 결함 정보 통합 관리 시스템 및 그를 이용한 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 결함 정보 통합 관리 방법은 레이저 프로브 테스트 장치를 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 유무, 결함의 위치 정보 및 결함의 종류 정보 등의 결함 세부 정보를 파악하는 단계;와, 상기 결함 세부 정보를 바탕으로 결함 웨이퍼 맵 및 LP 빈(BIN) 웨이퍼 맵을 생성하는 단계;와, 상기 멀티 프로브 테스트 장치를 이용하여 MP 빈(BIN) 웨이퍼 맵을 형성하는 단계;와, 상기 LP 또는 MP BIN 웨이퍼 맵의 특정 빈(BIN)이 선택되는 경우, 해당 다이의 결함 위치 정보 및 결함 종류 정보 등을 추출하여 결함 통합 관리 정보를 생성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 결함 통합 관리 시스템은 레이저 프로브 테스트 장치 및 멀티 프로브 테스트 장치를 이용하여 웨이퍼 상에 발생하는 결함을 분석하는 결함 정보 통합 관리 시스템에 있어서, 결함 세부 정보, LP BIN 웨이퍼 맵 정보, 결함 웨이퍼 맵 정보 및 MP BIN 웨이퍼 맵 정보를 저장하는 DB 블록;과, 상기 DB 블록과 소정의 통신 관계를 형성하며 해당 정보를 상기 DB 블록의 필요 영역에 선택적으로 저장 및 갱신하고 상기 DB 블록의 정보를 바탕으로 일련의 결함 정보 통합 관리 과정을 진행하는 제어 수단;과, 상기 제어 수단의 제어 하에 상기 DB 블록에 저장되어 있는 결함 세부 정보, LP BIN 웨이퍼 맵 정보, 결함 웨이퍼 맵 정보 및 MP BIN 웨이퍼 맵 정보를 선택적으로 추출하여 LP 또는 MP BIN 웨이퍼 맵의 특정 빈에 해당하는 다이의 결함 통합 관리 정보를 생성하는 결함 정보 통합 관리 모듈을 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 DB 블록은 상기 레이저 프로브 테스트 장치를 통해 얻어진 결함의 위치 정보, 결함의 종류(type) 정보 등을 저장하는 결함 세부 정보 DB와, 상기 레이저 프로브 테스트 장치를 통해 얻어진 결함의 위치 정보, 결함의 종류 정보를 바탕으로 결함이 발생된 해당 다이에 대해 양, 불량의 빈(BIN) 체계로 구분한 LP BIN 웨이퍼 맵 정보를 저장하는 LP BIN 웨이퍼 맵 DB와, 상기 레이저 프로브 테스트 장치를 통해 얻어진 결함 지도인 결함 웨이퍼 맵 정보를 저장하는 결함 웨이퍼 맵 DB와, 멀티 프로브 테스트 장치를 통해 얻어진 각 정보를 바탕으로 결함이 발생된 해당 다이를 빈(BIN) 체계로 구분한 MP BIN 웨이퍼 맵 정보를 저장하는 MP BIN 웨이퍼 맵 DB로 구성될 수 있다.
본 발명의 특징에 따르면, 레이저 프로브 테스트 및 멀티 프로브 테스트를 통해 얻어진 결함 종류, 결함 위치 정보 등과 같은 정보와 각각의 테스트로 얻어지는 웨이퍼 맵에 대한 정보를 연동 관리함에 따라 효율적인 결함 관리를 수행할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 결함 정보 통합 관리 시스템 및 그를 이용한 방법을 상세히 설명하기로 한다. 도 1은 본 발명에 따른 결함 정보 통합 관리 시스템의 블록 구성도이고, 도 2는 본 발명에 따른 결함 정보 통합 관리 방법을 설명하기 위한 순서도이다.
먼저, 도 1에 도시한 바와 같이 본 발명의 결함 정보 통합 관리 시스템은 크게 제어 수단(101), 결함 검사 수단(120) 및 DB 블록(110)의 조합으로 이루어진다. 이에 부가하여 상기 제어 수단(101)과 연동되어 결함 관련 정보를 처리하는 결함정보 통합 관리모듈(102)이 더 구비된다. 상기 결함 검사 수단(120)은 세부적으로 레이저 프로브 테스트 장치(Laser Probe Tester)(105)와 멀티 프로브 테스트 장치(Multi Probe Tester)(106)로 구성된다.
상기 레이저 프로브 테스트 장치(105)와 멀티 프로브 테스트 장치(106)는 인터페이스 모듈을 매개로 상기 제어 수단(101)과 소정의 통신관계를 맺고 있으며 이와 같은 시스템은 RS232C와 같은 통상적인 근거리 통신망으로 구축 가능하다.
상기 레이저 프로브 테스트 장치(105)는 종래 기술에서 언급한 바와 같이, SRAM 소자의 구성 비율이 높은 다이들로 이루어지는 웨이퍼를 대상으로 결함 검사를 수행하는 장치로서, 웨이퍼의 인식 코드를 확인하고 결함이 발생된 위치의 좌표, 결함의 개수 및 결함의 크기 정보를 검출하여 해당 결함의 종류를 결정하는 역할을 한다. 또한, 상기 레이저 프로브 테스트 장치(105)는 상기 제반 결함 정보를 바탕으로 결함 웨이퍼 맵을 생성하는 한편, 상기 결함의 종류 등의 정보를 통해 해당 결함이 발생된 다이에 대해서 양, 불량 등을 정의한다. 여기서, 상기 다이의 양, 불량 정보를 정의하는 체계는 일 예로 빈(BIN) 체계를 이용할 수 있는데 예를 들어, BIN 1은 양품(good die), BIN 2는 단락(short fail), BIN 3은 단선(open fail) 등의 형식으로 구분할 수 있다. 즉, 레이저 프로브 테스트 장치(105)를 통해 얻어지는 정보는 결함의 종류, 결함의 위치 정보 및 결함의 개수 등의 1) 제반 결함 정보와, 빈(BIN) 정보가 수록되어 있는 2) LP 빈(BIN) 웨이퍼 맵 정보와, 결함의 존재 유무 및 결함의 위치정보에 상응하는 것으로 일종의 결함 지도인 3) 결함 웨이퍼 맵 정보이다. 이와 같은 과정을 통해 얻어지는 정보들은 상기 제어 수단(101)으로 전달된다.
상기 멀티 프로브 테스트 장치(106)는 상기 레이저 프로브 테스트 과정이 완료된 웨이퍼를 대상으로 결함 검사를 수행하는 장치로서, 소정의 검사 과정을 통해 빈(BIN) 정보가 수록되어 있는 MP 빈(BIN) 웨이퍼 맵 정보를 생성한다. 상기 MP 빈(BIN) 웨이퍼 맵 정보 역시 상기 제어 수단(101)으로 전달된다.
한편, 상기 DB 블록은 상기 결함 검사 수단에 의해 검출된 제반 정보들을 최종적으로 저장하는 역할을 수행하는데, 구체적으로 결함 세부 정보 DB(114), LP BIN 웨이퍼 맵 DB(111), 결함 웨이퍼 맵 DB(112) 및 MP BIN 웨이퍼 맵 DB(113)로 구성된다.
상기 결함 세부 정보 DB(114)는 상기 레이저 프로브 테스트 장치(105)를 통해 얻어진 결함의 위치 정보, 결함의 종류(type) 정보 등을 저장한다. 상기 LP BIN 웨이퍼 맵 DB(111)는 상기 레이저 프로브 테스트 장치(105)를 통해 얻어진 결함의 위치 정보, 결함의 종류 정보를 바탕으로 결함이 발생된 해당 다이에 대해 양, 불량의 빈(BIN) 체계로 구분한 LP BIN 웨이퍼 맵 정보를 저장하는 DB이다. 상기 결함 웨이퍼 맵 DB(112)는 상기 레이저 프로브 테스트 장치(105)를 통해 얻어진 결함 지도인 결함 웨이퍼 맵 정보를 저장하는 DB이다. 상기 MP BIN 웨이퍼 맵 DB(113)는 멀티 프로브 테스트 장치(106)를 통해 얻어진 각 정보를 바탕으로 결함이 발생된 해당 다이를 빈(BIN) 체계로 구분한 MP BIN 웨이퍼 맵 정보를 저장하는 DB이다.
한편, 상기 결함정보 통합 관리모듈(102)은 상기 DB 블록에 저장되어 있는 LP 또는 MP 테스트 관련 정보를 통합하여 관리하는 모듈이다. 예를 들어, 사용자가 특정의 LP 또는 MP 빈(BIN)에 해당하는 관련 정보를 얻고자 하면 상기 결함정보 통하 관리모듈(102)은 상기 제어 수단(101)의 제어 하에 상기 DB 블록에 저장되어 있는 제반 결함 관련 정보를 추출하여 특정 빈(BIN)에 해당하는 결함 위치 정보, 결함 종류 정보 등을 정렬시키는 역할을 수행한다.
상기 제어 수단(101)은 상기 결함정보 통합 관리모듈(102) 및 DB 블록을 제어함은 물론 상기 결함정보 통합 관리모듈(102)과 DB 블록을 매개하여 LP 또는 MP 테스트 장치를 통해 입력되는 상기 DB 블록의 필요 영역에 선택적으로 저장되도록 한다. 또한, 상기 제어 수단(101)은 인터페이스 모듈을 통하여 상기 결함 검사 수단과 연결되어 양방향 의사 소통이 가능하도록 한다.
이제, 상기의 구성을 갖는 시스템의 동작 즉, 본 발명의 결함 정보 통합 관리방법을 설명하기로 한다.
먼저, 도 2에 도시한 바와 같이 반도체 제조 공정이 완료된 웨이퍼를 대상으 로 정확히는, SRAM 소자의 구성 비율이 높은 다이들로 구성되어 있는 웨이퍼를 대상으로 결함 검사 수단을 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시한다. 세부적으로, 상기 결함 검사는 레이저 프로브 테스트 과정과 멀티 프로브 테스트 과정으로 구성된다. 전술한 바와 같이, 상기 레이저 프로브 테스트 과정을 통해 얻어지는 정보는 크게 1) 제반 결함 정보와, 빈(BIN) 정보가 수록되어 있는 2) LP 빈(BIN) 웨이퍼 맵 정보와, 결함의 존재 유무 및 결함의 위치정보에 상응하는 것으로 일종의 결함 지도인 3) 결함 웨이퍼 맵 정보이다(S201, S202)).
상기 레이저 프로브 테스트 과정을 통해 습득되는 정보들은 상기 제어 수단(101)의 제어 하에 DB 블록의 필요 영역에 선택적으로 저장된다.
상기 레이저 프로브 테스트 과정을 완료한 상태에서, 멀티 프로브 테스트 과정을 수행하게 되는데 이 때 얻어지는 정보는 빈(BIN) 정보가 수록되어 있는 MP BIN 웨이퍼 맵 정보이다(S203). 상기 MP BIN 웨이퍼 맵 정보는 상기 제어 수단(101)의 제어 하에 상기 DB 블록의 MP BIN 웨이퍼 맵 DB에 저장된다.
이와 같이 상기 LP 및 MP 테스트 과정을 수행하여 DB 블록에 해당 정보들이 저장된 상태에서, 입력 모듈(103)을 통해 사용자가 특정 빈(BIN) 예를 들어, LP BIN 웨이퍼 맵 또는 MP 웨이퍼에서의 특정 빈(BIN)을 선택하게 되면 상기 제어 수단(101)은 상기 결함정보 통합 관리모듈(102)을 연동하여 상기 DB 블록에 저장되어 있는 제반 정보 구체적으로, 상기 특정 빈(BIN)에 해당하는 다이에 대한 결함 정보 즉, 결함의 위치 정보, 결함의 종류 등을 추출하여 결함 통합 관리 정보를 생성하여 출력 모듈(104)로 전달한다(S204). 이 때, 생성되는 결함 통합 관리 정보는 여 러 가지 형태로 정렬이 가능하여 사용자가 원하는 정보 형태로 가공할 수 있게 된다.
본 발명의 결함 정보 통합 관리 시스템 및 방법은 다음과 같은 효과가 있다.
레이저 프로브 테스트 및 멀티 프로브 테스트를 통해 얻어진 결함 종류, 결함 위치 정보 등과 같은 정보와 각각의 테스트로 얻어지는 웨이퍼 맵에 대한 정보를 연동 관리함에 따라 효율적인 결함 관리를 수행할 수 있게 된다.

Claims (3)

  1. 레이저 프로브 테스트 장치를 이용하여 웨이퍼 전면에 대하여 결함 검사를 실시하여 결함의 유무, 결함의 위치 정보 및 결함의 종류 정보 등의 결함 세부 정보를 파악하는 단계;
    상기 결함 세부 정보를 바탕으로 결함 웨이퍼 맵 및 LP 빈(BIN) 웨이퍼 맵을 생성하는 단계;
    상기 멀티 프로브 테스트 장치를 이용하여 MP 빈(BIN) 웨이퍼 맵을 형성하는 단계;
    상기 LP 또는 MP BIN 웨이퍼 맵의 특정 빈(BIN)이 선택되는 경우, 해당 다이의 결함 위치 정보 및 결함 종류 정보 등을 추출하여 결함 통합 관리 정보를 생성하는 단계를 포함하여 이루어지는 것을 특징으로 결함 정보 통합 관리 방법.
  2. 레이저 프로브 테스트 장치 및 멀티 프로브 테스트 장치를 이용하여 웨이퍼 상에 발생하는 결함을 분석하는 결함 정보 통합 관리 시스템에 있어서,
    결함 세부 정보, LP BIN 웨이퍼 맵 정보, 결함 웨이퍼 맵 정보 및 MP BIN 웨이퍼 맵 정보를 저장하는 DB 블록;
    상기 DB 블록과 소정의 통신 관계를 형성하며 해당 정보를 상기 DB 블록의 필요 영역에 선택적으로 저장 및 갱신하고 상기 DB 블록의 정보를 바탕으로 일련의 결함 정보 통합 관리 과정을 진행하는 제어 수단;
    상기 제어 수단의 제어 하에 상기 DB 블록에 저장되어 있는 결함 세부 정보, LP BIN 웨이퍼 맵 정보, 결함 웨이퍼 맵 정보 및 MP BIN 웨이퍼 맵 정보를 선택적으로 추출하여 LP 또는 MP BIN 웨이퍼 맵의 특정 빈에 해당하는 다이의 결함 통합 관리 정보를 생성하는 결함 정보 통합 관리 모듈을 포함하여 이루어지는 것을 특징으로 하는 결함 정보 통합 관리 시스템.
  3. 제 2 항에 있어서, 상기 DB 블록은
    상기 레이저 프로브 테스트 장치를 통해 얻어진 결함의 위치 정보, 결함의 종류(type) 정보 등을 저장하는 결함 세부 정보 DB와,
    상기 레이저 프로브 테스트 장치를 통해 얻어진 결함의 위치 정보, 결함의 종류 정보를 바탕으로 결함이 발생된 해당 다이에 대해 양, 불량의 빈(BIN) 체계로 구분한 LP BIN 웨이퍼 맵 정보를 저장하는 LP BIN 웨이퍼 맵 DB와,
    상기 레이저 프로브 테스트 장치를 통해 얻어진 결함 지도인 결함 웨이퍼 맵 정보를 저장하는 결함 웨이퍼 맵 DB와,
    멀티 프로브 테스트 장치를 통해 얻어진 각 정보를 바탕으로 결함이 발생된 해당 다이를 빈(BIN) 체계로 구분한 MP BIN 웨이퍼 맵 정보를 저장하는 MP BIN 웨이퍼 맵 DB로 구성되는 것을 특징으로 하는 결함 정보 통합 관리 시스템.
KR1020030068264A 2003-10-01 2003-10-01 결함 정보 통합 관리 시스템 및 방법 KR100583528B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030068264A KR100583528B1 (ko) 2003-10-01 2003-10-01 결함 정보 통합 관리 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030068264A KR100583528B1 (ko) 2003-10-01 2003-10-01 결함 정보 통합 관리 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20050032242A KR20050032242A (ko) 2005-04-07
KR100583528B1 true KR100583528B1 (ko) 2006-05-26

Family

ID=37236812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068264A KR100583528B1 (ko) 2003-10-01 2003-10-01 결함 정보 통합 관리 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100583528B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646886A (zh) * 2013-11-22 2014-03-19 上海华力微电子有限公司 监控多腔体设备缺陷状况的晶圆作业方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321096A (zh) * 2018-02-24 2018-07-24 上海华力微电子有限公司 一种晶圆缺陷的查找系统和晶圆缺陷的查找方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646886A (zh) * 2013-11-22 2014-03-19 上海华力微电子有限公司 监控多腔体设备缺陷状况的晶圆作业方法

Also Published As

Publication number Publication date
KR20050032242A (ko) 2005-04-07

Similar Documents

Publication Publication Date Title
US5917332A (en) Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
JP5624660B2 (ja) 検査レシピ作成システムおよびその方法
US6613590B2 (en) Yield based, in-line defect sampling method
US8040503B2 (en) Method of inspecting a semiconductor device and an apparatus thereof
US9739720B2 (en) Method, computer system and apparatus for recipe generation for automated inspection of semiconductor devices
CN104062305B (zh) 一种集成电路缺陷的分析方法
US9689923B2 (en) Adaptive electrical testing of wafers
US6724929B1 (en) Wafer inspecting apparatus
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
KR100574648B1 (ko) 결함 유형 분류 방법 및 시스템
KR100583528B1 (ko) 결함 정보 통합 관리 시스템 및 방법
US6539272B1 (en) Electric device inspection method and electric device inspection system
US6136618A (en) Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof
KR100583532B1 (ko) 웨이퍼 영역별 결함정보 관리 시스템 및 그를 이용한 방법
KR100583529B1 (ko) 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
US20110172941A1 (en) Screening apparatus, screening method, and program
JP2000340619A (ja) 半導体装置の製造不良解析方法及びシステム
US7137085B1 (en) Wafer level global bitmap characterization in integrated circuit technology development
CN111220902A (zh) 一种基于集成电路圆片坐标分区的工程分析测试的方法
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation
US7263451B1 (en) Method and apparatus for correlating semiconductor process data with known prior process data
JPH09232388A (ja) 半導体装置の不良解析方法
KR100472776B1 (ko) 반도체 장치의 웨이퍼 결함 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090515

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee