KR101600209B1 - 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 - Google Patents

영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 Download PDF

Info

Publication number
KR101600209B1
KR101600209B1 KR1020147004166A KR20147004166A KR101600209B1 KR 101600209 B1 KR101600209 B1 KR 101600209B1 KR 1020147004166 A KR1020147004166 A KR 1020147004166A KR 20147004166 A KR20147004166 A KR 20147004166A KR 101600209 B1 KR101600209 B1 KR 101600209B1
Authority
KR
South Korea
Prior art keywords
defect
area
inspection
information
data
Prior art date
Application number
KR1020147004166A
Other languages
English (en)
Other versions
KR20140039075A (ko
Inventor
료 나까가끼
다께히로 히라이
겐지 오바라
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20140039075A publication Critical patent/KR20140039075A/ko
Application granted granted Critical
Publication of KR101600209B1 publication Critical patent/KR101600209B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00Investigating materials by wave or particle radiation
    • G01N2223/60Specific applications or type of materials
    • G01N2223/611Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

고감도 검사나 고정밀도 계측을 행하는 것이 필요한 부분 영역을, 효율적으로 결정한다. 영역 결정 장치는 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 결함의 발생 정도를 산출하는 산출부와, 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 영역 결정부를 갖는다.

Description

영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법{REGION SETTING DEVICE, INSPECTION DEVICE, REGION SETTING METHOD, AND INSPECTION METHOD USING REGION SETTING METHOD}
본 발명은, 시료로서의 반도체 웨이퍼 상에 디바이스 패턴을 형성하는 전공정에서 행해지는 웨이퍼 결함 검사 및 패턴 계측 기술에 관한 것이다.
반도체 제조 전공정에서의 수율은 웨이퍼 제조의 각종 공정에서의, 프로세스 이상의 결과, 발생하는 결함이나, 프로세스 변동에 의해 생기는 회로 패턴의 형성 불량 등에 의해 크게 영향을 받는다.
발생하는 결함의 예로서는, 웨이퍼 상에 랜덤하게 발생하는 부착 이물질이나, 웨이퍼 표면 연마에 의해 발생하는 스크래치 등이 있다. 또한, 각 공정에서의 웨이퍼 중앙부와 주변부에서의 제조 조건의 차이(예를 들어, 에칭 공정에서의 플라즈마 상태의 차이나, 확산 공정에서의 가열 상태의 차이 등)에 기인하여, 웨이퍼 주변부에서만 생기는 패턴의 형성 불량 등이 있다.
또한, 패턴의 형성 불량을 일으키는 프로세스 변동의 대표예로서는, 리소그래피 공정에서의, 회로 패턴을 광학 노광할 때의 노광 조건(포커스 및 노광량)의 변동이 있다. 그들의 변동 요인에 의해, 회로 패턴의 치수나 형상이 변화하고, 그 결과, 디바이스 특성 불량 등이 발생할 우려가 있다.
이와 같은 불량의 발생을 방지하고, 고수율 생산을 실현하기 위해, 웨이퍼 제조 현장에서 행해지는 결함 관리나 프로세스 관리는, 점점 중요해지고 있다.
결함 관리를 위해서는, 웨이퍼 외관 검사 장치가 사용된다. 종래부터 사용되고 있는 광학식의 웨이퍼 외관 검사 장치는 웨이퍼 상에 조명광을 조사한 결과, 발생하는 웨이퍼로부터의 반사광이나 산란광을 검출함으로써 웨이퍼 표면 상태를 화상화하고, 화상 처리를 사용해서 웨이퍼 상의 결함의 유무를 조사한다. 수 내지 수십분/웨이퍼 정도의 스루풋과, 20나노미터 정도 이상의 검출 감도를 갖는다. 그러나, 수십 나노미터의 결함 검출 조건에 있어서는, 의사 결함(진짜 결함이 아닌 것)도 아울러 검지하게 되는 경우가 많고, 진짜 결함만을 고정밀도로 검출하는 것은 곤란하게 되어 있다.
한편, 광학식 웨이퍼 검사 장치보다도 고감도의 검사가 가능한 장치로서, 전자빔을 사용한 SEM(Scanning Electron Microscope:주사 전자 현미경)식 웨이퍼 검사 장치가 종래부터 알려져 있다. 본 장치는, 웨이퍼 표면에 수십 나노미터로부터 수 나노미터 정도로 집속시킨 전자빔을 조사하고, 발생하는 2차 전자 등을 검출함으로써 웨이퍼 표면의 상태를 화상화한다. 수십 나노미터로부터 수 나노미터 정도의 검출 감도를 갖지만, 스루풋은 광학식 웨이퍼 검사에 비교하면 압도적으로 낮으므로, 웨이퍼의 일부 영역만을 검사하는 부분 검사에 사용되는 경우가 많다. 특허문헌 1 및 특허문헌 2에는, 전자빔 검사 장치에 의한 웨이퍼의 부분 검사 방법에 대해서 개시되어 있다. 반도체 메모리의 메모리 매트 주변부 등, 검사 영역을 부분 영역에 한정하여 결함 검사를 행한다.
또한, 이들 검사 장치에 의해 검출된 결함의 관찰이나 분류를 위해서는, 리뷰 장치가 사용된다. 프로세스의 미세화가 진행된 결과, 수율에 영향을 주는 결함의 크기가, 수십 나노미터보다도 작게 되어 가고 있으므로, 전자빔식의 리뷰 장치(리뷰 SEM)가 일반적으로 사용되고 있다. 웨이퍼 검사 장치로부터 얻어진 결함 위치 정보를 입력으로 하고, 검사시보다도 높은 분해능(예를 들어 1화소당 수 나노미터의 화소 크기)으로 그 개소의 화상을 취득하여 결함종의 동정(同定)이나 관찰을 행한다.
한편, 프로세스 관리의 예로서는, CDSEM(Critical Dimension-SEM)에 의한, 리소그래피 공정의 모니터링이 있다. 웨이퍼 상의 미리 정해진 개소의 회로 패턴의 치수를 CDSEM에 의해 정기적으로 계측하고, 그 치수값과 기준값을 비교함으로써 프로세스 관리를 행하고 있다. CDSEM은, 앞서 설명한 리뷰 SEM과 마찬가지로 전자빔을 사용한 장치이며, 수 나노미터 정도의 분해능의 화상을 취득할 수 있지만, 1개소의 측정에 초 오더를 필요로 하므로 측정할 수 있는 개소의 수는 한정된다. 그로 인해, 사전에 결정된 개소만을 계측 대상으로 하는 운용이 이루어진다. 기술 문헌 3에는, 노광 프로세스 관리를 위해 노광 조건을 칩 단위로 변경시켜 작성한 웨이퍼(예를 들어 FEM:Focus Exposure Matrix 웨이퍼 등)를 사용해서, 허용되는 프로세스 변동 범위의 검증이나 패턴 계측이 필요한 개소를 특정하는 방법이 개시되어 있다. 또한, FEM 웨이퍼란, 동일한 회로 패턴을 웨이퍼 상의 다이마다 포커스와 노광량을 매트릭스 형상으로 변화시켜 패턴 형성한 웨이퍼이다. 이 웨이퍼에 대해서 광학식 웨이퍼 검사 장치에 의해 검사를 행함으로써, 실제로 결함이 발생한 개소의 위치 정보와, 결함이 발생하지 않는 포커스ㆍ노광량의 조건(프로세스 윈도우라고 칭함)을 특정하는 것이 가능해진다. 프로세스 윈도우로부터 떨어진 다이에서의 결함 발생 개소 등, 프로세스 변동 시에 발생할 가능성이 높다고 예상되는 개소를 계측 개소라고 정한다.
일본 특허 공개 제2010-67533호 공보(미국 특허 US2011-0163230호 공보) 일본 특허 공개 제2011-119471호 공보 미국 특허 US6902855호 공보
특허문헌 1에서는, 경험적으로 결함이 발생하기 쉬운 개소로서 알려져 있는 메모리 장치의 메모리 매트 단부를 검사 대상으로 하고, 전자빔을 사용한 고감도 검사를 행하는 사례가 나타내어져 있다. 그러나, 프로세스 미세화에 의해, 신프로세스의 도입이나 신재료의 채용 등이 진행되면, 경험적으로 알려져 있지 않은 결함종이, 경험적으로 알려져 있지 않은 개소에서 발생할 가능성이 있다. 종래 기술에 의해서는, 그와 같은 경우에, 전자빔 검사에 있어서의 검사 영역을 효율적으로 특정할 수 없다. 즉, 경험적 지식이 충분히 얻어지지 않은 경우에, 검사 영역을 결정하는 방법이 곤란하게 되는 과제가 있다.
또한, 특허문헌 2에서는, SEM을 사용해서 부분 영역에 대해, 결함의 유무의 판정이나 패턴의 치수의 측정 등, 다른 검사 항목을 실현할 때의 처리 방식에 대해서 개시되어 있다. 본 문헌에서는, 다른 검사 장치에 의해 취득한 검사 결과에 있어서 결함이 집중되어 있는 영역을, 부분 검사를 행하는 검사 영역으로 하는 취지의 기술이 있지만, 그 구체적 또한 상세한 방법은 설명되어 있지 않다.
또한, 특허문헌 3에서는, 리소그래피 공정에서 필요해지는 CDSEM에 있어서의 치수 측정 개소를 결정하기 위해, 경험적인 지식이 아니라, 테스트용 웨이퍼에 대한 광학 웨이퍼 검사 결과를 사용해서 계측해야 할 개소를 결정하는 방법이 나타내어져 있다. 그러나, 프로세스 미세화가 진행됨에 따라, 디바이스에 영향을 주는 패턴의 변동량이 수십 나노미터보다 작아져, 광학식 웨이퍼 검사 장치의 검사 감도가 부족하면, 종래 기술에 의한 방법에서는, CDSEM용의 치수 계측 개소를 고정밀도로 결정할 수 없게 된다. 수십 나노미터 오더의 결함 검출이 가능한, 검출 감도가 보다 높은 검사 조건(고감도 모드)으로 광학식 웨이퍼 검사를 행함으로써, 이들의 미소 결함을 검출하는 것은 어느 정도는 가능하다고 예상되지만, 이 경우, 진짜 결함 외에 대량의 의사 결함(검사 장치의 허위 보도)이 검출되어 버리므로, 의사 결함을 포함하는 대량의 결함 후보 중으로부터 진짜 결함을 좁히는 작업 부하가 커진다고 하는 과제가 있다.
본 발명은, 고감도 검사나 고정밀도 계측을 행하는 것이 필요한 부분 영역을 효율적으로 결정하기 위해 이루어진 것이다.
본 발명의 일 형태에 따르면, 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출하는 산출부와, 상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 영역 결정부를 갖는 영역 결정 장치가 제공된다.
또한, 본 발명의 다른 일 형태에 따르면, 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출하는 산출부와, 상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 영역 결정부와, 그 결정된 영역 정보에 기초하여 상기 결함 위치의 화상을 취득하는 화상 취득부를 갖는 관찰 장치 또는 검사 장치가 제공된다.
또한, 본 발명의 다른 일 형태에 따르면, 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출하는 스텝과, 상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 스텝을 갖는 영역 결정 방법이 제공된다.
또한, 본 발명의 다른 일 형태에 따르면, 상술한 영역 결정 방법을 사용해서, 시료 상의 영역을 결정하고, 상기 결정된 영역에 대해서 관찰 또는 검사를 행하는 스텝을 갖는 관찰 방법 또는 검사 방법이 제공된다.
본 발명에 따르면, 패턴 계측 혹은 결함 검사를 행해야 할 부분 영역을 효율적으로 결정하는 것이 가능해진다.
도 1은 제1 실시 형태에 따른 검사 시스템의 전체도이다.
도 2는 제1 실시 형태에 따른 처리 플로우이다.
도 3은 제1 실시 형태에 있어서의 영역 결정 장치의 내부 블록도이다.
도 4는 제1 실시 형태에 있어서의 영역 결정 처리 플로우이다.
도 5a는 제1 실시 형태에 있어서의 칩 맵의 예이다.
도 5b는 제1 실시 형태에 있어서의 칩 레이아웃에 대해서 국소 영역을 설정한 예와, 결함 밀도가 높은 국소 영역이 선택된 예이다.
도 6a는 제1 실시 형태에 있어서의 패턴 그루핑 결과의 표시 화면예이다.
도 6b는 제1 실시 형태에 있어서의 패턴 그루핑 결과의 다른 표시 화면예이다.
도 7은 제1 실시 형태에 있어서의 데이터 선별 결과 표시 화면예이다.
도 8은 제1 실시 형태에 따른 검사 시스템의 전체도이다.
도 9는 도 8에 도시한 검사 시스템에 있어서의 영역 결정 장치의 블록도이다.
도 10은 제2 실시 형태에 따른 검사 시스템의 전체도이다.
도 11은 제2 실시 형태에 따른 웨이퍼 영역 분할의 설명도이다.
도 12a는 제2 실시 형태에 따른 도 11에 도시하는 영역 1로부터 작성한 칩 맵예이다.
도 12b는 제2 실시 형태에 따른 도 11에 도시하는 영역 4로부터 작성한 칩 맵예이다.
도 13은 제2 실시 형태에 있어서의 데이터 선별 결과 표시 화면예이다.
도 14는 제3 실시 형태에 따른 검사 시스템의 전체도이다.
도 15는 제3 실시 형태에 따른 처리 플로우이다.
도 16은 제4 실시 형태에 따른 검사 시스템의 전체도이다.
도 17은 제4 실시 형태에 따른 처리 플로우이다.
도 18은 제5 실시 형태에 따른 검사 시스템의 전체도이다.
도 19는 제5 실시 형태에 따른 처리 플로우이다.
(제1 실시 형태)
우선, 본 실시 형태에서는, 리소그래피 공정에서의 프로세스 관리를 위해 CDSEM에 의해 시료를 검사, 구체적으로는 패턴 계측을 행할 때의 검사(계측) 영역을 결정하는 기능을 구비한 검사 장치로서의 결함 리뷰 시스템에 대해서 설명한다.
도 1은, 본 발명의 제1 실시 형태에 따른 검사 시스템의 전체도이며, 리뷰 SEM(1005)을 포함하는 검사 시스템의 전체도를 도시하고 있다. 광학식 웨이퍼 검사 장치(1001), CDSEM(1002), 수율 관리 서버(YMS:Yield Management Server)(1003) 및 리뷰 SEM(1005)이, 네트워크(1004)를 통해 접속되어 있다. 리뷰 SEM(1005)을 구성하는 주요부는, 가동 스테이지에 탑재된 시료로서의 웨이퍼에 대해 전자빔을 조사하고, 화상을 취득하는 일련의 처리를 행하는 SEM 본체(1006), 화상 취득에 있어서의 조건(조사하는 전자빔의 가속 전압, 프로브 전류나, 촬상 시의 시야 크기 혹은 촬상 배율, S/N 향상을 목적으로 복수마다 화상을 가산하여 화상 형성할 때의 프레임 가산)이나 결함 검출을 위한 화상 처리의 파라미터 등의 레시피를 저장하는 레시피 저장부(1007), 촬상한 결함 화상이나 그 결함의 좌표값 등의 리뷰 결과를 저장하는 리뷰 결과 저장부(1009), 리뷰 SEM(1005)에 대한 동작 지시나 처리 결과의 표시 등에 사용되는 표시 디스플레이ㆍ키보드 등의 입출력 가능하게 구성되는 입출력부(1008), 리뷰 SEM에 있어서의 일련의 동작[좌표 데이터의 읽어들이기, 레시피 저장부(1007)로부터의 촬상 조건의 SEM 본체(1006)에의 설정, 화상 촬상, 취득 화상의 리뷰 결과 저장부(1009)에의 저장, 화상 처리 등]의 리뷰 SEM(1005) 전체를 제어하는 전체 제어부(1010), 취득한 화상에 대해서 결함 인식 등의 화상 처리를 행하는 화상 처리부(1011), 리뷰 결과를 기초로 계측 영역(검사 영역)을 결정하는 영역 결정부(1012)를 갖는다. 이들 SEM 본체(1006), 레시피 저장부(1007), 입출력부(1008), 리뷰 결과 저장부(1009), 전체 제어부(1010), 화상 처리부(1011), 영역 결정부(1012)는, 각각 전기적으로 접속되어 있다. 또한, SEM 본체(1006)는 화상 취득부로서 적어도 기능한다.
도 2에, 본 시스템에 있어서의 일련의 처리 플로우를 나타낸다. 사전에, 광학식 웨이퍼 검사 장치(1001)를 사용한 FEM 웨이퍼에 대한 웨이퍼 검사가 종료되어 있고, 그 결과가 YMS(1003)에 등록되어 있는 것으로 한다. 우선, 그 검사 결과를 YMS(1003)로부터 리뷰 SEM(1005)이 도입하고, 리뷰 결과 저장부(1009)에 저장 혹은 기억한다(S201). 다음에, 리뷰 SEM(1005)을 사용해서 리뷰를 행한다(S202). 이 리뷰란, 리뷰 SEM(1005)에 있어서, YMS(1003)로부터 취득한 그 FEM 웨이퍼에 대한 검사 결과의 정보에 기초하여, 각 결함의 위치의 SEM 화상을 취득하는 것이다. 구체적으로는, 시료 웨이퍼 상의 결함 좌표 위치가, 화상 취득 시의 촬상 시야에 들어가도록 시료 웨이퍼를 탑재한 스테이지를 이동하고 화상을 취득한다고 하는 일련의 시퀀스를, 대상의 결함을 대신하면서 반복 행하는 것이다. 이 리뷰에 의해, 결함 후보의 위치 정보로서의, 칩 ID 번호(웨이퍼 상에 복수개 있는 칩 각각을 일의로 지정하기 위한 ID) 및 칩 내의 좌표 위치 및 그 위치에 대응하는 SEM 화상의 세트를 취득한다.
화상 취득할 때에는, 육안 혹은 화상 처리에 의해 결함의 상세 해석을 행하기 위해, 시야 크기를 수 마이크로미터 정도로 설정하는 것이 필요해진다. 그러나, 광학식 웨이퍼 검사 장치(1001)가 출력하는 결함 좌표에는 위치의 오차가 있는 것이 알려져 있고, 그 오차량이 수 마이크로미터인 경우에는, 수 마이크로미터의 시야 크기로 화상을 취득하면 결함이 시야에 들어오지 않을 우려도 있다. 이와 같이 웨이퍼 검사 장치의 오차가 큰 경우에는, 적합하게는, 상기 오차량보다도 큰 시야 크기로 한 조건으로서, 시야를 예를 들어 수십 마이크로미터 정도로 넓게 한 조건으로 일단 화상을 취득한 후에, 화상 처리부(1011)에서의 처리에 의해 화상으로부터 결함을 자동 검출하고, 검출된 위치에 대해, 상기 큰 시야 크기보다도 작은, 수 마이크로미터의 좁은 시야 크기로 화상을 취득한다고 하는 시퀀스를 실행하면 효율적으로 결함을 검출할 수 있다.
또한, 시야가 넓은 화상으로부터 결함 위치를 자동 검출하는 처리를 행할 때에는, 결함 부위의 화상 이외에도 양품 부위의 화상도 아울러 취득해 두고, 화상간의 비교, 즉 비교 검사 방식에 의해 자동 검출하면 된다. 양품 부위의 화상은 현재 착안하고 있는 결함 부위를 포함하는 칩과는 다른 결함 부위를 포함하지 않는 칩에 있어서의, 그 착안하고 있는 결함 부위의 칩 내 좌표와 동일한 좌표 개소에 대해서 화상 취득을 행함으로써 얻는다. 양품 화상을 취득하는 칩의 위치는, 미리, 노광 조건이 비교적 양호하다고 생각되는 칩을 양품 화상 취득용 칩으로서 지정해 둠으로써 가능해진다.
또한, 광학식의 웨이퍼 검사를 행하는 단계에서, 참조 칩과의 비교 검사를 행하고 있는 경우는, 그 때에 사용한 비교 칩의 위치(통상은, 검사 칩에 인접하는 복수 칩 중 어느 하나)를 등록해도 좋다.
이상의 처리의 결과, 결함 후보의 위치 좌표 정보인 칩 ID 번호(웨이퍼 상에서 그 칩을 일의로 지정하기 위한 ID)와 칩 내의 좌표 위치 및 그 위치에 대응하는 SEM 화상의 세트를 취득할 수 있게 된다.
또한, 광학식 웨이퍼 검사 장치(1001)에 의해 웨이퍼 검사를 행할 때에는, 미소한 형상 결함, 예를 들어 수십 나노미터의 형상 이상을 검지하기 위해, 감도가 높은 조건으로 검사를 실행하는 경우가 많다. 이로 인해, 검사 결과 중에는, 진짜 결함 이외에도 방대한 수의 의사 결함(결함 이외의 노이즈 데이터)도 혼재될 우려가 높다. 이 경우, 광학식 웨이퍼 검사 장치(1001)가 출력하는 결함의 전체 수를 검사하는 것은 비효율적이므로, 적합하게는, 어떠한 방법으로 샘플링한 부분 결함 데이터에 대해서만 SEM 리뷰를 행하면 된다.
다음에, 이들의 데이터를 사용해서, 영역 결정부(1012)에 의해 계측 영역(검사 영역)을 결정한다(S203).
도 3은, 영역 결정부(1012)의 내부 블록도를 도시하고 있다. 입력되는 결함 데이터는, 각 결함에 대한, 칩 ID, 칩 내 좌표, 리뷰 화상의 세트이며, 처리 대상 결함수만 이 세트가 존재한다.
영역 결정부(1012)의 내부에는, 각 결함 데이터에 대해, 이하에서 설명하는 다양한 속성 정보를 부여하는 속성 부여부(3001), 그 속성 정보에 기초하여 결함 데이터를 선별하는 데이터 선별부(3003), 선별된 데이터의 평가 스코어를 산출하고, 상기 평가 스코어를 부여하는 스코어 산출부(3002) 및 그들 정보를 기초로 패턴 계측 영역(검사 영역)을 결정하고 출력하는 영역 출력부(3004)로 구성되어 있다. 또한, 스코어 산출부(3002)는 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의 적어도 복수종의 속성 정보에 기초하여 상기 결함의 발생 정도로서의 평가 스코어를 산출하는 산출부로서 적어도 기능한다.
또한, 영역 출력부(3004)는, 상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 영역 결정부로서 적어도 기능한다.
도 4는, 영역 결정부(1012)에 있어서의 처리 플로우를 나타내고 있다. 본 처리의 목적은 입력된 결함 데이터 세트로부터, 복수종의 결함 속성 정보로서, 결함이 되기 쉬운 패턴 형상이나 위치에 관해서 해석을 행하고, 그 결과로 CDSEM(1002)에 있어서 패턴 계측(시료 상의 패턴 검사)해야 할 영역을 결정하는 것이다. 그 때문에, 속성 부여부(3001)에 있어서, 각 결함 데이터에 대해 복수종, 각종 속성 정보(혹은 속성값)를 설정해 간다. 우선, 웨이퍼 상의 전체 칩으로부터 이후의 처리에 사용하는 평가 대상 칩을 자동 선택한다(S401). 각 결함 데이터 세트에 대해서는, 자신이 선택된 칩에 존재하는지 여부의 속성 정보가 설정된다. 칩 선택은 결함 데이터에 부여된 칩 ID를 기초로 각 칩에 대해서 존재하는 결함수를 조사하고, 그 수가, 소정의 범위에 있는 칩을 선택하고, 후속하는 처리 대상으로 한다. 이 칩 선택 처리에 의해, 예를 들어 결함이 소정의 범위보다도 다수인 칩과, 결함이 소정의 범위보다도 소수인 칩에 존재하는 결함 데이터를 이후의 처리로부터 제외하는 것이 가능해진다.
다음에, 처리 대상이 된 칩에 포함되는 결함에 대해서, 각 결함의 칩 내 좌표 위치를, 1개의 칩 레이아웃 상에 플롯한 칩 맵을 작성한다(S402). 도 5a는 칩 맵의 예이다. 칩 상의 결함이 존재하는 위치를 플롯 표시하고 있다. 이 칩 맵에 의해, 칩 내부에서의 위치의 차이에 있어서의 결함 밀도의 차이를 가시화할 수 있다.
이 칩 맵으로부터 국소 영역을 설정하고, 이 국소 영역 중으로부터 결함 밀도가 소정 이상, 혹은, 소정의 범위 내에 있는 영역을, 선택한다(S403). 이 국소 영역의 설정 및 검사 대상 영역의 선택은, 결함 밀도가 높은 개소(결함이 발생하기 쉬운 개소)를 특정하는 것을 목적으로, 칩 레이아웃을 복수의 직사각형 영역으로 분할하고, 그 직사각형 내에서의 결함수가 미리 설정한 임계값보다 많은 영역을 선택함으로써 행해진다. 도 5b는, 칩 레이아웃에 대해서 국소 영역을 설정한 예와, 결함 밀도가 높은 국소 영역이 선택된 예이다. 국소 영역은 점선으로 표시되어 있고(9×6=54개), 그 중 11개의 영역이 선택되어 있다(굵은 프레임으로 표시한 개소). 각 결함에 대해서는, 이 설정된 국소 영역 내에 존재하는지 여부의 속성 정보가 부여된다. 다음에 선택된 국소 영역에 포함되는 결함을 대상으로서, 결함 분류 처리를 행하여 결함종의 속성 정보를 부여한다(S404). 결함 분류 처리는 SEM 화상에 대해서 화상 처리를 행함으로써, SEM 화상을 결함 종별로 분류한다. 예를 들어, 현재, 표준적인 리뷰 SEM에 탑재되어 있는 자동 결함 분류 기능(ADC:Automatic Defect Classification)에 의해 행한다. 이것은, SEM 화상에 대해서 화상 처리를 행함으로써, SEM 화상을 결함 종별로 자동 분류하는 기능이다. 여기서, 결함종이란, 예를 들어 부착 이물질, 패턴의 단락, 패턴의 단선 등의 결함의 요인별로 종류 분류한 것 등을 의미한다.
다음에, 결함 속성 정보의 부여 처리의 1종으로서, 선택된 국소 영역에 포함되는 결함에 대해서 양품 패턴에 착안한 패턴 그루핑 처리를 행한다(S405). 이 처리는 형상이 유사한 패턴에 있어서는, 유사한 종류의 결함(예를 들어 패턴 단락이나 단선 등)이 생길 가능성이 높다고 하는 특징에 착안한 것이며, 처리 대상의 결함 데이터군으로부터 그들의 회로 패턴의 특징(패턴의 폭이나 인접 패턴과의 거리, 레이아웃 등)이 유사한 결함끼리를 그루핑하는 처리이다.
그루핑 처리는, 이하와 같이 행한다.
각 결함에 대해서 SEM 리뷰(S202)를 행하였을 때에, 결함 부위의 화상 데이터와 아울러 양품 화상 데이터를 취득해 두는 것으로 하고, 그 양품 화상 데이터에 대해서, 그 화상 데이터끼리의 유사한 정도를 나타내는 정량값을, 상호 상관 계수법에 의해 구한다. 그리고, 그 유사 정도가 소정 이상 높은 결함끼리를 동일 그룹으로 간주한다.
도 6a는 제1 실시 형태에 있어서의 패턴 그루핑 결과의 표시 화면예로서, 처리의 효과를 모식적으로 도시한 것이며, 도 5b에 도시한 선택 국소 영역에 포함되는 결함 데이터에 대해서, 그 아이콘 화상을 그루핑 전후로 일람 표시한 예이다. 본 예에서는, 서로 유사한 패턴은 그룹 1, 2, 3의 3종이 존재하는 예이다. 그루핑 처리에 의해 패턴이 유사한 그룹마다 화상 데이터를 재차 정렬하고 있다. 또한, 그루핑 결과의 표시에 있어서, [기타]로 되어 있는 그룹은, 그 패턴에 유사한 화상이 따로 존재하지 않았던 사례의 집합이다.
화상끼리의 유사성을 평가할 때에는, 한쪽의 화상에 대해서 예를 들어, 회전이나 확대ㆍ축소 등의 기하적인 변환을 추가한 화상을 다수 준비해 두고, 그 다수의 화상끼리를 비교하는 것도 가능하다. 또한, 적합하게는, 화상의 비교에 있어서, 화상의 전체 영역을 사용해서 비교하는 것이 아니라, 화상 내의 국소 영역을 사용해서 유사성을 비교하는 것도 가능하다. 예를 들어, 각 결함 데이터에 대해서, 그 부위의 화상과 그에 대응하는 양품 화상을 비교함(차 화상을 계산함)으로써, 화상 내에 결함이 존재하는 부위를 특정하고, 그 특정된 결함의 위치를 포함하는 부분 화상 영역만으로 유사성을 비교하는 것이 가능하다. 이에 의해, 유사도 계산에 사용하는 영역을 작게 할 수 있으므로 처리 시간을 단축할 수 있다고 하는 효과가 있다.
도 6b는, 제1 실시 형태에 있어서의 패턴 그루핑 결과의 다른 표시 화면예이다. 여기서는 그룹마다의 빈도를 가시화하기 위해, 그 빈도를 그래프화하도록 구성된다. 구체적으로는, 히스토그램으로서 그루핑 결과를 표시하고 있다. 그 히스토그램 대신에 원 그래프를 사용해도 좋고, 꺽은 선 그래프를 사용해도 좋다. 또한, 적합하게는, 도 6b에 도시하는 바와 같이, 동일 화면에, 각 그룹의 대표 화상도 아울러 표시하면 된다. 이에 의해, 그래프 내에 표기되는 각 그룹의 대표 화상이 용이하게 시인할 수 있다.
그 밖의 결과의 표시예로서는, 적합하게는, 예를 들어 그루핑의 결과가 얻어진 그룹으로부터 임의의 그룹을 지정하고, 그 지정된 그룹에 포함되는 결함 데이터를 사용해서, 도 5a에 예시한 칩 맵을 작성하는 것도 가능하다. 이에 의하면, 어떤 특정한 형상을 갖는 패턴이, 칩 상에서 어느 위치에 존재할지를 확인하는 것이 가능해진다. 이들의 표시 화면은, 리뷰 SEM(1005)의 입출력부(1008)에 표시되므로, 장치의 조작자가 용이하게 확인할 수 있다. 이 패턴 그루핑 처리의 결과, 각 결함에 대해서는, 어느 쪽의 그룹에 속할지의 속성 정보가 부여되게 된다.
여기까지, 결함 데이터에 대해 다양한 속성 정보를 부여하기 위한 처리의 개요를 설명하였다. 구체적으로는, 선택된 칩에 포함되는지 여부, 칩 레이아웃 내에 설정한 국소 영역에 포함되는지 여부, 각 결함 데이터의 결함종은 무엇인지, 패턴 그루핑 처리에 의해 어느 쪽의 그룹에 속한다고 판정되었는지 등의 관점에서 속성 정보가 부여되게 된다.
다음에, 얻어진 속성 정보를 기초로, 데이터 선별부(3003)에서 결함 데이터의 선별을 행한다(S406). 도 7은, 각 결함에 대해서 부여된 속성 정보를 기초로, 데이터 선별한 결과를 입출력부(1008)에 표시한 예를 나타내고 있다. 입력된 결함 데이터 세트를, 선택 칩에 포함되는지 여부, 선택 국소 영역에 포함되는지 여부, 자동 분류 결과(결함종), 패턴 그루핑 결과의 관점에서 선별한 결과를 나타내고 있다. 또한, 그루핑 결과에 대해서는, 각 그룹의 대표예도 아울러 표시하고 있다. 또한, 도 7의 하단에는, 웨이퍼 상의 칩 레이아웃과 선택한 칩, 또한 결함의 칩 맵과 설정된 국소 영역도 아울러 표시하고 있다.
다음에, 선별된 각 데이터군에 대해서, 스코어 산출부(3002)에 의해 스코어값을 산출하고, 부여한다(S407). 여기서, 스코어값이란, 결함의 발생 정도를 산출하기 위한 값이며, 그 데이터군에 대해서 부여되는 수율 관리ㆍ프로세스 관리상의 중요도를 나타내는 지표이다. 도 7에는, 선별된 각 결함군에 대해 부여된 스코어값도 표시하고 있다. 스코어값은 데이터 선별을 행할 때의 기준마다 미리 단체 스코어값을 정의해 두고, 최종적인 선별 결과를 얻기 위해 적용된 기준 모두에 대해서, 각 기준에 대해서 정의된 단체 스코어값의 곱을 계산함으로써 얻어진다. 예를 들어, 칩 선택에 대한 단체 스코어를, 선택 데이터에 대해서 10, 비선택 데이터에 대해서 0으로 하고, 국소 영역의 기준에 대해서는, 영역 내 데이터의 단체 스코어를 10, 영역 외 데이터를 0, 결함 분류 결과에 대해서는, 패턴의 쇼트ㆍ오픈 등의 형상 결함의 단체 스코어를 10, 이물질 등의 그 밖의 결함을 5, 패턴 그루핑 결과에 대해서는, [기타] 이외의 그룹의 단체 스코어를 10, [기타]의 그룹에 대한 단체 스코어를 5로 한다. 이 경우, 예를 들어 선택 칩 또한 국소 영역 내에 존재하는 패턴 형상 결함이며 패턴 그루핑의 결과 그룹 1로 판정된 것은, 스코어값 10000(10×10×10×10)이 된다.
또한, 스코어값은 데이터 선별을 행할 때의 기준마다 미리 단체 스코어값을 정의해 두고, 최종적인 선별 결과를 얻기 위해 적용된 기준 모두에 대해서, 각 기준에 대해서 정의된 단체 스코어값의 곱을 계산하지 않아도, 적절히, 각 기준을 선택하고, 선택된 각 기준에 대해서 정의된 단체 스코어값의 곱을 계산하도록 구성되어도 좋다.
여기까지, 결함 데이터에 대해서 부여한 다양한 속성 정보에 기초하여 데이터를 선별하고, 스코어값을 부여하는 처리의 실시 형태의 1개를 설명하였지만, 본 발명의 실시 형태는, 여기서 설명한 예에는 한정되지 않는다. 상술한 속성 정보의 전부가 아니라, 일부로서 복수의 속성 정보를 사용하도록 해도 좋다. 또한, 각 결함에 부여하는 속성 정보의 다른 예로서는, 각 결함의 치수가 일정한 범위에 포함되는지 여부를 기준으로 하여 속성 정보를 부여하는 방법이나, 각 결함이 배경 패턴과 어떻게 겹쳐 있는지(기초상, 회로 패턴과 기초의 경계, 패턴상 등)를 기준으로 하여 속성 정보를 부여하는 것도 가능하다.
여기까지의 설명에서, 각 결함 후보에 있어서 얻어진 속성 정보에 기초하는 단체 스코어값에 기초하여, 최종적인 스코어값을 계산하는 처리를 설명하였다. 이 단체 스코어값으로서는, 앞서 설명한 바와 같이 복수 종류의 것이 정의되지만, 복수종의 결함 속성 정보에 기초하여 결함의 발생 정도를 산출함으로써, 다종 다양한 결함 후보로부터, 효율적으로 착안하는 중요 결함을 특정하고, 검사 영역을 결정하게 된다.
프로세스의 개발 단계에서는, 대량의 결함 후보가 발생한다. 그들에는, 회로 패턴의 형상 등의 패턴 설계 기인의 것 외에, 사용 재료 혹은 제조 장치의 제조 조건 등, 복수의 요인에 기초하는 것이 혼재된다. 또한, 프로세스 개발이 진행됨에 따라, 그 시점에서 착안하는 결함의 종류도 변화한다. 그로 인해, 복수종의 결함 속성 정보에 기초하여 결함의 발생 정도를 산출함으로써, 프로세스의 성숙도에 따라서 발생하는 중요 결함의 변화에 대응하는 것도 용이해진다.
특히, 본 발명에 있어서 가장 중요한 단체 스코어값에 관계되는 속성 정보는, 패턴 그루핑 결과에 대한 정보이며, 적합하게는, 이 패턴 그루핑 결과에 대한 정보를 상술한 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출할 때의, 결함 속성 정보에 적어도 포함하도록 한다. 미세화가 진행되는 리소그래피 공정에서는, 결함 후보 위치에서의 회로 패턴의 형상이나, 결함 후보 위치의 주변의 회로 패턴 형상이 중요해지기 때문이다.
이 패턴 그루핑 결과에 대한 정보는, 회로 패턴의 설계 기인에 의한 결함 후보를 선별하는 것에 특히 효과가 있다.
이 패턴 그루핑 처리는, 결함 후보점을 높은 분해능을 갖는 SEM에 의해 취득한 화상을 사용함으로써 달성할 수 있는 것이다.
또한, 결함종의 분류 정보도, 다수의 결함으로부터 효율적으로 결함 후보를 선별하는 것에 있어서 중요하고, 적합하게는, 이 결함종에 관한 정보를 상술한 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출할 때에, 결함 속성 정보에 적어도 포함하도록 한다.
이에 의해, 리소그래피 공정에 빈발하는 패턴 형상 결함에, 혼재될 우려가 있는 랜덤하게 발생하는 표면 이물질 결함을 평가 대상으로부터 제외하는 것이 가능해진다. 또한, 패턴 형상 결함 중에서도, 패턴의 단락과 단선, 혹은, 결함으로 되려고 하는 패턴의 가늘어짐이나 굵어짐 등의 종류에 따라서, 그 후의 대처 방법이 동일하다고는 할 수 없으므로, 결함의 종별에 관한 속성 정보의 활용에 의한 결함의 선별은, 그 후의 해석을 효율화할 수 있다.
또한, 결함의 시료 상의 칩 위치 정보 혹은, 칩 내에서의 결함 위치의 정보도, 다수의 결함으로부터 효율적으로 결함 후보를 선별하는 것에 있어서 중요하고, 적합하게는, 이 결함종에 관한 정보를 상술한 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출할 때에, 결함 속성 정보에 적어도 포함하도록 한다.
제조 프로세스의 면 내 균일성이 유지되지 않는 경우에는, 웨이퍼에 있어서의 위치, 예를 들어 웨이퍼 주변부와 중심부에서 결함 발생의 정도가 변화한다. 따라서, 결함의 위치 정보를 속성에 포함함으로써, 웨이퍼면 내에서의 제조 프로세스의 변동에 기인하여 발생하는 결함을 효율적으로 선별하는 것이 가능해진다. 또한, 칩 내부에서는 패턴이 밀집되는 부위와 그렇지 않은 부위가 혼재되는 것이 통상이며, 각각의 영역에서 발생하는 결함종도 다르므로, 착안해야 할 결함 종별에 의존하여, 각 결함 후보를 패턴 밀도의 관점에서 선별하는 것도 효과가 있다.
또한, 본 발명의 실현에 있어서는, 상술한 중요한 단체 스코어값에 관계되는 속성 정보만을 사용하는 것으로 하고, 다른 중요도가 낮은 단체 스코어값에 관계되는 속성 정보는 고려하지 않고, 결함 후보를 선별하는 것도, 물론 가능하다.
다음에, 스코어값에 기초하여 계측 영역(검사 영역)을 결정하고 출력한다(S408). 즉, 결함의 발생 정도로서의 스코어값이 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 검사를 행하는 시료 상의 검사 영역을 결정한다.
여기서는, CDSEM(1002)에 의한 계측 개소(검사 개소)를 결정하고, 출력하는 것을 목적으로 하고 있으므로, 출력해야 할 데이터는 검사 영역으로서의 계측 개소의 좌표값이 된다. 이 목적을 위해, 데이터 선별 결과에 있어서, 소정의 값 이상의 스코어값을 갖는 데이터군을 선택하고, 그 데이터군에 포함되는 결함 데이터의 좌표값을 출력한다. 각 데이터군에 포함되는 결함 부위는, 반드시 칩 레이아웃 내에서 동일 개소라고는 할 수 없으므로, 다음에, 좌표값을 대상으로 한 클러스터링 처리를 행한다. 여기서, 클러스터링 처리란, 각 선별 결과에 존재하는 데이터에 대해, 칩 내 좌표값이 일정한 허용 오차(예를 들어 ±100㎚) 범위 내인 데이터를 동일 개소의 데이터로 간주한(1개의 클러스터로 간주한) 처리이다. 그 후, 각 클러스터에 포함되는 데이터의 좌표의 평균값을 계산한다.
또한, 좌표 데이터는 웨이퍼 검사 장치로부터 얻어진 좌표값이며 웨이퍼 검사 시의 측정 오차가 혼입되어 있다. 그 때문에 결정된 좌표를 CDSEM(1002)에 의해 관찰해도, 그 개소가 원하는 측정 개소와 어긋나 있을 우려가 있다. 이 과제에 대한 해결 방법의 일례로서는, 측정 개소의 좌표 데이터와 아울러 그 회로 패턴 화상(예를 들어 그루핑 처리의 결과가 얻어진 대표 화상)을 YMS(1003)에 출력해 두고, CDSEM(1002)측에서 그 양쪽을 이용하는 방법이다. CDSEM(1002)에서는, 계측점 좌표와 아울러 취득한 패턴 화상을 내부에 기억한다. 각 계측점의 화상을 취득할 때에, 우선, 계측점 좌표 위치를 포함하는 넓은 시야에서 화상을 취득하고, 그 후에 그 화상으로부터, 패턴 화상이 존재하는 개소를 패턴 매칭 처리에 의해 구한다. 그리고, 특정된 그 회로 패턴의 부위를 계측용 화상으로서 재차 취득하고, 그 화상에 대해서 계측 처리를 행한다.
또한, 다른 해결 방법으로서는, SEM 화상 데이터와 CAD 패턴 데이터와 매칭을 행하기 위한 시스템을 경유시킴으로써 레이아웃 CAD 상의 좌표값을 취득하는 방법이다. 본 수법을 실현하기 위한 형태예를 나타낸 것이 도 8이다. 도 1과의 차이는, 영역 결정부(1012)에, 레이아웃 해석부(1014)가 접속되어 있는 것이다. 이 레이아웃 해석부(1014)는 또한 레이아웃 CAD 데이터(1015)와 접속되어 있다.
도 9는, 도 8에 도시한 형태에 있어서의 영역 결정부(1012)의 블록도를 도시하고 있다. 본 도면에서는, 도 3에 도시한 영역 결정부(1012)의 블록도와 비교하여, 영역 출력부(3004)에 레이아웃 해석부(1014)가 접속되어 있는 점, 또한 레이아웃 해석부(1014)가, 레이아웃 CAD 데이터(1015)와 접속되어 있는 점이 다르다. 레이아웃 해석부(1014)의 내부는, 레이아웃 CAD 데이터(1015)로부터 소정의 부위의 국소 CAD 데이터를 잘라내기(클리핑하기) 위한 클리핑부(904)와, 그 클리핑 데이터를 저장하는 클리핑 CAD 저장부(902), 그리고 저장된 클리핑 데이터와 SEM상을 매칭하는 기능을 갖는 매칭부(903)로 구성되어 있다.
레이아웃 해석부(1014)에서는, 영역 출력부(3004)에 의해 결정된 계측 개소의 좌표 데이터와 그 개소의 SEM 화상을 수취하고, 매칭부(903)에 저장한다. 그리고, 회로 패턴의 설계 레이아웃 데이터를 레이아웃 CAD 데이터(1015)로부터 판독하고, 또한 각 계측 개소의 좌표 데이터를 중심으로 하여, 그 개소의 SEM상의 시야 크기보다 충분히 넓은 영역의 CAD 데이터 화상을 클리핑부(904)에서 클리핑 작성하고, 클리핑 CAD 저장부(902)에 보존한다. 다음에, 매칭부(903)에 의해 취득한 클리핑 데이터와 SEM상의 패턴 매칭을 행하고, 클리핑 데이터 중에서 SEM상을 취득한 부위와 일치하는 개소를 인식함으로써, 각 계측 개소의 CAD 레이아웃 좌표값을 취득한다. 이 방법이면, 오차가 존재하지 않는 좌표 데이터를 얻을 수 있다. 또한, 이 방법은, 상술한 좌표에 의한 클러스터링 처리 전에 행해도 좋다.
이와 같이 하여 얻어진 계측 개소의 좌표값 혹은 패턴 화상은 YMS(1003)에 출력되고 기억된다(S204). 이 계측점의 좌표 정보는 프로세스 개발 작업에 있어서의 프로세스 조건이나 설계 회로 패턴의 평가에 사용할 수 있다.
또한, 이와 같이 하여 결정된 좌표값은 칩 내 좌표이므로, 실제로 웨이퍼 측정을 행할 때에는, 측정하는 칩의 지정과, 그 칩의 웨이퍼 내 좌표가 필요해진다. 예를 들어, 계측점의 결정에 사용한 FEM 웨이퍼에 대해, 또한 화상의 재취득을 행하는 경우는, 다음에 평가 대상으로 하는 칩을 지정하고, 그 칩 원점의 웨이퍼 내 좌표와, 구해진 계측점의 칩 내 좌표를 추가한 좌표를 구함으로써 웨이퍼 좌표계에 있어서의 계측 위치를 산출하는 것이 가능해진다.
또한, 출력된 계측점은, 그 디바이스를 양산할 때의 제조 모니터링 개소로서 사용하는 것도 가능하다. 즉, 프로세스 개발 단계에 있어서의 검사 결과로부터 결함이 발생하기 쉽다고 판단된 개소를 YMS(1003)에 등록해 두고, 양산 단계에 있어서, 그 개소에 대해서 계측을 행하는 것이 가능해진다.
(제2 실시 형태)
제1 실시 형태에서는, 리소그래피 프로세스를 대상으로 웨이퍼 검사 장치에 의해 검출된 결함 후보 중으로부터 계측 영역을 추출하는 예를 나타냈다. 리소그래피 공정에서는, 관찰하는 패턴은, 통상의 경우, 레지스트 레이어 한층(단층 레지스트)으로 형성되어 있다. 또한, 주된 결함은 패턴의 단선이나 단락, 가늘어짐ㆍ굵어짐 등의 형상 결함이며, 그 발생 경향이 회로 패턴이 국소적인 형상과 강하게 관계되어 있다고 하는 특징이 있다. 본 제2 실시 형태에서는, 그 이외의 공정, 예를 들어 각종 패턴의 에칭 공정 종료 후에 행해지는 웨이퍼 검사를 대상으로서, 검사 개소 특정 정보로서의 검사 영역을 결정하는 사례에 대해서 설명한다. 이 경우, 대상이 되는 결함종도 형상 결함뿐만 아니라 다양한 프로세스 결함이 포함되는 것을 전제로 한다. 에칭 완료 후의 다층 레이어 구조를 갖는 프로세스 웨이퍼에 대해서 결함 관리를 행하는 경우, 결함 발생에 영향을 주는 요인이 다수이므로, 리소그래피 공정에서 사용한 FEM 웨이퍼와 같은 테스트 웨이퍼를 활용하는 것은 일반적으로 곤란하다. 따라서, 테스트 회로 패턴이나 실제 회로 패턴을 실제의 제조 프로세스에서 제조하고, 그에 대한 웨이퍼 검사를 행함으로써 결함 위치를 특정하고, 또한 그 데이터로부터 검사해야 할 부분 영역을 추출한다.
도 10은, 본 실시 형태에 따른 검사 시스템의 구성도이다. 제1 실시 형태에서 설명한 시스템(도 1)과의 차이는, 네트워크(1004)에, SEM식 웨이퍼 검사 장치(1013)가 접속되어 있는 것이다. 이 제2 실시 형태에 있어서의 검사 개소 특정 정보로서의 검사 영역의 결정 처리 플로우는 제1 실시 형태의 처리 플로우와 개요는 마찬가지이며, 도 2에 도시하는 것과 마찬가지이다.
도 2에 도시하는 바와 같이, 우선, 평가용의 실 프로세스 웨이퍼에 대한 광학식 웨이퍼 검사 장치(1001)의 검사 결과를 YMS(1003)로부터 취득하고(S201), SEM 리뷰를 행한다(S202). 본 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로, SEM 리뷰 시에 결함 위치의 화상에 맞추어 양품 화상을 취득하지만, 양품 화상을 취득하기 위한 참조 칩은 각 결함이 존재하는 칩의 인접 칩으로 한다. 다음에, 각 결함이 존재하는 칩의 ID와 칩 내 좌표값 및 취득된 화상을 사용해서, 검사 개소 특정 정보로서의 검사 영역의 설정을 행한다(S203). 본 처리의 흐름도, 개요는 제1 실시 형태에 대해서 설명한 도 4와 동일하지만, 세부 사항에 대해서는 다르므로, 이하, 다른 부분을 중심으로 설명을 행한다.
우선, 웨이퍼 분할 영역으로부터의 칩 선택을 행한다(S401). 제1 실시 형태에서는, 평가 데이터의 선별을 칩 단위로 행하였다. 이것은 FEM 웨이퍼에서는, 칩 단위로 프로세스 조건이 다르기 때문이다. 본 실시예에서는, 웨이퍼 상의 대국 위치를 고려한 칩 선택을 행한다. 즉, 웨이퍼를 그 직경 방향이나 원주 방향에서 복수의 영역으로 분할하고, 각 분할 영역으로부터 칩의 선택을 행한다. 이것은, 웨이퍼 상의 위치(예를 들어 웨이퍼 엣지와의 거리 등)에 의해 결함의 발생 경향이 다를 가능성이 높은 것에 착안한 것이다. 도 11은, 웨이퍼 외주부의 칩군을 방향별로 4분할한 것과, 웨이퍼 외주 이외의 칩군의 합계 5개의 영역에 웨이퍼 상의 칩을 분할한 예이다. 웨이퍼 외주부의 칩군을 방향별로, 격자 모양으로 나타내는 영역 1, 가로 줄무늬 모양으로 나타내는 영역 2, 세로 줄무늬 모양으로 나타내는 영역 3, 비스듬한 줄무늬 모양으로 나타내는 영역 4, 웨이퍼 외주 이외의 칩군으로서 백색으로 나타내는 영역 5의 5개의 영역으로 분할하고 있다. 이와 같이 분할한 영역 각각으로부터, 칩을 임의 수 선택한다.
다음에, 선택된 칩에 포함되는 결함 데이터에 대한 속성 부여를 행하여 간다. 우선, 제1 속성으로서, 제1 실시 형태와 마찬가지로, 처리 대상 칩에 대해서 칩 맵을 작성하고(S402), 그 결함 밀도가 높은 부분 영역을 특정한다(S403). 칩 맵의 작성은, 도 11에 예시한 웨이퍼 분할 영역마다 행한다. 도 12a, 도 12b는 칩 맵의 예이며, 도 11에 있어서의 영역 1(웨이퍼 우측 상방의 외주 칩군)로부터 작성한 칩 맵의 예를 도 12a에, 도 11에 있어서의 영역 4(웨이퍼 좌측 하방의 외주 칩군)로부터 작성한 칩 맵을 도 12b에, 각각 도시하고 있다. 영역 1, 4의 사이에서, 칩 레이아웃 내에서 결함 밀도가 높은 위치가 다른 모습을 알 수 있다. 본 예는, 웨이퍼의 외주부에 가까운 측의 영역에서 결함 밀도가 높은 것을 시사하고 있다. 부분 영역의 설정은, 제1 실시 형태에 있어서 도 5a, 도 5b를 사용해서 설명한 방법과 동일한 방법으로 행한다.
다음에, ADC(자동 분류 기능)에 의해 얻은 결함종의 클래스 속성(속성 정보)을 부여한다(S404). 또한, 참조 화상을 사용한 그루핑 처리를 행한다(S405). 본 실시예에 있어서의 그루핑 처리의 목적은, 예를 들어 더미 패턴이라고 불리는 회로의 전기 특성상 의미가 없는 회로 패턴과 그 이외의 회로 패턴을 선별하는 것이다. 더미 패턴은 칩 내의 각처에 배치될 가능성이 있지만, 정사각형 패턴과 같은 특징적, 또한, 통상의 회로 패턴 형상과 다른 형상으로 되는 경우가 많다. 이와 같은 특징적인 패턴은 패턴 그루핑 처리에 의해 인식하는 것이 용이하다고 하는 특징도 있다. 더미 패턴 상의 결함은 수율에 영향을 미치지 않으므로, 이와 같은 결함을 처리 대상으로부터 제외하는 것이 가능해진다.
다음에, 여기까지의 처리에 의해 얻어진 속성 정보에 기초하여, 결함 데이터의 선별을 행하고(S406), 각 결함 데이터군에 대해서 스코어를 부여한다(S407). 분류 및 스코어 부여의 방식은, 제1 실시 형태에 나타낸 수순과 마찬가지의 수순으로 행한다. 도 13은 선별 결과를 입출력부(1008)에 표시한 화면의 일례이다. 칩 선택은, 도 11에 도시하는 바와 같이, 웨이퍼 레이아웃을 복수 영역으로 나눈 후에 각 영역으로부터 행하고 있으므로, 선별 결과는, 각 영역(본 예에서는 1 내지 5)으로 나누어서 표시된다(도 13에서는 영역 1의 부분만 도시). 도 13에서는, 웨이퍼 상의 영역 1에 대해서 선택한 칩에 있어서의 결함이며, 결함 밀도를 기초로 정의한 국소 영역에 포함되어 있었던 결함이 225개 있는 예를 나타내고 있다. 이물질 결함은 200개, 그 이외의 결함이 25개이며, 이물질 결함 200개에 대해서는 패턴 그루핑의 결과, 더미 패턴의 그룹 1에 속하는 결함이 165개, 그 밖의 배경 패턴에 존재하는 결함이 35개였던 경우의 예이다.
그리고 스코어값에 기초하여 검사 개소 특정 정보로서의 검사 영역을 결정하고 출력한다(S408). 제1 실시 형태에서는 결정되는 것은 계측하는 위치였지만, 본 실시 형태에서는 일정한 면적을 가진 영역을 검사 영역으로서 결정한다. 그 구체적인 결정 방법은 이하와 같다. 우선, 더미 패턴의 영역은 검사가 불필요하므로, 더미 패턴 영역을 특정한다. 구체적으로는, 패턴 그루핑의 결과로부터, 더미 패턴의 그룹이 존재할지 조사한다. 존재하는 경우는, 그 그룹을 지정하고, 그 그룹에 포함되는 결함점의 좌표를 중심으로 하여 그 화상 시야 크기와 동일한 시야의 영역을 개개의 더미 패턴 영역으로 간주한다. 개개의 더미 패턴 영역을, 그 그룹에 포함되는 모든 결함에 대해서 조사하고, 그 합영역을 계산한 것이 최종적인 더미 패턴 영역이 된다. 다음에, 국소 영역의 내외, 혹은 결함종의 관점에서 검사해야 할 영역을 결정한다. 검사해야 할 영역은, 데이터 선별 결과에 의존하여 설정되는 내용이 다르게 된다. 예를 들어, 국소 영역의 내부에 존재하는 결함에 대해서는, 어느 쪽의 결함종의 데이터도 특별히 중요하지 않다고 판단되는 경우에는, 국소 영역 내의 검사를 행하는 것은 불필요하다고 생각하고, 국소 영역을 제외한 다른 영역을 다음에 행해야 할 검사 영역으로 설정한다. 한편, 국소 영역 내부에, 수율 관리상 중요한 결함종이 다발하고 있는 경우에는, 그 결함의 발생 경향을 모니터링할 필요가 있으므로, 그 국소 영역을 검사 영역으로 설정한다. 최종적으로는, 검사해야 할 영역으로부터, 더미 패턴 영역을 제외한 영역을 검사 영역으로 결정하고, YMS(1003)에 출력한다. 이 처리는, 웨이퍼 상에 설정한 영역(도 11에 도시한 예에서는 5개의 영역)마다 행해진다.
도 12a, 도 12b에서는, 웨이퍼 상에 설정한 영역별로 칩 맵을 작성한 결과, 결함 밀도가 높은 영역이 영역마다 다른 예를 나타냈지만, 이와 같은 경우에는, 최종적으로 설정되는 검사 영역도, 웨이퍼 상의 영역마다 다른 영역이 설정될 가능성이 높아진다. 예를 들어, 웨이퍼의 외주 칩에 있어서, 웨이퍼의 우측 상부측에 존재하는 칩에 대해서는 칩 내에서 우측 상부에 존재하는 회로 패턴 영역이, 웨이퍼의 좌측 상부에 위치하는 칩에 있어서는, 칩 내의 좌측 상부에 존재하는 회로 패턴 영역이 검사 영역으로서 설정되는 것도 일어날 수 있다.
본 실시 형태에 의한 시스템에 의해 출력되는 검사 영역은, 이미 웨이퍼 검사 장치에 의해 검사된 영역에 한정되지 않고, 검사가 행해져 있지 않은 영역도 포함하는 것이 가능하게 되므로, 여기서 설정된 검사 영역을 SEM식 웨이퍼 검사 장치(1013)에 의해 검사함으로써, 광학식 웨이퍼 검사 장치(0001)에 의해 검출할 수 없었던 결함도 검출할 수 있을 가능성이 높아진다.
이와 같이 하여 얻어진 검사 영역 정보는 YMS(1003)에 출력되고 기억된다(S204). 이 검사 영역 정보는 프로세스 개발 작업에 있어서의 프로세스 조건이나 설계 회로 패턴의 평가에 사용할 수 있다. 결정되는 영역의 정보는, 칩 내 좌표계에 대한 영역 정보이므로, 실제로 웨이퍼 측정을 행할 때에는, 측정하는 칩을 특정하는 것이 필요하다. 예를 들어, 검사 영역의 결정에 사용한 웨이퍼에 대해, 또한 화상의 재취득을 행하는 경우는, 검사 대상으로 하는 칩을 지정하고, 그 칩 원점의 웨이퍼 내의 좌표와 구해진 검사 영역의 칩 내 에어리어 정보로부터, 웨이퍼 좌표계에 있어서의 검사 영역을 산출된다.
출력된 검사 영역 정보는, 그 디바이스를 양산할 때의 제조 모니터링 개소로서 사용하는 것도 가능하다. 즉, 프로세스 개발 단계에 있어서 YMS(1003)에 등록된 검사 영역 정보를 사용해서, 양산 단계에 있어서, 제조 모니터링을 위해 부분 영역 검사를 행하는 것이 가능해진다.
또한, 여기까지의 설명에서는, 웨이퍼 상의 결함 후보 위치의 좌표는, 광학식 검사 장치에 의해 얻어지는 예를 나타내고 있지만, 본 발명의 실시 형태는, 당연 이것으로는 한정되지 않는다.
예를 들어 결함 후보 위치의 좌표를 얻기 위해서는, 광학식 검사 장치 외에 SEM식 검사 장치도 사용 가능하다. 앞서 설명한 바와 같이 SEM식 검사 장치의 스루풋은 광학식 검사 장치보다도 압도적으로 낮으므로, SEM식 검사에 의해 웨이퍼의 전체면을 검사하는 것은 실질적으로 곤란하다. 그러나, 최근 입수 가능한 SEM식 검사 장치는, 그 스루풋의 개선도 도모되어 있고, 또한, 검사 감도를 낮게 함으로써 고 스루풋성을 실현하는 모드를 탑재하고 있는 것도 있다. 따라서, 웨이퍼 전체면은 불가능하더라도, 어느 정도의 넓은 영역(예를 들어 칩의 1/100의 면적)을 SEM식 검사 장치에 의해 검사하는 것도 가능하게 되어 있다. 따라서, 그와 같이 영역을 한정하여 SEM식 검사를 행함으로써 결함 후보 위치를 특정하고, 또한 본 실시 형태에 나타내는 검사 영역 결정 방식 혹은 장치에 의해 더욱 상세하게 검사를 행해야 할 영역을 좁힌다고 하는 사용 방법도 가능해진다.
또한, 여기까지의 설명에서는, 상세하게 검사를 행해야 할 영역을 좁히기 위해, 얻어진 각 결함 후보의 위치에 대해서 그 화상을 취득하고, 그 화상 및 좌표값으로부터 각종 속성을 산출하고, 이 속성을 기초로 검사 개소 특정 정보로서의 검사 영역을 특정하는 내용을 설명하였지만, 화상 촬상을 행하지 않고 좌표 데이터로부터, 검사 개소 특정 정보로서의 계측 영역ㆍ검사 영역을 특정하는 것도 가능하다. 예를 들어, 얻어진 결함 후보 위치를, 복수의 칩에 대해서 중첩함으로써 맵을 작성하고, 그 맵 정보만으로부터, 검사 영역을 결정하는 것도 가능하다. 구체예로서는, 도 5b에 도시하는 바와 같이, 칩 레이아웃으로부터, 결함 밀도가 높은 부분 영역을 특정하고 그 부위를, 검사 영역으로서 설정하는 것이 가능하다. 이와 같이 하여 특정된 영역을 검사하기 위해서는, 그들의 영역을 복수회에 걸쳐 화상 취득하기 위해, 그 영역을 시야 크기로 분할하는 것이 필요해지지만, 영역의 위치(예를 들어, 영역을 직사각형으로 하면, 네 구석의 칩 내 좌표값)와, 촬상할 때의 시야 크기의 정보가 있으면, 각 촬상 위치를 산출하는 것은 용이하게 실현할 수 있다.
또한, 검사해야 할 영역은 작성된 맵에 있어서 결함 밀도가 높은 개소와는 한정되지 않는 것도 상정해야만 한다. 즉, 결함 후보 위치의 추출 결함의 신뢰도가 낮고, 맵 상에 있어서 결함 밀도가 낮은 영역이어도, 진짜로 결함이 존재하는 것이 의심되면, 결함 밀도가 낮은 영역을, 계측ㆍ검사 영역으로서 지정할 가능성도 생각된다.
(제3 실시 형태)
본 실시 형태에서는, 리소그래피 공정을 대상으로 한 본 발명의 제1 실시 형태를 확장한 형태에 대해서 설명한다. 제1 실시 형태에서는, FEM 웨이퍼를 대상으로 웨이퍼 검사 장치에 의한 검사를 행하고, 그 결과를 결함 위치 후보로서 SEM 리뷰를 행하였다. 한편, 최근의 프로세스 시뮬레이션 기술의 진보에 의해, 웨이퍼 프로세스의 프로세스 조건을 변경하였을 때의, 회로 패턴 형상의 변화의 모습을 시뮬레이션에 의해 예측하는 경우가 어느 정도 가능하게 되어 있다. 예를 들어, 리소그래피 프로세스에 관해서는, 노광 시뮬레이터에 대해, 회로 패턴의 설계 레이아웃 데이터와 노광 조건(포커스 및 노광량) 및 레지스트 재료 등을 입력하면, 노광되는 패턴의 예측 형상을 얻는 것이 가능하다. 이 시뮬레이터를 활용함으로써, 프로세스 변동에 의해 생기는 패턴 형상의 변화를 예상하는 것이 가능하고, 웨이퍼 검사를 행하지 않아도, 프로세스 조건이 변동되었을 때에 패턴의 변화가 생길 우려가 있는 개소와, 그 형상의 변화의 방법(단락이나 단선 등)을 예측할 수 있다. 따라서, 이 시뮬레이터로부터 출력되는 결함 속성 정보로서의 결함 후보 개소의 정보를 기초로 계측 영역을 결정한다.
도 14는 본 시스템의 구성도이다. 본 도면은, 도 1에 도시하는 블록에 대해, 프로세스 시뮬레이터(노광 시뮬레이터)(1401)가, 네트워크(1004)에 접속되어 있다고 하는 점이 다르다. 본 시스템에 있어서의 처리 플로우를 도 15에 도시한다.
사전에, 대상이 되는 디바이스를 칩마다의 노광 조건을 변경시켜 회로 패턴을 작성한 FEM 웨이퍼를 작성해 두는 것으로 한다. 우선, 대상이 되는 회로 패턴 레이아웃을 프로세스 시뮬레이터(1401)에 입력하고, 회로 패턴 상의 결함 후보 위치의 칩 내 좌표 데이터를 취득한다(S1501). 다음에, FEM 웨이퍼 상에서 평가 대상으로 하는 칩을 지정하고, 그 지정된 칩에 있어서의 결함 후보 개소의 SEM 화상을 취득한다(S1502). 또한, 각 결함 후보 위치에 대응하는 양품 화상도, 제1 실시 형태와 마찬가지로 프로세스 상태로 양호하다고 생각되는 칩으로부터 취득한다. 그 후, 결함 데이터(칩 내 좌표, 칩 ID, SEM상)로부터 검사 개소 특정 정보로서의 계측 영역을 결정하고(S1503), 결정된 계측 영역을 YMS(1003)에 출력한다(S1504). 계측 영역 결정 처리의 구체적 내용은, 제1 실시 형태에서 나타낸 수순과 마찬가지이며, 다른 점은, 각 결함에 부수되는 좌표 데이터가 설계 레이아웃 데이터 상의 좌표값인 점이다. 이로 인해, 광학식 웨이퍼 검사 장치에서 얻어지는 좌표 위치와 같은 오차는 존재하지 않고, SEM 화상과 설계 레이아웃 데이터의 패턴 매칭에 의한 좌표 보정이 불필요하게 된다.
또한, 상기의 설명에서는, 노광 시뮬레이터가 출력한 다수의 결함 후보에 대해 리뷰 화상을 사용해서, CDSEM(1002)에 의해 계측을 행하는 개소를 결정하는 사례를 나타냈지만, 마찬가지의 사고 방식은 리소그래피 공정뿐만 아니라, 다른 프로세스 공정에 대해서도 적용 가능하다. 실 프로세스에서 작성한 웨이퍼를 사용해서, 각종 프로세스 시뮬레이터 등을 사용해서 결함이 발생할 우려가 있는 개소의 좌표값에 대해서, SEM 화상을 취득하고, 그 화상을 사용해서 결함의 속성을 부여하고, 그 결과에 기초하여, 검사 개소 특정 정보로서의 검사 개소 혹은 계측 개소를 결정할 수 있다.
(제4 실시 형태)
여기까지 결함 후보 개소의 SEM 리뷰 화상을 기초로, 측정 개소나 검사 영역을 특정하는 시스템에 대해서 설명해 왔다. 본 실시 형태에서는, 결함 후보 개소가 다수로 된 경우에 있어서의 SEM 리뷰의 효율 향상을 실현하는 시스템에 대해서 설명한다.
본 실시 형태의 특징은, 웨이퍼 검사 장치나 시뮬레이터에 의해 얻어진 대량의 결함 후보 위치 좌표에 대한 화상 촬상을 효율화하기 위한 것으로, 한 번의 리뷰 처리에서, 모든 개소의 화상 취득을 행하는 것이 아니라, 샘플링 처리와 조합함으로써, 복수회로 나누어서 단계적으로 SEM 리뷰를 행하는 것에 있다. 도 16은, 본 시스템의 블록도이다. 도 1에 대해, 특히 리뷰 SEM(1005) 내부에, 샘플링부(1601)가 추가되어 있는 점에서 다르다. 이 샘플링부는 YMS(1003)로부터 입력된 결함 후보 정보로부터, 실제로 SEM 리뷰를 행하는 점수를 샘플링하는 기능을 갖는다. 또한, 그 샘플링 처리에 있어서, 영역 결정부(1012)에 의해 결정된 계측 개소나 검사 영역의 내용에 기초하여 샘플링을 행하는 기능을 갖는 것에 특징이 있다. 이 시스템의 동작 플로우를 도 17에 도시한다.
우선, YMS(1003)로부터 결함 후보 개소의 데이터를 읽어들이고(S1701), 다음에, 샘플링부(1601)에 있어서 초기 샘플링 처리를 행한다(S1702). 이 초기 샘플링에서는, 다량인 결함 후보 데이터로부터 부분 데이터를 선택한다. 그 때, 웨이퍼 전체면에 관한 결함 발생 경향을 파악하기 위해, 웨이퍼 상의 칩간의 결함수비가, 샘플링 전후로 크게 변화하지 않도록, 결함을 샘플링한다. 예를 들어, 전체 결함 후보수의 50%라고 한 바와 같이 샘플링 후의 데이터수를 설정한 경우, 각 칩으로부터, 동일한 비율(본 예에서는 50%)이 되도록 랜덤하게 샘플링을 행한다. 다음에, 샘플링된 결함 후보의 SEM 화상을 취득한다(S1703). 그리고, 그들의 리뷰 결과로부터, 제1 실시 형태, 제2 및 제3 실시 형태에서 설명해 온 방법으로, 결함의 선별 처리와 스코어 부여를 행한다(S1704). 이 결과는, 샘플링된 결함을 사용해서, 당해 웨이퍼 상의 결함의 발생 경향을 해석한 것을 의미한다. 즉, 샘플링 데이터를 사용해서, 칩 내에서 결함 밀도가 높지만 집중되어 있는 개소나, 결함이 발생하고 있는 특징적인 회로 패턴 형상이나, 발생하고 있는 결함종, 더미 패턴이 존재하는 위치 등의 정보를 얻게 된다.
이 시점에서, 미 리뷰의 결함수가 다수 남아 있는 경우에는, 리뷰를 더 계속하는 것으로 하지만, 그 때 여기까지의 처리에서 얻어진 결함의 해석 결과에 기초하여, 미 리뷰 개소 중으로부터 다음에 SEM 리뷰를 행하는 결함 개소를 샘플링한다(S1705). 구체적인 샘플링 방법으로서는, 여기까지의 해석으로, 이미 알고 있는 더미 패턴 영역에 존재하는 미 리뷰 개소는, 다음번 샘플링으로부터 제외하는 것으로 한다. 또한, 이미 결함 밀도가 높다고 판정된 개소는, 더 이상 리뷰할 필요성이 없다고 판단하고, 그와 같은 영역을 다음번 샘플링으로부터 제외한다. 이와 같이 하여, 제외해야 할 샘플을 제외한 후의 미 리뷰의 데이터에 대해, 다음에 리뷰하는 데이터를 샘플링한다. 이 샘플링에서는, 초기 샘플링과 달리, 칩마다의 결함 후보수가 일정해지도록 하는 것은 반드시 필요없다. 그리고, 이와 같이 하여 샘플링된 결함 개소를 다시 SEM 리뷰한다(S1703). 그리고 다시, SEM 리뷰 결과를 기초로, 각 결함 화상의 구분과 스코어 부여를 행한다(S1704). 상기의 처리를 반복함으로써, 더미 패턴 영역의 리뷰 대상으로부터의 제외나, 국부적으로 다량인 결함이 발생하고 있는 개소에 있어서, 필요 이상의 수의 화상 데이터를 취득하는 것을 피하면서, 확인이 필요한 결함에 대한 SEM 리뷰 결과를 취득하는 것이 가능해진다.
이와 같이 하여 단계적으로 얻어진 리뷰 결과로부터, 제1 실시 형태로부터 제3 실시 형태에 나타내는 바와 같이 검사 개소 특정 정보로서의 검사 영역을 결정ㆍ출력한다.
(제5 실시 형태)
본 실시 형태에서는, 결함 후보 개소의 리뷰 화상을 기초로 검사 개소 특정 정보로서의 계측 영역ㆍ검사 영역을 설정한 후, 동일한 장치를 사용해서, 계측 혹은 검사를 행하는 것이 가능한 리뷰 장치에 대해서 나타낸다.
도 18에 본 실시 형태에 따른 리뷰 SEM을 포함하는 검사 시스템을 나타낸다. 도 1에 대해, 특히 리뷰 SEM(1005) 내부에, 처리 모드 전환부로서의 검사ㆍ리뷰 모드 전환부(1801)가 추가되어 있는 점에서 다르다. 리뷰 SEM(1005)에는 검사ㆍ리뷰 모드 전환부(1801)가 탑재되어 있다. 이 검사ㆍ리뷰 모드 전환부(1801)는 리뷰 SEM(1005)에 있어서의 처리 모드를, 결함 검사 처리를 행하는 검사 모드와 결함 리뷰를 행하는 리뷰 모드를 전환하는 기능을 갖는다. 검사 모드, 리뷰 모드도 SEM 본체(1006)에 의해 SEM 화상을 촬상하고, 화상 처리부(1011)에서 결함 검출 처리를 행한다고 하는 기능은 동일하지만, 각종 처리 조건으로 차이가 있다. 검사 모드에서는, 소정의 검사 개소 특정 정보로서의 검사 영역을 가능한 한 높은 스루풋의 조건으로 행하는 것이 필요하고, 예를 들어 프로브 전류량을 1nA 정도로 하여 프레임 가산수를 2매 정도로 하고, 또한 촬상 시야를 수 마이크로미터라고 하는 넓이로 설정하여 광 시야 화상을 취득한다. 한편, 리뷰 모드에서는 결함 후보 좌표의 화상을 고분해능으로 촬상하는 것이 목적이므로, 프로브 전류를 100pA 정도로 하고, 또한 고S/N상을 얻기 위해 프레임 가산수도 예를 들어 32로 한다. 이들의 조건은, 레시피 저장부(1007)에 저장되어 있고, 검사ㆍ리뷰 모드 전환부(1801)가, 그들의 촬상 조건을 전환하도록 전체 제어부(1010)에 지시하고, 그것을 받아서, 전체 제어부가, 촬상 조건을 레시피 저장부(1007)로부터 SEM 본체(1006)나, 화상 처리부(1011)에 설정함으로써 각 모드에 따른 화상 취득과 처리가 행해진다.
도 19는, 본 실시 형태의 동작을 나타내는 흐름도이다. 처리를 개시하는 시점에서, 리뷰 SEM(1005)은 리뷰 모드로 설정되어 있는 것으로 한다. 우선, 광학식 웨이퍼 검사 장치 등 웨이퍼가 넓은 범위에 걸쳐 외관 검사를 행한 결과를 YMS(1003)로부터 취득하고(S1901), 그 결함 위치에 대해서 SEM 리뷰를 행한다(S1902). 다음에, 취득 데이터(칩 ID, 칩 내 좌표, SEM 화상)를 사용해서, 영역 결정부(1012)에서 검사 개소 특정 정보로서의 검사 영역을 결정한다(S1903). 다음에, 검사ㆍ리뷰 모드 전환부(1801)로부터 전체 제어부(1010)에의 지시에 의해, 검사 처리를 행하기 위한 SEM 본체(106), 화상 처리부(1011)에의 조건 설정을 행한다(S1904). 그리고, 결정된 검사 영역에 대해서 결함 검사를 행한다(S1905).
얻어진 검사 결과나 계측 결과는 검사 결과 파일로서, YMS(1003)에 출력된다. 이 결과에 대해, 리뷰 SEM(1005)에 의해, 리뷰 모드에 의해, 보다 상세한 해석을 행하는 목적으로 SEM 리뷰를 행하는 것도 가능해진다. 또한, 여기서는 결함 검사를 행하는 예를 설명하였지만, 마찬가지로 패턴 계측을 행하는 것도 가능하다.
(다른 실시 형태)
여기까지 제1 실시 형태 내지 제5 실시 형태에서 설명한 것도 포함하고, 본 발명의 실시 형태로서는, 특히, 스루풋의 관점에서 웨이퍼 전체면을 평가 대상으로 할 수 없는 경우(예를 들어 하전 입자선 장치로서의 전자빔 장치를 사용해서 패턴 계측 및 결함 검사를 행하는 경우)에, 패턴 계측이나 관찰, 검사를 행하는 웨이퍼 상의 부분 영역을 결정하는 기능을 갖는 장치 혹은 부분 영역의 결정 방법, 혹은 그와 같은 영역 결정 기능을 갖는 결함 리뷰 장치에 관한 것이다. 예를 들어, 전자빔 장치를 사용해서, 시료 전체면이 아니라 부분 영역을 대상으로서 패턴 계측이나 관찰, 결함 검사를 행할 때에, (1) 계측이나 관찰 혹은 검사를 행해야 할 개소(결함이 발생하기 쉬운 개소)를 예상하는 것이 곤란한 경우나, (2) 어떤 수단에 의해, 결함이 발생하기 쉬운 개소의 정보를 얻은 경우라도, 그 정보에 진짜 결함의 정보와 의사 결함 정보가 혼재되어 버리는 경우에, 패턴 계측이나 관찰 혹은, 결함 검사를 행하는 부분 영역을 효율적으로 결정하기 위해 이루어지는 것이다.
또한, 본 발명의 다른 일 형태로서는, 결함이 될 가능성이 있는 웨이퍼 상의 위치 정보, 혹은, 그들의 위치 정보와 그 위치를 촬상한 화상 데이터로부터, 진짜로 결함이 발생하기 쉬운 개소의 특징을 추출하고, 그 특징에 기초하여, 패턴 계측이나 관찰, 결함 검사를 행하는 부분 영역을 특정하기 위한 장치 및 그 방법이 제공되는 것이다. 본 장치 및 방법에서는, 결함이 발생하기 쉬운 개소의 특징을, 실제로 결함이 발생한 칩의 위치, 결함부의 칩 내 좌표, 발생한 결함종의 정보, 결함이 발생한 위치의 회로 패턴 형상의 속성 정보 등으로써 정의 부여하는 것에 특징이 있다.
또한, 본 발명의 별도의 다른 형태에서는, 결함이 될 가능성이 있는 웨이퍼 상의 위치 정보를 입력으로 하여, 그 위치의 화상을 촬상하는 기능과, 그 결함의 위치 정보와 화상 정보로부터, 검사해야 할 영역을 특정하는 기능을 갖는 관찰 장치 또는 검사 장치로서의 결함 리뷰 장치가 제공되는 것이다.
또한, 본 발명의 별도의 다른 형태에서는, 결함이 될 가능성이 있는 웨이퍼 상의 위치 정보를 입력으로 하여, 그 위치의 화상을 촬상하는 기능과, 그 결함의 위치 정보와 화상 정보로부터 검사해야 할 영역을 특정하는 기능과, 특정된 영역을 검사하는 기능을 갖는 장치, 즉, 리뷰 기능과 검사 기능의 양쪽을 갖는 전자빔식 리뷰 장치가 제공되는 것이다.
본 형태에 따르면, 결함의 발생 영역을 경험적인 지식으로부터 예상하는 것이 곤란한 경우나, 다른 수단에서 결함이 발생하기 쉬운 개소의 후보를 검출하는 것이 가능하지만 진짜로 검사해야 할 결함 개소의 정보가 대량의 의사 결함 정보에 혼재되어 버리는 경우에, 패턴 계측 혹은 결함 검사를 행해야 할 부분 영역을 효율적으로 결정하는 것이 가능해진다. 결정된 영역에 대해서만, 전자빔 장치를 사용한 결함 검사나 패턴 계측을 행함으로써, 효율적으로 결함 관리나 프로세스 관리를 행하는 것이 가능하게 되는 것이다.
또한, 결함이 될 가능성이 있는 웨이퍼 상의 위치 정보를 입력으로 하고, 그 위치의 화상을 촬상하는 기능과, 그 위치 정보와 화상 정보로부터 검사해야 할 영역을 특정하는 기능의 양쪽을 갖는 본 발명에 의한 리뷰 장치에 의하면, 결함이 될 가능성이 있는 웨이퍼 상의 위치가 다수인 경우에, 그 일부의 데이터에 대해서 그 위치의 화상을 촬상하고, 그 화상 데이터를 기초로 결함이 되기 쉬운 영역의 특징을 추출하고, 또한 그 추출된 정보에 일치하는 결함 후보 위치의 데이터를, 아직 화상 촬상을 행하고 있지 않은 결함 후보 데이터 중으로부터 선택하고, 그 선택된 데이터에 대해서만 화상을 취득하는 것이 가능해진다. 이와 같이, 입력된 결함 후보 데이터에 대해서 한번에 모든 개소의 화상 데이터를 취득할 필요는 없어, 효율적인 화상 취득이 가능하게 되는 것이다.
또한, 결함이 될 가능성이 있는 웨이퍼 상의 위치 정보를 입력으로 하여, 그 위치의 화상을 촬상하는 기능과 그 위치 정보와 화상 정보로부터 검사해야 할 영역을 특정하는 기능과 특정된 영역을 검사하는 기능을 갖는 리뷰 기능과 검사 기능을 갖는 장치에 의하면, 1대의 장치에 있어서, 결함 후보 부위의 화상 취득과 결함이 되기 쉬운 개소의 특정과 특정된 개소에 대한 검사를 연속 실행할 수 있어, 최종적인 검사 결과를 얻을 때까지의 시간을 단축할 수 있다고 하는 효과가 있는 것이다.
1001 : 광학식 웨이퍼 검사 장치
1002 : CDSEM
1003 : YMS
1004 : 네트워크
1005 : 리뷰 SEM
1006 : SEM 본체
1007 : 레시피 저장부
1008 : 입출력부
1009 : 리뷰 결과 저장부
1010 : 전체 제어부
1011 : 화상 처리부
1012 : 영역 결정부
1013 : SEM식 웨이퍼 검사 장치
1014 : 레이아웃 해석부
1015 : 레이아웃 CAD 데이터
1401 : 프로세스 시뮬레이터
1601 : 샘플링부
1801 : 검사ㆍ리뷰 모드 전환부
3001 : 속성 부여부
3002 : 스코어 산출부
3003 : 데이터 선별부
3004 : 영역 출력부

Claims (16)

  1. 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출하는 산출부와,
    상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 영역 결정부
    를 갖고,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함 데이터의 패턴 그루핑 정보인 것을 특징으로 하는 영역 결정 장치.
  2. 제1항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함종의 분류 정보인 영역 결정 장치.
  3. 제1항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 상기 결함의 시료 상의 칩 위치 정보 혹은, 칩 내에서의 결함 위치의 정보인 영역 결정 장치.
  4. 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출하는 산출부와,
    상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 영역 결정부와,
    상기 결정된 영역 정보에 기초하여 상기 결함 위치의 화상을 취득하는 화상 취득부
    를 갖고,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함 데이터의 패턴 그루핑 정보인 것을 특징으로 하는 검사 장치.
  5. 제4항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함종의 분류 정보인 검사 장치.
  6. 제4항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 상기 결함의 시료 상의 칩 위치 정보 혹은, 칩 내에서의 결함 위치의 정보인 검사 장치.
  7. 제4항에 있어서,
    상기 영역 결정부에서 결정된 영역 정보에 기초하여, 상기 시료 상의 결함 위치 혹은 결함이 발생할 가능성이 있다고 예측된 개소로부터 결함 데이터의 샘플링을 행하는 샘플링부를 갖는 검사 장치.
  8. 제4항에 있어서,
    결함 검사 처리를 행하는 모드와 결함 리뷰 처리를 행하는 모드를 전환하는 처리 모드 전환부와,
    결함 리뷰 모드에 의해, 상기 영역 결정부에서 영역을 결정한 후에,
    검사 처리 모드에서, 결정된 영역의 검사를 행하는 제어부를 더 갖는 검사 장치.
  9. 시료를 검사하여 얻은 시료 상의 결함 위치 혹은 그 시료 상에서 결함이 발생할 가능성이 있다고 예측된 결함 위치를 촬상한 화상을 포함하는 결함 데이터의, 적어도 복수종의 결함 속성 정보에 기초하여 상기 결함의 발생 정도를 산출하는 스텝과,
    상기 발생 정도가 소정 이상이 되는 결함 데이터를 추출하고, 그 추출된 결함 데이터로부터 관찰 또는 검사를 행하는 시료 상의 영역을 결정하는 스텝
    을 갖고,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함 데이터의 패턴 그루핑 정보인 것을 특징으로 하는 영역 결정 방법.
  10. 제9항에 기재된 영역 결정 방법을 사용해서, 시료 상의 영역을 결정하고, 상기 결정된 영역에 대해서 관찰 또는 검사를 행하는 스텝을 갖는 검사 방법.
  11. 제9항에 기재된 영역 결정 방법을 사용해서, 시료 상의 영역을 결정하고, 상기 결정된 영역의 정보를 기초로, 화상 데이터를 취득하는 결함 좌표 위치를 선택하는 스텝과,
    상기 선택된 결함 좌표 위치의 화상 데이터를 취득하는 스텝
    을 갖는 검사 방법.
  12. 제9항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함종의 분류 정보인 영역 결정 방법.
  13. 제9항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 상기 결함의 시료 상의 칩 위치 정보 혹은, 칩 내에서의 결함 위치의 정보인 영역 결정 방법.
  14. 제10항 또는 제11항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 결함종의 분류 정보인 검사 방법.
  15. 제10항 또는 제11항에 있어서,
    상기 복수종의 결함 속성 정보는, 적어도 그 1종이 상기 결함의 시료 상의 칩 위치 정보 혹은, 칩 내에서의 결함 위치의 정보인 검사 방법.
  16. 삭제
KR1020147004166A 2011-09-07 2012-07-09 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 KR101600209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011194506A JP5460662B2 (ja) 2011-09-07 2011-09-07 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
JPJP-P-2011-194506 2011-09-07
PCT/JP2012/067419 WO2013035421A1 (ja) 2011-09-07 2012-07-09 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法

Publications (2)

Publication Number Publication Date
KR20140039075A KR20140039075A (ko) 2014-03-31
KR101600209B1 true KR101600209B1 (ko) 2016-03-04

Family

ID=47831873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004166A KR101600209B1 (ko) 2011-09-07 2012-07-09 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법

Country Status (5)

Country Link
US (1) US9335277B2 (ko)
JP (1) JP5460662B2 (ko)
KR (1) KR101600209B1 (ko)
CN (1) CN103748670B (ko)
WO (1) WO2013035421A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768082B2 (en) * 2009-02-13 2017-09-19 Hermes Microvision Inc. Method and machine for examining wafers
JP5460662B2 (ja) * 2011-09-07 2014-04-02 株式会社日立ハイテクノロジーズ 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
JP6455829B2 (ja) * 2013-04-01 2019-01-23 キヤノン株式会社 画像処理装置、画像処理方法、およびプログラム
KR101924487B1 (ko) * 2013-12-17 2018-12-03 에이에스엠엘 네델란즈 비.브이. 수율 추산 및 제어
JP6225787B2 (ja) * 2014-03-26 2017-11-08 富士通セミコンダクター株式会社 解析支援方法、および解析支援プログラム
EP2927747A3 (en) * 2014-03-31 2016-03-09 IMEC vzw Quality assessment of directed self-assembling method
US9816939B2 (en) 2014-07-22 2017-11-14 Kla-Tencor Corp. Virtual inspection systems with multiple modes
US10127653B2 (en) * 2014-07-22 2018-11-13 Kla-Tencor Corp. Determining coordinates for an area of interest on a specimen
US10267746B2 (en) * 2014-10-22 2019-04-23 Kla-Tencor Corp. Automated pattern fidelity measurement plan generation
US20170061046A1 (en) * 2015-09-01 2017-03-02 Kabushiki Kaisha Toshiba Simulation device of semiconductor device and simulation method of semiconductor device
US10304178B2 (en) * 2015-09-18 2019-05-28 Taiwan Semiconductor Manfacturing Company, Ltd. Method and system for diagnosing a semiconductor wafer
US10740888B2 (en) * 2016-04-22 2020-08-11 Kla-Tencor Corporation Computer assisted weak pattern detection and quantification system
US11010886B2 (en) 2016-05-17 2021-05-18 Kla-Tencor Corporation Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
CN106204598B (zh) * 2016-07-13 2019-02-05 东方晶源微电子科技(北京)有限公司 在自动缺陷分类流程中管理缺陷的方法及系统
US9928446B2 (en) 2016-07-13 2018-03-27 Dongfang Jingyuan Electron Limited Augmented automatic defect classification
CN106018426A (zh) * 2016-07-20 2016-10-12 武汉大学 印刷品质量在线检测系统
US10402688B2 (en) * 2016-12-07 2019-09-03 Kla-Tencor Corporation Data augmentation for convolutional neural network-based defect inspection
JP6360650B1 (ja) * 2017-02-28 2018-07-18 株式会社オプティム 異常検知システム、方法及びプログラム
US10120973B2 (en) * 2017-03-15 2018-11-06 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof
US10262408B2 (en) 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
US11333621B2 (en) * 2017-07-11 2022-05-17 Kla-Tencor Corporation Methods and systems for semiconductor metrology based on polychromatic soft X-Ray diffraction
US10290087B2 (en) * 2017-09-11 2019-05-14 Applied Materials Israel Ltd. Method of generating an examination recipe and system thereof
US10679333B2 (en) * 2018-03-14 2020-06-09 Kla-Tencor Corporation Defect detection, classification, and process window control using scanning electron microscope metrology
US11195268B2 (en) * 2018-05-22 2021-12-07 Kla-Tencor Corporation Target selection improvements for better design alignment
JP7157580B2 (ja) * 2018-07-19 2022-10-20 東京エレクトロン株式会社 基板検査方法及び基板検査装置
US11668655B2 (en) 2018-07-20 2023-06-06 Kla Corporation Multimode defect classification in semiconductor inspection
JP7188950B2 (ja) 2018-09-20 2022-12-13 株式会社Screenホールディングス データ処理方法およびデータ処理プログラム
JP7188949B2 (ja) * 2018-09-20 2022-12-13 株式会社Screenホールディングス データ処理方法およびデータ処理プログラム
US10832396B2 (en) * 2018-10-19 2020-11-10 Kla-Tencor Corp. And noise based care areas
CN109596639A (zh) * 2018-11-30 2019-04-09 德淮半导体有限公司 缺陷检测系统及缺陷检测方法
US10853932B2 (en) * 2019-01-16 2020-12-01 Applied Material Israel, Ltd. Method of defect detection on a specimen and system thereof
JP7137487B2 (ja) * 2019-01-22 2022-09-14 株式会社日立ハイテク 画像評価装置及び方法
WO2020191121A1 (en) * 2019-03-20 2020-09-24 Carl Zeiss Smt Inc. Method for imaging a region of interest of a sample using a tomographic x-ray microscope, microscope, system and computer program
CN110020654A (zh) * 2019-04-08 2019-07-16 中南大学 膨胀型防火炭层sem图像中发泡区域的识别方法
US11619592B2 (en) * 2019-07-09 2023-04-04 KLA Corp. Selecting defect detection methods for inspection of a specimen
US11379969B2 (en) * 2019-08-01 2022-07-05 Kla Corporation Method for process monitoring with optical inspections
US11615993B2 (en) * 2019-11-21 2023-03-28 Kla Corporation Clustering sub-care areas based on noise characteristics
WO2021142622A1 (zh) * 2020-01-14 2021-07-22 京东方科技集团股份有限公司 确定不良原因的方法、电子设备、存储介质及系统
CN113642819A (zh) * 2020-05-11 2021-11-12 上海华力集成电路制造有限公司 连环许容时间区段站点异常时产品自动调度装置和方法
US20220018792A1 (en) * 2020-07-20 2022-01-20 Applied Materials, Inc. Optical devices and method of optical device metrology
DE102020213828B4 (de) * 2020-11-03 2022-12-01 Volkswagen Aktiengesellschaft Inspektionseinrichtung und Verfahren zum Überprüfen eines mittels eines Sinterverfahrens gefertigten Gegenstands auf mögliche Fehler
CN115575411A (zh) * 2022-09-28 2023-01-06 东方晶源微电子科技(北京)有限公司 晶片的缺陷检测方法、装置、设备及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009085657A (ja) * 2007-09-28 2009-04-23 Hitachi High-Technologies Corp 走査型電子顕微鏡を用いた試料の観察方法およびそのシステム
JP2010258013A (ja) * 2009-04-21 2010-11-11 Hitachi High-Technologies Corp 基板検査装置及び方法
JP2011089976A (ja) * 2009-09-28 2011-05-06 Hitachi High-Technologies Corp 欠陥検査装置および欠陥検査方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802716B2 (ja) * 1999-09-17 2006-07-26 株式会社日立製作所 試料の検査方法及びその装置
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
JP4035974B2 (ja) * 2001-09-26 2008-01-23 株式会社日立製作所 欠陥観察方法及びその装置
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
JP3880589B2 (ja) * 2004-03-31 2007-02-14 キヤノン株式会社 位置計測装置、露光装置及びデバイス製造方法
TW200540939A (en) * 2004-04-22 2005-12-16 Olympus Corp Defect inspection device and substrate manufacturing system using the same
JP5286004B2 (ja) 2008-09-12 2013-09-11 株式会社日立ハイテクノロジーズ 基板の検査装置、および、基板の検査方法
WO2010091307A2 (en) * 2009-02-06 2010-08-12 Kla-Tencor Corporation Selecting one or more parameters for inspection of a wafer
JP5357725B2 (ja) 2009-12-03 2013-12-04 株式会社日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置
JP2012122765A (ja) * 2010-12-06 2012-06-28 Hitachi High-Technologies Corp 欠陥検査装置
JP5460662B2 (ja) * 2011-09-07 2014-04-02 株式会社日立ハイテクノロジーズ 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009085657A (ja) * 2007-09-28 2009-04-23 Hitachi High-Technologies Corp 走査型電子顕微鏡を用いた試料の観察方法およびそのシステム
JP2010258013A (ja) * 2009-04-21 2010-11-11 Hitachi High-Technologies Corp 基板検査装置及び方法
JP2011089976A (ja) * 2009-09-28 2011-05-06 Hitachi High-Technologies Corp 欠陥検査装置および欠陥検査方法

Also Published As

Publication number Publication date
WO2013035421A1 (ja) 2013-03-14
US9335277B2 (en) 2016-05-10
JP5460662B2 (ja) 2014-04-02
CN103748670A (zh) 2014-04-23
JP2013058508A (ja) 2013-03-28
KR20140039075A (ko) 2014-03-31
US20140198975A1 (en) 2014-07-17
CN103748670B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
US9201022B2 (en) Extraction of systematic defects
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
US7760929B2 (en) Grouping systematic defects with feedback from electrical inspection
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
JP5444092B2 (ja) 検査方法およびその装置
KR102432428B1 (ko) 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선
KR101448971B1 (ko) 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들
KR102386536B1 (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
KR101588367B1 (ko) 하전 입자선 장치
US9165356B2 (en) Defect inspection method and defect inspection device
US20080298670A1 (en) Method and its apparatus for reviewing defects
JP6759034B2 (ja) パターン評価装置及びコンピュータープログラム
KR20150086302A (ko) 결함 관찰 방법 및 결함 관찰 장치
JP2002100660A (ja) 欠陥検出方法と欠陥観察方法及び欠陥検出装置
JP2001159616A (ja) パターン検査方法及びパターン検査装置
JP2014077798A (ja) 画像処理装置およびコンピュータプログラム
US20090273669A1 (en) Method and system for detecting critical defects
JP2018530911A (ja) 自発的計測法及びパターン分類
JP2006227026A (ja) パターン検査方法及びパターン検査装置
JP5036889B2 (ja) レビューsem
JP4788131B2 (ja) 欠陥解析方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5