JPH09232388A - 半導体装置の不良解析方法 - Google Patents
半導体装置の不良解析方法Info
- Publication number
- JPH09232388A JPH09232388A JP8097540A JP9754096A JPH09232388A JP H09232388 A JPH09232388 A JP H09232388A JP 8097540 A JP8097540 A JP 8097540A JP 9754096 A JP9754096 A JP 9754096A JP H09232388 A JPH09232388 A JP H09232388A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- data
- semiconductor device
- row
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスの製造工程において測定した
物理的欠陥位置と半導体デバイス完成後の電気的欠陥の
関連を利用して、半導体デバイスの生産効率および歩留
まりを向上させる。 【解決手段】 工程の進行中に測定した物理的欠陥位置
座標データを、レイアウト情報を利用して対応する論理
アドレスの行／列番地の座標データに変換し、この変換
された行／列番地の座標データを工程の完了後に電気的
に測定した欠陥の行／列番地データと比較して、不良解
析をする。
物理的欠陥位置と半導体デバイス完成後の電気的欠陥の
関連を利用して、半導体デバイスの生産効率および歩留
まりを向上させる。 【解決手段】 工程の進行中に測定した物理的欠陥位置
座標データを、レイアウト情報を利用して対応する論理
アドレスの行／列番地の座標データに変換し、この変換
された行／列番地の座標データを工程の完了後に電気的
に測定した欠陥の行／列番地データと比較して、不良解
析をする。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子の製
造工程中にテストして発生する工程欠陥の検査結果と工
程完了後の電気的測定結果を比較して、欠陥の原因の把
握と欠陥が発生された工程の段階を容易に分析できる、
半導体装置の不良解析方法に関するものであり、工程の
始めから工程の完了後の電気的検査までの間に発生した
欠陥を解析する業務に活用できる半導体素子の製造時の
不良解析方法に関する。
造工程中にテストして発生する工程欠陥の検査結果と工
程完了後の電気的測定結果を比較して、欠陥の原因の把
握と欠陥が発生された工程の段階を容易に分析できる、
半導体装置の不良解析方法に関するものであり、工程の
始めから工程の完了後の電気的検査までの間に発生した
欠陥を解析する業務に活用できる半導体素子の製造時の
不良解析方法に関する。
【０００２】
【従来の技術】半導体素子の製造工程において、工程欠
陥（不良）を検査する設備装置から得られるデータは、
大きく２種類に分類できる。第一は、製造工程の進行中
に実施して工程進行中に発生する欠陥を検査する装置
（ＫＬＡ）のデータで、このデータは半導体素子におけ
る欠陥の物理的位置の座標値及びその大きさを表し、第
二は、製造工程の完了後に実施する電気的検査装置のデ
ータで、このデータは不良の位置の論理アドレスの行／
列座標値を表している。
陥（不良）を検査する設備装置から得られるデータは、
大きく２種類に分類できる。第一は、製造工程の進行中
に実施して工程進行中に発生する欠陥を検査する装置
（ＫＬＡ）のデータで、このデータは半導体素子におけ
る欠陥の物理的位置の座標値及びその大きさを表し、第
二は、製造工程の完了後に実施する電気的検査装置のデ
ータで、このデータは不良の位置の論理アドレスの行／
列座標値を表している。
【０００３】
【発明が解決しようとする課題】しかし、上記の２種類
の形態のデータは、どちらも製造工程上の欠陥を示す結
果のデータであっても、直接に比較をすることができ
ず、互いに互換性がなくて相互のデータの関連性を利用
することができなかった。そのため、別々の方法として
重複して不良解析を実施しなければならないし、また工
程の進行中に発生した半導体上の物理的欠陥が出来上が
りの半導体素子としての電気的不良を誘発しているかど
うかを確認するのに不都合であり、また電気的不良を誘
発した欠陥がどの工程で発生した欠陥によるものである
かを確認するためには別途のディプロセッシング工程を
実施しなければならない、という問題点があった。
の形態のデータは、どちらも製造工程上の欠陥を示す結
果のデータであっても、直接に比較をすることができ
ず、互いに互換性がなくて相互のデータの関連性を利用
することができなかった。そのため、別々の方法として
重複して不良解析を実施しなければならないし、また工
程の進行中に発生した半導体上の物理的欠陥が出来上が
りの半導体素子としての電気的不良を誘発しているかど
うかを確認するのに不都合であり、また電気的不良を誘
発した欠陥がどの工程で発生した欠陥によるものである
かを確認するためには別途のディプロセッシング工程を
実施しなければならない、という問題点があった。
【０００４】したがって、この発明は、工程中の欠陥の
検査の結果と工程完了後の電気的測定結果を比較して、
工程の進行中に発生した欠陥が工程の完了後の電気的不
良を誘発するかの関連性を把握でき、電気的不良を誘発
した欠陥がどの工程で発生した欠陥によるのかを確認で
きるような、半導体装置の不良解析方法を提供すること
を目的とする。
検査の結果と工程完了後の電気的測定結果を比較して、
工程の進行中に発生した欠陥が工程の完了後の電気的不
良を誘発するかの関連性を把握でき、電気的不良を誘発
した欠陥がどの工程で発生した欠陥によるのかを確認で
きるような、半導体装置の不良解析方法を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明による半導体装置の不良解析方法は、半
導体装置の製造工程の進行中に半導体装置の物理的欠陥
の位置を測定し、その物理的欠陥の位置を座標データと
して表現する段階と、前記物理的欠陥の座標データを論
理アドレスの行／列番地データに変換する段階と、製造
工程の完了後に半導体装置を電気的に測定し、電気的欠
陥の箇所を行／列番地データとして表現する段階と、前
記変換された物理的欠陥の行／列番地データを電気的欠
陥の行／列データと比較して半導体装置の不良解析をす
る段階とを含んでなることを特徴とするものである。
めに、この発明による半導体装置の不良解析方法は、半
導体装置の製造工程の進行中に半導体装置の物理的欠陥
の位置を測定し、その物理的欠陥の位置を座標データと
して表現する段階と、前記物理的欠陥の座標データを論
理アドレスの行／列番地データに変換する段階と、製造
工程の完了後に半導体装置を電気的に測定し、電気的欠
陥の箇所を行／列番地データとして表現する段階と、前
記変換された物理的欠陥の行／列番地データを電気的欠
陥の行／列データと比較して半導体装置の不良解析をす
る段階とを含んでなることを特徴とするものである。
【０００６】
【発明の実施の形態】以下、添付した図面を参照しなが
らこの発明の実施態様を説明する。
らこの発明の実施態様を説明する。
【０００７】この発明の核心は、従来は直接には比較す
ることができなかった製造工程における物理上の欠陥デ
ータと製造後のデバイスの電気的検査データが同一タイ
プの一つの形態のデータになるように、行程中の測定デ
ータを変換して、工程中の欠陥と工程の完了後の電気的
の検査結果との関連性を確認できるようにすることにあ
り、製造工程中の物理的構造上の欠陥のデータを論理ア
ドレスの行／列番地データに変換してから、二つのデー
タを互いに比較しすることにより、工程進行中に発生し
た欠陥が工程完了後に電気的不良を誘発しているかを把
握し、電気的不良を誘発した欠陥がどの工程で発生した
欠陥によるのかを確認できるようにすることにある。
ることができなかった製造工程における物理上の欠陥デ
ータと製造後のデバイスの電気的検査データが同一タイ
プの一つの形態のデータになるように、行程中の測定デ
ータを変換して、工程中の欠陥と工程の完了後の電気的
の検査結果との関連性を確認できるようにすることにあ
り、製造工程中の物理的構造上の欠陥のデータを論理ア
ドレスの行／列番地データに変換してから、二つのデー
タを互いに比較しすることにより、工程進行中に発生し
た欠陥が工程完了後に電気的不良を誘発しているかを把
握し、電気的不良を誘発した欠陥がどの工程で発生した
欠陥によるのかを確認できるようにすることにある。
【０００８】以下、半導体デバイスの製造工程の進行中
に工程における欠陥の測定装置（ＫＬＡ）で測定して得
た欠陥位置を表す座標データ（以下、ＫＬＡ欠陥データ
という）の座標値をどのように変換して後の電気的検査
データと同じ形態の論理アドレスの行／列番地データの
形式に表示するかを、図１を参照して説明する。
に工程における欠陥の測定装置（ＫＬＡ）で測定して得
た欠陥位置を表す座標データ（以下、ＫＬＡ欠陥データ
という）の座標値をどのように変換して後の電気的検査
データと同じ形態の論理アドレスの行／列番地データの
形式に表示するかを、図１を参照して説明する。
【０００９】図１の処理フローチャートに示すように、
まず、ＫＬＡ欠陥データの入力１と半導体デバイスのレ
イアウト情報２（設計方式、寸法、セル配置など）を利
用して、欠陥がどのセルアレイブロックに位置するかそ
して何番目の行／列に該当するかを把握することにより
欠陥の位置を確認して（３）、次いでその欠陥の位置を
表す座標データの値を論理アドレスの行／列番地データ
の値に変換し（４）、アドレスデータファイル出力とす
る（５）。
まず、ＫＬＡ欠陥データの入力１と半導体デバイスのレ
イアウト情報２（設計方式、寸法、セル配置など）を利
用して、欠陥がどのセルアレイブロックに位置するかそ
して何番目の行／列に該当するかを把握することにより
欠陥の位置を確認して（３）、次いでその欠陥の位置を
表す座標データの値を論理アドレスの行／列番地データ
の値に変換し（４）、アドレスデータファイル出力とす
る（５）。
【００１０】それぞれの段階ごとに具体的に考察する
と、次のとおりである。
と、次のとおりである。
【００１１】１．ＫＬＡ欠陥データ ＫＬＡ装置による欠陥の検査データは、表１に示すよう
に、特定の基準点（例えば、ダイ原点）からの直交座標
系による欠陥の物理的位置の座標（ＬＯＣ Ｘ，ＬＯＣ
Ｙ）と欠陥の大きさ（ＳＩＺＥ Ｘ，ＳＩＺＥ Ｙ）
で表す。
に、特定の基準点（例えば、ダイ原点）からの直交座標
系による欠陥の物理的位置の座標（ＬＯＣ Ｘ，ＬＯＣ
Ｙ）と欠陥の大きさ（ＳＩＺＥ Ｘ，ＳＩＺＥ Ｙ）
で表す。
【００１２】
【表１】 ２．レイアウト情報 一例として、１６ＭビットＤＲＡＭのレイアウトを図２
に示す。レイアウト情報に属する内容を表２に示す。
に示す。レイアウト情報に属する内容を表２に示す。
【００１３】
【表２】 表２において、データ値は、任意の文字として表現し
た。
た。
【００１４】素子の物理的位置の座標を表す行／列番地
の値は、各セルアレイブロックの基準から行／列の値が
増加するようになっており、これら基準点（図２のＡ、
Ｂ、Ｃ、Ｄ）の各座標値は、（Ａｘ，Ａｙ）、（Ｂｘ，
Ｂｙ）、（Ｃｘ，Ｃｙ）、（Ｄｘ，Ｄｙ）としてレイア
ウト情報に含まれる。
の値は、各セルアレイブロックの基準から行／列の値が
増加するようになっており、これら基準点（図２のＡ、
Ｂ、Ｃ、Ｄ）の各座標値は、（Ａｘ，Ａｙ）、（Ｂｘ，
Ｂｙ）、（Ｃｘ，Ｃｙ）、（Ｄｘ，Ｄｙ）としてレイア
ウト情報に含まれる。
【００１５】１６ＭビットＤＲＡＭ内のセルアレイは、
図２に示されたように配置されており、すなわち、 １６Ｍ＝４個×４Ｍブロック ４Ｍブロック＝１６個×２５６Ｋブロック ２５６Ｋブロック＝１６個×１６Ｋブロック のように構成されている。したがって、物理的位置の座
標を表すためには、上記表２のｂ、ｃ、ｄのように、各
ブロックの大きさとブロック間の間隔についての情報が
必要であり、そして、ｅのように最小の構成単位のセル
のＸ、Ｙ方向の大きさについての情報が必要である。
図２に示されたように配置されており、すなわち、 １６Ｍ＝４個×４Ｍブロック ４Ｍブロック＝１６個×２５６Ｋブロック ２５６Ｋブロック＝１６個×１６Ｋブロック のように構成されている。したがって、物理的位置の座
標を表すためには、上記表２のｂ、ｃ、ｄのように、各
ブロックの大きさとブロック間の間隔についての情報が
必要であり、そして、ｅのように最小の構成単位のセル
のＸ、Ｙ方向の大きさについての情報が必要である。
【００１６】３．欠陥の位置 ＫＬＡ装置により検出された欠陥の位置を確認する順序
を、表３に示す。
を、表３に示す。
【００１７】
【表３】 表３の内容をａ、ｂ、ｃ順に説明すると、 ａ．欠陥の位置の座標を示すＫＬＡ欠陥データの（ＬＯ
Ｃ Ｘ，ＬＯＣ Ｙ）とセルアレイ基準点（Ａ、Ｂ、
Ｃ、Ｄ）の各座標値（Ａｘ，Ａｙ）、（Ｂｘ，Ｂｙ）、
（Ｃｘ，Ｃｙ）、（Ｄｘ，Ｄｙ）を利用して、４個の４
Ｍブロックの中のどのブロックに欠陥が位置するかを探
す。 ｂ．１６個の２５６Ｋブロックの中の何番目のブロック
に欠陥が位置するかを計算する。 ｃ．１６個の１６Ｋブロック中の何番目のブロックに欠
陥が位置するかを計算する。
Ｃ Ｘ，ＬＯＣ Ｙ）とセルアレイ基準点（Ａ、Ｂ、
Ｃ、Ｄ）の各座標値（Ａｘ，Ａｙ）、（Ｂｘ，Ｂｙ）、
（Ｃｘ，Ｃｙ）、（Ｄｘ，Ｄｙ）を利用して、４個の４
Ｍブロックの中のどのブロックに欠陥が位置するかを探
す。 ｂ．１６個の２５６Ｋブロックの中の何番目のブロック
に欠陥が位置するかを計算する。 ｃ．１６個の１６Ｋブロック中の何番目のブロックに欠
陥が位置するかを計算する。
【００１８】４．座標変換 上記で説明したように、工程欠陥が各セルアレイブロッ
クのどこに位置するかを把握してから、欠陥の位置まで
のセルの数が分るので、これを下記の表４の要領で計算
して、論理アドレスの行／列番地の値に変換する。そし
て、余分の行／列の座標値（ＫＲ，ＫＣ）は除外させ
る。
クのどこに位置するかを把握してから、欠陥の位置まで
のセルの数が分るので、これを下記の表４の要領で計算
して、論理アドレスの行／列番地の値に変換する。そし
て、余分の行／列の座標値（ＫＲ，ＫＣ）は除外させ
る。
【００１９】
【表４】 上記の方法により座標変換をすると、二つのデータが同
一の形態のデータとなるから、相互に同一の位置を示し
ているか否かを比較することができる。すなわち、製造
工程の欠陥が電気的不良を誘発させたか否かを確認でき
るし、この欠陥の検査データから欠陥の正確な位置と発
生工程を確認できるし、電気的検査結果から不良の様相
を把握できるので、一つの欠陥についてデータだけで総
合的な把握が可能となる。
一の形態のデータとなるから、相互に同一の位置を示し
ているか否かを比較することができる。すなわち、製造
工程の欠陥が電気的不良を誘発させたか否かを確認でき
るし、この欠陥の検査データから欠陥の正確な位置と発
生工程を確認できるし、電気的検査結果から不良の様相
を把握できるので、一つの欠陥についてデータだけで総
合的な把握が可能となる。
【００２０】
【実施例】実際の製造工程における検査データを示す
と、次のとおりである。
と、次のとおりである。
【００２１】１）工程欠陥の検査データ（ＫＬＡデー
タ）
タ）
【００２２】
【表５】 欠陥座標値の単位は、１０進数によるμｍである。
【００２３】２）電気的欠陥の検査データ（ビットマッ
プテストデータ）
プテストデータ）
【００２４】
【表６】 データ値中、ＤＱ１〜ＤＱ３は入／出力区分で、行／列
番地の座標値は、１６進数による番地である。
番地の座標値は、１６進数による番地である。
【００２５】３）工程欠陥検査データの座標変換 工程欠陥検査データを、レイアウト情報を利用して座標
変換すると、次のようになる。
変換すると、次のようになる。
【００２６】
【表７】 ４）検査データの比較 前記の電気的検査データと上記の座標変換された工程欠
陥データを比較すると、欠陥が同一の位置で発生してい
ることが分る。したがって、欠陥Ａは、ＩＳＯ−ＰＲで
検出された欠陥で、クロス不良を誘発することが分る。
また、欠陥Ｂは、Ｐ３−ＰＲで検出された欠陥で、ビッ
ト不良を誘発することが分かる。
陥データを比較すると、欠陥が同一の位置で発生してい
ることが分る。したがって、欠陥Ａは、ＩＳＯ−ＰＲで
検出された欠陥で、クロス不良を誘発することが分る。
また、欠陥Ｂは、Ｐ３−ＰＲで検出された欠陥で、ビッ
ト不良を誘発することが分かる。
【００２７】図３は、欠陥Ｂの走査形電子顕微鏡（ＳＥ
Ｍ）写真であり、データによる解析と実際の工程におけ
る検査結果が一致していることを示している。
Ｍ）写真であり、データによる解析と実際の工程におけ
る検査結果が一致していることを示している。
【００２８】
【発明の効果】以上説明したように、この発明は、製造
工程を中断しなくても正確な不良の位置、不良の発生工
程及び不良の様相を確認することができるし、多い量の
データを迅速に解析できるので、究極的に半導体生産の
歩留りを向上させることができる。
工程を中断しなくても正確な不良の位置、不良の発生工
程及び不良の様相を確認することができるし、多い量の
データを迅速に解析できるので、究極的に半導体生産の
歩留りを向上させることができる。
【図１】 この発明による半導体装置の不良解析方法の
フローチャートである。
フローチャートである。
【図２】 この発明を説明するための半導体素子のレイ
アウト図である。
アウト図である。
【図３】 この発明を説明するための半導体素子の欠陥
発生部位の走査形電子顕微鏡写真である。
発生部位の走査形電子顕微鏡写真である。
Claims (2)
- 【請求項１】 半導体装置の不良解析方法であって、 半導体装置の製造工程の進行中に半導体装置の物理的欠
陥の位置を測定し、その物理的欠陥の位置を座標データ
として表現する段階と、 前記物理的欠陥の座標データを論理アドレスの行／列番
地データに変換する段階と、 製造工程の完了後に半導体装置を電気的に測定し、電気
的欠陥の箇所を行／列番地データとして表現する段階
と、 前記変換された物理的欠陥の行／列番地データを電気的
欠陥の行／列データと比較して半導体装置の不良解析を
する段階とを含んでなる方法。 - 【請求項２】 請求項１に記載の半導体装置の不良解析
方法であって、 上記物理的欠陥の座標データを論理アドレスの行／列番
地データに変換する段階は、半導体装置のレイアウト情
報を利用して行うことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006700A KR960035944A (ko) | 1995-03-28 | 1995-03-28 | 반도체 소자 제조시 불량분석 방법 |
| KR1995-6700 | 1995-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232388A true JPH09232388A (ja) | 1997-09-05 |
| JP3272238B2 JP3272238B2 (ja) | 2002-04-08 |
Family
ID=19410698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09754096A Expired - Fee Related JP3272238B2 (ja) | 1995-03-28 | 1996-03-26 | 半導体装置の不良解析方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5994913A (ja) |
| JP (1) | JP3272238B2 (ja) |
| KR (1) | KR960035944A (ja) |
| CN (1) | CN1074166C (ja) |
| DE (1) | DE19612163A1 (ja) |
| GB (1) | GB2299450B (ja) |
| TW (1) | TW357357B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136618A (en) * | 1997-11-21 | 2000-10-24 | Nec Corporation | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10188597A (ja) * | 1996-12-19 | 1998-07-21 | Advantest Corp | メモリ試験装置 |
| TW533422B (en) * | 2000-11-28 | 2003-05-21 | Advantest Corp | Fail analysis device |
| JP2002305223A (ja) | 2001-04-05 | 2002-10-18 | Toshiba Corp | 半導体装置における座標変換システム、及び座標変換プログラム |
| US7957821B2 (en) * | 2004-11-17 | 2011-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for statistical process control |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750664B2 (ja) * | 1983-06-23 | 1995-05-31 | 富士通株式会社 | レチクルの検査方法 |
| US4659220A (en) * | 1984-10-22 | 1987-04-21 | International Business Machines Corporation | Optical inspection system for semiconductor wafers |
| US4697245A (en) * | 1984-11-29 | 1987-09-29 | Cbit Corporation | Inspection and measuring apparatus and method |
| US4794647A (en) * | 1985-04-08 | 1988-12-27 | Northern Telecom Limited | Automatic optical inspection system |
| US4965515A (en) * | 1986-10-15 | 1990-10-23 | Tokyo Electron Limited | Apparatus and method of testing a semiconductor wafer |
| JPH071640B2 (ja) * | 1987-06-03 | 1995-01-11 | 三菱電機株式会社 | 半導体記憶装置の欠陥救済装置 |
| DE3728521A1 (de) * | 1987-08-26 | 1989-03-09 | Siemens Ag | Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins |
| JP2629785B2 (ja) * | 1988-02-29 | 1997-07-16 | 日本電気株式会社 | 半導体記憶回路装置の検査装置 |
| JP2970855B2 (ja) * | 1989-09-21 | 1999-11-02 | 株式会社日立製作所 | 半導体記憶装置の検査方法 |
| JP2938584B2 (ja) * | 1990-12-26 | 1999-08-23 | 株式会社日立製作所 | 半導体装置の検査方法および装置 |
| US5240866A (en) * | 1992-02-03 | 1993-08-31 | At&T Bell Laboratories | Method for characterizing failed circuits on semiconductor wafers |
| US5406367A (en) * | 1993-05-10 | 1995-04-11 | Midwest Research Institute | Defect mapping system |
| KR0154158B1 (ko) * | 1994-07-14 | 1998-12-01 | 김주용 | 반도체소자의 공정결함 검사방법 |
-
1995
- 1995-03-28 KR KR1019950006700A patent/KR960035944A/ko not_active Application Discontinuation
-
1996
- 1996-03-16 TW TW085103159A patent/TW357357B/zh not_active IP Right Cessation
- 1996-03-20 US US08/620,048 patent/US5994913A/en not_active Expired - Fee Related
- 1996-03-26 GB GB9606291A patent/GB2299450B/en not_active Expired - Fee Related
- 1996-03-26 JP JP09754096A patent/JP3272238B2/ja not_active Expired - Fee Related
- 1996-03-27 DE DE19612163A patent/DE19612163A1/de not_active Ceased
- 1996-03-28 CN CN96102991A patent/CN1074166C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136618A (en) * | 1997-11-21 | 2000-10-24 | Nec Corporation | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2299450A (en) | 1996-10-02 |
| US5994913A (en) | 1999-11-30 |
| JP3272238B2 (ja) | 2002-04-08 |
| GB9606291D0 (en) | 1996-05-29 |
| KR960035944A (ko) | 1996-10-28 |
| TW357357B (en) | 1999-05-01 |
| CN1074166C (zh) | 2001-10-31 |
| CN1137174A (zh) | 1996-12-04 |
| GB2299450B (en) | 1998-12-30 |
| DE19612163A1 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6185707B1 (en) | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| US20030046621A1 (en) | Creation of memory array bitmaps using logical to physical server | |
| TWI494558B (zh) | 識別晶圓缺陷的方法與系統 | |
| US9880550B2 (en) | Updating of a recipe for evaluating a manufacturing stage of an electrical circuit | |
| JPH09232388A (ja) | 半導体装置の不良解析方法 | |
| US9436988B2 (en) | Method and system of classifying defects on a wafer | |
| JP2000269276A (ja) | 欠陥解析システムおよびその方法 | |
| JP2000223385A5 (ja) | ||
| WO2014176816A1 (zh) | 一种异物不良点监控方法及监控装置 | |
| WO2005093819A1 (ja) | 処理装置、表示方法および表示プログラム | |
| TW559875B (en) | Semiconductor device analysis system | |
| US7634127B1 (en) | Efficient storage of fail data to aid in fault isolation | |
| JP2970855B2 (ja) | 半導体記憶装置の検査方法 | |
| JP2000340619A (ja) | 半導体装置の製造不良解析方法及びシステム | |
| JP3210112B2 (ja) | 半導体装置の検査方法および装置 | |
| JP2000164666A (ja) | 検査システム、解析ユニット及び電子デバイスの製造方法 | |
| JP3237601B2 (ja) | メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 | |
| TW200540585A (en) | Method for managing wafer defect | |
| KR100583528B1 (ko) | 결함 정보 통합 관리 시스템 및 방법 | |
| JP2003045922A (ja) | デバイス不良解析装置 | |
| JP2938584B2 (ja) | 半導体装置の検査方法および装置 | |
| US7263451B1 (en) | Method and apparatus for correlating semiconductor process data with known prior process data | |
| CN111782695A (zh) | Mpw多产品联测的数据处理方法、存储介质及计算机设备 | |
| JP2004031676A (ja) | ロジック製品の不良回路ブロック解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |