JP3904419B2 - 検査装置および検査システム - Google Patents
検査装置および検査システム Download PDFInfo
- Publication number
- JP3904419B2 JP3904419B2 JP2001278750A JP2001278750A JP3904419B2 JP 3904419 B2 JP3904419 B2 JP 3904419B2 JP 2001278750 A JP2001278750 A JP 2001278750A JP 2001278750 A JP2001278750 A JP 2001278750A JP 3904419 B2 JP3904419 B2 JP 3904419B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- inspection
- review
- defects
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路など電子デバイスの製造過程における検査方法と、それを実現するための検査装置や検査システムおよび半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路を代表とする電子デバイスの製造においては、異物検査装置や外観検査装置で欠陥を検出した後、検出した個々の欠陥を分析する目的で、検査装置自体に搭載された欠陥観察機能、あるいは電子顕微鏡などを搭載した専用の画像取得装置、例えばレビュー装置を用いて観察することがある。
【０００３】
なお、異物検査装置はウエハに付着した異物を検出し、外観検査装置は異物、並びにウエハに形成されたパターン欠陥を検出するものであるが、以後、異物とパターン欠陥を総称して単に欠陥と呼ぶこととする。
【０００４】
レビュー装置は、異物検査装置や外観検査装置に比べて、個々の欠陥の位置を高分解能な画像として撮像する。そのため、レビュー装置では、検査装置で検出したすべての欠陥位置を撮像するのではなく、ウエハ面内での欠陥位置のサンプリングを行い、数箇所に限定して画像を撮像する。
【０００５】
このサンプリングは、従来、ランダムサンプリング、すなわち、検出した欠陥から無作為に欠陥を選出することが行われていた。
【０００６】
また、特開平１０−２１４８６６号公報に記載があるように、傷や密集欠陥などのクラスタ状欠陥が存在する場合に、検査装置が検出した欠陥をクラスタ状欠陥の内部と外部に分類する技術であるが、この場合でもクラスタ状欠陥の内部から数箇所をランダムサンプリング、また、外部から数箇所をランダムサンプリングしていた。
【０００７】
【発明が解決しようとする課題】
従来のランダムサンプリングでは、統計的に欠陥の傾向を把握することはできるが、これでは効率よく必要な欠陥をレビューすることとはならず、例えば、電気的に不良になる致命欠陥を優先的に対策することができず、効果的に歩留りを向上させることは困難であった。
【０００８】
また、半導体の回路パターンの微細化に伴い、検査装置に要求される検出欠陥サイズも小さくなっており、それに対する検査装置の性能向上の結果、検出する欠陥数が増大していく。そのため、効率的なレビュー方式の確立が望まれている。
【０００９】
本発明の目的は、優先的にレビューを実施すべき欠陥を判断して検査効率を向上させた検査方式を提供することにある。
【００１０】
また、本発明の他の目的は、優先的にレビューを実施すべき欠陥を判断して検査効率を向上させた結果、不良対策が効率的に行われ、半導体デバイスの歩留りを向上させる半導体デバイスの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、欠陥サイズとＬＳＩチップのレイアウトとの関係、あるいは欠陥と配線パターンとの関係に着目して優先的にレビューを実施すべき欠陥を選択することを特徴とする。
【００１２】
また、本発明は、被検査対象上に存在する欠陥の画像を取得する画像取得部と、該画像取得部で取得された欠陥の画像を基に、該欠陥の位置とその大きさからなる検査データを検出する検査処理演算部と、該検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に設定された複数の機能領域の位置情報と該各機能領域におけるパターンの配線に関する情報とを記憶する記憶装置と、該記憶装置に記憶された前記検査データの欠陥の位置と前記複数の機能領域の位置情報とを基に、欠陥がどの機能領域に位置するかを算出し、該算出された欠陥が位置する機能領域における前記記憶装置に記憶されたパターンの配線に関する情報と前記検査データの欠陥のサイズとの関係を基に、任意に設定された分類基準によって欠陥を分類判定する判定部とを備えることを特徴とする検査装置である。
【００１３】
また、本発明は、前記検査装置において、前記判定部は、更に、欠陥の位置座標を基に、欠陥の高密度部分を予め登録された複数の幾何学的パターン（円、半円、ドーナツ、楕円、直線状など）のうちいずれかに分類することを特徴とする。
また、本発明は、前記検査装置において、前記機能領域が、回路機能ブロック領域であることを特徴とする。
【００１４】
また、本発明は、前記検査装置において、前記判定部は、分類された欠陥についてのレベル情報および各レベルでの検出個数に基づいてレビュー順序を設定する機能を有することを特徴する。
また、本発明は、前記検査装置において、更に、前記判定部で分類された欠陥についてのレベル情報および各レベルでの検出個数を表示し、少なくともレビュー順序を設定可能な表示装置を有することを特徴する。
また、本発明は、前記検査装置において、前記表示装置に、更に、レビューする欠陥部の拡大画像を表示可能に構成することを特徴とする。
また、本発明は、前記検査装置において、前記表示装置に、更に、被検査対象上の欠陥マップを表示可能に構成することを特徴とする。
【００１５】
また、本発明は、前記検査装置において、前記画像取得部において、前記判定部で分類された結果に基いて選択された欠陥について画像を取得するように構成したことを特徴とする。
また、本発明は、前記検査装置を設け、該検査装置における判定部で分類された結果に基いて選択された欠陥についての情報の提供を受け、この情報に基づいてその欠陥についてレビューを実行するレビュー装置を設けたことを特徴とする検査システムである。
また、本発明は、前記検査システムにおいて、前記検査装置と前記レビュー装置とをネットワークで接続したことを特徴とする。
また、本発明は、前記検査装置において、前記検査装置は、取得される設計レイアウト情報を基に、欠陥分類に利用するための情報を生成するレイアウト変換演算部を設けることを特徴とする。
【００１６】
本発明は、被検査対象上に存在する欠陥の画像を取得する画像取得部、該画像取得部で取得された欠陥の画像を基に、該欠陥の位置とその大きさからなる検査データを検出する検査処理演算部、および該検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に設定された複数の機能領域の位置情報と該各機能領域におけるパターンの配線に関する情報とを記憶する記憶装置を備えた検査装置を設け、該検査装置の記憶装置から読み出されてネットワークを介して提供を受けた前記検査データの欠陥の位置と前記複数の機能領域の位置情報とを基に、欠陥がどの機能領域に位置するかを算出し、該算出された欠陥が位置する機能領域における前記記憶装置に記憶されたパターンの配線に関する情報と前記検査データの欠陥のサイズとの関係を基に、任意に設定された分類基準によって欠陥を分類判定する判定部を備えた検査管理部を設け、前記検査装置と前記検査管理部とをネットワークで接続して構成したことを特徴とする検査システムである。
また、本発明は、前記検査装置を設け、取得される設計レイアウト情報を基に、欠陥分類に利用するための情報を生成するレイアウト変換演算部を備えた検査管理部を設け、該検査管理部から前記生成された情報を、ネットワークを介して前記検査装置に転送するよう構成したことを特徴とする検査システムである。
【００１７】
また、本発明は、被検査対象が有する異物もしくはパターン欠陥を検出する検査装置と、該検査装置で検出した異物もしくはパターン欠陥の画像を取得するレビュー装置と、前記検査装置が検出して得た検査データと被検査対象のレイアウト情報とを記憶する記憶部、及び該レイアウトパターン情報を用いて検査データの中からレビューすべき異物もしくはパターン欠陥を選択する選択部を有し、前記検査装置および前記レビュー装置とネットワークを介して接続される解析ユニットとを備え、
前記レビュー装置が前記解析ユニットによって選択された異物もしくはパターン欠陥の画像を取得するように構成したことを特徴とする検査システムである。
また、本発明は、前記検査システムにおいて、前記レイアウト情報が、被検査対象に形成されるＬＳＩチップ内の領域に関する位置情報であることを特徴とする。
【００１８】
また、本発明は、ウエハに配線パターンを形成する製造ラインにおいて配線が形成されたウエハの有する異物もしくはパターン欠陥の位置と大きさを検出する検査工程と、該検査工程において検出した異物もしくはパターン欠陥の画像を取得するレビュー工程とを有し、前記検査工程で得た検査結果と前記レビュー工程で得たレビュー結果を用いて前記製造ラインを管理して半導体デバイスを製造する半導体デバイスの製造方法であって、前記ウエハに形成されるＬＳＩチップ内に設定、分割した領域、及び該領域に位置する欠陥に対して、その大きさによって欠陥を分類し、所定の分類コードに属する欠陥を抽出し、該抽出した欠陥の画像をレビュー工程において取得することを特徴とする。
また、本発明は、前記半導体デバイスの製造方法において、前記ＬＳＩチップがシステムＬＳＩであり、前記回路ブロックがメモリ部分とロジック部分を含むことを特徴とする。
【００１９】
また、本発明は、ウエハに配線パターンを形成する製造ラインにおいて配線が形成されたウエハの有する異物もしくはパターン欠陥を検出する検査工程と、該検査工程において検出した欠陥の画像を取得するレビュー工程とを有し、前記検査工程で得た検査結果と前記レビュー工程で得たレビュー結果を用いて前記製造ラインを管理して半導体デバイスを製造する半導体デバイスの製造方法であって、前記ウエハに形成されるＬＳＩチップのレイアウト情報を用いて前記検査工程において検出して得た検査データを分類し、該分類したコードの中からレビューすべき欠陥を抽出し、前記レビュー工程において抽出した欠陥の画像を取得することを特徴とする。
また、本発明は、前記半導体デバイスの製造方法において、前記レイアウト情報がＬＳＩチップ内に設定した複数個の領域の位置情報であり、前記検出して得た検査データから指定された領域に位置する欠陥を抽出してその画像を取得することを特徴とする。
【００２０】
図９は、検査装置で検出される欠陥のチップ内位置分布である。
図は、ＬＳＩチップの設計回路レイアウトの概略図３２に検査装置で検出した欠陥のデータ３５をプロットしたものである。すなわち、検出した欠陥をウエハ上の各ＬＳＩチップ内の位置座標で打点したものである。黒丸が個々の欠陥を表わす。Ｂ１からＢ７の四角い枠は、それぞれＬＳＩブロック１からＬＳＩブロック７の位置である。ここで、ＬＳＩブロックとは、例えば、携帯電話用のＬＳＩであれば、Ａ／Ｄ変換ブロック、Ｄ／Ａ変換ブロック、メモリブロック、プロセッサブロックなどである。ＬＳＩブロックは、一般に回路ブロックと呼ばれ、ＬＳＩの内部で独立の機能を有し、配置も配線の接続以外は分かれている。
【００２１】
同図から分かるように、検査装置が検出した欠陥の分布は、回路レイアウトと密接に関連があり、次に示す傾向がある。
（１）欠陥の密度は、回路レイアウトの疎密度によって違う。検査装置によっては、回路レイアウトが粗な領域では、密な領域より欠陥が多めに検出される。一般にＬＳＩブロック毎に回路パターンの疎密度は異なり、例えば、メモリブロックよりもプロセッサブロックの方がその配線幅が狭く、レイアウトが密になる場合、上記検査装置ではメモリブロックよりもプロセッサブロックの方が、欠陥が多めに検出される。
（２）回路レイアウトのＬＳＩブロック端部（輪郭部）では、多数の欠陥が検出されている。この現象は、実際には欠陥ではないものを、検査装置が欠陥として誤って検出しているものであることが多い。検査装置は、回路パターンの凹凸の差が大きい部分で、このような誤った検出をしやすい。ここで端部（輪郭部）とは、各回路ブロックと回路ブロックの境界であり、数十から数百マイクロメータの幅を有している。
【００２２】
以上を鑑み、本発明は、上記目的を達成するために、ＬＳＩの設計レイアウトを用いてレビューすべき欠陥を選択することとした。すなわち、ＬＳＩの設計レイアウト情報を用いてＬＳＩブロック輪郭部近傍にない欠陥を優先的にレビューしたり、配線幅の密なＬＳＩブロックにある欠陥を優先的にレビューしたりすることとした。
【００２３】
更に、図１１に示すように、設計レイアウト情報の代わりに配線パターン画像を用いて、欠陥との関係を直接的に、詳細に調べることによって、欠陥の致命度をより高い精度で判定することもできる。
【００２４】
これによって歩留りに影響を与える可能性の高い欠陥から効率よくレビューでき、影響を与える直接の要因を短時間で究明、かつ対策し易くなり、不良品を作り込む時間が短くなり、歩留まりを向上させるものである。
【００２５】
特にシステムＬＳＩのように、一つのＬＳＩの中に様々な回路ブロックが存在する品種では、レビューを優先的に実施すべき欠陥を判断することは、歩留りの早期向上に重要である。
【００２６】
【発明の実施の形態】
以下、本発明に係る半導体デバイスの検査方法及びその装置並びに半導体デバイスの製造方法の実施の形態について図面を用いて説明する。
【００２７】
ところで、図９は、検査装置６０の検査処理部６１で検出される欠陥のチップ内位置分布である。この検出される欠陥のチップ内位置分布は、ＬＳＩチップの回路レイアウトの概略図３２に、検出した欠陥のデータ３５をプロットしたものである。すなわち、検出した欠陥をウエハ上の各ＬＳＩチップ内の位置座標で打点したものである。黒丸が個々の欠陥を表わす。Ｂ１からＢ７の四角い枠は、それぞれＬＳＩ機能ブロック１からＬＳＩ機能ブロック７の位置である。ここで、ＬＳＩ機能ブロックとは、例えば、携帯電話用のＬＳＩであれば、Ａ／Ｄ変換ブロック、Ｄ／Ａ変換ブロック、メモリブロック、プロセッサブロックなどを有することになる。ＬＳＩ機能ブロックは、一般に回路ブロックと呼ばれ、ＬＳＩの内部で独立の機能を有し、配置も配線の接続以外は分かれている。
【００２８】
同図から分かるように、検査装置６０が検出した欠陥の分布は、回路レイアウトと密接に関連があり、次に示す傾向がある。
（１）欠陥の密度は、回路レイアウトの疎密度によって違う。検査装置６０によっては、回路レイアウトが粗な領域では、密な領域より欠陥が多めに検出される。一般にＬＳＩ機能ブロック毎に回路パターンの疎密度は異なり、例えば、メモリブロックよりもプロセッサブロックの方がその配線幅が狭く、レイアウトが密になる場合には、検査装置６０ではメモリブロックよりもプロセッサブロックの方が、欠陥が多めに検出される。
（２）回路レイアウトのＬＳＩ機能ブロック端部（輪郭部）では、多数の欠陥が検出されている。この現象は、実際には欠陥ではないものを、検査装置６０が欠陥として誤って検出しているものであることが多い。検査装置６０は、回路パターンの凹凸の差が大きい部分で、このような誤った検出をしやすい。ここで端部（輪郭部）とは、各回路機能ブロックと回路機能ブロックの境界であり、数十から数百マイクロメータの幅を有している。
【００２９】
そこで、本発明においては、ＬＳＩの設計レイアウトを用いてレビューすべき欠陥を選択することとした。すなわち、ＬＳＩの設計レイアウト情報を用いてＬＳＩブロック輪郭部近傍にない欠陥を優先的にレビューしたり、配線幅の密なＬＳＩブロックにある欠陥を優先的にレビューしたりすることとした。
【００３０】
図１は、本発明に係る半導体デバイスの検査システムの構成の一実施例を示すブロック図である。
【００３１】
本発明に係る半導体デバイスの検査システムは、回路パターン形状不良を検査する光学又はＳＥＭ等の外観検査装置や異物検出を行なう光学異物検査装置で構成される各種の検査装置６０と、各種の複数の検査装置６０やレビュー装置５２や計測装置やテスタなどの各装置から得られる検査・計測・レビュー・分析データ等を収集、統合的に管理・解析することにより、歩留り向上を支援するデータ解析システムで構成される検査管理部５１と、検査装置６０から得られるレビューを優先的に実施すべき欠陥の情報を基に欠陥のレビューを行なうレビュー装置５２と、レイアウトＣＡＤのデータを作成するレイアウトＣＡＤ５３とを、必要に応じてデータのやり取りを行うことができるように、ＬＡＮ(ネットワーク)５４で接続して構成される。
【００３２】
上記各種の検査装置６０は、システムＬＳＩ等のＬＳＩが形成される半導体ウエハ等の被検査対象上に、ＵＶ光、ＤＵＶ光を含む光ビームまたは荷電粒子ビームを照射し、上記被検査対象から得られる反射光または反射若しくは透過荷電粒子を検出器により検出して被検査対象上に生じた回路パターン欠陥や異物やキズなどの欠陥の検出画像を取得して例えば主記憶装置６２に記憶する画像取得部６７と、該画像取得部６７で取得されて画像メモリに記憶されて出力された検出画像と基準となる参照画像と位置合わせをして比較して不一致として欠陥を検出し、該検出された欠陥の位置およびその大きさ（面積やＸ，Ｙ軸への投影長など）などの検査結果データ６１ａを検出して例えばＲＡＭ等を有する主記憶装置６２に一時記憶して補助記憶装置６３に記憶する検査処理演算部６１と、レイアウトＣＡＤ５３から得られるＣＡＤデータを基に、図５に示す回路ブロックレイアウトデータ５３ａ及び図６に示すパターン密度データ６６ａを作成して例えばＲＡＭ等を有する主記憶装置６２に一時記憶して補助記憶装置６３に記憶するレイアウト変換演算部６６と、上記補助記憶装置６３に記憶された検査結果データ２１、回路レイアウトパターン情報３２及びパターン密度データ７２に基づいて、レビュー選択条件プログラム６８ａに従って、各欠陥についての重要度（致命性）を判定してレビューを優先的に実施すべき欠陥の情報等を作成して例えばＲＡＭ等の主記憶装置６２に一時記憶して補助記憶装置６３に記憶する欠陥重要度判定部６８と、図１３〜図１７に示す画面を表示する表示装置や入力手段等を備えて形成されるユーザインタフェース６４と、上記ＲＡＭの他、検査処理演算部６１、レイアウト変換演算部６６及び欠陥重要度判定部６８等において実行するプログラムを格納したＲＯＭを備えた主記憶装置６２と、検査結果データ６１ａ、レビュー選択条件プログラム６８ａ、レイアウトデータ５３ａ及びパターン密度データ７２を記憶し、ここから記録媒体に記録して出力することもできる補助記憶装置６３とをバスを介して接続して構成される。さらに、検査装置６０には、レイアウトＣＡＤ５３、レビュー装置５２、検査管理部５１とＬＡＮ５４を介してデータのやり取りをするネットワークインタフェース６５を設けている。
【００３３】
検査装置６０は、異物検査装置や外観検査装置などであり、半導体ウエハ等の被検査対象面内の欠陥の座標位置とその大きさ（面積やＸ，Ｙ軸への投影長など）の情報を、検査結果データ２１として例えば検査処理演算部６１で演算して補助記憶装置６３に記憶する。上記検査結果データ（欠陥マップデータ）２１は、半導体ウエハ面内の欠陥の座標位置とその大きさの情報の他、品種名、ロット番号、ウエハ番号、レイヤ名などが付加されて補助記憶装置６３の検査結果データベースに格納される。
【００３４】
図２には、検査装置６０の検査処理演算部６１で検出した欠陥マップデータの一実施例を示す。欠陥マップデータ２１は、欠陥毎にウエハ面内の座標位置と大きさの情報を有する。本実施例においては、欠陥マップデータ（検査結果データ）２１は、欠陥毎に欠陥番号、チップ列、チップ行、Ｘ座標、Ｙ座標、欠陥サイズ（欠陥の大きさ）他が記されている。欠陥番号は、検査装置６０で検出した欠陥に付した通し番号であり、検査演算処理部６１において検出された欠陥に対して自動的に付与される。チップ列、チップ行、Ｘ座標、Ｙ座標は、欠陥の座標位置である。チップ行、チップ列はウエハ内におけるチップの位置を示し、Ｘ座標、Ｙ座標はチップ内の欠陥の位置を示す。なお、チップ列、及びチップ行については、例えば、チップのレイアウトデータを用いて検査処理演算部６１において算出される。欠陥サイズ（欠陥の大きさ）は、例えば欠陥の面積ＳやＸ，Ｙ軸への投影長（ＬＸ，ＬＹ）を示す。
【００３５】
すなわち、検査処理演算部６１は、画像取得部６７から取得される画像を基に、図３及び図４に示す状態を記述させた欠陥マップデータ２１を作成するものである。図３は、図２の欠陥マップデータ２１を、二次元マップとして描いたものである。円２２は、ウエハを表わし、２２の内側の四角い枠は、それぞれチップを表わす。欠陥マップデータ２１のチップ列、チップ行は、ウエハ端からのチップの配列を示している。１０１から１１０の黒い打点は、欠陥マップデータ２１における欠陥番号１から１０を、チップ列、チップ行、Ｘ座標、Ｙ座標に基づいた欠陥の位置である。図４は、図３に示すチップ列２、チップ行２のチップを拡大したものである。３１の四角い枠がチップであり、左下端を原点として欠陥マップデータ２１のＸ座標、Ｙ座標に基づき、欠陥番号１の位置を打点したものが１０１である。
【００３６】
一方、レイアウトＣＡＤ５３で設計を完了した回路レイアウトデータは、品種名、レイヤ名と共に、ＬＡＮ５４を介して検査装置６０に入力されて主記憶装置６２を介して補助記憶装置６３に格納される。例えば、レイアウト変換演算部６６で、回路レイアウトデータから、チップにおけるブロックＢ１〜Ｂ７の位置情報を生成し、回路レイアウトパターン情報３２として主記憶装置６２を介して補助記憶装置６３に格納される。なお、この回路レイアウトパターン情報３２は必ずしもレイアウトＣＡＤ５３からレイアウト変換演算部６６において生成する必要はなく、品種名、レイヤ名とともに補助記憶装置６３に記憶されていればよい。
【００３７】
補助記憶装置６３には、その他、後述するように、欠陥重要度判定部６８において、レビューすべき欠陥を選択するためのレビュー選択条件プログラムなどが記憶されている。なお、補助記憶装置６３には、例えば欠陥重要度判定部６８において欠陥の重要度を判定して作成されたレビューを優先的に実施すべき欠陥の情報等を格納してもよい。
【００３８】
次に、レイアウト変換演算部６６が回路レイアウトデータを基に作成する回路レイアウトパターン情報３２の一例及びパターン密度データ７２の一例について図５及び図６を用いて説明する。
【００３９】
図５は、回路レイアウトパターン情報３２の一例を示す。３２は回路レイアウトパターン情報を概略図で示したもので、Ｂ１からＢ７の四角い枠は、それぞれＬＳＩ機能ブロック１からＬＳＩ機能ブロック７の位置を示す。３３は、Ｂ６内の一部（四角い枠内に斜線で示した部分）の拡大図である。３３の白い部分は、回路パターンがない部分、３３の灰色の部分は、回路パターンである。
【００４０】
図６は、パターン密度データ７２の一例を示す。パターン密度データファイル７２は、品種名ＬＯＧＩＣ２３４、レイヤＬ１のレイヤ名ＭＥＴＡＬ１、ブロック名Ｂ１１内の最小線幅、最小配線間隔データと共にブロックＢ１１の位置情報から構成されて、パターン密度データとして補助記憶装置６３に格納される。なお、ブロックＢ１１は、その位置座標(位置情報)をチップ内のＸ＝５、Ｙ＝８０と、Ｘ＝２０、Ｙ＝９５を対角の頂点座標とする長方形であることを意味する。
【００４１】
次に、例えば、欠陥重要度判定部６８において、上記補助記憶装置６３に記憶された検査結果データ２１、回路レイアウトパターン情報３２及びパターン密度データ７２に基づいて、レビュー選択条件プログラム６８ａに従って、各欠陥についての重要度（致命性）を判定してレビューを優先的に実施すべき欠陥の情報等を作成して例えばＲＡＭ等の主記憶装置６２に一時記憶して補助記憶装置６３に記憶することについて説明する。
【００４２】
図７は、回路パターンと欠陥サイズの関係を示す図であり、３４は回路パターンと仮想欠陥を照合した拡大図である。１２１から１３５は仮想欠陥（異物、パターン欠陥等）を表し、どの欠陥が電気的に不良になる欠陥かを分析する。欠陥１２１〜１２３、欠陥１２４〜１２６、欠陥１２７〜１２９、欠陥１３０〜１３２、欠陥１３３〜１３５は、いずれも同一欠陥サイズであるが、配線パターンに対してそれぞれ発生位置が異なっている。この図を用いて検査結果２１から得られる欠陥サイズによる欠陥分類方法の一例について説明する。
【００４３】
欠陥１２１〜１２３は、何れも欠陥サイズが、パターン配線幅及びパターン配線間隔よりも小さいため欠陥と配線パターンの位置関係がいずれの場合であっても不良の可能性は低い。従って、このサイズの欠陥１２１〜１２３を例えばラベル１とする。
【００４４】
次に、欠陥１２４〜１２６は、配線幅より大きいが、配線間隔より小さい。従って、欠陥１２４は断線などの不良発生の可能性があるが、１２５、１２６は不良になる可能性が低い。そこで、このサイズの欠陥１２４〜１２６を、例えばラベル２とする。
【００４５】
欠陥１２７〜１２９は、線幅、線間隔のどちらよりも大きい。従って、欠陥１２８は不良になる可能性が低いが、欠陥１２７は断線の可能性があり、１２９は電気的な短絡不良の可能性が高い。そこで、このサイズの欠陥１２７〜１２９を、例えばラベル３とする。
【００４６】
欠陥１３０〜１３２は、線幅、線間隔を合わせたよりも大きい。従って、欠陥１３０は断線の、１３１、１３２は短絡不良の可能性が高い。そこで、このサイズの欠陥１３０〜１３２を、例えばラベル４とする。
【００４７】
欠陥１３３〜１３５は大きく、いずれの場合にもパターン配線２本以上と接触しており、短絡不良の可能性が高い。このサイズの欠陥１３３〜１３５を、例えばラベル５とする。
【００４８】
次に、例えば、欠陥重要度判定部６８において行なうレビューの優先順位を選択するためのラベル付けの手順の一実施例を、図８を用いて説明する。
【００４９】
まず、例えば、欠陥重要度判定部６８は、補助記憶装置６３に記憶された検査結果２１である全欠陥情報の中から欠陥を1個ずつ選択し、その座標やそのサイズ（Ｓ）などの欠陥情報を入手する（Ｓ０１）。続いて、例えば、欠陥重要度判定部６８は、同欠陥の座標から、補助記憶装置６３に記憶された回路レイアウトパターン情報に基づいてその欠陥の属するＬＳＩ機能ブロックＢｎを選択し、その機能ブロックＢｎにおけるパターン密度データ（線幅、線間隔等）を補助記憶装置６３から入手する（Ｓ０２）。
【００５０】
まず、例えば、欠陥重要度判定部６８は、ＬＳＩ機能ブロック内の線幅、線間隔データを比較し、線幅、線間隔のサイズの小さいほう（ＭＩＮ（線幅、線間隔））を選択する。そして、検査結果２１から得られる欠陥サイズ（Ｓ）が上記選択されたＭＩＮ（線幅、線間隔）よりも小さい場合には、この欠陥のラベルをＢｎ１と決定する（Ｓ０３）。欠陥サイズ（Ｓ）が小さくない場合には、次に、線幅、線間隔データのサイズの大きいほう（ＭＡＸ（線幅、線間隔））と比較し（Ｓ０４）、欠陥サイズ（Ｓ）がＭＡＸ（線幅、線間隔）よりも小さければ、この欠陥ラベルをＢｎ２に設定する。続いて、線幅と線間隔を加えたサイズと欠陥サイズＳを比較する（Ｓ０５）。欠陥サイズＳが（線幅＋線間隔）よりも小さい場合には、この欠陥ラベルをＢｎ３に、そうでない場合は次のステップに進む。線幅と線間隔の大きいサイズ（ＭＡＸ（線幅、線間隔））に線幅と線間隔を加えたサイズ（ＭＡＸ（線幅、線間隔）＋線幅＋線間隔）と、欠陥サイズＳとを比較し（Ｓ０６）、欠陥サイズＳが（ＭＡＸ（線幅、線間隔）＋線幅＋線間隔）よりも小さければ欠陥ラベルはＢｎ４、そうでない場合は、Ｂｎ５を設定する。
【００５１】
以上、例えば、欠陥重要度判定部６８は、Ｓ０１〜Ｓ０６のステップのラベル設定を全欠陥に対して行い、その結果を例えば補助記憶装置６３に記憶することによって、全欠陥に対して、チップ３１を構成する各種のＬＳＩ機能ブロック内における線幅及び線間隔と欠陥サイズＳとの相関関係に基づいて、レビューの優先順位を選択することのできるラベル付けすることが可能となる。
【００５２】
以上のように付けたラベルの例では、ラベル１（Ｂｎ１）は不良の可能性が低く、ラベル番号が大きい程不良の可能性は高くなる。これらのラベルの使い方としては、例えばラベル２とラベル３の欠陥だけを選んで検査装置６０上でレビュー機能を用いて観察するとか、例えばラベル２の欠陥が検査装置６０のレビュー機能では十分な観察が行えない場合、別の専用のＳＥＭ等のレビュー装置５２に欠陥座標データを転送して、専用のレビュー装置５２で観察する、などの使い分けが考えられる。
【００５３】
しかし、レビューの優先順位はチップ３１を構成する各種のＬＳＩ機能ブロックにおいて欠陥サイズ(ラベル)のみで決まる訳ではなく、そのラベルに属する欠陥の個数にも依存する。すなわち、不良可能性の低いラベルでも、数が多い場合には、不良解析・対策による歩留り向上の効果が期待できるため、レビューの優先順位は高くなる。そこで、例えば、欠陥重要度判定部６８は、チップ３１を構成する各種のＬＳＩ機能ブロックにおける同じラベルに属する欠陥の個数を計数してレビューの優先順位を選択するデータとして例えば補助記憶装置６３に記憶すればよい。
【００５４】
また、ラベルは、欠陥の存在する場所、すなわちパターン配線密度の情報に基づいて付けられるため、ラベル分類数が上記の数倍になる可能性があり、配線密度の高いＬＳＩ機能ブロックにある欠陥を優先的にレビューするなど、よりきめ細かいレビュー手順、優先順位の決め方が可能となる。
【００５５】
次に、検査装置６０の検査処理演算部６１において、更に、欠陥部の画像に対して再検査処理を行い、パターンと欠陥の関係をより詳細に調べることによって、不良の判定精度をより高めることができる実施例について、図１０および図１１を用いて説明する。
【００５６】
図１０において、３６は、ＬＳＩのブロック図に、欠陥データを重ね合わせた分布図であり、３７は分布図３６のブロックＢ６の一部を拡大した図である。
【００５７】
欠陥候補の重要度は、前述のように欠陥サイズと背景である配線パターンの関係によって決まる。ただ、上記回路レイアウトパターン情報３２及びパターン密度データ７２を用いる方法は、その欠陥の含まれる機能ブロックの代表的なパターン情報によって重要度を判定するため、判定精度が低く、単に確率を求めているにすぎない。例えば図１０に示す拡大図３７の場合、サイズの等しい２つの欠陥１５０、１５１は同一ブロックＢ６に含まれているが、欠陥の背景である配線パターンの間隔が異なるため、この場合、欠陥１５０は不良の可能性が高く、欠陥１５１は可能性が極めて低い。従って、両欠陥に付加するラベルを区別し、レビューの優先度を、欠陥１５０は高く、欠陥１５１は低くすることによって対応する。欠陥１５１のような欠陥を候補から削除してしまうこともできる。
【００５８】
このように、欠陥と配線パターンとの関係を調べる方法の一実施例を、図１１を用いて説明する。
【００５９】
即ち、検査装置６０の検査処理演算部６１における検査処理は、同一配線パターン部分を撮像した２枚の検出画像Ｂと参照画像Ａとの比較によって行なう。画像を比較して濃淡差の大きい部分が欠陥候補となり、欠陥情報（検査結果情報）２１として、欠陥中心座標（ＣＸ，ＣＹ）、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ）等を求める。
【００６０】
本提案の実施例では、例えば、検査処理演算部６１において、その欠陥候補に対して、画像メモリに記憶されている欠陥部分の座標を含む適当なサイズの画像を用いて再検査処理を実施する。２枚の画像のうち、欠陥を含む検出画像Ｂは１枚（図１１の３７）であり、残るもう１枚の参照画像Ａは欠陥に相当する部分が純粋に配線パターン画像（図１１の３８）のみである。そこで、例えば、検査処理演算部６１は、その画像Ａを用いてパターン情報を計測する。例えば、画像Ａを用いてのＸ、Ｙ方向の濃淡値変化、エッジの検出等によりパターンの線幅、線間隔、エッジ座標（Ｅ）等を算出して検査結果として補助記憶装置６３に記憶する。
【００６１】
なお、上記処理に先駆けて、画像を検査に適した状態にするために、エッジの強調、あるいは平滑化等を目的としたフィルタ処理を行うことも考えられる。フィルタの種類としては、ボケや歪みなど劣化した画像の復元を目的としたウイーナフィルタ、制限付最小２乗フィルタ、射影フィルタ等が、あるいは雑音成分の除去を目的とした局所平均フィルタ、メディアンフィルタ、弛緩法による平滑化等、様々挙げられる。
【００６２】
ついで、例えば、欠陥重要度判定部６８は、補助記憶装置６３に検査結果として記憶された欠陥情報（検査結果情報）２１と配線パターンの情報との関係を基に、次の処理を行なって、欠陥のラベルを設定若しくは決定し、レビューの優先順位を選択するデータとして、例えば補助記憶装置６３に記憶される。
【００６３】
欠陥１５０、１５１の場合、欠陥位置と配線パターンの関係は、それぞれ、次に示す（式１）、（式２）が成り立つため、見かけ上、欠陥１５０は配線パターンに接触し、欠陥１５１は接触しないことがわかり、この結果より、それぞれの欠陥のラベルを決定できる。あるいは、欠陥１５０は不良、欠陥１５１は良品と判定しても良い。
【００６４】
欠陥１５０：(CX150-LX150/2)<E1、E2<(CX150+LX150/2) （式１）
欠陥１５１：E3<(CX151-LX151/2)、(CX151+LX151/2)<E4 （式２）
また、同様に次のような方法でも判定が可能である。画像Ａで欠陥と判定した画素に対応する画像Ｂの全画素について、ｘ方向、ｙ方向、ｘ，ｙに対して４５度の２方向、計４方向の方向微分（一次微分）を行い、それぞれの最大値、最小値を求める。最大値＞０、最小値＜０、｜最大値｜＞一定値、｜最小値｜＞一定値の場合、欠陥の幅が配線１本以上であると判定することができる。
【００６５】
他の方法としては、上記同様、画像Ａ、Ｂで欠陥部に相当する全画素に対して、それぞれの画像毎に濃淡値の平均値を求め、その差が一定値を越えるか否かで判定することもできる。あるいは、比較するパラメータとして、それぞれの画像の明るさの最大値−最小値、微分値の総和（または平均値）、微分値の最大値、標準偏差などいろいろ考えられる。
【００６６】
以上説明したように、設計レイアウト情報の代わりに配線パターン画像を用いて、欠陥との関係を直接的に、詳細に調べることによって、欠陥に対してラベル付けを行なって、欠陥の致命度を、より高い精度で判定することもできる。
【００６７】
これによって、歩留りに影響を与える可能性の高い欠陥から効率よくレビューでき、影響を与える直接の要因を短時間で究明、かつ対策し易くなり、不良品を作り込む時間が短くなり、歩留まりを向上させることが可能となる。
【００６８】
更に、上記再検査処理（欠陥情報（検査結果情報）２１と配線パターンの情報との関係処理）の処理方式としては、図１２に示すように（ａ）検査処理演算部６１において本検査処理１２３が終了した後に、本検査の欠陥情報（欠陥中心座標（ＣＸ，ＣＹ）、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ）等）２１と画像メモリ１２２から得られる欠陥部分の座標を含む適当なサイズの画像（欠陥画像）１２５を元にして、本検査と同一検査処理部を用いて再検査処理１２４を行う方式、（ｂ）同一検査処理演算部６１内で本検査処理１２３と再検査処理１２４とを並行に（マルチタスクで）行う方式、あるいは（ｃ）検査処理演算部６１ａにおいて本検査処理１２３を行い、専用再検査処理演算部６１ｂで欠陥情報２１及び上記欠陥画像１２５を基に再検査処理１２４を行う方式等が考えられる。なお、検出画像及び参照画像の画像取得１２１は、画像取得部６７で行なわれて、検査処理演算部６１内または外に設けられた画像メモリ１２２に記憶される。
【００６９】
次に、欠陥重要度判定部６８において欠陥毎に設定されたラベル及びラベル毎の欠陥の個数に基づいてレビューの優先順位を選択することの実施例について説明する。即ち、レビューの優先順位を選択するレビュー条件は、ユーザが自由に設定できるものであって、例えば、欠陥サイズが所定値以上もしくは所定値以下の欠陥だけを抽出するような条件、所定のＬＳＩ機能ブロックだけに存在する欠陥だけを抽出するような条件、各ＬＳＩ機能ブロックから所定個数づつ抽出するような条件などが挙げられる。また、これらを組合わせるような条件であっても良い。これらのメリットは、検査装置６０で多数検出された欠陥から、電気的な不良の原因となる欠陥を効率的に選出できることである。実用的な意味の有るレビュー条件は、歩留りに影響しない欠陥をレビュー対象から除外し、歩留りに影響しそうな欠陥を選出することである。
【００７０】
図１３は、欠陥重要度判定部６８からのユーザインタフェース６４に表示されるレビュー画面１３０の一例である。同図は、ある品種、製造工程のウエハの欠陥マップデータを表示したものである。この例では、右上には、検査処理演算部６１から得られる欠陥マップデータ１３１を示し、左上には、画像取得部６７から得られるラベル付けされた欠陥部の拡大画像(レビュー画像)１３３を示し、上部中央には欠陥重要度判定部６８において全欠陥に対してラベル付けした結果およびラベル毎の欠陥個数一覧１３２を示す。上記欠陥マップデータ１３１としては、図１０に３６で示すチップ内のマップデータでもよく、欠陥部の拡大画像(レビュー画像)１３３としては、図１０に３７で示す欠陥部の拡大画像であってもよい。即ち、検査装置６０においても、大きな欠陥については、欠陥部の拡大画像(レビュー画像)１３３を、レビュー画面１３０に表示することによって、レビューすることが可能である。
【００７１】
画面下のウインドウにはレビューを行う条件設定の基本的なメニュー、ボタンが並んでいる。ここで設定できるようにした条件は、レビューすべきラベルの選択と、それらのレビュー順序、及び各ラベルでレビューしたい欠陥個数である。それぞれ、全数、標準、設定からなる設定ボタンで構成され、それぞれの設定ボタンを押すと、個別の設定画面が表示される。
【００７２】
図１４は、図１３の画面でラベル設定基準ボタン１３３を押した場合に表示される画面の一例である。この設定画面１４０は、図８で説明したフローに関係なく、パターンの線幅と欠陥サイズの関係を任意に設定できるメニューを示す。いくつかのラベルを任意に設定した後、整合チェックボタン１４１を押すと、設定したラベル条件に重複、抜けがないか、等の整合チェックを自動的に実行する。
【００７３】
図１５は、図１３でレビュー順序の設定ボタン１３４を押すと表示される、各ラベルをレビューする順序を設定するための画面である。
【００７４】
図１６は、図１３でレビューラベル選択の設定ボタン１３５を押すと表示される、各ラベルをレビューするか否かを設定するための画面である。
【００７５】
図１７は、レビューラベル選択、レビュー順序、ラベル毎代表個数の全てを設定可能な画面の一例である。ラベル毎の検出数も同時に表示されている。
【００７６】
以上の説明では、ＬＳＩチップ領域を機能ブロックに分割して、各機能ブロックのパターン密度情報を用いて欠陥をサンプリングする方式について述べてきたが、検査装置６０の欠陥座標検出精度が高い場合には、パターン密度情報ではなく、回路レイアウト情報からチップ内のＬＳＩ機能ブロック毎のパターン自体の描画イメージを作成し、そのイメージに欠陥情報を重ね合わせて上記（式１）および(式２)に基づく欠陥の致命性を判断してラベル付けをすれば、より効率的である。
【００７７】
また、以上の説明では、各欠陥に対してラベル付けをする欠陥重要度判定部６８を、検査装置６０に搭載されていたが、必ずしもその必要はなく、検査管理部５１に搭載してもよい。この場合、同種の検査装置から得られる検査結果に対して同じレビュー条件でレベルを付与することができる。また、回路レイアウトパターン情報やパターン密度データを得るレイアウト変換演算部６６も、検査装置６０に搭載されていたが、必ずしもその必要はなく、図１８に示すように検査管理部５１に搭載し、変換したレイアウト情報を、ネットワーク５４を介して検査装置６０の補助記憶装置６３に、あるいは主記憶装置６２に転送してもよい。また、欠陥重要度判定部６８およびレイアウト変換演算部６６を、検査管理部５１に搭載してもよい。また、図１９に示すように検査装置６０の演算部６７において、検査処理演算、レイアウト変換演算および欠陥重要度判定を行わせることも可能である。
【００７８】
以上説明したように、欠陥重要度判定部６８において、チップ内のＬＳＩ機能ブロック毎に、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ等）とパターン密度データ（線幅、線間隔等）との関係に基づいて行なったラベル付けとその欠陥の個数のデータを作成してレビュー装置５２に提供することができるので、レビュー装置５２は、一つのＬＳＩの中に様々な回路機能ブロックが存在する品種においてレビューを優先的に実施すべき欠陥を容易に選択することが可能になった。
【００７９】
また、以上の説明では、検査を行う製造工程のみのレイアウト情報を用いて欠陥のラベル付けを行う方式について述べたが、必ずしもその製造工程だけでなく、それ以前のレイアウト情報（下層のレイアウト情報）を重ね合わせて他の製造工程（下層の製造工程）の配線データにおける欠陥ラベル付けも可能である。また同様に、その製造工程では欠陥の可能性が低くてもそれ以降の製造工程（上層の製造工程）で欠陥になる可能性も予測することが可能である。
【００８０】
以上説明したように、電子デバイスを形成するワークの異物やパターン欠陥の検査において、電気的に不良になる可能性が高い欠陥をサンプリングし、その欠陥を優先的にレビューすることで、従来よりも効率よく検査することができる。
【００８１】
特にシステムＬＳＩのように、一つのＬＳＩの中に様々な回路機能ブロックが存在する品種では、レビューを優先的に実施すべき欠陥を判断することは、歩留りの早期向上に重要である。
【００８２】
【発明の効果】
本発明によれば、レイアウト情報を用いることで、レビューを優先的に実施すべき欠陥を判断して検査効率を向上させることができる効果を奏する。
【００８３】
また本発明によれば、これによって、不良対策が効率的に行われた結果、半導体デバイスの歩留りを向上させることができる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るシステム構成の一実施例を示すブロック図である。
【図２】欠陥マップデータの一例を示す図である。
【図３】図２に示す欠陥マップデータの二次元マップの一例を示す図である。
【図４】図３に示すチップ列１チップ行１の拡大図である。
【図５】回路レイアウトパターン情報の一例を示す図である。
【図６】パターン密度データのファイルの一例を示す図である。
【図７】回路パターン（配線パターン）と欠陥サイズの関係を示す図である。
【図８】本発明に係る欠陥のラベル付けの手順の一実施例を示す図である。
【図９】本発明に係る検査装置で検出される欠陥のチップ内位置分布の一例を示す図である。
【図１０】欠陥と背景である配線パターンの関係図の一例を示す図である。
【図１１】欠陥と背景である配線パターンの寸法図の一例を示す図である。
【図１２】再検査処理の実施方式の一実施例を示す図である。
【図１３】本発明に係る検査装置におけるユーザインタフェースの表示画面の一つであるレビュー画面例を示す図である。
【図１４】本発明に係るラベル設定基準入力画面の一例を示す図である。
【図１５】本発明に係るレビュー順序設定画面の一例を示す図である。
【図１６】本発明に係るレビューラベル選択画面の一例を示す図である。
【図１７】本発明に係るレビュー条件設定画面の一例を示す図である。
【図１８】本発明に係るシステム構成の他の実施例を示すブロック図である。
【図１９】本発明に係るシステム構成の更に他の実施例を示すブロック図である。
【符号の説明】
２１…検査結果情報（欠陥サイズ、チップ列を含む欠陥の位置）、２２…ウエハ欠陥マップ、３１…チップ列２チップ行２のチップの欠陥マップ、３２…回路レイアウトパターン情報、３３…回路レイアウトの一部の拡大図、３５…チップ内の欠陥座標分布、３６…チップ内の欠陥座標分布と回路レイアウトの照合、３７…画像（チップ内の欠陥部分の拡大図）Ｂ、３８…画像（３８の比較相手部分の拡大図）Ａ、５１…検査装置、５２…レビュー装置、５３…レイアウトＣＡＤ、５４…ローカルエリアネットワーク、６０…検査管理部、６１…演算部、６２…主記憶装置、６３…補助記憶装置、６４…ユーザインタフェース（表示装置および入力手段等）、６５…ネットワークインタフェース、６６…レイアウト変換演算部、６７…画像取得部、６８…欠陥重要度判定部、７２…パターン密度データ、１０１〜１１０…欠陥データの打点、１２１、１２２…電気的不良にならない欠陥、１２３〜１３５…電気的不良になる可能性のある欠陥、１５０…不良になる欠陥、１５１…不良にならない欠陥。
【発明の属する技術分野】
本発明は、半導体集積回路など電子デバイスの製造過程における検査方法と、それを実現するための検査装置や検査システムおよび半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路を代表とする電子デバイスの製造においては、異物検査装置や外観検査装置で欠陥を検出した後、検出した個々の欠陥を分析する目的で、検査装置自体に搭載された欠陥観察機能、あるいは電子顕微鏡などを搭載した専用の画像取得装置、例えばレビュー装置を用いて観察することがある。
【０００３】
なお、異物検査装置はウエハに付着した異物を検出し、外観検査装置は異物、並びにウエハに形成されたパターン欠陥を検出するものであるが、以後、異物とパターン欠陥を総称して単に欠陥と呼ぶこととする。
【０００４】
レビュー装置は、異物検査装置や外観検査装置に比べて、個々の欠陥の位置を高分解能な画像として撮像する。そのため、レビュー装置では、検査装置で検出したすべての欠陥位置を撮像するのではなく、ウエハ面内での欠陥位置のサンプリングを行い、数箇所に限定して画像を撮像する。
【０００５】
このサンプリングは、従来、ランダムサンプリング、すなわち、検出した欠陥から無作為に欠陥を選出することが行われていた。
【０００６】
また、特開平１０−２１４８６６号公報に記載があるように、傷や密集欠陥などのクラスタ状欠陥が存在する場合に、検査装置が検出した欠陥をクラスタ状欠陥の内部と外部に分類する技術であるが、この場合でもクラスタ状欠陥の内部から数箇所をランダムサンプリング、また、外部から数箇所をランダムサンプリングしていた。
【０００７】
【発明が解決しようとする課題】
従来のランダムサンプリングでは、統計的に欠陥の傾向を把握することはできるが、これでは効率よく必要な欠陥をレビューすることとはならず、例えば、電気的に不良になる致命欠陥を優先的に対策することができず、効果的に歩留りを向上させることは困難であった。
【０００８】
また、半導体の回路パターンの微細化に伴い、検査装置に要求される検出欠陥サイズも小さくなっており、それに対する検査装置の性能向上の結果、検出する欠陥数が増大していく。そのため、効率的なレビュー方式の確立が望まれている。
【０００９】
本発明の目的は、優先的にレビューを実施すべき欠陥を判断して検査効率を向上させた検査方式を提供することにある。
【００１０】
また、本発明の他の目的は、優先的にレビューを実施すべき欠陥を判断して検査効率を向上させた結果、不良対策が効率的に行われ、半導体デバイスの歩留りを向上させる半導体デバイスの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、欠陥サイズとＬＳＩチップのレイアウトとの関係、あるいは欠陥と配線パターンとの関係に着目して優先的にレビューを実施すべき欠陥を選択することを特徴とする。
【００１２】
また、本発明は、被検査対象上に存在する欠陥の画像を取得する画像取得部と、該画像取得部で取得された欠陥の画像を基に、該欠陥の位置とその大きさからなる検査データを検出する検査処理演算部と、該検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に設定された複数の機能領域の位置情報と該各機能領域におけるパターンの配線に関する情報とを記憶する記憶装置と、該記憶装置に記憶された前記検査データの欠陥の位置と前記複数の機能領域の位置情報とを基に、欠陥がどの機能領域に位置するかを算出し、該算出された欠陥が位置する機能領域における前記記憶装置に記憶されたパターンの配線に関する情報と前記検査データの欠陥のサイズとの関係を基に、任意に設定された分類基準によって欠陥を分類判定する判定部とを備えることを特徴とする検査装置である。
【００１３】
また、本発明は、前記検査装置において、前記判定部は、更に、欠陥の位置座標を基に、欠陥の高密度部分を予め登録された複数の幾何学的パターン（円、半円、ドーナツ、楕円、直線状など）のうちいずれかに分類することを特徴とする。
また、本発明は、前記検査装置において、前記機能領域が、回路機能ブロック領域であることを特徴とする。
【００１４】
また、本発明は、前記検査装置において、前記判定部は、分類された欠陥についてのレベル情報および各レベルでの検出個数に基づいてレビュー順序を設定する機能を有することを特徴する。
また、本発明は、前記検査装置において、更に、前記判定部で分類された欠陥についてのレベル情報および各レベルでの検出個数を表示し、少なくともレビュー順序を設定可能な表示装置を有することを特徴する。
また、本発明は、前記検査装置において、前記表示装置に、更に、レビューする欠陥部の拡大画像を表示可能に構成することを特徴とする。
また、本発明は、前記検査装置において、前記表示装置に、更に、被検査対象上の欠陥マップを表示可能に構成することを特徴とする。
【００１５】
また、本発明は、前記検査装置において、前記画像取得部において、前記判定部で分類された結果に基いて選択された欠陥について画像を取得するように構成したことを特徴とする。
また、本発明は、前記検査装置を設け、該検査装置における判定部で分類された結果に基いて選択された欠陥についての情報の提供を受け、この情報に基づいてその欠陥についてレビューを実行するレビュー装置を設けたことを特徴とする検査システムである。
また、本発明は、前記検査システムにおいて、前記検査装置と前記レビュー装置とをネットワークで接続したことを特徴とする。
また、本発明は、前記検査装置において、前記検査装置は、取得される設計レイアウト情報を基に、欠陥分類に利用するための情報を生成するレイアウト変換演算部を設けることを特徴とする。
【００１６】
本発明は、被検査対象上に存在する欠陥の画像を取得する画像取得部、該画像取得部で取得された欠陥の画像を基に、該欠陥の位置とその大きさからなる検査データを検出する検査処理演算部、および該検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に設定された複数の機能領域の位置情報と該各機能領域におけるパターンの配線に関する情報とを記憶する記憶装置を備えた検査装置を設け、該検査装置の記憶装置から読み出されてネットワークを介して提供を受けた前記検査データの欠陥の位置と前記複数の機能領域の位置情報とを基に、欠陥がどの機能領域に位置するかを算出し、該算出された欠陥が位置する機能領域における前記記憶装置に記憶されたパターンの配線に関する情報と前記検査データの欠陥のサイズとの関係を基に、任意に設定された分類基準によって欠陥を分類判定する判定部を備えた検査管理部を設け、前記検査装置と前記検査管理部とをネットワークで接続して構成したことを特徴とする検査システムである。
また、本発明は、前記検査装置を設け、取得される設計レイアウト情報を基に、欠陥分類に利用するための情報を生成するレイアウト変換演算部を備えた検査管理部を設け、該検査管理部から前記生成された情報を、ネットワークを介して前記検査装置に転送するよう構成したことを特徴とする検査システムである。
【００１７】
また、本発明は、被検査対象が有する異物もしくはパターン欠陥を検出する検査装置と、該検査装置で検出した異物もしくはパターン欠陥の画像を取得するレビュー装置と、前記検査装置が検出して得た検査データと被検査対象のレイアウト情報とを記憶する記憶部、及び該レイアウトパターン情報を用いて検査データの中からレビューすべき異物もしくはパターン欠陥を選択する選択部を有し、前記検査装置および前記レビュー装置とネットワークを介して接続される解析ユニットとを備え、
前記レビュー装置が前記解析ユニットによって選択された異物もしくはパターン欠陥の画像を取得するように構成したことを特徴とする検査システムである。
また、本発明は、前記検査システムにおいて、前記レイアウト情報が、被検査対象に形成されるＬＳＩチップ内の領域に関する位置情報であることを特徴とする。
【００１８】
また、本発明は、ウエハに配線パターンを形成する製造ラインにおいて配線が形成されたウエハの有する異物もしくはパターン欠陥の位置と大きさを検出する検査工程と、該検査工程において検出した異物もしくはパターン欠陥の画像を取得するレビュー工程とを有し、前記検査工程で得た検査結果と前記レビュー工程で得たレビュー結果を用いて前記製造ラインを管理して半導体デバイスを製造する半導体デバイスの製造方法であって、前記ウエハに形成されるＬＳＩチップ内に設定、分割した領域、及び該領域に位置する欠陥に対して、その大きさによって欠陥を分類し、所定の分類コードに属する欠陥を抽出し、該抽出した欠陥の画像をレビュー工程において取得することを特徴とする。
また、本発明は、前記半導体デバイスの製造方法において、前記ＬＳＩチップがシステムＬＳＩであり、前記回路ブロックがメモリ部分とロジック部分を含むことを特徴とする。
【００１９】
また、本発明は、ウエハに配線パターンを形成する製造ラインにおいて配線が形成されたウエハの有する異物もしくはパターン欠陥を検出する検査工程と、該検査工程において検出した欠陥の画像を取得するレビュー工程とを有し、前記検査工程で得た検査結果と前記レビュー工程で得たレビュー結果を用いて前記製造ラインを管理して半導体デバイスを製造する半導体デバイスの製造方法であって、前記ウエハに形成されるＬＳＩチップのレイアウト情報を用いて前記検査工程において検出して得た検査データを分類し、該分類したコードの中からレビューすべき欠陥を抽出し、前記レビュー工程において抽出した欠陥の画像を取得することを特徴とする。
また、本発明は、前記半導体デバイスの製造方法において、前記レイアウト情報がＬＳＩチップ内に設定した複数個の領域の位置情報であり、前記検出して得た検査データから指定された領域に位置する欠陥を抽出してその画像を取得することを特徴とする。
【００２０】
図９は、検査装置で検出される欠陥のチップ内位置分布である。
図は、ＬＳＩチップの設計回路レイアウトの概略図３２に検査装置で検出した欠陥のデータ３５をプロットしたものである。すなわち、検出した欠陥をウエハ上の各ＬＳＩチップ内の位置座標で打点したものである。黒丸が個々の欠陥を表わす。Ｂ１からＢ７の四角い枠は、それぞれＬＳＩブロック１からＬＳＩブロック７の位置である。ここで、ＬＳＩブロックとは、例えば、携帯電話用のＬＳＩであれば、Ａ／Ｄ変換ブロック、Ｄ／Ａ変換ブロック、メモリブロック、プロセッサブロックなどである。ＬＳＩブロックは、一般に回路ブロックと呼ばれ、ＬＳＩの内部で独立の機能を有し、配置も配線の接続以外は分かれている。
【００２１】
同図から分かるように、検査装置が検出した欠陥の分布は、回路レイアウトと密接に関連があり、次に示す傾向がある。
（１）欠陥の密度は、回路レイアウトの疎密度によって違う。検査装置によっては、回路レイアウトが粗な領域では、密な領域より欠陥が多めに検出される。一般にＬＳＩブロック毎に回路パターンの疎密度は異なり、例えば、メモリブロックよりもプロセッサブロックの方がその配線幅が狭く、レイアウトが密になる場合、上記検査装置ではメモリブロックよりもプロセッサブロックの方が、欠陥が多めに検出される。
（２）回路レイアウトのＬＳＩブロック端部（輪郭部）では、多数の欠陥が検出されている。この現象は、実際には欠陥ではないものを、検査装置が欠陥として誤って検出しているものであることが多い。検査装置は、回路パターンの凹凸の差が大きい部分で、このような誤った検出をしやすい。ここで端部（輪郭部）とは、各回路ブロックと回路ブロックの境界であり、数十から数百マイクロメータの幅を有している。
【００２２】
以上を鑑み、本発明は、上記目的を達成するために、ＬＳＩの設計レイアウトを用いてレビューすべき欠陥を選択することとした。すなわち、ＬＳＩの設計レイアウト情報を用いてＬＳＩブロック輪郭部近傍にない欠陥を優先的にレビューしたり、配線幅の密なＬＳＩブロックにある欠陥を優先的にレビューしたりすることとした。
【００２３】
更に、図１１に示すように、設計レイアウト情報の代わりに配線パターン画像を用いて、欠陥との関係を直接的に、詳細に調べることによって、欠陥の致命度をより高い精度で判定することもできる。
【００２４】
これによって歩留りに影響を与える可能性の高い欠陥から効率よくレビューでき、影響を与える直接の要因を短時間で究明、かつ対策し易くなり、不良品を作り込む時間が短くなり、歩留まりを向上させるものである。
【００２５】
特にシステムＬＳＩのように、一つのＬＳＩの中に様々な回路ブロックが存在する品種では、レビューを優先的に実施すべき欠陥を判断することは、歩留りの早期向上に重要である。
【００２６】
【発明の実施の形態】
以下、本発明に係る半導体デバイスの検査方法及びその装置並びに半導体デバイスの製造方法の実施の形態について図面を用いて説明する。
【００２７】
ところで、図９は、検査装置６０の検査処理部６１で検出される欠陥のチップ内位置分布である。この検出される欠陥のチップ内位置分布は、ＬＳＩチップの回路レイアウトの概略図３２に、検出した欠陥のデータ３５をプロットしたものである。すなわち、検出した欠陥をウエハ上の各ＬＳＩチップ内の位置座標で打点したものである。黒丸が個々の欠陥を表わす。Ｂ１からＢ７の四角い枠は、それぞれＬＳＩ機能ブロック１からＬＳＩ機能ブロック７の位置である。ここで、ＬＳＩ機能ブロックとは、例えば、携帯電話用のＬＳＩであれば、Ａ／Ｄ変換ブロック、Ｄ／Ａ変換ブロック、メモリブロック、プロセッサブロックなどを有することになる。ＬＳＩ機能ブロックは、一般に回路ブロックと呼ばれ、ＬＳＩの内部で独立の機能を有し、配置も配線の接続以外は分かれている。
【００２８】
同図から分かるように、検査装置６０が検出した欠陥の分布は、回路レイアウトと密接に関連があり、次に示す傾向がある。
（１）欠陥の密度は、回路レイアウトの疎密度によって違う。検査装置６０によっては、回路レイアウトが粗な領域では、密な領域より欠陥が多めに検出される。一般にＬＳＩ機能ブロック毎に回路パターンの疎密度は異なり、例えば、メモリブロックよりもプロセッサブロックの方がその配線幅が狭く、レイアウトが密になる場合には、検査装置６０ではメモリブロックよりもプロセッサブロックの方が、欠陥が多めに検出される。
（２）回路レイアウトのＬＳＩ機能ブロック端部（輪郭部）では、多数の欠陥が検出されている。この現象は、実際には欠陥ではないものを、検査装置６０が欠陥として誤って検出しているものであることが多い。検査装置６０は、回路パターンの凹凸の差が大きい部分で、このような誤った検出をしやすい。ここで端部（輪郭部）とは、各回路機能ブロックと回路機能ブロックの境界であり、数十から数百マイクロメータの幅を有している。
【００２９】
そこで、本発明においては、ＬＳＩの設計レイアウトを用いてレビューすべき欠陥を選択することとした。すなわち、ＬＳＩの設計レイアウト情報を用いてＬＳＩブロック輪郭部近傍にない欠陥を優先的にレビューしたり、配線幅の密なＬＳＩブロックにある欠陥を優先的にレビューしたりすることとした。
【００３０】
図１は、本発明に係る半導体デバイスの検査システムの構成の一実施例を示すブロック図である。
【００３１】
本発明に係る半導体デバイスの検査システムは、回路パターン形状不良を検査する光学又はＳＥＭ等の外観検査装置や異物検出を行なう光学異物検査装置で構成される各種の検査装置６０と、各種の複数の検査装置６０やレビュー装置５２や計測装置やテスタなどの各装置から得られる検査・計測・レビュー・分析データ等を収集、統合的に管理・解析することにより、歩留り向上を支援するデータ解析システムで構成される検査管理部５１と、検査装置６０から得られるレビューを優先的に実施すべき欠陥の情報を基に欠陥のレビューを行なうレビュー装置５２と、レイアウトＣＡＤのデータを作成するレイアウトＣＡＤ５３とを、必要に応じてデータのやり取りを行うことができるように、ＬＡＮ(ネットワーク)５４で接続して構成される。
【００３２】
上記各種の検査装置６０は、システムＬＳＩ等のＬＳＩが形成される半導体ウエハ等の被検査対象上に、ＵＶ光、ＤＵＶ光を含む光ビームまたは荷電粒子ビームを照射し、上記被検査対象から得られる反射光または反射若しくは透過荷電粒子を検出器により検出して被検査対象上に生じた回路パターン欠陥や異物やキズなどの欠陥の検出画像を取得して例えば主記憶装置６２に記憶する画像取得部６７と、該画像取得部６７で取得されて画像メモリに記憶されて出力された検出画像と基準となる参照画像と位置合わせをして比較して不一致として欠陥を検出し、該検出された欠陥の位置およびその大きさ（面積やＸ，Ｙ軸への投影長など）などの検査結果データ６１ａを検出して例えばＲＡＭ等を有する主記憶装置６２に一時記憶して補助記憶装置６３に記憶する検査処理演算部６１と、レイアウトＣＡＤ５３から得られるＣＡＤデータを基に、図５に示す回路ブロックレイアウトデータ５３ａ及び図６に示すパターン密度データ６６ａを作成して例えばＲＡＭ等を有する主記憶装置６２に一時記憶して補助記憶装置６３に記憶するレイアウト変換演算部６６と、上記補助記憶装置６３に記憶された検査結果データ２１、回路レイアウトパターン情報３２及びパターン密度データ７２に基づいて、レビュー選択条件プログラム６８ａに従って、各欠陥についての重要度（致命性）を判定してレビューを優先的に実施すべき欠陥の情報等を作成して例えばＲＡＭ等の主記憶装置６２に一時記憶して補助記憶装置６３に記憶する欠陥重要度判定部６８と、図１３〜図１７に示す画面を表示する表示装置や入力手段等を備えて形成されるユーザインタフェース６４と、上記ＲＡＭの他、検査処理演算部６１、レイアウト変換演算部６６及び欠陥重要度判定部６８等において実行するプログラムを格納したＲＯＭを備えた主記憶装置６２と、検査結果データ６１ａ、レビュー選択条件プログラム６８ａ、レイアウトデータ５３ａ及びパターン密度データ７２を記憶し、ここから記録媒体に記録して出力することもできる補助記憶装置６３とをバスを介して接続して構成される。さらに、検査装置６０には、レイアウトＣＡＤ５３、レビュー装置５２、検査管理部５１とＬＡＮ５４を介してデータのやり取りをするネットワークインタフェース６５を設けている。
【００３３】
検査装置６０は、異物検査装置や外観検査装置などであり、半導体ウエハ等の被検査対象面内の欠陥の座標位置とその大きさ（面積やＸ，Ｙ軸への投影長など）の情報を、検査結果データ２１として例えば検査処理演算部６１で演算して補助記憶装置６３に記憶する。上記検査結果データ（欠陥マップデータ）２１は、半導体ウエハ面内の欠陥の座標位置とその大きさの情報の他、品種名、ロット番号、ウエハ番号、レイヤ名などが付加されて補助記憶装置６３の検査結果データベースに格納される。
【００３４】
図２には、検査装置６０の検査処理演算部６１で検出した欠陥マップデータの一実施例を示す。欠陥マップデータ２１は、欠陥毎にウエハ面内の座標位置と大きさの情報を有する。本実施例においては、欠陥マップデータ（検査結果データ）２１は、欠陥毎に欠陥番号、チップ列、チップ行、Ｘ座標、Ｙ座標、欠陥サイズ（欠陥の大きさ）他が記されている。欠陥番号は、検査装置６０で検出した欠陥に付した通し番号であり、検査演算処理部６１において検出された欠陥に対して自動的に付与される。チップ列、チップ行、Ｘ座標、Ｙ座標は、欠陥の座標位置である。チップ行、チップ列はウエハ内におけるチップの位置を示し、Ｘ座標、Ｙ座標はチップ内の欠陥の位置を示す。なお、チップ列、及びチップ行については、例えば、チップのレイアウトデータを用いて検査処理演算部６１において算出される。欠陥サイズ（欠陥の大きさ）は、例えば欠陥の面積ＳやＸ，Ｙ軸への投影長（ＬＸ，ＬＹ）を示す。
【００３５】
すなわち、検査処理演算部６１は、画像取得部６７から取得される画像を基に、図３及び図４に示す状態を記述させた欠陥マップデータ２１を作成するものである。図３は、図２の欠陥マップデータ２１を、二次元マップとして描いたものである。円２２は、ウエハを表わし、２２の内側の四角い枠は、それぞれチップを表わす。欠陥マップデータ２１のチップ列、チップ行は、ウエハ端からのチップの配列を示している。１０１から１１０の黒い打点は、欠陥マップデータ２１における欠陥番号１から１０を、チップ列、チップ行、Ｘ座標、Ｙ座標に基づいた欠陥の位置である。図４は、図３に示すチップ列２、チップ行２のチップを拡大したものである。３１の四角い枠がチップであり、左下端を原点として欠陥マップデータ２１のＸ座標、Ｙ座標に基づき、欠陥番号１の位置を打点したものが１０１である。
【００３６】
一方、レイアウトＣＡＤ５３で設計を完了した回路レイアウトデータは、品種名、レイヤ名と共に、ＬＡＮ５４を介して検査装置６０に入力されて主記憶装置６２を介して補助記憶装置６３に格納される。例えば、レイアウト変換演算部６６で、回路レイアウトデータから、チップにおけるブロックＢ１〜Ｂ７の位置情報を生成し、回路レイアウトパターン情報３２として主記憶装置６２を介して補助記憶装置６３に格納される。なお、この回路レイアウトパターン情報３２は必ずしもレイアウトＣＡＤ５３からレイアウト変換演算部６６において生成する必要はなく、品種名、レイヤ名とともに補助記憶装置６３に記憶されていればよい。
【００３７】
補助記憶装置６３には、その他、後述するように、欠陥重要度判定部６８において、レビューすべき欠陥を選択するためのレビュー選択条件プログラムなどが記憶されている。なお、補助記憶装置６３には、例えば欠陥重要度判定部６８において欠陥の重要度を判定して作成されたレビューを優先的に実施すべき欠陥の情報等を格納してもよい。
【００３８】
次に、レイアウト変換演算部６６が回路レイアウトデータを基に作成する回路レイアウトパターン情報３２の一例及びパターン密度データ７２の一例について図５及び図６を用いて説明する。
【００３９】
図５は、回路レイアウトパターン情報３２の一例を示す。３２は回路レイアウトパターン情報を概略図で示したもので、Ｂ１からＢ７の四角い枠は、それぞれＬＳＩ機能ブロック１からＬＳＩ機能ブロック７の位置を示す。３３は、Ｂ６内の一部（四角い枠内に斜線で示した部分）の拡大図である。３３の白い部分は、回路パターンがない部分、３３の灰色の部分は、回路パターンである。
【００４０】
図６は、パターン密度データ７２の一例を示す。パターン密度データファイル７２は、品種名ＬＯＧＩＣ２３４、レイヤＬ１のレイヤ名ＭＥＴＡＬ１、ブロック名Ｂ１１内の最小線幅、最小配線間隔データと共にブロックＢ１１の位置情報から構成されて、パターン密度データとして補助記憶装置６３に格納される。なお、ブロックＢ１１は、その位置座標(位置情報)をチップ内のＸ＝５、Ｙ＝８０と、Ｘ＝２０、Ｙ＝９５を対角の頂点座標とする長方形であることを意味する。
【００４１】
次に、例えば、欠陥重要度判定部６８において、上記補助記憶装置６３に記憶された検査結果データ２１、回路レイアウトパターン情報３２及びパターン密度データ７２に基づいて、レビュー選択条件プログラム６８ａに従って、各欠陥についての重要度（致命性）を判定してレビューを優先的に実施すべき欠陥の情報等を作成して例えばＲＡＭ等の主記憶装置６２に一時記憶して補助記憶装置６３に記憶することについて説明する。
【００４２】
図７は、回路パターンと欠陥サイズの関係を示す図であり、３４は回路パターンと仮想欠陥を照合した拡大図である。１２１から１３５は仮想欠陥（異物、パターン欠陥等）を表し、どの欠陥が電気的に不良になる欠陥かを分析する。欠陥１２１〜１２３、欠陥１２４〜１２６、欠陥１２７〜１２９、欠陥１３０〜１３２、欠陥１３３〜１３５は、いずれも同一欠陥サイズであるが、配線パターンに対してそれぞれ発生位置が異なっている。この図を用いて検査結果２１から得られる欠陥サイズによる欠陥分類方法の一例について説明する。
【００４３】
欠陥１２１〜１２３は、何れも欠陥サイズが、パターン配線幅及びパターン配線間隔よりも小さいため欠陥と配線パターンの位置関係がいずれの場合であっても不良の可能性は低い。従って、このサイズの欠陥１２１〜１２３を例えばラベル１とする。
【００４４】
次に、欠陥１２４〜１２６は、配線幅より大きいが、配線間隔より小さい。従って、欠陥１２４は断線などの不良発生の可能性があるが、１２５、１２６は不良になる可能性が低い。そこで、このサイズの欠陥１２４〜１２６を、例えばラベル２とする。
【００４５】
欠陥１２７〜１２９は、線幅、線間隔のどちらよりも大きい。従って、欠陥１２８は不良になる可能性が低いが、欠陥１２７は断線の可能性があり、１２９は電気的な短絡不良の可能性が高い。そこで、このサイズの欠陥１２７〜１２９を、例えばラベル３とする。
【００４６】
欠陥１３０〜１３２は、線幅、線間隔を合わせたよりも大きい。従って、欠陥１３０は断線の、１３１、１３２は短絡不良の可能性が高い。そこで、このサイズの欠陥１３０〜１３２を、例えばラベル４とする。
【００４７】
欠陥１３３〜１３５は大きく、いずれの場合にもパターン配線２本以上と接触しており、短絡不良の可能性が高い。このサイズの欠陥１３３〜１３５を、例えばラベル５とする。
【００４８】
次に、例えば、欠陥重要度判定部６８において行なうレビューの優先順位を選択するためのラベル付けの手順の一実施例を、図８を用いて説明する。
【００４９】
まず、例えば、欠陥重要度判定部６８は、補助記憶装置６３に記憶された検査結果２１である全欠陥情報の中から欠陥を1個ずつ選択し、その座標やそのサイズ（Ｓ）などの欠陥情報を入手する（Ｓ０１）。続いて、例えば、欠陥重要度判定部６８は、同欠陥の座標から、補助記憶装置６３に記憶された回路レイアウトパターン情報に基づいてその欠陥の属するＬＳＩ機能ブロックＢｎを選択し、その機能ブロックＢｎにおけるパターン密度データ（線幅、線間隔等）を補助記憶装置６３から入手する（Ｓ０２）。
【００５０】
まず、例えば、欠陥重要度判定部６８は、ＬＳＩ機能ブロック内の線幅、線間隔データを比較し、線幅、線間隔のサイズの小さいほう（ＭＩＮ（線幅、線間隔））を選択する。そして、検査結果２１から得られる欠陥サイズ（Ｓ）が上記選択されたＭＩＮ（線幅、線間隔）よりも小さい場合には、この欠陥のラベルをＢｎ１と決定する（Ｓ０３）。欠陥サイズ（Ｓ）が小さくない場合には、次に、線幅、線間隔データのサイズの大きいほう（ＭＡＸ（線幅、線間隔））と比較し（Ｓ０４）、欠陥サイズ（Ｓ）がＭＡＸ（線幅、線間隔）よりも小さければ、この欠陥ラベルをＢｎ２に設定する。続いて、線幅と線間隔を加えたサイズと欠陥サイズＳを比較する（Ｓ０５）。欠陥サイズＳが（線幅＋線間隔）よりも小さい場合には、この欠陥ラベルをＢｎ３に、そうでない場合は次のステップに進む。線幅と線間隔の大きいサイズ（ＭＡＸ（線幅、線間隔））に線幅と線間隔を加えたサイズ（ＭＡＸ（線幅、線間隔）＋線幅＋線間隔）と、欠陥サイズＳとを比較し（Ｓ０６）、欠陥サイズＳが（ＭＡＸ（線幅、線間隔）＋線幅＋線間隔）よりも小さければ欠陥ラベルはＢｎ４、そうでない場合は、Ｂｎ５を設定する。
【００５１】
以上、例えば、欠陥重要度判定部６８は、Ｓ０１〜Ｓ０６のステップのラベル設定を全欠陥に対して行い、その結果を例えば補助記憶装置６３に記憶することによって、全欠陥に対して、チップ３１を構成する各種のＬＳＩ機能ブロック内における線幅及び線間隔と欠陥サイズＳとの相関関係に基づいて、レビューの優先順位を選択することのできるラベル付けすることが可能となる。
【００５２】
以上のように付けたラベルの例では、ラベル１（Ｂｎ１）は不良の可能性が低く、ラベル番号が大きい程不良の可能性は高くなる。これらのラベルの使い方としては、例えばラベル２とラベル３の欠陥だけを選んで検査装置６０上でレビュー機能を用いて観察するとか、例えばラベル２の欠陥が検査装置６０のレビュー機能では十分な観察が行えない場合、別の専用のＳＥＭ等のレビュー装置５２に欠陥座標データを転送して、専用のレビュー装置５２で観察する、などの使い分けが考えられる。
【００５３】
しかし、レビューの優先順位はチップ３１を構成する各種のＬＳＩ機能ブロックにおいて欠陥サイズ(ラベル)のみで決まる訳ではなく、そのラベルに属する欠陥の個数にも依存する。すなわち、不良可能性の低いラベルでも、数が多い場合には、不良解析・対策による歩留り向上の効果が期待できるため、レビューの優先順位は高くなる。そこで、例えば、欠陥重要度判定部６８は、チップ３１を構成する各種のＬＳＩ機能ブロックにおける同じラベルに属する欠陥の個数を計数してレビューの優先順位を選択するデータとして例えば補助記憶装置６３に記憶すればよい。
【００５４】
また、ラベルは、欠陥の存在する場所、すなわちパターン配線密度の情報に基づいて付けられるため、ラベル分類数が上記の数倍になる可能性があり、配線密度の高いＬＳＩ機能ブロックにある欠陥を優先的にレビューするなど、よりきめ細かいレビュー手順、優先順位の決め方が可能となる。
【００５５】
次に、検査装置６０の検査処理演算部６１において、更に、欠陥部の画像に対して再検査処理を行い、パターンと欠陥の関係をより詳細に調べることによって、不良の判定精度をより高めることができる実施例について、図１０および図１１を用いて説明する。
【００５６】
図１０において、３６は、ＬＳＩのブロック図に、欠陥データを重ね合わせた分布図であり、３７は分布図３６のブロックＢ６の一部を拡大した図である。
【００５７】
欠陥候補の重要度は、前述のように欠陥サイズと背景である配線パターンの関係によって決まる。ただ、上記回路レイアウトパターン情報３２及びパターン密度データ７２を用いる方法は、その欠陥の含まれる機能ブロックの代表的なパターン情報によって重要度を判定するため、判定精度が低く、単に確率を求めているにすぎない。例えば図１０に示す拡大図３７の場合、サイズの等しい２つの欠陥１５０、１５１は同一ブロックＢ６に含まれているが、欠陥の背景である配線パターンの間隔が異なるため、この場合、欠陥１５０は不良の可能性が高く、欠陥１５１は可能性が極めて低い。従って、両欠陥に付加するラベルを区別し、レビューの優先度を、欠陥１５０は高く、欠陥１５１は低くすることによって対応する。欠陥１５１のような欠陥を候補から削除してしまうこともできる。
【００５８】
このように、欠陥と配線パターンとの関係を調べる方法の一実施例を、図１１を用いて説明する。
【００５９】
即ち、検査装置６０の検査処理演算部６１における検査処理は、同一配線パターン部分を撮像した２枚の検出画像Ｂと参照画像Ａとの比較によって行なう。画像を比較して濃淡差の大きい部分が欠陥候補となり、欠陥情報（検査結果情報）２１として、欠陥中心座標（ＣＸ，ＣＹ）、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ）等を求める。
【００６０】
本提案の実施例では、例えば、検査処理演算部６１において、その欠陥候補に対して、画像メモリに記憶されている欠陥部分の座標を含む適当なサイズの画像を用いて再検査処理を実施する。２枚の画像のうち、欠陥を含む検出画像Ｂは１枚（図１１の３７）であり、残るもう１枚の参照画像Ａは欠陥に相当する部分が純粋に配線パターン画像（図１１の３８）のみである。そこで、例えば、検査処理演算部６１は、その画像Ａを用いてパターン情報を計測する。例えば、画像Ａを用いてのＸ、Ｙ方向の濃淡値変化、エッジの検出等によりパターンの線幅、線間隔、エッジ座標（Ｅ）等を算出して検査結果として補助記憶装置６３に記憶する。
【００６１】
なお、上記処理に先駆けて、画像を検査に適した状態にするために、エッジの強調、あるいは平滑化等を目的としたフィルタ処理を行うことも考えられる。フィルタの種類としては、ボケや歪みなど劣化した画像の復元を目的としたウイーナフィルタ、制限付最小２乗フィルタ、射影フィルタ等が、あるいは雑音成分の除去を目的とした局所平均フィルタ、メディアンフィルタ、弛緩法による平滑化等、様々挙げられる。
【００６２】
ついで、例えば、欠陥重要度判定部６８は、補助記憶装置６３に検査結果として記憶された欠陥情報（検査結果情報）２１と配線パターンの情報との関係を基に、次の処理を行なって、欠陥のラベルを設定若しくは決定し、レビューの優先順位を選択するデータとして、例えば補助記憶装置６３に記憶される。
【００６３】
欠陥１５０、１５１の場合、欠陥位置と配線パターンの関係は、それぞれ、次に示す（式１）、（式２）が成り立つため、見かけ上、欠陥１５０は配線パターンに接触し、欠陥１５１は接触しないことがわかり、この結果より、それぞれの欠陥のラベルを決定できる。あるいは、欠陥１５０は不良、欠陥１５１は良品と判定しても良い。
【００６４】
欠陥１５０：(CX150-LX150/2)<E1、E2<(CX150+LX150/2) （式１）
欠陥１５１：E3<(CX151-LX151/2)、(CX151+LX151/2)<E4 （式２）
また、同様に次のような方法でも判定が可能である。画像Ａで欠陥と判定した画素に対応する画像Ｂの全画素について、ｘ方向、ｙ方向、ｘ，ｙに対して４５度の２方向、計４方向の方向微分（一次微分）を行い、それぞれの最大値、最小値を求める。最大値＞０、最小値＜０、｜最大値｜＞一定値、｜最小値｜＞一定値の場合、欠陥の幅が配線１本以上であると判定することができる。
【００６５】
他の方法としては、上記同様、画像Ａ、Ｂで欠陥部に相当する全画素に対して、それぞれの画像毎に濃淡値の平均値を求め、その差が一定値を越えるか否かで判定することもできる。あるいは、比較するパラメータとして、それぞれの画像の明るさの最大値−最小値、微分値の総和（または平均値）、微分値の最大値、標準偏差などいろいろ考えられる。
【００６６】
以上説明したように、設計レイアウト情報の代わりに配線パターン画像を用いて、欠陥との関係を直接的に、詳細に調べることによって、欠陥に対してラベル付けを行なって、欠陥の致命度を、より高い精度で判定することもできる。
【００６７】
これによって、歩留りに影響を与える可能性の高い欠陥から効率よくレビューでき、影響を与える直接の要因を短時間で究明、かつ対策し易くなり、不良品を作り込む時間が短くなり、歩留まりを向上させることが可能となる。
【００６８】
更に、上記再検査処理（欠陥情報（検査結果情報）２１と配線パターンの情報との関係処理）の処理方式としては、図１２に示すように（ａ）検査処理演算部６１において本検査処理１２３が終了した後に、本検査の欠陥情報（欠陥中心座標（ＣＸ，ＣＹ）、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ）等）２１と画像メモリ１２２から得られる欠陥部分の座標を含む適当なサイズの画像（欠陥画像）１２５を元にして、本検査と同一検査処理部を用いて再検査処理１２４を行う方式、（ｂ）同一検査処理演算部６１内で本検査処理１２３と再検査処理１２４とを並行に（マルチタスクで）行う方式、あるいは（ｃ）検査処理演算部６１ａにおいて本検査処理１２３を行い、専用再検査処理演算部６１ｂで欠陥情報２１及び上記欠陥画像１２５を基に再検査処理１２４を行う方式等が考えられる。なお、検出画像及び参照画像の画像取得１２１は、画像取得部６７で行なわれて、検査処理演算部６１内または外に設けられた画像メモリ１２２に記憶される。
【００６９】
次に、欠陥重要度判定部６８において欠陥毎に設定されたラベル及びラベル毎の欠陥の個数に基づいてレビューの優先順位を選択することの実施例について説明する。即ち、レビューの優先順位を選択するレビュー条件は、ユーザが自由に設定できるものであって、例えば、欠陥サイズが所定値以上もしくは所定値以下の欠陥だけを抽出するような条件、所定のＬＳＩ機能ブロックだけに存在する欠陥だけを抽出するような条件、各ＬＳＩ機能ブロックから所定個数づつ抽出するような条件などが挙げられる。また、これらを組合わせるような条件であっても良い。これらのメリットは、検査装置６０で多数検出された欠陥から、電気的な不良の原因となる欠陥を効率的に選出できることである。実用的な意味の有るレビュー条件は、歩留りに影響しない欠陥をレビュー対象から除外し、歩留りに影響しそうな欠陥を選出することである。
【００７０】
図１３は、欠陥重要度判定部６８からのユーザインタフェース６４に表示されるレビュー画面１３０の一例である。同図は、ある品種、製造工程のウエハの欠陥マップデータを表示したものである。この例では、右上には、検査処理演算部６１から得られる欠陥マップデータ１３１を示し、左上には、画像取得部６７から得られるラベル付けされた欠陥部の拡大画像(レビュー画像)１３３を示し、上部中央には欠陥重要度判定部６８において全欠陥に対してラベル付けした結果およびラベル毎の欠陥個数一覧１３２を示す。上記欠陥マップデータ１３１としては、図１０に３６で示すチップ内のマップデータでもよく、欠陥部の拡大画像(レビュー画像)１３３としては、図１０に３７で示す欠陥部の拡大画像であってもよい。即ち、検査装置６０においても、大きな欠陥については、欠陥部の拡大画像(レビュー画像)１３３を、レビュー画面１３０に表示することによって、レビューすることが可能である。
【００７１】
画面下のウインドウにはレビューを行う条件設定の基本的なメニュー、ボタンが並んでいる。ここで設定できるようにした条件は、レビューすべきラベルの選択と、それらのレビュー順序、及び各ラベルでレビューしたい欠陥個数である。それぞれ、全数、標準、設定からなる設定ボタンで構成され、それぞれの設定ボタンを押すと、個別の設定画面が表示される。
【００７２】
図１４は、図１３の画面でラベル設定基準ボタン１３３を押した場合に表示される画面の一例である。この設定画面１４０は、図８で説明したフローに関係なく、パターンの線幅と欠陥サイズの関係を任意に設定できるメニューを示す。いくつかのラベルを任意に設定した後、整合チェックボタン１４１を押すと、設定したラベル条件に重複、抜けがないか、等の整合チェックを自動的に実行する。
【００７３】
図１５は、図１３でレビュー順序の設定ボタン１３４を押すと表示される、各ラベルをレビューする順序を設定するための画面である。
【００７４】
図１６は、図１３でレビューラベル選択の設定ボタン１３５を押すと表示される、各ラベルをレビューするか否かを設定するための画面である。
【００７５】
図１７は、レビューラベル選択、レビュー順序、ラベル毎代表個数の全てを設定可能な画面の一例である。ラベル毎の検出数も同時に表示されている。
【００７６】
以上の説明では、ＬＳＩチップ領域を機能ブロックに分割して、各機能ブロックのパターン密度情報を用いて欠陥をサンプリングする方式について述べてきたが、検査装置６０の欠陥座標検出精度が高い場合には、パターン密度情報ではなく、回路レイアウト情報からチップ内のＬＳＩ機能ブロック毎のパターン自体の描画イメージを作成し、そのイメージに欠陥情報を重ね合わせて上記（式１）および(式２)に基づく欠陥の致命性を判断してラベル付けをすれば、より効率的である。
【００７７】
また、以上の説明では、各欠陥に対してラベル付けをする欠陥重要度判定部６８を、検査装置６０に搭載されていたが、必ずしもその必要はなく、検査管理部５１に搭載してもよい。この場合、同種の検査装置から得られる検査結果に対して同じレビュー条件でレベルを付与することができる。また、回路レイアウトパターン情報やパターン密度データを得るレイアウト変換演算部６６も、検査装置６０に搭載されていたが、必ずしもその必要はなく、図１８に示すように検査管理部５１に搭載し、変換したレイアウト情報を、ネットワーク５４を介して検査装置６０の補助記憶装置６３に、あるいは主記憶装置６２に転送してもよい。また、欠陥重要度判定部６８およびレイアウト変換演算部６６を、検査管理部５１に搭載してもよい。また、図１９に示すように検査装置６０の演算部６７において、検査処理演算、レイアウト変換演算および欠陥重要度判定を行わせることも可能である。
【００７８】
以上説明したように、欠陥重要度判定部６８において、チップ内のＬＳＩ機能ブロック毎に、欠陥サイズ（面積：Ｓ、Ｘ，Ｙ長さ：ＬＸ，ＬＹ等）とパターン密度データ（線幅、線間隔等）との関係に基づいて行なったラベル付けとその欠陥の個数のデータを作成してレビュー装置５２に提供することができるので、レビュー装置５２は、一つのＬＳＩの中に様々な回路機能ブロックが存在する品種においてレビューを優先的に実施すべき欠陥を容易に選択することが可能になった。
【００７９】
また、以上の説明では、検査を行う製造工程のみのレイアウト情報を用いて欠陥のラベル付けを行う方式について述べたが、必ずしもその製造工程だけでなく、それ以前のレイアウト情報（下層のレイアウト情報）を重ね合わせて他の製造工程（下層の製造工程）の配線データにおける欠陥ラベル付けも可能である。また同様に、その製造工程では欠陥の可能性が低くてもそれ以降の製造工程（上層の製造工程）で欠陥になる可能性も予測することが可能である。
【００８０】
以上説明したように、電子デバイスを形成するワークの異物やパターン欠陥の検査において、電気的に不良になる可能性が高い欠陥をサンプリングし、その欠陥を優先的にレビューすることで、従来よりも効率よく検査することができる。
【００８１】
特にシステムＬＳＩのように、一つのＬＳＩの中に様々な回路機能ブロックが存在する品種では、レビューを優先的に実施すべき欠陥を判断することは、歩留りの早期向上に重要である。
【００８２】
【発明の効果】
本発明によれば、レイアウト情報を用いることで、レビューを優先的に実施すべき欠陥を判断して検査効率を向上させることができる効果を奏する。
【００８３】
また本発明によれば、これによって、不良対策が効率的に行われた結果、半導体デバイスの歩留りを向上させることができる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るシステム構成の一実施例を示すブロック図である。
【図２】欠陥マップデータの一例を示す図である。
【図３】図２に示す欠陥マップデータの二次元マップの一例を示す図である。
【図４】図３に示すチップ列１チップ行１の拡大図である。
【図５】回路レイアウトパターン情報の一例を示す図である。
【図６】パターン密度データのファイルの一例を示す図である。
【図７】回路パターン（配線パターン）と欠陥サイズの関係を示す図である。
【図８】本発明に係る欠陥のラベル付けの手順の一実施例を示す図である。
【図９】本発明に係る検査装置で検出される欠陥のチップ内位置分布の一例を示す図である。
【図１０】欠陥と背景である配線パターンの関係図の一例を示す図である。
【図１１】欠陥と背景である配線パターンの寸法図の一例を示す図である。
【図１２】再検査処理の実施方式の一実施例を示す図である。
【図１３】本発明に係る検査装置におけるユーザインタフェースの表示画面の一つであるレビュー画面例を示す図である。
【図１４】本発明に係るラベル設定基準入力画面の一例を示す図である。
【図１５】本発明に係るレビュー順序設定画面の一例を示す図である。
【図１６】本発明に係るレビューラベル選択画面の一例を示す図である。
【図１７】本発明に係るレビュー条件設定画面の一例を示す図である。
【図１８】本発明に係るシステム構成の他の実施例を示すブロック図である。
【図１９】本発明に係るシステム構成の更に他の実施例を示すブロック図である。
【符号の説明】
２１…検査結果情報（欠陥サイズ、チップ列を含む欠陥の位置）、２２…ウエハ欠陥マップ、３１…チップ列２チップ行２のチップの欠陥マップ、３２…回路レイアウトパターン情報、３３…回路レイアウトの一部の拡大図、３５…チップ内の欠陥座標分布、３６…チップ内の欠陥座標分布と回路レイアウトの照合、３７…画像（チップ内の欠陥部分の拡大図）Ｂ、３８…画像（３８の比較相手部分の拡大図）Ａ、５１…検査装置、５２…レビュー装置、５３…レイアウトＣＡＤ、５４…ローカルエリアネットワーク、６０…検査管理部、６１…演算部、６２…主記憶装置、６３…補助記憶装置、６４…ユーザインタフェース（表示装置および入力手段等）、６５…ネットワークインタフェース、６６…レイアウト変換演算部、６７…画像取得部、６８…欠陥重要度判定部、７２…パターン密度データ、１０１〜１１０…欠陥データの打点、１２１、１２２…電気的不良にならない欠陥、１２３〜１３５…電気的不良になる可能性のある欠陥、１５０…不良になる欠陥、１５１…不良にならない欠陥。
Claims (12)
- 被検査対象上に存在する複数の欠陥の画像を取得する画像取得部と、
該画像取得部で取得された複数の欠陥の画像を基に、該複数の欠陥についての位置座標及びサイズからなる検査データを検出する検査処理演算部と、
該検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に配列された各種の回路機能領域の位置情報と該各種の回路機能領域毎のパターンの配線に関する線幅及び線間隔の情報とを記憶する記憶装置と、
該記憶装置に記憶された前記検査データの各欠陥についての位置座標と前記各種の回路機能領域の位置情報とを基に、各欠陥がどの回路機能領域に位置するかを算出し、該算出された各欠陥が位置する各種の回路機能領域毎に、前記記憶装置に記憶された前記パターンの配線に関する線幅及び線間隔の情報と前記検査データにおける各欠陥についてのサイズとの相関関係に基づいて各欠陥に対して欠陥の致命性に応じた各種のラベル付けを行う判定部と、
該判定部において前記各種の回路機能領域毎に前記各欠陥に対してラベル付けが行われた各種のラベルからレビューすべきラベルを選択するレビューラベル選択画面及び前記各種のラベルからレビューする優先順序を設定するレビュー順序設定画面と、さらに前記レビューラベル選択画面で選択され、前記レビュー順序設定画面で設定されたレビューすべき各種のラベルの順序及び各種のラベルにおいてレビューしたい欠陥個数を含むレビュー条件を設定するレビュー条件設定画面とを表示可能に構成するユーザインターフェース部とを備えたことを特徴とする検査装置。 - 前記ユーザインターフェース部は、更に、前記記憶装置に記憶された前記検査データを基に得られる被検査対象上の欠陥マップと前記判定部においてラベル付けが行われた各種のラベル毎の欠陥個数の一覧とレビューする欠陥部の拡大画像とを有するレビュー画面を表示可能に構成することを特徴とする請求項１記載の検査装置。
- 前記検査処理演算部において、更に、欠陥部分の位置座標を含む適当なサイズの画像を用いて再検査処理を実施して欠陥部分のない純粋に配線パターンからなる画像から前記パターンの配線に関する線幅及び線間隔の情報を計測して前記記憶装置に記憶することを特徴とする請求項１又は２記載の検査装置。
- 請求項１又は２記載の検査装置を設け、
該検査装置における前記ユーザインターフェース部の前記レビュー条件設定画面を用いて設定されたレビュー条件に基づいて選択された欠陥についての情報の提供を受け、この情報に基づいてその欠陥についてレビューを実行するレビュー装置を設けたことを特徴とする検査システム。 - 前記検査装置と前記レビュー装置とをネットワークで接続したことを特徴とする請求項４記載の検査システム。
- 被検査対象上に存在する複数の欠陥の画像を取得する画像取得部と、該画像取得部で取得された複数の欠陥の画像を基に、該複数の欠陥についての位置座標及びサイズからなる検査データを検出する検査処理演算部と、該検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に配列された各種の回路機能領域の位置情報と該各種の回路機能領域毎のパターンの配線に関する線幅及び線間隔の情報とを記憶する記憶装置とを備えた検査装置を設け、
該検査装置の記憶装置から読み出されてネットワークを介して提供を受けた前記検査データの各欠陥についての位置座標と前記各種の回路機能領域の位置情報とを基に、各欠陥がどの回路機能領域に位置するかを算出し、該算出された各欠陥が位置する各種の回路機能領域毎に、前記記憶装置に記憶された前記パターンの配線に関する線幅及び線間隔の情報と前記検査データにおける各欠陥についてのサイズとの相関関係に基づいて各欠陥に対して欠陥の致命性に応じた各種のラベル付けを行う判定部と、該判定部において前記各種の回路機能領域毎に前記各欠陥に対してラベル付けが行われた各種のラベルからレビューすべきラベルを選択するレビューラベル選択画面及び前記各種のラベルからレビューする優先順序を設定するレビュー順序設定画面と、さらに前記レビューラベル選択画面で選択され、前記レビュー順序設定画面で設定されたレビューすべき各種のラベルの順序及び各種のラベルにおいてレビューしたい欠陥個数を含むレビュー条件を設定するレビュー条件設定画面とを表示可能に構成するユーザインターフェース部とを備えた検査管理部を設け、
前記検査装置と前記検査管理部とをネットワークで接続して構成したことを特徴とする検査システム。 - 前記検査管理部における前記ユーザインターフェース部は、更に、前記記憶装置に記憶された前記検査データを基に得られる被検査対象上の欠陥マップと前記判定部においてラベル付けが行われた各種のラベル毎の欠陥個数の一覧とレビューする欠陥部の拡大画像とを有するレビュー画面を表示可能に構成することを特徴とする請求項６記載の検査システム。
- 前記検査管理部における前記ユーザインターフェース部の前記レビュー条件設定画面を用いて設定されたレビュー条件に基づいて選択された欠陥についての情報の提供を受け、この情報に基づいてその欠陥についてレビューを実行するレビュー装置を更に設けたことを特徴とする請求項６記載の検査システム。
- 前記検査管理部と前記レビュー装置とをネットワークで接続したことを特徴とする請求項８記載の検査システム。
- 前記検査装置の前記検査処理演算部において、更に、欠陥部分の位置座標を含む適当なサイズの画像を用いて再検査処理を実施して欠陥部分のない純粋に配線パターンからなる画像から前記パターンの配線に関する線幅及び線間隔の情報を計測して前記記憶装置に記憶することを特徴とする請求項６記載の検査システム。
- 被検査対象上に存在する複数の異物若しくはパターン欠陥の画像を取得する画像取得部と、該画像取得部で取得された複数の異物若しくはパターン欠陥の画像を基に、該複数の異物若しくはパターン欠陥についての位置座標及びサイズからなる検査データを検出する検査処理演算部とを有する検査装置と、
該検査装置の前記検査処理演算部が検出した検査データと被検査対象に形成されるＬＳＩチップ内に配列された各種の回路機能領域の位置情報と該各種の回路機能領域毎のパターンの配線に関する線幅及び線間隔の情報とを記憶する記憶部と、該記憶部に記憶された前記検査データの各欠陥についての位置座標と前記各種の回路機能領域の位置情報とを基に、各欠陥がどの回路機能領域に位置するかを算出し、該算出された各欠陥が位置する各種の回路機能領域毎に、前記記憶装置に記憶された前記パターンの配線に関する線幅及び線間隔の情報と前記検査データにおける各欠陥についてのサイズとの相関関係に基づいて各欠陥に対して欠陥の致命性に応じた各種のラベル付けを行う判定部と、該判定部において前記各種の回路機能領域毎に前記各欠陥に対してラベル付けが行われた各種のラベルからレビューすべきラベルを選択するレビューラベル選択画面及び前記各種のラベルからレビューする優先順序を設定するレビュー順序設定画面と、さらに前記レビューラベル選択画面で選択され、前記レビュー順序設定画面で設定されたレビューすべき各種のラベルの順序及び各種のラベルにおいてレビューしたい欠陥個数を含むレビュー条件を設定するレビュー条件設定画面とを表示可能に構成するユーザインターフェース部と、該ユーザイン ターフェース部の前記レビュー条件設定画面を用いて設定されたレビュー条件に基づいて前記検査データの中からレビューすべき異物もしくはパターン欠陥を選択する選択部とを有する解析ユニットと、
該解析ユニットの選択部によって選択された異物もしくはパターン欠陥の画像を取得するレビュー装置とを備え、
前記解析ユニットを前記検査装置及び前記レビュー装置とネットワークを介して接続して構成したことを特徴とする検査システム。 - 前記解析ユニットのユーザインターフェース部は、更に、前記記憶装置に記憶された前記検査データを基に得られる被検査対象上の欠陥マップと前記判定部においてラベル付けが行われた各種のラベル毎の欠陥個数の一覧とレビューする欠陥部の拡大画像とを有するレビュー画面を表示可能に構成することを特徴とする請求項１１記載の検査システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278750A JP3904419B2 (ja) | 2001-09-13 | 2001-09-13 | 検査装置および検査システム |
| US10/241,589 US6799130B2 (en) | 2001-09-13 | 2002-09-12 | Inspection method and its apparatus, inspection system |
| US10/936,501 US7869966B2 (en) | 2001-09-13 | 2004-09-09 | Inspection method and its apparatus, inspection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278750A JP3904419B2 (ja) | 2001-09-13 | 2001-09-13 | 検査装置および検査システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086645A JP2003086645A (ja) | 2003-03-20 |
| JP3904419B2 true JP3904419B2 (ja) | 2007-04-11 |
Family
ID=19103067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278750A Expired - Fee Related JP3904419B2 (ja) | 2001-09-13 | 2001-09-13 | 検査装置および検査システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6799130B2 (ja) |
| JP (1) | JP3904419B2 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003130808A (ja) * | 2001-10-29 | 2003-05-08 | Hitachi Ltd | 欠陥検査方法及びその装置 |
| US7240001B2 (en) * | 2001-12-14 | 2007-07-03 | Microsoft Corporation | Quality improvement techniques in an audio encoder |
| KR100429883B1 (ko) * | 2001-12-20 | 2004-05-03 | 삼성전자주식회사 | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 |
| US6775816B2 (en) * | 2001-12-26 | 2004-08-10 | Kabushiki Kaisha Toshiba | Semiconductor design/fabrication system, semiconductor design/fabrication method and semiconductor design/fabrication program |
| WO2003077291A1 (fr) * | 2002-03-12 | 2003-09-18 | Olympus Corporation | Procede de fabrication de semi-conducteurs et dispositif d'usinage associe |
| JP4155496B2 (ja) * | 2002-04-25 | 2008-09-24 | 大日本スクリーン製造株式会社 | 分類支援装置、分類装置およびプログラム |
| JP2004012779A (ja) * | 2002-06-06 | 2004-01-15 | Sony Corp | マスクの検査方法およびマスク欠陥検査装置 |
| US7340737B2 (en) * | 2002-07-03 | 2008-03-04 | National Instruments Corporation | Wireless deployment / distributed execution of graphical programs to smart sensors |
| AU2003290752A1 (en) * | 2002-11-12 | 2004-06-03 | Fei Company | Defect analyzer |
| JP4429593B2 (ja) * | 2002-11-22 | 2010-03-10 | パナソニック株式会社 | 半導体装置のレイアウト検証方法 |
| US7013222B2 (en) * | 2003-09-12 | 2006-03-14 | Lsi Logic Corporation | Wafer edge inspection data gathering |
| US7870504B1 (en) * | 2003-10-01 | 2011-01-11 | TestPlant Inc. | Method for monitoring a graphical user interface on a second computer display from a first computer |
| JP4230880B2 (ja) * | 2003-10-17 | 2009-02-25 | 株式会社東芝 | 欠陥検査方法 |
| US7634127B1 (en) * | 2004-07-01 | 2009-12-15 | Advanced Micro Devices, Inc. | Efficient storage of fail data to aid in fault isolation |
| US7305645B1 (en) * | 2004-09-07 | 2007-12-04 | Advanced Micro Technologies, Inc. | Method for manufacturing place & route based on 2-D forbidden patterns |
| GB0419882D0 (en) * | 2004-09-08 | 2004-10-13 | Bamford Excavators Ltd | Calculation module |
| US7729529B2 (en) | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
| US7386418B2 (en) * | 2004-12-13 | 2008-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Yield analysis method |
| JP4734002B2 (ja) * | 2005-03-16 | 2011-07-27 | 株式会社東芝 | 検査システム及び半導体装置の製造方法 |
| JP5006520B2 (ja) * | 2005-03-22 | 2012-08-22 | 株式会社日立ハイテクノロジーズ | 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法 |
| JP4606231B2 (ja) * | 2005-04-08 | 2011-01-05 | 信越半導体株式会社 | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 |
| US7570797B1 (en) * | 2005-05-10 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for generating an inspection process for an inspection system |
| US9037280B2 (en) | 2005-06-06 | 2015-05-19 | Kla-Tencor Technologies Corp. | Computer-implemented methods for performing one or more defect-related functions |
| JP4718914B2 (ja) * | 2005-06-28 | 2011-07-06 | 株式会社東芝 | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法 |
| KR100909474B1 (ko) * | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
| JP4882529B2 (ja) * | 2005-08-26 | 2012-02-22 | セイコーエプソン株式会社 | 欠陥検出方法および欠陥検出装置 |
| US8290239B2 (en) * | 2005-10-21 | 2012-10-16 | Orbotech Ltd. | Automatic repair of electric circuits |
| JP4699873B2 (ja) * | 2005-11-10 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | 欠陥データ処理及びレビュー装置 |
| JP5465880B2 (ja) * | 2005-11-18 | 2014-04-09 | ケーエルエー−テンカー コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
| JP4699883B2 (ja) * | 2005-11-30 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | 外観検査装置 |
| US7570800B2 (en) * | 2005-12-14 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for binning defects detected on a specimen |
| US8103087B2 (en) * | 2006-01-20 | 2012-01-24 | Hitachi High-Technologies Corporation | Fault inspection method |
| JP4931483B2 (ja) * | 2006-06-14 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP2008041940A (ja) * | 2006-08-07 | 2008-02-21 | Hitachi High-Technologies Corp | Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法 |
| US7765444B2 (en) * | 2006-11-06 | 2010-07-27 | Nec Electronics Corporation | Failure diagnosis for logic circuits |
| JP4597155B2 (ja) * | 2007-03-12 | 2010-12-15 | 株式会社日立ハイテクノロジーズ | データ処理装置、およびデータ処理方法 |
| JP4374381B2 (ja) * | 2007-03-28 | 2009-12-02 | 株式会社日立ハイテクノロジーズ | 検査支援システム，データ処理装置、およびデータ処理方法 |
| JP2008286692A (ja) * | 2007-05-18 | 2008-11-27 | Mega Trade:Kk | 外観検査システム |
| JP2009071136A (ja) * | 2007-09-14 | 2009-04-02 | Hitachi High-Technologies Corp | データ管理装置、検査システムおよび欠陥レビュー装置 |
| JP5091620B2 (ja) * | 2007-10-25 | 2012-12-05 | 株式会社日立ハイテクノロジーズ | 評価対象パターン決定装置、評価対象パターン決定方法、評価対象パターン決定プログラムおよびパターン評価システム |
| US7873936B2 (en) * | 2008-01-04 | 2011-01-18 | International Business Machines Corporation | Method for quantifying the manufactoring complexity of electrical designs |
| JP5175577B2 (ja) * | 2008-02-18 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | 集積回路パターンの欠陥検査方法、及びその装置 |
| JP5369643B2 (ja) * | 2008-06-10 | 2013-12-18 | 富士通セミコンダクター株式会社 | 欠陥検査装置 |
| JP5375398B2 (ja) * | 2008-06-30 | 2013-12-25 | 株式会社デンロコーポレーション | 塗装劣化診断方法および装置 |
| CN102144155B (zh) * | 2008-09-18 | 2014-06-18 | 国际商业机器公司 | 支援发现检查对象物的缺陷的系统及方法 |
| SG164292A1 (en) * | 2009-01-13 | 2010-09-29 | Semiconductor Technologies & Instruments Pte | System and method for inspecting a wafer |
| US8778804B2 (en) * | 2009-01-30 | 2014-07-15 | Fei Company | High selectivity, low damage electron-beam delineation etch |
| JP5297261B2 (ja) * | 2009-04-28 | 2013-09-25 | 株式会社日立ハイテクノロジーズ | 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置 |
| WO2011004534A1 (ja) * | 2009-07-09 | 2011-01-13 | 株式会社 日立ハイテクノロジーズ | 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム |
| US8312413B2 (en) | 2010-01-22 | 2012-11-13 | International Business Machines Corporation | Navigating analytical tools using layout software |
| JP2011206878A (ja) * | 2010-03-29 | 2011-10-20 | Fuji Xerox Co Ltd | 組立検査装置及びこれを用いた組立処理装置 |
| JP5444092B2 (ja) * | 2010-04-06 | 2014-03-19 | 株式会社日立ハイテクノロジーズ | 検査方法およびその装置 |
| JP2012155179A (ja) * | 2011-01-27 | 2012-08-16 | Toshiba Corp | 欠陥検査支援装置、欠陥検査支援方法 |
| JP2013178176A (ja) * | 2012-02-28 | 2013-09-09 | Sharp Corp | 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法 |
| US9053390B2 (en) * | 2012-08-14 | 2015-06-09 | Kla-Tencor Corporation | Automated inspection scenario generation |
| US8948494B2 (en) | 2012-11-12 | 2015-02-03 | Kla-Tencor Corp. | Unbiased wafer defect samples |
| JP5948262B2 (ja) * | 2013-01-30 | 2016-07-06 | 株式会社日立ハイテクノロジーズ | 欠陥観察方法および欠陥観察装置 |
| JP5859039B2 (ja) * | 2014-02-10 | 2016-02-10 | 株式会社ニューフレアテクノロジー | 検査装置 |
| CN104332422A (zh) * | 2014-09-01 | 2015-02-04 | 上海华力微电子有限公司 | 一种不同方向集成电路版图的缺陷检测方法 |
| US10186028B2 (en) | 2015-12-09 | 2019-01-22 | Kla-Tencor Corporation | Defect signal to noise enhancement by reducing die to die process noise |
| US10127651B2 (en) | 2016-01-15 | 2018-11-13 | Kla-Tencor Corporation | Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data |
| KR102011628B1 (ko) * | 2016-12-06 | 2019-08-16 | 미쓰비시덴키 가부시키가이샤 | 검사 장치 및 검사 방법 |
| US10360671B2 (en) * | 2017-07-11 | 2019-07-23 | Kla-Tencor Corporation | Tool health monitoring and matching |
| CN109975321A (zh) * | 2019-03-29 | 2019-07-05 | 深圳市派科斯科技有限公司 | 一种用于fpc的缺陷检测方法和装置 |
| US11127136B2 (en) | 2019-12-05 | 2021-09-21 | Kla Corporation | System and method for defining flexible regions on a sample during inspection |
| CN111429427B (zh) * | 2020-03-20 | 2023-06-02 | 上海集成电路研发中心有限公司 | 检测对象缺陷图案的优先级排序装置、排序方法及存储介质 |
| CN112767396B (zh) * | 2021-04-07 | 2021-07-20 | 深圳中科飞测科技股份有限公司 | 缺陷的检测方法、装置和计算机可读存储介质 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226539A (en) * | 1976-12-24 | 1980-10-07 | Hitachi, Ltd. | Cylindrical body appearance inspection apparatus |
| JPS5744838A (en) * | 1980-08-30 | 1982-03-13 | Kobe Steel Ltd | Method for discriminating defect on surface of high temperature material |
| JPS5963725A (ja) * | 1982-10-05 | 1984-04-11 | Toshiba Corp | パタ−ン検査装置 |
| JPS6276247A (ja) * | 1985-09-30 | 1987-04-08 | Shimadzu Corp | 走査型電子顕微鏡 |
| JPH0621769B2 (ja) * | 1985-12-13 | 1994-03-23 | 大日本スクリ−ン製造株式会社 | パタ−ン欠陥検出方法およびその装置 |
| JPS6313342A (ja) * | 1986-07-04 | 1988-01-20 | Hitachi Ltd | 微細異物検査装置 |
| JPH07118440B2 (ja) * | 1986-07-09 | 1995-12-18 | 東芝機械株式会社 | 電子ビ−ム描画装置 |
| US5214712A (en) * | 1990-09-11 | 1993-05-25 | Matsushita Electric Industrial Co., Ltd. | Pattern inspection system for inspecting defect of land pattern for through-hole on printed board |
| JP3186171B2 (ja) * | 1992-02-14 | 2001-07-11 | 株式会社日立製作所 | 異物観察装置 |
| US5680207A (en) * | 1992-12-14 | 1997-10-21 | Nikon Corporation | Defect inspecting apparatus and defect inspecting method |
| JP3257571B2 (ja) * | 1993-02-24 | 2002-02-18 | ソニー株式会社 | 異物分析方法及び異物分析装置 |
| JP3254031B2 (ja) * | 1993-03-09 | 2002-02-04 | セイコーインスツルメンツ株式会社 | 座標変換方法 |
| JP3258821B2 (ja) * | 1994-06-02 | 2002-02-18 | 三菱電機株式会社 | 微小異物の位置決め方法、分析方法、これに用いる分析装置およびこれを用いた半導体素子もしくは液晶表示素子の製法 |
| JP3683298B2 (ja) * | 1995-02-02 | 2005-08-17 | オリンパス株式会社 | 欠陥検出用顕微鏡装置 |
| JPH08220032A (ja) * | 1995-02-14 | 1996-08-30 | Casio Comput Co Ltd | デバイス製造における異物特定方法 |
| JPH09283582A (ja) * | 1996-04-17 | 1997-10-31 | Fujitsu Ltd | 異物組成自動分析装置及び異物組成自動分析方法 |
| JPH1027833A (ja) * | 1996-07-09 | 1998-01-27 | Jeol Ltd | 異物分析方法 |
| JP3566470B2 (ja) * | 1996-09-17 | 2004-09-15 | 株式会社日立製作所 | パターン検査方法及びその装置 |
| JPH10214866A (ja) * | 1997-01-28 | 1998-08-11 | Hitachi Ltd | 不良解析方法および装置 |
| JPH10214868A (ja) | 1997-01-29 | 1998-08-11 | Shimadzu Corp | Ｃｍｐ処理の評価方法 |
| JPH11214462A (ja) * | 1998-01-22 | 1999-08-06 | Hitachi Ltd | 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム |
| JP3201471B2 (ja) * | 1998-04-24 | 2001-08-20 | 日本電気株式会社 | レティクル検査装置 |
| US6987873B1 (en) * | 1998-07-08 | 2006-01-17 | Applied Materials, Inc. | Automatic defect classification with invariant core classes |
| JP2000088583A (ja) | 1998-09-17 | 2000-03-31 | Denso Corp | 圧電振動素子 |
| US6185707B1 (en) * | 1998-11-13 | 2001-02-06 | Knights Technology, Inc. | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation |
| JP2000306964A (ja) | 1999-04-22 | 2000-11-02 | Hitachi Ltd | 検査データ処理方法および検査データ処理装置 |
| US6456951B1 (en) * | 1999-01-06 | 2002-09-24 | Hitachi, Ltd. | Method and apparatus for processing inspection data |
| JP3350477B2 (ja) * | 1999-04-02 | 2002-11-25 | セイコーインスツルメンツ株式会社 | ウエハ検査装置 |
| JP2001099628A (ja) * | 1999-09-29 | 2001-04-13 | Toshiba Corp | 外観検査装置及び外観検査方法 |
| AU1549301A (en) * | 1999-11-25 | 2001-06-04 | Olympus Optical Co., Ltd. | Defect inspection data processing system |
| JPWO2001041068A1 (ja) * | 1999-11-29 | 2004-01-08 | オリンパス光学工業株式会社 | 欠陥検査システム |
| JP2001230289A (ja) * | 2000-02-15 | 2001-08-24 | Hitachi Ltd | 欠陥解析方法および欠陥解析システム |
| JP3767341B2 (ja) * | 2000-07-21 | 2006-04-19 | 株式会社日立製作所 | 電子線を用いたパターン検査方法及びその装置 |
| JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
| JP3686367B2 (ja) * | 2001-11-15 | 2005-08-24 | 株式会社ルネサステクノロジ | パターン形成方法および半導体装置の製造方法 |
| US7283659B1 (en) * | 2002-01-09 | 2007-10-16 | Kla-Tencor Technologies Corporation | Apparatus and methods for searching through and analyzing defect images and wafer maps |
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
-
2001
- 2001-09-13 JP JP2001278750A patent/JP3904419B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-12 US US10/241,589 patent/US6799130B2/en not_active Expired - Lifetime
-
2004
- 2004-09-09 US US10/936,501 patent/US7869966B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030050761A1 (en) | 2003-03-13 |
| US7869966B2 (en) | 2011-01-11 |
| JP2003086645A (ja) | 2003-03-20 |
| US6799130B2 (en) | 2004-09-28 |
| US20050033538A1 (en) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904419B2 (ja) | 検査装置および検査システム | |
| KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
| JP5081590B2 (ja) | 欠陥観察分類方法及びその装置 | |
| TWI512684B (zh) | Defect observation method and defect observation device | |
| JP4014379B2 (ja) | 欠陥レビュー装置及び方法 | |
| JP3678133B2 (ja) | 検査システムおよび半導体デバイスの製造方法 | |
| JP5479782B2 (ja) | 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法 | |
| JP4095860B2 (ja) | 欠陥検査方法及びその装置 | |
| US7352890B2 (en) | Method for analyzing circuit pattern defects and a system thereof | |
| JP5021503B2 (ja) | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム | |
| US10297021B2 (en) | Defect quantification method, defect quantification device, and defect evaluation value display device | |
| JP5357725B2 (ja) | 欠陥検査方法及び欠陥検査装置 | |
| JP4317805B2 (ja) | 欠陥自動分類方法及び装置 | |
| JP2014077798A (ja) | 画像処理装置およびコンピュータプログラム | |
| JP4652917B2 (ja) | 欠陥データ処理方法、およびデータの処理装置 | |
| JPH11337498A (ja) | プリント基板の検査装置およびプリント基板の検査方法 | |
| US20090273669A1 (en) | Method and system for detecting critical defects | |
| JP2018091771A (ja) | 検査方法、事前画像選別装置及び検査システム | |
| JP4828741B2 (ja) | プローブ痕測定方法およびプローブ痕測定装置 | |
| JP5469704B2 (ja) | 欠陥解析装置、欠陥解析方法および欠陥解析プログラム | |
| JP4599980B2 (ja) | 多層配線構造の不良解析方法および不良解析装置 | |
| JPH11352073A (ja) | 異物検査方法および装置 | |
| JP2001281178A (ja) | 欠陥検出方法、半導体装置の製造方法および欠陥検出装置 | |
| JP2003057193A (ja) | 異物検査装置 | |
| JP2004165395A (ja) | 検査データ解析プログラムと検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3904419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |