JP3556509B2

JP3556509B2 - 欠陥解析システムおよびその方法

Info

Publication number: JP3556509B2
Application number: JP07090999A
Authority: JP
Inventors: 英則柿沼
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-16
Filing date: 1999-03-16
Publication date: 2004-08-18
Anticipated expiration: 2019-03-16
Also published as: JP2000269276A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハ上の欠陥データと半導体ウェハ上のチップの電気的不良データの突き合わせを行い両者の一致する位置を特定することにより、電気的不良となる欠陥（Ｋｉｌｌｅｒ欠陥）を特定する欠陥解析システムおよびその方法に関し、特に、半導体素子製造プロセスの歩留まりの向上させる技術に係わる。
【０００２】
【従来の技術】
近年の半導体集積回路技術の急激な進歩に伴い、１枚の半導体ウェハ上には、数百万〜数千万にも及ぶ半導体チップが搭載されるようになってきている。このような背景から、半導体集積回路中で発生する欠陥や電気的不良の詳細な解析は、半導体素子製造プロセスにおいて大変重要な作業となっており、欠陥解析技術も急速な進化を遂げつつある。
【０００３】
欠陥解析の手法には数多くのものが存在するが、欠陥検査装置等により測定される、半導体ウェハ上の異物や欠陥等の存在位置を示す欠陥データと、テスタ装置等の半導体メモリの電気的テスト装置により測定される、半導体チップの電気的不良位置を示すＦＢＭ（ＦａｉｌＢｉｔＭａｐ、フェイルビットマップ）データとの突き合わせをする突き合わせ処理を行い、真に電気的不良となる半導体ウェハ上の欠陥（Ｋｉｌｌｅｒ欠陥）を特定する手法が最も一般的なものであり、且つ、強力な手法であることが知られている。
【０００４】
一般的に、この突き合わせ処理を行う際には、欠陥データの座標系とＦＢＭデータの座標系とが同一となるよう座標変換を行うが、通常は、ＦＢＭデータの座標系を欠陥データのそれに合わせこむように、ＦＢＭデータの不良アドレスをビット毎に座標変換し、その後、突き合わせ処理を行う。
【０００５】
【発明が解決しようとする課題】
このように、従来の欠陥解析においては、ＦＢＭデータの座標系を欠陥データのそれに合わせこむように、ＦＢＭデータの不良アドレスをビット毎に座標変換し、座標変換後、突き合わせ処理を行うことによってＫｉｌｌｅｒ欠陥を特定している。ところが、このような従来までの欠陥解析装置およびその方法には、以下に示すような技術的課題がある。
【０００６】
すなわち、従来までの欠陥解析装置およびその方法における座標変換では、ＦＢＭデータの不良アドレスをビット毎に欠陥データの座標系に変換するため、メモリデバイスの大容量化によりビット数が増加し、また、発生する不良の数が膨大となりつつある昨今では、欠陥解析に要する時間が膨大なものとなってきている。
【０００７】
また、一般的に、半導体ウェハ上の１つの欠陥が起因している電気的不良は、その欠陥が存在する場所だけでなく、その欠陥位置のワード線方向やビット線方向の不良にも繋がることがあるが、従来の欠陥解析装置およびその方法では、欠陥データとＦＢＭデータとを単純に突き合わせているだけなので、その欠陥が電気的に何の不良を引き起こしているのかを同定することができない。
【０００８】
さらに、一般的に、半導体ウェハ上の欠陥には様々な大きさ、色、形状があるので、その大きさ、色、形状等で欠陥を分類することにより欠陥分類データを作成し、欠陥の統計的な解析を行うことは、その欠陥の発生原因を理解する上で大変重要な作業なのであるが、従来の欠陥解析装置およびその方法では、この欠陥分類データと電気的な不良モードとの突き合わせ処理を行うことができない。
【０００９】
さらに又、欠陥によるインラインモニタリングは、欠陥数、欠陥モード単位の欠陥数や欠陥のあるチップの個数等をモニタリングして行うが、Ｋｉｌｌｅｒ欠陥と認識された欠陥モードの欠陥が全て真に不良であることはなく、従来の欠陥解析装置およびその方法では、Ｋｉｌｌｅｒ欠陥モードの個数をモニタリングすることができても、その中で電気的不良に繋がる欠陥をモニタリングすることはできない。
【００１０】
本発明は、上記技術的問題に鑑みてなされたものであり、その目的は、半導体ウェハ上の総合的な欠陥解析を行い、半導体製造プロセスの歩留まりの向上を実現する欠陥解析システムを提供することにある。
【００１１】
また、本発明の他の目的は、半導体ウェハ上の総合的な欠陥解析を行い、半導体製造プロセスの歩留まりの向上を実現する欠陥解析方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記の問題を解決するために、発明者は、
・ＦＢＭデータを複数のビットの集合である幾つかの不良モードに分類し、不良モードのデータ単位で座標変換し、欠陥データとの突き合わせ処理を行う
・欠陥データをその大きさ、色、形状等により分類し、欠陥分類データを用いてＦＢＭデータとの突き合わせ処理を行う
ことが可能な欠陥解析システムおよびその方法を発案した。
【００１３】
本発明の第１の特徴は、半導体ウェハ上の欠陥を検出し、欠陥の位置を示す欠陥データを生成する欠陥検査手段と、欠陥データを参照することにより、欠陥の大きさ、色、形状等により分類し、欠陥分類データを生成する欠陥分類データ生成手段と、半導体ウェハ上のチップの電気的不良を示すフェイルビットマップデータを測定するテスタ手段と、フェイルビットマップデータを複数のビットの集合である幾つかの不良モードに分類することにより不良モード分類データを作成し、不良モード分類データの座標系を不良モード単位で欠陥データの座標系に座標変換するフェイルビットマップデータ処理手段と、欠陥データ及び欠陥分類データに対して、座標変換された不良モード分類データを不良モード単位で突き合わせ、不良モードに分類された複数のビットの集合を覆うようにトレランス領域を設けて、トレランス領域内の座標の欠陥を電気的不良に関係するとみなす突き合わせ処理手段とを備える欠陥解析システムであることにある。
【００１４】
これにより、真に電気的不良となるＫｉｌｌｅｒ欠陥分類データと電気的不良モードデータの相関データを収集・解析することが可能となり、さらに、相関データを詳細に解析することにより、欠陥の発生要因に対する対策を施し、半導体製造プロセスの歩留まりの向上を実現することができる。
【００１５】
本発明の第２の特徴は、半導体ウェハ上の欠陥を検出し、欠陥の位置を示す欠陥データを生成するステップと、欠陥データを参照することにより、欠陥の大きさ、色、形状等により分類し、欠陥分類データを生成するステップと、半導体ウェハ上のチップの電気的不良を示すフェイルビットマップデータを測定するステップと、フェイルビットマップデータを複数のビットの集合である幾つかの不良モードに分類することにより不良モード分類データを作成するステップと、不良モード分類データの座標系を不良モード単位で欠陥データの座標系に座標変換するステップと、欠陥データ及び欠陥分類データに対して、座標変換された不良モード分類データを不良モード単位で突き合わせ、不良モードに分類された複数のビットの集合を覆うようにトレランス領域を設けて、トレランス領域内の座標の欠陥を電気的不良に関係するとみなすステップとを備える欠陥解析方法であることにある。
【００１６】
これにより、真に電気的不良となるＫｉｌｌｅｒ欠陥分類データと電気的不良モードデータの相関データを収集・解析することが可能となり、さらに、相関データを詳細に解析することにより、欠陥の発生要因に対する対策を施し、半導体製造プロセスの歩留まりの向上を実現することができる。
【００１７】
ここで、管理者端末、技術者用端末および電子メール送受信手段を具備し、欠陥分類データが得られた段階で、所定の条件以上の欠陥が半導体ウェハ上に存在するか否かの異常判定を行い、半導体ウェハが異常であると判断された場合にはその旨を電子メール送受信手段を用いて管理者端末と技術者端末に通知するようにしても良い。
【００１８】
尚、異常判定は半導体ウェハ上の不良チップ数を用いて行っても良い。
【００１９】
【発明の実施の形態】
以下、図１乃至図９を用いて、本発明の実施形態に係わる欠陥解析システムおよびその方法について詳しく説明する。
【００２０】
始めに、本発明の実施形態に係わる欠陥解析システムの構成について説明する。
【００２１】
本発明の実施形態に係わる欠陥解析システム１００は、図１に示すように、解析処理を制御するデータ解析装置１１０、欠陥データおよび欠陥分類データとＦＢＭ（ＦａｉｌＢｉｔＭａｐ、フェイルビットマップ）不良モード分類データとの突き合わせ処理を行う突き合わせ処理装置１２０、欠陥データおよび欠陥分類データを収集・格納する欠陥データ管理装置１４０、ＦＢＭデータおよびＦＢＭ不良モード分類データを収集・格納するＦＢＭデータ管理装置１５０から構成され、突き合わせ処理装置１２０は、欠陥データとＦＢＭ不良モード分類データとの突き合わせ処理を行う突き合わせ処理サーバ１２１および突き合わせ処理に係わる各種データを格納するデータベース１２２、欠陥データ管理装置１４０は、半導体ウェハ上の欠陥データを収集する欠陥検査装置１４３、欠陥データを参照して欠陥を大きさ、色、形状等により分類し、欠陥分類データを収集する欠陥レビュー＋ＡＤＣ（ＡｕｔｏＤｅｆｅｃｔＣｌａｓｓｉｆｉｃａｔｉｏｎ）手段１４４、欠陥データ、欠陥分類データを管理する欠陥データ管理サーバ１４１、欠陥データ、欠陥分類データを格納するデータベース１４２、ＦＢＭデータ管理装置１５０は、チップのＦＢＭデータを収集するテスタ装置１５３、ＦＢＭデータからＦＢＭ不良モード分類データを作成し、座標変換を行うテストデータ管理サーバ１５１、ＦＢＭデータおよびＦＢＭ不良モード分類データを格納するデータベース１５２を備える。
【００２２】
次に、図２乃至図７を用いて、本発明の実施形態に係わる欠陥解析方法を１）欠陥データ処理、２）ＦＢＭデータ処理、３）突き合わせ処理の３段階に分けて説明する。
【００２３】
１）欠陥データ処理
本発明の実施形態に係わる欠陥解析方法により欠陥データを解析する際は、図２に示すフローチャート図のように、
１−１（欠陥測定、ステップＳ１０１）始めに、欠陥検査装置１４３において欠陥データを測定し、
１−２（欠陥データ送信（Ｉ）、ステップＳ１０２）次に、欠陥データを欠陥データ管理サーバ１４１に送信し、
１−３（欠陥データ送信（ＩＩ）、ステップＳ１０３）次に、欠陥の大きさ、色形状等をレビューするために、欠陥データの座標情報を欠陥レビュー＋ＡＤＣ手段１４４に送信し、
１−４（欠陥分類処理、ステップＳ１０４）続いて、欠陥レビュー＋ＡＤＣ手段１４４において、欠陥を大きさ、色、形状等により分類し、欠陥分類データを作成し、
１−５（欠陥分類データ送信、ステップＳ１０５）続いて、欠陥分類データを欠陥データ管理サーバ１４１に送信し、
１−６（データ保存、ステップＳ１０６）最後に、欠陥データおよび欠陥分類データをデータベース１４２内に格納することにより、
突き合わせ処理に用いる欠陥データおよび欠陥分類データを作成する。
【００２４】
２）ＦＢＭデータ処理
本発明の実施形態に係わる欠陥解析方法によりＦＢＭデータを解析する際は、図３に示すフローチャート図のように、
２−１（ＦＢＭデータ測定、ステップＳ２０１）始めに、テスタ装置１５３において半導体ウェハ上のチップのＦＢＭデータを測定し、
２−２（ＦＢＭデータ送信、ステップＳ２０２）次に、ＦＢＭデータをテストデータ管理サーバ１５１に送信し、
２−３（不良モード分類、ステップＳ２０３）次に、ＦＢＭデータを複数のビットの集合である幾つかの不良モード毎に分類し、不良モード分類データを作成し、
２−４（データ保存、ステップＳ２０４）続いて、不良モード分類データをデータベース１５２に格納し、
２−５（座標変換処理、ステップＳ２０５）不良モード分類データ毎にその座標系を欠陥データの座標系に変換し、
２−６（座標変換データ送信、ステップＳ２０６）座標変換処理を１ウェハ分行った後、座標変換した不良モード分類データをデータベース１５２内に格納し、さらに、座標変換された不良モード分類データを突き合わせ処理サーバ１２１に送信することにより、
突き合わせ処理に用いるＦＢＭ不良モード分類データを作成する。
【００２５】
ここで、図４を用いて、上記の座標変換処理について簡単に説明しよう。
【００２６】
本発明の実施形態に係わる座標変換処理は、まず始めに、ＦＢＭデータを構成するビットのある部分集合をＦＢＭデータの不良モードとして定義し、その部分集合を矩形の範囲で表現することから始まる。すなわち、図５（ａ）に示すビット１の集合全体を覆う矩形の始点Ｐ１と終点Ｐ２のアドレスをある１つの不良モードの範囲とするのである。そして、ＦＢＭ不良モードデータを欠陥データの座標系へ座標変換する際は、欠陥の座標記述と合わせるように、この矩形領域のアドレス記述を矩形領域の中心座標（ｘ，ｙ）と大きさ（Ｗ，Ｄ）で記述する。また、この際、ＦＢＭ座標系の原点Ｂと欠陥座標系の原点Ａは、図５（ｂ）に示すように、一般的に異なるので、互いの原点が一致するように補正を施す。この処理を半導体ウェハ上の全ての不良モードに対して行うことにより、ＦＢＭ不良モード分類データの座標系は欠陥データの座標系に変換される。
【００２７】
３）突き合わせ処理
本発明の実施形態に係わる欠陥解析方法により突き合わせ処理は、図５に示すフローチャート図のように、
３−１（不良モード分類データ受信、ステップＳ３０１）始めに、解析を行う１ウェハ分のＦＢＭ不良モード分類データをテストデータ管理サーバ１５１から受信し、
３−２（欠陥分類データ検索、ステップＳ３０２）次に、ＦＢＭ不良モード分類データに相当するウェハの欠陥分類データをデータベース１４２中から検索し、
３−３（突き合わせ解析、ステップＳ３０３）続いて、ＦＢＭ不良モード分類データ、欠陥データおよび欠陥分類データを用いて、突き合わせ処理を行い欠陥解析を行い、
３−４（データ保存、ステップＳ３０４）最後に、欠陥解析結果をデータベース１２２内に格納することにより、
行われる。
【００２８】
ここで、図６，７を用いて、上記の突き合わせ処理について簡単に説明する。
【００２９】
本発明の実施形態に係わる突き合わせ処理は、ビット不良４やライン不良７等のＦＢＭ不良モード分類の形状や大きさに応じたトレランス領域６，９を設け、欠陥データおよび欠陥分類データとＦＢＭ不良モード分類データとを突き合わせることにより行い、トレランス領域６，９に入る欠陥５，８はＦＢＭ不良と関係があるものとみなすようにする（ここで、トレランス領域の大きさはユーザの方で任意に設定することができるものとする）。そして、突き合わせ処理の結果を、例えば図７に示すような、欠陥分類毎にＦＢＭ不良モード分類データと突き合わせた結果を記載したＫｉｌｌｅｒ欠陥詳細テーブルやＫｉｌｌｅｒ欠陥詳細テーブルをウェハ単位で集計したＫｉｌｌｅｒ欠陥ウェハ集計テーブルとしてまとめ、データベース１２２内に格納する。
【００３０】
このように、本発明の実施形態に係わる欠陥解析システムおよびその方法によれば、欠陥データおよび欠陥分類データとＦＢＭ不良モード分類データとの関係を見ながら欠陥解析を実行することができるので、真に電気的不良となるＫｉｌｌｅｒ欠陥分類と電気的不良モードの相関データを収集・解析することが可能となり、さらに、相関データを詳細に解析することにより、欠陥の発生要因に対して対策を施し、半導体製造プロセスの歩留まりの向上を実現することができるのである。
【００３１】
尚、本発明の実施形態に係わる欠陥解析装置およびその方法において、各欠陥分類毎にＫｉｌｌｉｎｇＲａｔｅを算出し、そのＫｉｌｌｉｎｇＲａｔｅの値に基づいて、各欠陥分類毎に異常判定や歩留まり予測のための重み付け係数を設定し（図９（ａ）参照）、重み付け係数を考慮した欠陥数をモニタリングする等の手段を付与することにより、半導体ウェハ上の異常を早期に発見し、歩留まりを予測することにより不良ウェハを除去するような欠陥解析装置およびその方法を構築することができる。
【００３２】
すなわち、本発明の実施形態に係わる欠陥解析システムの応用例として、例えば図８に示すように、データ解析装置１１０を管理者端末１１１と技術者用端末１１２とから構成し、さらに、欠陥データ管理サーバ１５１に電子メール送受信手段１４５を具備するようにし、欠陥レビュー＋ＡＤＣ手段１４４から欠陥データ管理サーバ１５１に欠陥分類データが送信された段階で、所定の条件以上の欠陥が半導体ウェハ上に存在するか否かの異常判定（モニタリング）を行い、半導体ウェハが異常であると判断された際にはその旨を電子メール送受信手段１４５を用いて管理者端末１１１と技術者端末１１２に通知するようにする。
【００３３】
上記の異常判定の方法としては、いくつかの方法が考えられるが、ここでは、半導体ウェハ上の欠陥数により判定する方法および不良チップ数により判定する方法を例として説明するが、異常判定方法がこの２つの方法に限られることはない。
【００３４】
始めに、本発明の実施形態に係わる異常判定方法の一例として、異常判定をウェハの欠陥数で行う場合について述べる。欠陥数で異常判定を行う場合は、始めに、例えば図９（ｂ）に示すように、各欠陥分類毎にウェハが異常であると判定する異常判定欠陥数を設定する。そして、収集された各欠陥分類の欠陥数に図９（ａ）で設定したような重み付け係数を掛け、その値が異常判定欠陥数と設定された値以上である時に、当該ウェハが異常であるとの通告を行う。例えば、図９（ｂ）に示す異常判定欠陥数を設定した場合において、ウェハ上で欠陥分類名Ａの欠陥数が１０５０個と測定された際は、欠陥数１０５０に欠陥分類名Ａの重み付け係数０．１を掛けることにより、計算値１５０が得られるが、欠陥分類名Ａの異常判定欠陥数は１００個と設定してあるので、当該ウェハは異常であると判断され、異常警告が管理者や技術者に通知されるようになる。
【００３５】
本発明の実施形態に係わる異常判定方法の他の例として、異常判定を不良チップ数で行う場合について述べる。不良チップ数で異常判定を行う場合は、あるチップが欠陥数により不良になるか否かを判定し、ウェハの基準歩留まりを事前に設定することにより行う。すなわち、始めに、図９（ｃ）に示すように、欠陥分類毎の１チップ当たりの異常判定欠陥数を事前に設定する。この時、あるチップで欠陥分類名Ａの欠陥数が１２個であったとすると、欠陥数１２個に欠陥分類名Ａの重み付け係数０．１を掛け、計算値１．２を得る。この計算値１．２は欠陥分類名Ａの異常判定欠陥数１よりも大きいので、このチップは不良になる可能性があると判断する（尚、同様の処理は他の欠陥分類についても行うこととし、欠陥分類のどれか１つにおいてでも異常判定がなされた場合には、そのチップを異常チップと判定するものとする）。そして、このチップの異常判定処理を、ウェハ上の全てのチップに対して行い、１ウェハ中の不良チップ数を抽出することにより、ウェハの歩留まりを予測する。この際、歩留まりの値にも異常判定基準を設けることにより、ある歩留まり以下となると警告を発するような欠陥解析装置およびその方法を構築することもできる。
【００３６】
このように、本発明はここでは記載していない様々な実施の形態を包含するということは十分に理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係わる発明特定事項によってのみ限定されるものでなければならない。
【００３７】
【発明の効果】
以上述べてきたように、本発明の欠陥解析システムによれば、欠陥データおよび欠陥分類データとＦＢＭ不良モード分類データとの関係を見ながら欠陥解析を実行することができるので、真に電気的不良となるＫｉｌｌｅｒ欠陥分類と電気的不良モードの相関データを収集・解析することが可能となり、さらに、相関データを詳細に解析することにより、欠陥の発生要因に対する対策を施し、半導体製造プロセスの歩留まりの向上を実現することができるのである。
【００３８】
また、本発明の欠陥解析方法によれば、欠陥データおよび欠陥分類データとＦＢＭ不良モード分類データとの関係を見ながら欠陥解析を実行することができるので、真に電気的不良となるＫｉｌｌｅｒ欠陥分類と電気的不良モードの相関データを収集・解析することが可能となり、さらに、相関データを詳細に解析することにより、欠陥の発生要因に対する対策を施し、半導体製造プロセスの歩留まりの向上を実現することができるのである。
【図面の簡単な説明】
【図１】本発明の実施形態に係わる欠陥解析システムの構成を示すブロック図である。
【図２】本発明の実施形態に係わる欠陥解析方法を示すフローチャート図である。
【図３】本発明の実施形態に係わる欠陥解析方法を示すフローチャート図である。
【図４】本発明の実施形態に係わる座標変換方法を示す模式図である。
【図５】本発明の実施形態に係わる欠陥解析方法を示すフローチャート図である。
【図６】本発明の実施形態に係わる突き合わせ処理を説明するための模式図である。
【図７】本発明の実施形態に係わる突き合わせ処理結果の一例を示す図である。
【図８】本発明の実施形態に係わる欠陥解析システムの応用例を示すブロック図である。
【図９】本発明の実施形態に係わる異常判定方法の一例を説明するための図である。
【符号の説明】
１ビット
２チップ領域
３ＦＢＭ領域
４ビット不良
５、８欠陥
６、９トレランス
７ライン不良
１００欠陥解析システム
１１０データ解析装置
１１１管理者用端末
１１２技術者用端末
１２０突き合わせ処理装置
１２１突き合わせ処理サーバ
１２２、１３１、１４２、１５２データベース
１３０半導体ＣＩＭシステム
１４０欠陥データ管理装置
１４１欠陥データ管理サーバ
１４３欠陥検査装置
１４４欠陥レビュー＋ＡＤＣ手段
１４５電子メール送受信手段
１５０ＦＢＭデータ管理装置
１５１テストデータ管理サーバ
１５３テスタ装置
Ａ欠陥座標系の原点
ＢＦＢＭ座標系の原点

Claims

半導体ウェハ上の欠陥を検出し、当該欠陥の位置を示す欠陥データを生成する欠陥検査手段と、
前記欠陥データを参照することにより、前記欠陥の大きさ、色、形状等により分類し、欠陥分類データを生成する欠陥分類データ生成手段と、
前記半導体ウェハ上のチップの電気的不良を示すフェイルビットマップデータを測定するテスタ手段と、
前記フェイルビットマップデータを複数のビットの集合である幾つかの不良モードに分類することにより不良モード分類データを作成し、前記不良モード分類データの座標系を不良モード単位で前記欠陥データの座標系に座標変換するフェイルビットマップデータ処理手段と、
前記欠陥データ及び前記欠陥分類データに対して、座標変換された前記不良モード分類データを前記不良モード単位で突き合わせ、前記不良モードに分類された前記複数のビットの集合を覆うようにトレランス領域を設けて、前記トレランス領域内の座標の前記欠陥を電気的不良に関係するとみなす突き合わせ処理手段と
を備えることを特徴とする欠陥解析システム。
半導体ウェハ上の欠陥を検出し、当該欠陥の位置を示す欠陥データを生成するステップと、
前記欠陥データを参照することにより、前記欠陥の大きさ、色、形状等により分類し、欠陥分類データを生成するステップと、
前記半導体ウェハ上のチップの電気的不良を示すフェイルビットマップデータを測定するステップと、
前記フェイルビットマップデータを複数のビットの集合である幾つかの不良モードに分類することにより不良モード分類データを作成するステップと、
前記不良モード分類データの座標系を不良モード単位で前記欠陥データの座標系に座標変換するステップと、
前記欠陥データ及び前記欠陥分類データに対して、座標変換された前記不良モード分類データを前記不良モード単位で突き合わせ、前記不良モードに分類された前記複数のビットの集合を覆うようにトレランス領域を設けて、前記トレランス領域内の座標の前記欠陥を電気的不良に関係するとみなすステップと
を備えることを特徴とする欠陥解析方法。