JP4170611B2 - 半導体集積回路の不良検出方法及び不良検出装置 - Google Patents
半導体集積回路の不良検出方法及び不良検出装置 Download PDFInfo
- Publication number
- JP4170611B2 JP4170611B2 JP2001278194A JP2001278194A JP4170611B2 JP 4170611 B2 JP4170611 B2 JP 4170611B2 JP 2001278194 A JP2001278194 A JP 2001278194A JP 2001278194 A JP2001278194 A JP 2001278194A JP 4170611 B2 JP4170611 B2 JP 4170611B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- exposure
- position information
- calculation unit
- feature amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Immunology (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体集積回路の不良解析に関するもので、特にテスタ情報から不良パターンを自動分類する不良検出方法及び不良検出装置に関する。
【0002】
【従来の技術】
近年の半導体装置の微細化により、様々なプロセス起因の不良が顕在化して来ている。プロセス改善の方策として、ウェーハプロセス工程終了直後に行われるウェーハテストの結果が用いられる。DRAM等の場合、不良ビットの位置を表すテスタ情報をウェーハ面上のマッピング表示(フェイル・ビット・マップ)で表わす。不良ビットの並び(パターン)より問題プロセス装置固有のパターンが存在していないかの判断を行う。従来、この判断は、人間が直接フェイル・ビット・マップを目視して行なってきた。この場合客観性・定量性に乏しいばかりでなく、量産製品を全てチェックすることは困難であった。そこで、この判断を計算機で自動的に行うことが試みられるようになってきた。フェイル・ビット・マップを画像あるいは数値データとして計算機内に取りこみ、ビットの並びが単独(単ビット不良)か、ライン状(カラム、ロウ不良)か、あるいは十字や面状になっていることを自動判定する。あるいは面内分布(中央、オリエンテーションフラット側等)を判定することも行われている。
【0003】
【発明が解決しようとする課題】
上記のように、従来は、自動判別された不良パターンは不良の基本要素である場合が多く、問題プロセス装置を特定するには、その基本要素をさらに過去のデータベースと照合したり、あるいは人間の判断を介在させ、装置起因のパターンと対応させる必要があった。しかし問題プロセス装置特定の見地に立つと、不良パターンの基本要素の抽出では感度が低く、歩留りが低下するほど顕在化した不良パターンでないと検出できないという問題があった。
また自動抽出システムを構成する際、予め想定していないパターンは自動検出できない問題があった。
本発明は、上記問題点に鑑みてなされたものであり、不良パターンならびに予め想定していない不良パターンを高感度に自動検出する不良パターンの検出方法ならびに不良パターンの検出装置を提供することを目的にしている。
【0004】
本発明の半導体集積回路の不良検出方法は、半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1の工程と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2の工程と、この重ね合せによって算出されたデータから前記露光単位に基づく不良の度合いを示す特徴量を算出する第3の工程と、前記第2の工程を実施する前に、前記第1の工程によって抽出された前記位置情報から、異常な位置情報を除外する工程と、閾値を設定する工程とを具備し、前記閾値と前記特徴量を照合し前記露光単位に基づく不良を判定することを特徴としている。
本発明の半導体集積回路の不良検出装置は、半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1計算部と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2計算部と、この重ね合せによって算出されたデータから露光単位に基づく不良の度合いを示す特徴量を算出する第3計算部と、前記第1計算部によって抽出された前記位置情報から、異常な位置情報を除外する第4計算部を有することを特徴としている。
また、本発明の半導体集積回路の不良検出装置は、半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1計算部と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2計算部と、この重ね合せによって算出されたデータから露光単位に基づく不良の度合いを示す特徴量を算出する第3計算部と、前記第1計算部によって抽出された前記位置情報の合計が前記位置情報の周囲の位置情報に対して大きい場合に前記異常な位置情報と判定する第5計算部を有することを特徴としている。
また、本発明の半導体集積回路の不良検出装置は、半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1計算部と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2計算部と、この重ね合せによって算出されたデータから露光単位に基づく不良の度合いを示す特徴量を算出する第3計算部と、前記露光単位に基づく不良を予め設定する第7計算部と、空間的に偏って存在する不良の偏りの程度を表す特徴量を算出する第8計算部とを有し、前記第7計算部で設定した前記露光単位に基づく不良の存在を示す特徴量では検知されず、且つ前記第8計算部で算出した空間的に偏って存在する不良の偏りの程度を表す特徴量で検出される不良が存在した場合、前記第7計算部で設定した前記露光単位に基づく不良以外の不良であると判定する第9計算部を有することを特徴としている。
【0005】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図1乃至図8を参照して第1の実施例を説明する。
この実施例は、半導体集積回路作製における露光プロセスに起因する不良を自動検出するものである。図1は、その手順を示すフローチャートである。図2は、DRAMのウェーハプロセス終了後に半導体ウェーハ(以下、ウェーハという)上の各チップ中の各ビットをテストしたウェーハの平面図である。黒点が打たれている所が不良ビットを表している。点の濃淡が規則的な縞状になっていることが分かる。図2に示すA領域は、露光パターンの焼き付け単位を表している。不良ビットは、露光単位を周期として濃淡を繰り返しており、露光起因の不良であることが分かる。図2は、ウェーハ全面で1ビット単位の情報を含んでいるが、露光起因不良パターンは、チップサイズのオーダで存在しており、パターン形状を損なわない程度に情報を減らしても問題ないと考えられる。そこで、本発明では、図2に示すC領域のように、1チップ内を小さな分割単位に分け、各分割単位毎の不良数の和を求め、この不良数情報から露光起因のパターンを自動抽出することにした。
【0006】
次に、露光単位の周期性を強調するために、ウェーハ全面の不良数情報を露光単位で重ね合わせる処理を行った。図3は、この様子を示すウェーハの平面図である。各露光単位について対応する分割単位、すなわち互いに並進で重なる位置にある分割単位の不良数を加算していく。また各露光単位内の分割単位毎に不良数情報が存在した個数をカウントしていく。この操作を全ての露光単位について行った後、分割単位毎に加算した不良数を不良数情報が存在した個数で除算し、平均不良数を求めた。この重ね合せ処理により、不良数情報が欠けたチップ、ウェーハ端で存在しないチップを除いた集計を行うことができる。得られた重ね合せデータを図4に示す。図4は、不良ビット位置の重ね合わせで表示してあるが、分割単位当りの平均不良数が得られている。
次に重ね合せたデータを図4に示す互いに垂直なx、y各方向に1次元プロファイル化した。y方向の1次元プロファイルyi(i=1,2,・・・,ny、nyは、露光単位のy方向の分割数)は、以下に示す式(数1)で求めた。
【0007】
【数1】
nx
yi =(Σf(j,i))/nx
j=1
f(x,y)は、露光単位内の(x,y)位置にある分割単位の平均不良数、nxは、露光単位のx方向分割数である。x方向の1次元プロファイルも同様である。
得られた1次元プロファイルを図4に示す。露光単位の周期性があれば、各プロファイルに何らかの規則性が現れているはずである。そこで以下の4つのパラメータを求めた。
(a)自己相関関数Rac(k)
(b)ラグ幅L0
(c)横切り回数
(d)cos相関係数
(a)は、ずらし量(すなわちラグ)kの関数として求めた。すなわちプロファイルを時系列{t1 ,t2 ,,tN }と見なして次式により算出した。
平均は、以下の式(数2)で表される。
【0008】
【数2】
N
μ=(1/N)Σti
i=1
自己共分散は、以下の式(数3)で表される。
【0009】
【数3】
N
Ck =(1/N)Σ(ti −μ)(ti-k −μ)
i=k+1
自己相関関数は、以下の式(数4)で表される。
【0010】
【数4】
Rac(k)=Ck /C0
(b)は、Rac(k)の一部を1次式で近似して求めた。具体的には、Rac(0)(=1)の点とRac=0.5となる点を外挿してRac=0となるラグをL0とした。(c)は、プロファイルの平均値μより、プロファイルがμを横切る回数をカウントした。(d)は、まず1次元プロファイルを1次式で近似し、1次元プロファイルを1次式と残りの成分との和で表した。これは、1次元プロファイルをトレンド成分と周期成分に分けることに対応する。次に1次元プロファイルの周期成分を近似するに足る最小次数の多項式を求め、多項式に最も近いcos関数とプロファイルの周期成分の相関係数として求めた。多項式の次数は、10次、9次、8次と次数を減らしていった時、多項式とプロファイルの周期成分との相対的な相関係数(10次多項式の相関係数を1とする)の減少率が10%を初めて越える直前の次数とした。
【0011】
なお(b)として、Rac(k)が初めてゼロになるkをラグ幅としても良い。あるいはRac(k)を多項式で近似して、多項式がゼロとなる点からラグ幅を求めても良い。また(c)としてプロファイルのメジアンや最大値と最小値の中間値を横切る回数を求めても良い。
次に、各パラメータを0から1に規格化し、且つ1に近いほど露光起因の不良が多く発生している状態に対応しているようにした。以下、規格化の手順を述べる。(a)は、(b)に含まれるため、特徴量には用いなかった。(b)は、値が大きいほどプロファイルに規則性が存在する、すなわち露光起因の不良が多く存在していることを示している。そこでL0が露光単位のx,y各方向の分割数の40%以上の場合を1とし、L0≦1の場合を0とし、その間を線形補間した。(c)は、値が大きいほどプロファイルが不規則、すなわち露光起因の不良の存在が少ないことを示している。そこで横切り回数が露光単位のx,y各方向の分割数の30%以上の場合を0とし、横切り回数が1以下の場合を1とし、その間を線形補間した。(d)は、1に近いほどプロファイルに規則性が存在する、すなわち露光起因の不良が多く存在していることを示している。そこで0以上1以下はそのままの値を用い、0未満の場合は0に置き換えた。
【0012】
なお規格化は、0から1に限る必要はなく、数直線上の連続した閉区間に対応させれば良い。また露光起因の不良パターンが多く存在するほど、値が小さくなるように取っても良い。その場合は以下に記述される不良パターンの存在の有無の判定条件を反転させればよい。
次に規格化されたパラメータの荷重平均を取り、露光単位のx,y各方向の特徴量を求めた。荷重平均の係数は露光方式を考慮して決定した。この実施例の露光プロセスには、レチクルとウェーハが同期して移動しながら露光するスキャン露光が用いられ、図4においてx方向がスキャン方向に対応している。スキャン方向ではスキャン中の安定性による不良数変動が考えられ、その変化はcos関数で近似できると考えられる。一方スキャンに垂直な方向(スリット方向)では光学系の歪等による偏りが考えられ、横切り回数がその状態を表すと考えられる。以上のことより図5に示す係数を用いて特徴量を算出した。
【0013】
ところで図6に示すB領域のように特定の1チップのみ不良数が周囲のチップに比べ突出している場合が存在した。これは、この実施例で検知しようとしている露光起因のパターンから逸脱しており、自動検出の障害になると考えられる。そこでこのようなチップ(以下、孤立チップという)を検出し、そのチップは重ね合せ処理の前に計算から除外することにした。ウェーハ全面の各チップ毎の不良数をCi(i=1,2,・・・,n、nはチップ数)とする。Ciの最大値をCmaxとする。またCiのメジアンをCmedとする。またCmaxの周囲8チップの不良数をCj(j=1,2,・・・,8)とする。ここで、式(数5)を満たした場合、Cmaxは孤立チップであると判定し、その領域は計算から除外した。
【0014】
【数5】
Cmax/Cmed>100、且つ
Cmax/Cj>10(j=1,2,・・・,8)
なお、このような空間的繰り返し単位に対して異常と判定される領域は孤立チップに限らず、一般に検出したい不良パターンの周期性を乱す領域と考えればよい。そのような領域の存在が確認される都度、その領域を除外する処理を追加していけば良い。
以上の手順により露光起因の不良パターンの存在の度合いを表す特徴量が求められた。幾つかの不良パターンが存在するウェーハについて、本特徴量を求めた結果を図7に示す。露光起因の不良パターンが明確に存在しているウェーハでは特徴量が1に近い大きな値になっていることが分かる。不良パターンがランダムなウェーハでは特徴量は0付近の小さな値になっている。約0.4を閾値として、露光起因の不良パターンの有無が判定できることが分かる。またスキャン方向、スリット方向の不良パターンの違いにより、各方向の特徴量の値の大小が異なっていることも分かる。
【0015】
図8は、この実施例の手法で構成した装置のブロック図である。入力として、ウェーハID情報、テスタ情報及び繰り返し単位情報を用いる。ウェーハID情報はウェーハを識別するための番号が含まれる。テスタ情報にはウェーハ面上のチップ座標、および各チップ内で予め設定した分割単位毎の不良数情報が含まれる。繰り返し単位情報には、ウェーハ面上のチップを露光単位で重ね合わせるために必要な露光単位、すなわちショットの情報が含まれる。計算機▲1▼には、図1の手順に従って特徴量を計算するプログラムが与えられている。そして結果をデータベースAに出力する。データベースAには、ウェーハ情報、特徴量及び露光起因不良パターンの有無の判定結果が書き込まれている。
また、テスタ情報として不良ビットのチップ座標及びアドレス情報を用いた場合、繰り返し単位の重ね合わせ処理として、論理和を用いれば良い。一方論理積を取ればマスクの共通欠陥を検出することができる。
以上述べたように、この実施例の方法を用いることにより露光起因の不良パターンの存在を自動検出することができる。
【0016】
次に、図9乃至図14を参照して第2の実施例を説明する。
この実施例は、半導体集積回路の不良面内分布において、とくにウェーハ外周付近に不良が多くなっているパターンを自動抽出するものである。図9は、その手順を示すフローチャートである。図10は、DRAMのウェーハプロセス終了後にウェーハ上の各チップ中の各ビットをテストしたものである。このウェーハの場合、とくに外周付近に不良が多く発生しており、第1の実施例とは異なった不良原因が存在していることが推測される。そこで、第1の実施例と同様の分割単位毎の不良数情報を用い、このような外周不良を自動抽出することにした。
まず自動検出の障害となるパターンとして、孤立チップの不良情報を削除した。次に、図11に示すように、同心円状の繰り返しパターンを設定した。各同心円で囲まれたリング状領域内の不良数情報の平均値を求めた。この操作により図12に示すように、不良数の半径方向分布が得られる。
次に、不良数の半径方向分布をパラメータ化した。図12に示すように、ウェーハ半径をrとすると、半径位置が0以上r/2未満の領域の平均不良数をm1、r/2以上r未満の領域の平均不良数をm2とすると、パラメータkは、k=m2/m1で求めた。
【0017】
次に、パラメータkを規格化し、外周不良の特徴量とした。k<1の場合特徴量は、0とし、k>2.0の場合特徴量は、1とし、その間を線形補間した。
以上の手順により外周不良を自動抽出するための特徴量を求めた。幾つかの不良パターンが存在するウェーハについて、本特徴量を求めた結果を図13に示す。外周で不良数が明確に多くなっているウェーハでは特徴量が1に近い大きな値になっていることが分かる。一方不良パターンがランダムなウェーハでは特徴量は0付近の小さな値になっている。
図14は、この実施例の手法を図8の装置に追加した装置のブロック図である。入力として外周不良パターン抽出のための同心円パターン情報を追加してある。計算機▲1▼には、図1の手順に加え、図9に示す手順のプログラムが追加してある。出力としてデータベースAに判定結果が出力されるようになっている。
以上述べたように、この実施例の方法を用いることにより外周不良パターンの存在を自動検出することが可能になる。
【0018】
次に、図15乃至図22を参照して第3の実施例を説明する。
この実施例は、半導体集積回路の不良面内分布において、予め想定していないパターンを自動検出するものである。また新規なパターンを登録する方法についても述べる。
図15は、その手順を示すフローチャートである。図16は、DRAMのウェーハプロセス終了後にウェーハ上の各チップの各ビットをテストしたウェーハの平面図である。このウェーハの場合、不良ビットが縦に並んでいるパターンが目立つ。この不良パターンは第1の実施例及び第2の実施例で自動検出対象としたパターンには対応していない。このような場合、未知のパターンが出現したことを自動検出することを試みた。
【0019】
特願2000−249718には空間的に偏って存在する不良の存在を示す特徴量(以下、クラスタリングファクタという)が求められている。不良数の分布を、空間的にランダムであることを表すポアソン分布と、偏りが生じていることを示す負の二項分布の重ね合せで表し、負の二項分布の成分が多いほど偏りが多く生じていることを示している。この手法に従い、チップ単位の不良数を求め、その度数分布を求めた。度数分布をポアソン分布と負の二項分布の重ね合せで近似し、各分布の重みWp、Wnbを求め、Wnbをクラスタリングファクタとした。Wp+Wnb=100%であり、Wnbが大きいほど、空間的偏りが大きいことを示している。図16の場合、Wnbは14%と、かなり大きな値となった。従って、どのようなパターンかは判定できないが、何らかの未知のパターンが存在していることが検出できることが分かる。
【0020】
第1及び第2の実施例ならびに上記で述べた手順で構成した装置のブロック図を図17に示す。これは、図14の装置を基に以下の機能が追加及び改造されている。計算機▲1▼では、入力されたテスタ情報よりクラスタリングファクタWnbが計算される。Wnbは、データベース化されると共にフィードバックされ、第1及び第2の実施例で述べたような予め登録されているパターンの存在を表す特徴量での判定結果と照合される。もし予め登録されているパターンの特徴量が全て閾値以下で、且つクラスタリングファクタが閾値以上の場合、計算機▲1▼は未知パターンが存在していると判断し、データベース0にその情報が出力される。
幾つかの不良パターンが存在するウェーハについて、図17の装置による判定結果を図18に示す。計算機▲1▼は、クラスタリングファクタWnb、露光起因不良の特徴量S(Sはスキャン方向とスリット方向の特徴量の大きい方を指す)、及び外周不良の特徴量Pを計算する。図18のA項は、縦状パターンで未登録である。S、Pは小さいが、Wnbは大きく、未知パターンであると判定された。図18のB項は、ランダムな不良分布であり、Wnb、S、P全て小さく、ランダムな分布であると判定された。図18のC項及びD項は、各々露光起因、外周不良パターンで登録済みであり、Wnbが大きくなっていると共に、該当する個々のパターンの特徴量も大きくなってパターンの判定がなされている。
【0021】
データベース0に未知パターンの出現が記録されたら、そのパターンを検出するための、繰り返しパターン情報及び特徴量計算プログラムを図17のDのように装置に追加して行けばよい。この操作の繰り返しにより自動判定される不良パターンを増やして行くことができる。
さらに新規パターンの登録を簡便に行うために、図17の装置においては、以下の機能を有するようにした。計算機▲1▼に入力する繰り返し単位情報の書式を以下の式(数6)のように統一した。
【0022】
【数6】
繰り返し単位情報={A,Cal}
繰り返し単位 A={A1 ,A2 ,・・・,An }
A1 ={J11,J12,・・・,J1m1 }
A2 ={J21,J22,・・・,J2m2 }
・
・
・
An ={Jn1,Jn2,・・・,Jnmn }
ここで、繰り返し単位Aは、ウェーハ全面を覆う繰り返し単位全体の集合を表している。Aiはその要素であり、重ね合せ処理を行うウェーハ上の分割単位の集合を表している。Jijは、Aiに属するj番目のウェーハ上の分割単位の位置を表している。例えば、テスタ情報がチップ座標及びチップ内座標に対する不良数情報で与えられている場合、Jijも同じ形式のチップ座標及びチップ内座標で構成されている。
【0023】
Calは、重ね合せ処理の際の演算指定である。演算には加算、平均、論理和、論理積が指定できる。計算機▲1▼は{A,Cal}を参照し、Aiに属する全てのウェーハ上の分割単位の不良情報に演算Calを施し、その結果をDiとして出力する。これを全てのAiについて行う。すなわち重ね合せ処理の結果が以下の式(数7)の形式で出力される。
【0024】
【数7】
D={D1 ,D2 ,・・・,Dn }
なお、計算機▲1▼は重ね合せ処理を行う前に、予め登録した異常データ(この実施例では孤立チップ)を除去する。
計算機▲1▼に与えるプログラムは、重ね合せ処理、データベース処理及びクラスタリングファクタ計算機能をメインプログラム中に配置し、個別の不良パターンの特徴量を計算させる処理はサブルーチンとして独立させてある。ユーザは計算機▲1▼に対して、メインプログラムが生成したDから特徴量を算出するプログラムをサブルーチンの形式で記述しておく。すなわちDを入力として、以下の式(数8)で示される特徴量の集合Cを出力するようにする。
【0025】
【数8】
C={C1 ,C2 ,・・・,CL }
特徴量は、スカラー量でも良いし、L次元のベクトルでも良い。またパターンの有無の判定結果も戻り値に加えておく。
計算機▲1▼のメインプログラムでは、ユーザが作成したサブルーチンからの戻り値C及びパターン有無の判定結果を自動的にデータベース化する。
具体例で説明すると、第1の実施例の場合、図19に示すように、露光単位の並進で互いに重なる分割単位をAiとし、演算処理として平均を指定する。すると計算機▲1▼は、図20に示すように、露光単位内の各分割単位毎の平均不良数Diを出力する。そして、第1の実施例の手順に従って、計算機▲1▼に内蔵したサブルーチン上でDiより特徴量Ciを計算し、結果がデータベースAに書き込まれる。
第2の実施例の場合、図21に示すように、リング状の各領域をAiとし、演算処理として平均を指定する。すると計算機▲1▼は図22に示すように、リング状の各領域毎の平均不良数Di を出力する。以下の処理は上記と同様である。
【0026】
第3の実施例で新たに見つかった図16の不良パターンの場合、現段階では未知パターンとして分類される。この1例だけでは判断が難しいが、何らかの装置起因の要因が存在すれば、面内対称性が存在するはずである。対称性を見出し、それを繰り返し単位としてA={A1 ,A2 ・・・An }を定義し、特徴量計算のサブルーチンを追加すれば、以後既知パターンとして自動分類が可能になる。すなわち本発明は対称性を重ね合せ処理で強調していると言える。対称性が存在しない不良パターン、例えば、人為的ミスによりウエーハ上に不規則な形状の傷が発生した場合、対称性がないため重ね合せによる強調処理が行えず、特徴量計算の対象となるデータはウエーハ全面の不良数情報そのものになる。しかし、機械的な不具合によってある特定の方向に傷が発生した場合は、その方向を強調する重ね合わせ処理が可能であり、この発明が有効となる。また、例えば、化学的機械的研磨(CMP)の不具合によって発生した傷も、処理のプロセスの特徴に対応した対称性が存在し、この発明による手法が有効と考えられる。あるいは2種類以上の不良パターンが同時に存在した場合も、その対称性を表す重ね合せ領域を設定すればよい。
【0027】
さらに、ウエーハ面上をある領域毎に区切って処理していくプロセス装置がある。第1の実施例の露光装置は、その典型であるが、これ以外にもレーザアニール装置が挙げられる。レーザビーム形状及びx−yステージの動きによって処理単位が決まる。例えば、数チップ単位でレーザアニールを行う装置の場合、この装置起因の不良パターンはレーザ照射単位である数チップを周期として現れると考えられる。この場合、この数チップを繰り返し単位として重ね合せ処理を行えば良い。あるいは点状のレーザビームでウエーハ面上をスキャンしていく場合もある。この場合、スキャンの行き方向(あるいは戻り方向)に当る領域を繰り返し単位とすることが考えられる。さらに線状のビームを一方向にスキャンしていく場合がある。この場合は線状ビームの1スキャン領域を繰り返し単位とすれば良い。このようにプロセス装置のウエーハ面内処理単位を繰り返し単位とすることで、装置起因の不良パターンを強調することができる。
すなわち、半導体集積回路の不良パターンは多くの場合、何らかの対称性・周期性が存在している場合が多いので本発明の手法が有効と言える。
以上述べたように、この実施例の方法を用いることにより、未登録のパターンの自動検出が可能であり、その登録を容易に行うことができる。
【0028】
次に、図23及び図24を参照して第4の実施例を説明する。
この実施例は、第1乃至第3の実施例の手法を用いて自動分類された半導体集積回路の不良パターンと歩留り情報を照合することにより、各不良パターンの歩留りへの影響度を算出するものである。
図23は、この実施例の手順を示すフローチャートである。また、この実施例に係る機能を実現する装置のブロック図を図24に示す。図24の装置は、データベースA、データベース0及びクラスタリングファクタデータベースを通して図17の装置に接続している。図17の装置において、不良パターンがパターン1からパターンNまでN種類が登録されているとする。計算機▲2▼は、データベースAを参照して、パターンiの発生頻度fi をカウントする。また歩留り情報を参照してパターンiが存在すると判定された全てのウエーハの平均歩留りYi を算出する。さらにクラスタリングファクタデータベースを参照し、不良パターンに偏りがないウエーハの頻度fR 、および平均歩留りYR を算出する。またデータベース0を参照し、未知パターンが存在したウエーハについても頻度fX 、平均歩留りYX を算出する。
計算機▲2▼は、パターンiが存在することによる歩留り低下量ΔYi を、以下の式(数9)で算出する。
【0029】
【数9】
ΔYi =ΔYR −ΔYi
同じ様に、未知パターンによる歩留り低下量ΔYX を以下の式(数10)で求める。
【0030】
【数10】
ΔYX =ΔYR −ΔYX
そして、パターンiが無くなることによって期待できる全体の歩留り改善効果ΔEi は、以下の式(数11)で表される。
【0031】
【数11】
ΔEi =(fi /fall )ΔYi
同様に未知パターンが無くなることによって期待できる全体の歩留り改善効果ΔEX は、以下の式(数12)で算出される。
【0032】
【数12】
ΔEx =(fX /fall )ΔYx
で算出する。以下の式(数13)は、全ウェーハ数を表す。
【0033】
【数13】
N
fall =fR +fX +Σfi
i=1
各集計結果はデータベースBに書き込まれる。ユーザはデータベースBを参照することで、歩留りに影響する不良パターンを容易に見出すことができる。
実際露光起因の不良パターンは、歩留り低下量が大きく、頻度も多いことから、歩留り改善効果が高いことが判明した。
以上述べたように、この実施例の手法を用いることにより、歩留りに影響する不良パターンを容易に見出すことができる。
【0034】
次に、図25乃至図28を参照して第5の実施例を説明する。
この実施例は、第1乃至第3の実施例の手法を用いて自動分類された半導体集積回路の不良パターンと装置履歴情報あるいはQCデータ情報を照合することにより、各不良パターンの発生原因を特定するものである。
図25は、この実施例の手順を示すフローチャートである。また、図26は、この実施例の機能を実現する装置のブロック図である。図26の装置は、データベースAを通して図17の装置に接続されている。
計算機▲3▼は、データベースAの特徴量と装置履歴データを照合し、各工程の各装置毎に図27に示すような度数分布を作成し、かつ各装置毎の特徴量の平均値を算出する。さらにQCデータと特徴量を照合し、図28に示すような分布図を作成し、且つ各QCデータと特徴量の相関係数を算出する。各集計結果は、データベースCに出力される。
これらの集計結果を基に、装置履歴との照合で求めた平均値について、装置間の平均値の差が設定された閾値を上回った装置について、その工程と装置名をデータベースCに出力する。またQCデータとの照合で求めた相関係数について、設定された閾値を上回った場合、QCデータ名をデータベースCに出力する。
【0035】
実際露光起因不良パターンの特徴量において、特定の露光工程の露光装置で平均値が高いことが検出された。またその露光工程に関連するQCデータと強い相関があることが判明し、不良の原因を解明することができた。
以上述べたように、本実施形態の方法により、不良パターンの発生原因を特定することが可能である。
【0036】
次に、図29乃至図32を参照して第6の実施例を説明する。
この実施例は、複数の特徴量を成分とするベクトルを考え、前記ベクトルより構成される空間において不良パターンの識別を行うもので、特にウエーハ面内分布の判定を行うものである。図29は、DRAMのウエーハプロセス終了後にウエーハ上の各チップ中の各ビットをテストしたものである。このウエーハの場合、第1の実施例で述べた露光起因の不良パターンが発生している。さらに、その不良パターンがウエーハ中央部に局在していることが分かる。不良発生装置特定の観点では、第1の実施例で述べたウエーハ全面で発生しているパターンと、この実施例で示す面内で偏った分布をしているパターンは、同じ露光起因不良でも区別する必要がある。そこで不良パターンの検出とその面内分布の判定を同時に行うことにした。
まず、第1の実施例の方法で露光起因の不良パターンの特徴量を求めた。この特徴量は、スキャン露光の方向別に求めており、スキャン方向・スリット方向の特徴量をまとめて(Sx,Sy)の2次元ベクトルで表すことにする。
次に、面内分布の判定を行う特徴量を定義する。第2の実施例と同様にリング状領域を設定し、ウエーハ半径rに対しr/2未満の領域の平均不良数m1、r/2以上の領域の平均不良数m2より、この特徴量Prを次式(数14)で定義する。
【0037】
【数14】
Pr=m2/(m1+m2)
Prは、不良数がウエーハ中央に偏る程0になり、逆に、外周に偏るほど1になる。ウエーハ全面で均等に存在する場合は0.5になる。
幾つかの不良パターンが存在するウエーハについて、この特徴量Prを求めた結果を図30に示す。特徴量(Sx,Sy)により露光起因不良が発生していることが分かる。さらに、特徴量Prにより、露光起因不良がウエーハ中央、全面、外周に各々存在していることが分かる。
この様子を特徴量(Sx,Sy,Pr)から成る3次元の空間(特徴量空間)で表した結果を図31に示す。Sx、Sy、Prに各々閾値を設定し、各閾値で区切られた領域が面内分布で分類した露光起因不良の各モード(ウエーハ中央露光起因不良、全面露光起因不良、外周露光起因不良)を表している。
特徴量空間での不良分類は、判定条件を複雑化した時に有効である。不良パターンがウエーハ面内の一部にのみ存在する場合、特徴量の検出感度が鈍くなることがある。ウエーハの中央部にのみ露光起因不良が存在する場合、特徴量は、ウエーハ全面に存在する場合に比べ小さな値になる傾向がある。ウエーハの外周のみに存在する場合も同様である。そこで(Sx,Sy)の閾値をPrで変化させることにより、誤判定を低減することが出来る。すなわち特徴量空間において図31の直方体の辺をPrが0及び1付近で狭め、図32に示す領域を露光起因不良の判定領域とすればよい。
【0038】
なお面内分布を判定する方法として、特徴量を算出するための重ね合わせ領域自体を、面内分布を判定したい領域に限定することも考えられる。この実施例の場合、r/2リングの内側と外側の領域でそれぞれショット単位の重ね合わせを行えばよい。特徴量が線形すなわち重ね合わせ原理が成り立つ場合は、この方法で面内分布の判定を行うことができる。しかし特徴量が非線形な場合、不良パターンの濃淡と特徴量の大小が必ずしも一致しない。露光起因不良の特徴量は線形でなく、ある領域内で不良パターンが淡い場合、値がやや小さくなる傾向はあるが、定量性に乏しく、面内分布の判定には適していない。特徴量は、必ずしも線形とは限らないため、この実施例で示すように、面内分布を判定する線形な特徴量を別途定め、特徴量空間で判定を行う方法が有効である。
以上述べたように、この実施例の方法によれば、露光起因不良とその面内分布を高精度に求めることができる。
【0039】
次に、図33乃至図38を参照して第7の実施例を説明する。
この実施例は、互いに類似する不良パターンを特徴量空間における判別を行うことで、誤判定を低減するものである。図33は、DRAMのウエーハプロセス終了後にウエーハ上の各チップ中の各ビットをテストしたものである。Eのウエーハは、ショット周期の不良パターンが発生しており、露光起因の不良発生原因があると推定される。一方Fのウエーハは、不良ビットの濃淡がチップ周期で繰り返しており、ウェーハEは、別のパターンである。ウェーハFの不良パターンは、ウェーハEとは別の原因で発生したと考えられる。しかし、ウェーハFの不良パターンを第1の実施例の方法に従いショット単位で重ね合わせると、重ね合わせた結果はショットより小さなチップの周期で規則性を持つことになり、露光起因不良の特徴量(Sx,Sy)は、大きな値になると考えられる。この場合ウエーハFを露光起因不良パターンと誤判定することになる。
【0040】
これを避けるため、Fを「チップ性不良」と呼称することにし、チップ性不良の特徴量を定義した。定義方法を図34に示す。チップ性不良は第1の実施例で行ったショット単位の重ね合わせデータが、チップの周期を持っているか否かで判定した。すなわち、スキャン露光のスキャン及びスリット方向へ射影した1次元プロファイルを用い、1次元プロファイルの周期性を求めた。周期性は、1次元プロファイルの自己相関関数において、その第1番目の極小点が半周期(逆位相)に対応していることより算出した。例えば、スキャン方向(x方向)の1次元プロファイルの自己相関関数の第1極小点がラグ=Lxであった場合、x方向の周期Px=2・Lxで求めた。x方向のチップ性不良特徴量Cxは、Pxがチップ周期と一致する場合に最大値1、ショット周期及び周期=0の場合に0を取るようにし、その間を線形補間して算出した。さらに、周期性自体の存在を検知するため閾値を設定し、自己相関関数の第1極小値(負値)が閾値より大きい場合は周期性なしとしてCx=0とした。スリット方向(y方向)も同様である。このようにしてチップ性不良の特徴量(Cx,Cy)を定義した。
【0041】
いくつかのチップ性不良が存在するウエーハと存在しないウエーハで(Cx,Cy)を求めた結果を図35に示す。Cx、Cyが共にある閾値以上の場合チップ性不良が存在していることが分かる。したがって、図35に示す領域G1内に(Cx,Cy)が入っているか否かでチップ性不良の有無が判定できる。
次に、露光起因不良のウエーハとチップ性不良のウエーハに対して露光起因不良の特徴量(Sx,Sy)を求めた結果を図36に示す。チップ性不良は、露光起因不良に対する閾値の直上領域H1に分布していることが分かる。逆に露光起因不良であればチップ性不良の特徴量が閾値を上回ることはない。したがって、露光起因不良とチップ性不良の判別を次のようにして行うことができる。
露光起因不良の条件:(Sx,Sy)が領域H1又はH2にあり、且つH1の場合(Cx,Cy)が領域G1にない。
チップ性不良の条件:(Cx,Cy)が領域G1にある。
この判別をベクトル(Sx,Sy,Cx,Cy)から成る特徴量空間で考えると図37及び図38のようになる。まず、図35に示すように、Cyが閾値以下の領域I0と、閾値以上の領域I1に分ける。Cyが閾値以下のI0の領域であった場合(図37)、Cxに依らず(Sx,Sy)がH1又はH2の領域であれば露光起因不良と判定する。
【0042】
一方Cyが閾値以上のI1の領域であった場合(図38)、Cxが閾値以下であればH1とH2が露光起因不良を判定されるが、Cxが閾値以上であればH2のみが露光起因不良の領域となる。このように(Sx,Sy,Cx,Cy)から成る特徴量空間で領域判定を行うことにより、相互に依存し合う露光起因不良とチップ性不良の混同を避けることができる。
以上述べたように、複数の特徴量から構成される特徴量空間で領域判定を行うことにより、互いに独立でない不良モードを明確に識別し、誤判定を避けることができる。
【0043】
次に、図39乃至図44を参照して第8の実施例を説明する。
この実施例は、特徴量空間で定義される不良モードに対し、スカラー量の特徴量を与えるものである。第6及び第7の実施例6で述べたように、n個の特徴量から構成されるn次元特徴量空間内に領域を設定し、特徴量を成分とするベクトルが領域内に来るか否かでモードを特定することができる。場合によっては図32あるいは図38のように複雑な領域を設定することにより、モード特定精度を向上させることができる。ここで判明するのは、その不良モードの有り/無しである。しかし特徴量ベクトルが判定領域の閾値付近にある場合と、領域の中央に位置する場合では、不良モードの「程度」が異なっていると考えられる(すなわち閾値付近なら程度が軽い)。さらに、不良モードの発生状況に対し統計的な検定を行う場合がある。この際不良モードの存在が一つの数値で表されていると都合が良い。したがって、不良モードは、その程度も含めて連続値を取るスカラー量で特徴量化することが望ましい。
【0044】
特徴量(C1,C2,・・・,Cn)で表される特徴量空間Cを考える。C内のある領域で定義される不良モードAがあるとする。Aを一つの連続した数値(スカラー化特徴量f)で表すことにする。まず、スカラー化特徴量は、規格化されたものとする。すなわち不良モードAが完全に存在しない場合はf=0、最も強く存在する場合はf=1、閾値上に位置する場合はf=0.5を取り、その間は補間されるものとする。補間を行うために、C内に格子点を設定し、次の3種類の集合を考える。
L:Aが完全に存在しない状態を表す格子点の集合
T:Aを判定する閾値上に位置する格子点の集合
U:Aが最も強く存在する状態を表す格子点の集合
fの規格化条件より、L上の格子点には0、T上の格子点には0.5、U上の格子点には1を各々割り付ける。次に、任意の格子点Piにおけるスカラー化特徴量f(Pi)を決定する。決定方法としては、例えば、特徴量空間内の距離に関して線形補間を行えばよい。すなわち、まずPiが不良モードAに属しているか否かの判定を行う。もしAに属している場合は、次式(数15)で求め、Aに属していない場合は、次式(数16)で求めれば良い。
【0045】
【数15】
f(Pi)=0.5×(1+ /[Tk Pi ]/( /[Tk Pi ]+ /[Pi Uj ]))
【0046】
【数16】
f(Pi)=0.5× /[Ll Pi ]/( /[Ll Pi ]+ /[Pi Tk ])
ここでLl 、Tk 、Uj は、各々Pi に最も近いL、T、U上の格子点であり、 /[Tk Pi ]、 /[Pi Uj ]、 /[Ll Pi ]、 /[Pi Tk ]は、それぞれ、Tk ・Pi 間、Pi ・Uj 間、Ll ・Pi 間、Pi ・Tk 間の距離を表している。この様子を図39に示す。Ll →Pi →Tk あるいはTk →Pi →Uj へ至る折れ線を考え、各線分の長さに関して補間を行っていることになる。なお任意の点P(C1,C2,・・・,Cn)に対するf(P)は、各格子点に関して求めたf(Pi)をさらに補間して求めればよい。補間方法としては、例えば、fをC1,C2,・・・,Cnに関する次のP次多項式(数17)で近似し、係数a1、a2、・・・amは、最小2乗法を適用して次式(数18)で求めても良い。
【0047】
【数17】
f(C1,C2,Λ,Cn)=a1C1p +a2C1p-1 C2+Λ+am
【0048】
【数18】
a1Σ(K1i )2 +a2ΣK1i K2i +…+amΣK1i Kmi
i i i
=Σfi K1i
i
a2ΣK1i K2i +a2Σ(K2i )2 +…+amΣK2i Kmi
i i i
=Σfi K2i
i
・・・・・
amΣK1i Kmi +a2ΣK2i Kmi +…+amΣ(Kmi )2
i i i
=Σfi Kmi
i
K1=C1p ,K2=C1p-1 C2,Λ,Km=1であり、(C1,C2,・・・,Cn)に関するP次以下の全ての項である。あるいは隣接格子点の値から補間しても良い。
【0049】
簡単な例として、第1の実施例で述べた露光起因不良パターンにこの実施例の方法を適用した場合について述べる。第1の実施例ではスキャン露光の各方向(スキャン方向、スリット方向)に対し特徴量を求めていた。ここでは、それを(C1,C2)と置く。C1、C2に対し、各々閾値を設けて判定を行えばスキャン露光の各方向への偏りでパターン分類が出来る。
一方、露光起因不良全体を考え、それに統計的な検定を適用したい場合が存在する。この場合露光起因不良の存在が(C1,C2)の2次元ベクトルで表されているよりも、例えば、fと言うスカラー量で記述されていると都合が良い場合が多い。例えば歩留り(=スカラー量)に対して、ある統計的な検定を行うプログラムがあった場合、歩留りをスカラー化特徴量fに置き換えれば、同じプログラムを使用して露光起因不良全体の検定を行うことができる。
【0050】
この場合の特徴量空間の様子を図40に示す。C1、C2の閾値は共に0.4であり、少なくとも一方が0.4を越えた場合露光起因不良ありと判定される。したがって、図40の斜線部が露光起因不良全体を表す。この特徴量空間に図41で示されるように0.1間隔で格子点を設定した。次に、上記で述べた補間を行うためのL、T、Uに属する格子点を決定する。Lは、C1、C2が共にゼロの状態に対応させた。Uとしては様々な対応方法が考えられるが、スキャン方向の偏りが単独で最も強く存在する場合(C1=1、C2は任意)、スリット方向の偏りが単独で最も強く存在する場合(C2=1、C1は任意)は、互いに対等で最も強く露光起因不良が存在している状態と考えられる。したがって、これらに属する格子点をUとした。Tは、露光起因不良有り/無しの境界上に位置する格子点にすれば良い。これらを図42に示す。
【0051】
格子点を設定すれば、機械的に(数15)〜(数18)式を適用し、特徴量空間内にスカラー化特徴量f(C1,C2)を定義することができる。その結果を図42に示す。L上でf=0、U上でf=1、T付近でf=0.5となり、その間は連続的に補間されている。なお、図42はC1、C2に関する4次多項式で表した。これより2次元ベクトル(C1,C2)で表されていた露光起因不良全体の存在が、その程度も含めて、f(C1,C2)と言うスカラー量で定量化できた。
この実施例の方法は、領域設定を複雑化した時に特に有効である。図32に示すように、面内分布に応じて閾値を補正した場合も、機械的にスカラー化特徴量f(Sx,Sy,Pr)を定めることが出来る。すなわち、
L:(Sx,Sy,Pr)=(0,0,t),0≦t≦1となる直線上の格子点
U:Sx=1又はSy=1となる平面上の格子点
T:補正された閾値曲面上の格子点
に取ればよい。図37及び図38に示すように4次元空間(Sx,Sy,Cx,Cy)内に領域設定された不良モードでも全く同様である。
【0052】
特徴量空間を組み合わせることで、さらに複雑なモード分類を考えることができる。例えば図32、図37及び図38を組み合わせて(Sx,Sy,Cx,Cy,Pr)で表される5次元特徴量空間を考える。この空間の領域設定では、
・露光起因不良
・露光起因不良の面内分布
・面内分布による露光起因不良の判定閾値補正
・チップ性不良
・チップ性不良による露光起因不良の判定閾値補正
が考慮されている。なお、Prによる閾値補正は、ある一定割合で減少させる操作とし、(Cx,Cy)による閾値補正に対しても、同じ比率で行うものとする。この領域設定を利用して、例えば、以下のような不良モード分類を考えることができる。
・露光起因不良全体
・面内均一な露光起因不良
・面内不均一な露光起因不良
・ウエーハ中央偏り型露光起因不良
・ウエーハ外周偏り型露光起因不良
・スキャン方向偏り型露光起因不良
・スリット方向偏り型露光起因不良
・チップ性不良
【0053】
この他にも細かいモード分類(例えば、ウエーハ中央偏り型スキャン方向偏り型露光起因不良等)を考えることもできる。各不良モードに対しU、T、Lを設定すれば、機械的にスカラー化特徴量を定義することが出来る。例えば、面内均一な露光起因不良の場合を図44に示す。なお、図44は、(Cx,Cy)が閾値以下の領域とし、(Sx,Sy,Pr)の3軸について示してある。一般に、U及びLは、そのモードを記述する特徴量の取り得る範囲で容易に決定される。図44の場合UはSx=1又はSy=1の平面上で、且つPr=0.5の直線上の格子点に取ればよい。Lは、(Sx,Sy)=0の直線上に取ればよい。Tは周囲の格子点のモード判定結果を参照し、判定が変化している位置の格子点に割り振ればよい。
このようにして各不良モードに対し機械的にスカラー化特徴量を定義することができた。スカラー化特徴量は、第4及び第5の実施例に示すスカラー量を対象とする統計処理システム中に容易に組み入れることができる。その結果、各不良モードの歩留り改善効果及び不良発生装置を特定することができた。このように特徴量空間を導入することで、不良パターンを数ベクトル空間に還元し、定量化及び統計処理を容易に行うことができる。
以上述べたように特徴量空間内にスカラー量の特徴量を新たに定義し、複雑なモード分類に対して定量化を機械的に行うことができる。
【0054】
【発明の効果】
以上説明したように、本発明によれば、半導体集積回路の不良パターンを、その対称性あるいは周期性を表す繰り返し単位に重ね合せることにより強調した後、特徴量化することにより高感度に自動検出することができる。さらに、空間的に偏って存在する不良の偏りの程度を表す特徴量と予め想定した不良パターンの存在を表す特徴量とを照合することで、あらかじめ想定していない不良パターンの存在を自動検出することができる。また、複数の特徴量の組み合せで表される特徴量空間における領域で不良モードを判定することにより、不良モードの詳細な分類を高精度に行うことができ、さらに、複雑な条件設定がされた不良モードに対して、スカラー量の特徴量を機械的に定義できるため、定量化及び統計処理を容易に行うことができる。
【図面の簡単な説明】
【図1】露光起因不良の自動検出フローチャート。
【図2】露光プロセス起因の不良が存在するウエーハの不良ビット分布図。
【図3】不良数情報の露光単位での重ね合わせ方法を説明するウェーハ平面図。
【図4】露光単位で重ね合わせた不良数分布図及び1次元プロファイル化した図。
【図5】特徴量を算出するための荷重平均係数を表す図。
【図6】検出したい不良パターンの繰り返し単位に対し異常と判定されるパターンを説明するウェーハ平面図。
【図7】不良ビット分布パターンと露光起因不良特徴量を示す分布図。
【図8】露光プロセス起因不良パターンの自動検出装置のブロック図。
【図9】外周不良の自動検出フローチャート。
【図10】外周不良の存在するウエーハの不良ビット分布図。
【図11】不良数情報の同心円単位での重ね合わせ方法を説明するウェーハ平面図。
【図12】不良数のウエーハ面内半径方向分布図。
【図13】不良ビット分布パターンと外周不良特徴量示す分布図。
【図14】露光起因、および外周不良パターンの自動検出装置のブロック図。
【図15】予め想定していない不良パターンの自動検出フローチャート。
【図16】予め想定していない不良パターンが存在するウエーハの不良ビット分布図。
【図17】予め想定していない不良パターンの自動検出装置のブロック図。
【図18】図17の装置による不良パターンの判定結果を示す分布図。
【図19】露光単位の繰り返し単位情報を図17の装置に入力する形式を示した図。
【図20】露光単位で重ね合せたデータを図17の装置が出力する形式を示した図。
【図21】同心円単位の繰り返し単位情報を図17の装置に入力する形式を示した図。
【図22】同心円単位で重ね合せたデータを図17の装置が出力する形式を示した図。
【図23】不良パターンの歩留りへの影響度の算出手順を示すフローチャート。
【図24】不良パターンの歩留りへの影響度を算出する装置のブロック図。
【図25】不良パターンの発生原因を特定する手順を示すフローチャート。
【図26】不良パターンの発生原因を特定する装置のブロック図。
【図27】装置履歴と特徴量を照合して求めた度数分布図。
【図28】QCデータと特徴量を照合してもとめた散布図。
【図29】ウエーハ中央露光起因不良の不良ビットの分布図。
【図30】露光起因不良のウエーハ面内分布と特徴量を示す図。
【図31】特徴量空間での露光起因不良の面内分布による分類図。
【図32】特徴量空間における面内分布による露光起因不良の判定閾値を補正する図。
【図33】露光起因不良とチップ性不良の不良ビットの分布図。
【図34】チップ性不良の特徴量の定義方法を示す図。
【図35】特徴量によるチップ性不良の検出を説明する図。
【図36】露光起因不良及びチップ性不良に対する露光起因不良の特徴量の分布図。
【図37】特徴量空間における露光起因不良のチップ性不良がない場合の検出方法を説明する図。
【図38】特徴量空間における露光起因不良の一部チップ性不良が存在する領域を含む場合の検出方法を説明する図。
【図39】特徴量空間内の距離に関する線形補間により格子点上のスカラー化特徴量を決定する方法を説明する図。
【図40】特徴量空間におけるショット性不良全体を表わす領域を示す図。
【図41】特徴量空間内に設定した格子点を示す図。
【図42】補間を行うための格子点の設定方法を説明する図。
【図43】特徴量空間に定義したショット性不良全体を表わすスカラー量特徴量の等高線図。
【図44】面内均一な露光起因不良を表すスカラー化特徴量を算出するための格子点の設定方法を説明する図。
Claims (7)
- 半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1の工程と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2の工程と、この重ね合せによって算出されたデータから前記露光単位に基づく不良の度合いを示す特徴量を算出する第3の工程と、前記第2の工程を実施する前に、前記第1の工程によって抽出された前記位置情報から、異常な位置情報を除外する工程と、閾値を設定する工程とを具備し、前記閾値と前記特徴量を照合し前記露光単位に基づく不良を判定することを特徴とする半導体集積回路の不良検出方法。
- 前記第1の工程によって抽出された前記位置情報の合計が周囲の位置情報に対して大きい場合に、前記異常な位置情報とすることを特徴とする請求項1に記載の半導体集積回路の不良検出方法。
- 前記露光単位に基づく不良を予め設定する工程と、空間的に偏って存在する不良の偏りの程度を表す特徴量を算出する工程とを有し、前記予め設定した露光単位に基づく不良の存在を示す特徴量では検知されず、且つ前記空間的に偏って存在する不良の偏りの程度を表す特徴量で検出される不良が存在した場合、前記予め設定した露光単位に基づく不良以外の不良であると判定することを特徴とする請求項1又は請求項2に記載の半導体集積回路の不良検出方法。
- 半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1計算部と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2計算部と、この重ね合せによって算出されたデータから露光単位に基づく不良の度合いを示す特徴量を算出する第3計算部と、前記第1計算部によって抽出された前記位置情報から、異常な位置情報を除外する第4計算部を有することを特徴とする半導体集積回路の不良検出装置。
- 半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1計算部と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2計算部と、この重ね合せによって算出されたデータから露光単位に基づく不良の度合いを示す特徴量を算出する第3計算部と、前記第1計算部によって抽出された前記位置情報の合計が前記位置情報の周囲の位置情報に対して大きい場合に前記異常な位置情報と判定する第5計算部を有することを特徴とする半導体集積回路の不良検出装置。
- 半導体ウェーハ上に形成された集積回路の不良の位置情報を抽出する第1計算部と、前記位置情報を前記半導体ウェーハ面内の露光単位で重ね合わせる第2計算部と、この重ね合せによって算出されたデータから露光単位に基づく不良の度合いを示す特徴量を算出する第3計算部と、前記露光単位に基づく不良を予め設定する第7計算部と、空間的に偏って存在する不良の偏りの程度を表す特徴量を算出する第8計算部とを有し、前記第7計算部で設定した前記露光単位に基づく不良の存在を示す特徴量では検知されず、且つ前記第8計算部で算出した空間的に偏って存在する不良の偏りの程度を表す特徴量で検出される不良が存在した場合、前記第7計算部で設定した前記露光単位に基づく不良以外の不良であると判定する第9計算部を有することを特徴とする半導体集積回路の不良検出装置。
- 閾値を設定する第6計算部と、前記第3計算部が前記閾値と前記特徴量を照合し前記露光単位に基づく不良を判定することを特徴とする請求項4乃至請求項6のいずれかに記載の半導体集積回路の不良検出装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278194A JP4170611B2 (ja) | 2001-03-29 | 2001-09-13 | 半導体集積回路の不良検出方法及び不良検出装置 |
TW091105326A TW550720B (en) | 2001-03-29 | 2002-03-20 | Equipment and method of detecting faults in semiconductor integrated circuits |
US10/107,297 US7222026B2 (en) | 2001-03-29 | 2002-03-28 | Equipment for and method of detecting faults in semiconductor integrated circuits |
KR10-2002-0017082A KR100515865B1 (ko) | 2001-03-29 | 2002-03-28 | 반도체 집적 회로의 불량 검출 방법 및 불량 검출 장치 |
CNB021233330A CN1224089C (zh) | 2001-03-29 | 2002-03-29 | 半导体集成电路的不良检测方法和不良检测装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001095479 | 2001-03-29 | ||
JP2001-95479 | 2001-03-29 | ||
JP2001278194A JP4170611B2 (ja) | 2001-03-29 | 2001-09-13 | 半導体集積回路の不良検出方法及び不良検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002359266A JP2002359266A (ja) | 2002-12-13 |
JP4170611B2 true JP4170611B2 (ja) | 2008-10-22 |
Family
ID=26612519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001278194A Expired - Fee Related JP4170611B2 (ja) | 2001-03-29 | 2001-09-13 | 半導体集積回路の不良検出方法及び不良検出装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7222026B2 (ja) |
JP (1) | JP4170611B2 (ja) |
KR (1) | KR100515865B1 (ja) |
CN (1) | CN1224089C (ja) |
TW (1) | TW550720B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8417477B2 (en) * | 2001-05-24 | 2013-04-09 | Test Acuity Solutions, Inc. | Methods and apparatus for local outlier detection |
US7225256B2 (en) * | 2001-11-30 | 2007-05-29 | Oracle International Corporation | Impersonation in an access system |
US20070219741A1 (en) * | 2005-05-20 | 2007-09-20 | Emilio Miguelanez | Methods and apparatus for hybrid outlier detection |
JP4489777B2 (ja) * | 2003-06-10 | 2010-06-23 | ケーエルエー−テンコール コーポレイション | マルチチャネルデータのグラフィック表現を用いて基板の表面において生じる欠陥を分類するための方法及びシステム |
JP3913715B2 (ja) | 2003-06-18 | 2007-05-09 | 株式会社東芝 | 不良検出方法 |
JP3742087B2 (ja) | 2003-11-07 | 2006-02-01 | 株式会社東芝 | 不良検出システム、不良検出方法及び不良検出プログラム |
JP4649837B2 (ja) * | 2003-12-12 | 2011-03-16 | 株式会社ニコン | データ分析方法、及び、デバイス製造方法とそのシステム |
US7019835B2 (en) * | 2004-02-19 | 2006-03-28 | Molecular Imprints, Inc. | Method and system to measure characteristics of a film disposed on a substrate |
JP4250552B2 (ja) | 2004-03-03 | 2009-04-08 | 株式会社東芝 | 製造装置管理システム、製造装置管理方法及びプログラム |
JP4413673B2 (ja) * | 2004-03-29 | 2010-02-10 | 株式会社東芝 | 不良原因装置特定システム及び不良原因装置特定方法 |
KR100687870B1 (ko) * | 2005-04-04 | 2007-02-27 | 주식회사 하이닉스반도체 | 웨이퍼의 불량 검사 방법 |
US7340359B2 (en) * | 2005-05-02 | 2008-03-04 | Optimaltest Ltd | Augmenting semiconductor's devices quality and reliability |
JP4874580B2 (ja) | 2005-06-14 | 2012-02-15 | 株式会社東芝 | 異常原因特定方法および異常原因特定システム |
WO2007125941A1 (ja) * | 2006-04-27 | 2007-11-08 | Sharp Kabushiki Kaisha | 欠陥分布分類方法およびシステム、原因設備特定方法およびシステム、コンピュータプログラム、並びに記録媒体 |
US20080010531A1 (en) * | 2006-06-12 | 2008-01-10 | Mks Instruments, Inc. | Classifying faults associated with a manufacturing process |
JP2008004641A (ja) | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不良検出システム、不良検出方法及びプログラム |
JP4786505B2 (ja) * | 2006-11-13 | 2011-10-05 | 株式会社東芝 | 不良検出方法 |
US8271103B2 (en) | 2007-05-02 | 2012-09-18 | Mks Instruments, Inc. | Automated model building and model updating |
US7916275B2 (en) * | 2007-09-19 | 2011-03-29 | Asml Netherlands B.V. | Methods of characterizing similarity or consistency in a set of entities |
US7983859B2 (en) * | 2007-09-26 | 2011-07-19 | Kabushiki Kaisha Toshiba | System and method for analyzing defects on a wafer |
JP4997069B2 (ja) * | 2007-10-30 | 2012-08-08 | 株式会社東芝 | 不良検出方法及び不良検出装置 |
JP4799574B2 (ja) * | 2008-02-29 | 2011-10-26 | 株式会社東芝 | 線状パターンの検知方法および装置 |
US8494798B2 (en) * | 2008-09-02 | 2013-07-23 | Mks Instruments, Inc. | Automated model building and batch model building for a manufacturing process, process monitoring, and fault detection |
JP2010087459A (ja) * | 2008-09-08 | 2010-04-15 | Toshiba Corp | 故障原因特定装置および方法 |
US9069345B2 (en) * | 2009-01-23 | 2015-06-30 | Mks Instruments, Inc. | Controlling a manufacturing process with a multivariate model |
KR101201860B1 (ko) * | 2010-10-29 | 2012-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치와 그 테스트 방법 및 제조방법 |
US8838408B2 (en) | 2010-11-11 | 2014-09-16 | Optimal Plus Ltd | Misalignment indication decision system and method |
US8855804B2 (en) | 2010-11-16 | 2014-10-07 | Mks Instruments, Inc. | Controlling a discrete-type manufacturing process with a multivariate model |
JP2012199338A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 故障診断支援方法、プログラム及び装置 |
US9541471B2 (en) | 2012-04-06 | 2017-01-10 | Mks Instruments, Inc. | Multivariate prediction of a batch manufacturing process |
US9429939B2 (en) | 2012-04-06 | 2016-08-30 | Mks Instruments, Inc. | Multivariate monitoring of a batch manufacturing process |
JP2014063914A (ja) * | 2012-09-21 | 2014-04-10 | Renesas Electronics Corp | 半導体検査装置、半導体検査方法およびプログラム |
CN103280414B (zh) * | 2013-04-28 | 2015-03-11 | 合肥京东方光电科技有限公司 | 一种异物不良点监控方法及监控装置 |
JP6165658B2 (ja) * | 2014-03-20 | 2017-07-19 | 株式会社東芝 | 製造装置管理システム及び製造装置管理方法 |
US9891267B2 (en) | 2016-06-14 | 2018-02-13 | Nxp Usa, Inc. | Kernel based cluster fault analysis |
JP7565715B2 (ja) | 2020-06-24 | 2024-10-11 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、およびマップ作成装置 |
WO2023166585A1 (ja) * | 2022-03-02 | 2023-09-07 | 株式会社アドバンテスト | 半導体試験結果分析装置、半導体試験結果分析方法およびコンピュータプログラム |
CN116880438B (zh) * | 2023-04-03 | 2024-04-26 | 材谷金带(佛山)金属复合材料有限公司 | 退火设备控制系统的故障检测方法及系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS604231A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体装置の検査方法 |
US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
US6172363B1 (en) * | 1996-03-05 | 2001-01-09 | Hitachi, Ltd. | Method and apparatus for inspecting integrated circuit pattern |
JPH10213422A (ja) * | 1997-01-29 | 1998-08-11 | Hitachi Ltd | パタ−ン検査装置 |
JP3995768B2 (ja) * | 1997-10-02 | 2007-10-24 | 株式会社ルネサステクノロジ | 不良解析方法及びその装置 |
US6446021B1 (en) * | 1998-02-27 | 2002-09-03 | Micron Technology, Inc. | Method and apparatus to display processing parameter |
JP4220595B2 (ja) * | 1998-08-10 | 2009-02-04 | 株式会社日立製作所 | 欠陥の分類方法並びに教示用データ作成方法 |
US6324481B1 (en) * | 1998-10-21 | 2001-11-27 | Texas Instruments Incorporated | Method for the calculation of wafer probe yield limits from in-line defect monitor data |
JP4080087B2 (ja) * | 1999-02-01 | 2008-04-23 | 株式会社日立製作所 | 分析方法,分析システム及び分析装置 |
JP3492226B2 (ja) * | 1999-02-03 | 2004-02-03 | 株式会社日立製作所 | 半導体不良原因絞込み方法 |
JP3556509B2 (ja) * | 1999-03-16 | 2004-08-18 | 株式会社東芝 | 欠陥解析システムおよびその方法 |
JP2000269275A (ja) * | 1999-03-18 | 2000-09-29 | Iwate Toshiba Electronics Kk | マスク共通欠陥判定の方法および装置ならびにマスク共通欠陥チップ測定除外の方法および装置 |
US6507933B1 (en) * | 1999-07-12 | 2003-01-14 | Advanced Micro Devices, Inc. | Automatic defect source classification |
US6466895B1 (en) * | 1999-07-16 | 2002-10-15 | Applied Materials, Inc. | Defect reference system automatic pattern classification |
JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
JP3823073B2 (ja) * | 2002-06-21 | 2006-09-20 | 株式会社日立ハイテクノロジーズ | 電子線を用いた検査方法及び検査装置 |
-
2001
- 2001-09-13 JP JP2001278194A patent/JP4170611B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-20 TW TW091105326A patent/TW550720B/zh active
- 2002-03-28 US US10/107,297 patent/US7222026B2/en not_active Expired - Fee Related
- 2002-03-28 KR KR10-2002-0017082A patent/KR100515865B1/ko not_active IP Right Cessation
- 2002-03-29 CN CNB021233330A patent/CN1224089C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7222026B2 (en) | 2007-05-22 |
US20030011376A1 (en) | 2003-01-16 |
CN1384538A (zh) | 2002-12-11 |
TW550720B (en) | 2003-09-01 |
CN1224089C (zh) | 2005-10-19 |
KR100515865B1 (ko) | 2005-09-21 |
KR20020077199A (ko) | 2002-10-11 |
JP2002359266A (ja) | 2002-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170611B2 (ja) | 半導体集積回路の不良検出方法及び不良検出装置 | |
US11761904B2 (en) | Smart defect calibration system in semiconductor wafer manufacturing | |
US8115169B2 (en) | Method and apparatus of pattern inspection and semiconductor inspection system using the same | |
US8150140B2 (en) | System and method for a semiconductor lithographic process control using statistical information in defect identification | |
JP6204336B2 (ja) | ウェーハ用検査工程を生成するための方法及びシステム | |
US9858659B2 (en) | Pattern inspecting and measuring device and program | |
US8422761B2 (en) | Defect and critical dimension analysis systems and methods for a semiconductor lithographic process | |
US8331651B2 (en) | Method and apparatus for inspecting defect of pattern formed on semiconductor device | |
CN105074896B (zh) | 图案测定装置以及半导体测量系统 | |
US8170707B2 (en) | Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method | |
CN110892516B (zh) | 识别晶片上的干扰缺陷的来源 | |
US20020141647A1 (en) | Pattern evaluation method, pattern evaluation system and computer-readable recorded medium | |
JP2008058090A (ja) | パターン評価方法およびプログラム | |
US20020180468A1 (en) | Adaptive tolerance reference inspection system | |
TW202141031A (zh) | 圖案邊緣檢測方法、圖案邊緣檢測裝置、記錄有使電腦執行圖案邊緣檢測的程式的記錄媒體 | |
Kyogoku et al. | A method for dynamic placement of overlay measurement area cursors using segmentation technique | |
CN115380207A (zh) | 图案匹配方法 | |
CN110889822A (zh) | 晶圆设计影像分析方法、系统与非暂态计算机可读取媒体 | |
CHMIELEWSKI | THE AH LINE EDGE DETECTOR AND THE HIERARCHICAL HOUGH TRANSFORM AS DETECTORS OF THE IRRADIATION FIELD IN SIMULATION IMAGES1 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080517 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |