JP2008004641A - 不良検出システム、不良検出方法及びプログラム - Google Patents

不良検出システム、不良検出方法及びプログラム Download PDF

Info

Publication number
JP2008004641A
JP2008004641A JP2006170677A JP2006170677A JP2008004641A JP 2008004641 A JP2008004641 A JP 2008004641A JP 2006170677 A JP2006170677 A JP 2006170677A JP 2006170677 A JP2006170677 A JP 2006170677A JP 2008004641 A JP2008004641 A JP 2008004641A
Authority
JP
Japan
Prior art keywords
defect
pattern
unit
chip
feature amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006170677A
Other languages
English (en)
Inventor
Hiroshi Matsushita
宏 松下
Yasutaka Arakawa
康孝 荒川
Jiyunji Sugamoto
淳二 菅元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006170677A priority Critical patent/JP2008004641A/ja
Priority to US11/812,398 priority patent/US7529631B2/en
Publication of JP2008004641A publication Critical patent/JP2008004641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32221Correlation between defect and measured parameters to find origin of defect
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32222Fault, defect detection of origin of fault, defect of product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

【課題】半導体装置の不良原因を高精度に検出可能な不良検出システムを提供する。
【解決手段】露光装置を含む複数の製造装置21〜2nの装置パラメータの時系列データ、及び複数の製造装置21〜2nで処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報をそれぞれ取得するデータ取得部11と、不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するパターン分類部12と、時系列データを統計的に処理して特徴量を算出する特徴量算出部13と、ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出し、不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定する有意差検定部14と、有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出する不良検出部15を備える。
【選択図】図1

Description

本発明は、半導体装置の製造に関するもので、特に、半導体装置の不良原因を検出する不良検出システム、不良検出方法及びプログラムに関する。
大規模集積回路(LSI)等の半導体装置の生産性を向上させる課題の一つは、歩留りを向上させることである。歩留りを向上させるには、歩留りロスを分析し、歩留りロスの原因となっているプロセス、製造装置、或いは設計条件を早期に解明し、改善することが重要である。しかし、例えばLSIは数百の工程及び製造装置を経て生産される。そのため、一旦LSIに不良が発生すると、不良原因を検出することは一般に非常に困難である。
半導体装置製造のウェハプロセス終了後に行われる電気的特性試験であるウェハテスト結果は、不良原因解明の重要な手がかりを与えることがある。これは、ウェハテストがウェハ形状のまま行われるためである。ウェハテスト結果をウェハ面内位置でマッピング表示することで、ウェハ面上の不良位置が検出される。その代表的なのもが、メモリ製品で取得されるフェイルビットマップ(FBM)である。ロジック製品、或いはメモリ混載ロジック製品等では、チップ単位での良品(パス)或いは不良品(フェイル)をマッピング表示したパス/フェイルマップが取得される。
ウェハ面内の不良分布は大きく分けて、ウェハ面上の位置に依らず均等に分布する「ランダム不良」と、一部に偏って発生する「クラスタリング不良」の2種類がある。クラスタリング不良は、プロセスや製造装置等に起因したシステマティックな要因がある場合が多く、歩留り低下の大きな原因である。プロセスや製造装置等に起因する不良は、プロセスや製造装置固有の不良パターンをウェハ面上に生じさせる。したがって、クラスタリング不良のパターン分析が不良発生原因解明の糸口であると見なせる。
半導体装置製造における不良検出は、同じクラスタリング不良が発生したウェハ或いは製造ロットについて、クリーンルーム内での製造履歴を遡って行われる。例えば、同じクラスタリング不良が発生したウェハに同一の工程で共通して処理された製造装置がないか調査し、クラスタリング不良を定量化した特徴量に対して、製造装置間で有意差検定を行う方法が提案されている(例えば、特許文献1参照。)。
しかし、半導体装置の製造におけるクラスタリング不良は、ウェハ面内のパターンとして現れるものだけではない。例えばリソグラフィ工程における不具合は、リソグラフィ工程の処理単位、即ちショット領域内のパターンとして現れる。また、メモリ製品等ではメモリセルアレイ群の中央と端でプロセス処理の状態が異なり、メモリセルアレイの端に不良が偏って発生することがある。この場合、チップ内にクラスタリング不良のパターンが生じる。
従来は、チップサイズ以上の単位で不良を示すウェハテスト結果を用いて、ウェハ面内傾向としてクラスタリング不良のパターン分類・不良検出が行われていた。しかし、チップサイズ以上の単位で不良を示すウェハテスト結果を用いた場合、ショット領域或いはチップ内のクラスタリング不良のパターン分類・不良検出ができず、半導体装置の不良原因を高精度に検出することができなかった。
特開2002−359266号公報
本発明は、半導体装置の不良原因を高精度に検出可能な不良検出システム、不良検出方法及びプログラムを提供することを目的とする。
本発明の一態様によれば、(イ)露光装置を含む複数の製造装置の装置パラメータの時系列データ、及び複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報をそれぞれ取得するデータ取得部と、(ロ)不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するパターン分類部と、(ハ)時系列データを統計的に処理して特徴量を算出する特徴量算出部と、(ニ)ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出し、不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定する有意差検定部と、(ホ)有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出する不良検出部とを備える不良検出システムが提供される。
本発明の他の態様によれば、(イ)露光装置を含む複数の製造装置の装置パラメータの時系列データを取得するステップと、(ロ)複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報を取得するステップと、(ハ)不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するステップと、(ニ)時系列データを統計的に処理して特徴量を算出するステップと、(ホ)ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出するステップと、(ヘ)不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定するステップと、(ト)有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出するステップとを含む不良検出方法が提供される。
本発明の更に他の態様によれば、(イ)露光装置を含む複数の製造装置の装置パラメータの時系列データを取得する命令と、(ロ)複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報を取得する命令と、(ハ)不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類する命令と、(ニ)時系列データを統計的に処理して特徴量を算出する命令と、(ホ)ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出する命令と、(ヘ)不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定する命令と、(ト)有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出する命令とをコンピュータに実行させるプログラムが提供される。
本発明によれば、半導体装置の不良原因を高精度に検出可能な不良検出システム、不良検出方法及びプログラムを提供することが可能となる。
以下図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、装置やシステムの構成等は現実のものとは異なることに留意すべきである。したがって、具体的な構成は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの構成等が異なる部分が含まれていることは勿論である。
本発明の実施の形態に係る不良検出システムは、図1に示すように、中央処理装置(CPU)1と、CPU1に接続された装置パラメータデータベース41、生産管理データベース46、ウェハテストデータベース44、不良パターン分類データベース6、特徴量データベース7及びリアルタイムモニタデータベース8を備える。
CPU1は、露光装置を含む複数の製造装置21,22,・・・,2nの装置パラメータの時系列データ、及び複数の製造装置21,22,・・・,2nで処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報をそれぞれ取得するデータ取得部11と、不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するパターン分類部12と、時系列データを統計的に処理して特徴量を算出する特徴量算出部13と、ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出し、不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定する有意差検定部14と、有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出する不良検出部15を備える。CPU1のデータ取得部11、パターン分類部12、特徴量算出部13、有意差検定部14、不良検出部15の詳細は後述する。
装置パラメータデータベース41は、装置パラメータ収集サーバ40に接続されている。装置パラメータ収集サーバ40は、装置パラメータ取得ユニット31,32,・・・,3nに接続されている。装置パラメータ取得ユニット31,32,・・・,3nは、製造装置21,22,・・・,2nにそれぞれ接続されている。
製造装置21,22,・・・,2nには、例えば、イオン注入装置、不純物拡散装置、熱酸化装置、化学的気相堆積(CVD)装置、熱処理装置、スパッタリング装置、真空蒸着装置、メッキ処理装置、化学的機械的研磨(CMP)装置、ドライ又はウエットエッチング装置、洗浄装置、露光装置、ダイシング装置及びボンディング装置等の種々の半導体製造装置が含まれる。更に、純水製造装置やガスの純化装置等の付帯設備が含まれていても良い。また、これらの製造装置21,22,・・・,2nは、バッチ式装置あるいは枚葉式装置のいずれにも適用可能である。
各製造装置21,22,・・・,2nからは、製造装置21,22,・・・,2nの運転状態や運転条件設定値等の状態をそれぞれ示す複数の装置パラメータが出力されている。装置パラメータとしては、例えば、製造装置21,22,・・・,2nが露光装置の場合は、露光量、ウェハを積載したステージとレチクル間の同期精度、ユニット内湿度、ウェハ表面の凹凸や傾斜等に対するフォーカス制御の追従精度、偏向歪みに対する回転補正量等が挙げられる。製造装置21,22,・・・,2nが真空処理系の膜形成装置、拡散装置、薄膜堆積膜装置のようなチャンバを有する装置である場合は、チャンバ内複数箇所の温度、サセプタ温度、チャンバ外壁複数箇所の温度、チャンバ圧力、ガス流量、ガス流量を制御するバルブの開度等が挙げられる。製造装置21,22,・・・,2nがプラズマ処理系のドライエッチング装置、イオン注入装置のような電極を有する装置である場合は、上述した真空処理系の各種パラメータの他に高周波(RF)のマッチング位置、RF電圧(進行波電圧、反射波電圧)等が挙げられる。装置パラメータは、露光装置のショット領域単位或いはウェハ内のチップ単位で取得することが可能である。
装置パラメータ取得ユニット31,32,・・・,3nは、製造装置21,22,・・・,2nそれぞれの装置パラメータを取得し、例えばクリーンルーム内に設置されたローカルエーリアネットワーク(LAN)等のネットワークシステムに情報を伝達する。
装置パラメータ収集サーバ40は、装置パラメータ取得ユニット31,32,・・・,3nから伝達された装置パラメータを収集し、図2に示すような時系列データとして装置パラメータデータベース41に格納する。
図1に示した生産管理データベース46は、生産管理サーバ45に接続されている。生産管理サーバ45は、製造装置21,22,・・・,2nのそれぞれが処理した製品名、ロット番号、ウェハ番号、チップ番号、及びショット番号等の処理履歴情報が、時刻情報と共に生産管理データベース46に記録されている。
ウェハテストデータベース44は、テスタサーバ20に接続されている。テスタサーバ20には、テスタ42が接続されている。テスタ42は、クリーンルーム内のウェハプロセスが終了したウェハに作製された複数の回路ブロックのそれぞれに対して、各種の電気的テストからなるウェハテストを実施する。本発明の実施の形態では、テスト対象がメモリ製品の例を説明する。図3に示すように、メモリ製品では、ウェハ51上に配列されるチップCA内のメモリセルアレイ52は、チップCAのサイズよりも小さい1024個の小規模なブロックB1,B2,・・・,B1024を含む。テスタ42は、ウェハテスト結果から、ウェハ51面内のブロックB1,B2,・・・,B1024単位での不良分布の情報を「サブチップテストデータ」として取得する。なお、サブチップテストデータは、ブロックB1,B2,・・・,B1024単位の不良分布に限定されず、チップサイズよりも小さい単位の不良分布を示すウェハテスト結果であれば良い。なお、メモリセルアレイ52のブロックB1,B2,・・・,B1024単位より小さいビット単位までの不良分布を示すサブチップテストデータを取得するのは、測定に時間が掛かり、またデータ量も膨大なため、ここではブロックB1,B2,・・・,B1024単位の不良分布を取得する。
図1に示したテスタサーバ20は、テスタ42により取得されたサブチップテストデータを、製品名、ロット番号、ウェハ番号及びチップ番号等の付帯情報と共にウェハテストデータベース44に格納する。
CPU1のデータ取得部11は、装置パラメータデータベース41から読み出した装置パラメータの時系列データを、生産管理サーバ45から読み出した製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の処理履歴情報と共に取得する。更に、データ取得部11は、ウェハテストデータベース44から読み出したサブチップテストデータを、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共に取得する。
CPU1のパターン分類部12は、図4に示すように、ウェハ51面内において、サブチップテストデータの不良分布を、リソグラフィ工程の処理単位であるショット領域SAにグループ化(集合)し、グループ化した不良分布をショット領域SA単位で不良パターンに分類する。即ち、本発明の実施の形態では、リソグラフィ工程での不具合の検出に特化する一例を説明する。ここでは、ショット領域SAが、図3に示したチップCAのサイズと一致するとする。なお、ショット領域SAは、チップCAのサイズよりも大きくても、或いは小さくても良い。
図5に、ショット領域SA内の右下側に偏る不良分布FAを斜線で示す。不良分布FAは、不良ブロック密度が高い不良ブロック多発領域(クラスタリング不良領域)である。不良パターン分類では、図5に示すように、ショット領域SA内を例えば10×10個の小領域DAに分割する。なお、小領域DAのサイズや数は特に限定されない。各小領域DA内には、メモリセルアレイのブロックが例えば1000個程度含まれている。ショット領域SAにおいて、左端から右端の小領域DAの順で、最上行から最下行まで並べることにより、図6に示す不良ブロック密度のショット領域SA毎の変化を「特徴量の変化を示す波形」として示す(以後、「特徴量の変化を示す波形」を「特徴量波形」という。)。また、図7に示すようなショット領域SA内の下側に偏る不良分布FAは、図8に示すように特徴量波形として示される(以下において「特徴量波形化される」という。)。図9に示すようなショット領域SA内の左側に偏る不良分布FAは、図10に示すように特徴量波形化される。図6、図8及び図10に示すように、特徴量波形は、不良分布FAの偏り具合によりそれぞれ固有の形状となる。
更に、CPU1のパターン分類部12は、図6、図8及び図10に示すような特徴量波形を用いて、各ショット領域SAの不良分布FAを不良パターンに分類する。不良パターンの分類では、例えば、特徴量波形の相関関数を算出し、相関関数を閾値と比較することにより不良分布FAの類似性を判定し、類似性のある不良分布FAをグルーピングすれば良い。不良パターンの分類結果、図11に示すように、分類対象とした100ロット分のサブチップテストデータに対して、不良パターン分類番号[1]〜[3]の3種類の不良パターンに分類されるとする。図11において、不良パターン分類番号[1]の不良パターンは、ショット領域SAの上側に不良分布FAが偏っているパターンである。不良パターン分類番号[2]の不良パターンは、ショット領域SAの右端に不良分布FAが偏っているパターンである。不良パターン分類番号[3]の不良パターンは、ショット領域SA内で縦縞状に不良分布FAが偏っているパターンである。不良パターンの分類結果は、各不良パターンが存在した製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共に不良パターン分類データベース6に格納される。
CPU1の特徴量算出部13は、図2に示すような装置パラメータの時系列データの波形を特徴量化する。ここで、「特徴量化」とは、一定期間の装置パラメータの時系列データの波形を、一つのスカラー量(特徴量)で表現することを意味する。本発明の実施の形態においては、ショット領域SA単位で、ショット領域SAの処理期間中の装置パラメータの時系列データを特徴量化した(以下、「特徴量化した装置パラメータの時系列データ」を「装置パラメータ波形特徴量」という。)。特徴量化の方法としては、例えば処理期間中の波形の最大値、平均値又は分散を用いるが、その他の統計値を用いてもよい。装置パラメータ波形特徴量のそれぞれを、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共に特徴量データベース7に格納する。
CPU1の有意差検定部14は、特徴量データベース7から読み出した装置パラメータ波形特徴量番号[i](i:正の整数)の装置パラメータ波形特徴量と、不良パターン分類データベース6から読み出した不良パターン分類番号[j](j:正の整数)の不良パターンとを、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号を共通項として用いて、図12に示すように関連付ける。
更に、有意差検定部14は、不良パターン分類番号[j]の不良パターンが存在するショット領域を「異常ショット」、不良パターンが存在しないショット領域を「正常ショット」と定義する。有意差検定部14は、装置パラメータ波形特徴量番号[i]の装置パラメータ波形特徴量に対して、不良パターン分類番号[j]の不良パターンの有無による頻度分布、即ち、不良パターン分類番号[j]の異常ショット及び正常ショットのそれぞれに分けた頻度分布を算出する。更に、有意差検定部14は、装置パラメータ波形特徴量番号[i]及び不良パターン分類番号[j]のすべての組み合わせに対して、装置パラメータ波形特徴量の異常ショット及び正常ショットのそれぞれに分けた頻度分布間の有意差検定を実施し、有意差検定値Pijを算出する。有意差検定としては、例えばカイ2乗(χ)検定が行われる。更に、有意差検定部14は、有意差検定値Pijが検定基準値(例えば、0.05)以下の場合、有意差が有ると判定する。
例えば、図13に示すように、装置パラメータ波形特徴量番号[1]の装置パラメータ波形特徴量に対して、不良パターン分類番号[1]の異常ショット及び正常ショットのそれぞれに分けた頻度分布が算出される。図13に示した異常ショット及び正常ショットのそれぞれに分けた頻度分布は、一見して互いに類似している。有意差検定により、異常ショット及び正常ショットのそれぞれに分けた頻度分布間の有意差検定値P11は、検定基準値以上となり、有意差が無いと判定される。
一方、図14に示すように、装置パラメータ波形特徴量番号[2]の装置パラメータ波形特徴量に対して、不良パターン分類番号[2]の異常ショット及び正常ショットのそれぞれに分けた頻度分布が算出される。図14に示した異常ショット及び正常ショットのそれぞれに分けた頻度分布は、一見して互いに相違している。有意差検定により、異常ショット及び正常ショットのそれぞれに分けた頻度分布間の有意差検定値P12は、検定基準値以下となり、有意差が有ると判定される。
CPU1の不良検出部15は、有意差が有ると判定された装置パラメータ波形特徴量番号[i]に対応する装置パラメータを、不良パターン分類番号[j]の不良パターンの不良原因として検出する。図15に示すように、装置パラメータ波形特徴量番号[1]〜[6]の装置パラメータとして、例えば、リソグラフィ工程に関連するパラメータである露光量、同期精度、ユニット内湿度、フォーカス追従精度、回転補正量、現像液温度が挙げられている。例えば、不良パターン分類番号[1]の不良パターンに対して、露光量が不良原因として検出される。不良パターン分類番号[2]の不良パターンに対して、フォーカス追従精度が不良原因として検出される。不良パターン分類番号[3]の不良パターンに対して、同期精度が不良原因として検出される。
更に、不良検出部15は、図16に示すように、不良原因として検出した装置パラメータの異常発生の状況と、異常発生に該当するプロセス名、製造装置名、装置パラメータ名、及び特徴量の算出に用いた特徴量アルゴリズム等の異常発生情報をリアルタイムモニタデータベース8に格納する。
図1に示したCPU1には、入力装置2、出力装置3、及び主記憶装置4が接続されている。入力装置2は、キーボード、マウス等の機器を指す。入力装置2から入力操作が行われると対応するキー情報がCPU1に伝達される。出力装置3は、モニタ等の画面を指し、液晶表示装置(LCD)、発光ダイオード(LED)パネル、エレクトロルミネセンス(EL)パネル等が使用可能である。出力装置3は、CPU1により制御され、電気的テストから得られるサブチップテストデータや装置パラメータを定量化する特徴量の計算結果等を表示する。主記憶装置4は、CPU1における演算において、計算途中や解析途中のデータを一時的に保存する。プログラム記憶装置5は、不良パターンの分類、装置パラメータの特徴量化、或いは特徴量解析の統計的な演算等をCPU1に実行させるためのプログラムを保存している。
次に、本発明の実施の形態に係る不良検出方法を、図17に示すフローチャートを用いて説明する。
まず、複数の製造装置21,22,・・・,2nが、特定の半導体装置を製造するために複数のウェハをロット単位で処理しているものとする。複数のロットを順次処理する複数の製造装置21,22,・・・,2nの状態を示す図2に示すような装置パラメータの時系列データが、工程の進行に対応して順次それぞれ装置パラメータ取得ユニット31,32,・・・,3nで取得される。装置パラメータ取得ユニット31,32,・・・,3nのそれぞれにより取得された装置パラメータの時系列データは、装置パラメータ収集サーバ40により装置パラメータデータベース41に格納されている。製造装置21,22,・・・,2nのそれぞれで処理された製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の処理履歴情報が、生産管理サーバ45により時刻情報と共に生産管理データベース46に格納される。また、テスタ42によりウェハプロセスが終了した半導体装置のウェハに作製された複数の回路ブロックのそれぞれに対して、各種の電気的テストからなるウェハテストが実施される。テスタ42を管理するテスタサーバ20では、図4に示すチップサイズよりも細かい単位(ブロック単位)の不良分布の情報であるサブチップテストデータが作成され、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共にウェハテストデータベース44に格納される。
(イ)ステップS1において、図1に示したCPU1のデータ取得部11が、装置パラメータデータベース41から、複数の製造装置21,22,・・・,2nのそれぞれの状態を示す複数の装置パラメータの時系列データを取得する。ステップS2において、データ取得部11が、生産管理データベース46から、複数の製造装置21,22,・・・,2nのそれぞれで処理された製品名、ロット番号、ウェハ番号、チップ番号及びショット番号の時系列データを取得する。ステップS3において、データ取得部11が、テスタサーバ20から、チップサイズより小さい単位のウェハテスト結果であるサブチップテストデータを製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共に取得する。
(ロ)ステップS4において、パターン分類部12は、図4に示すように、サブチップテストデータのチップサイズより細かい単位(ブロック単位)の不良分布FAをショット領域SA単位にグループ化し、ショット領域SA単位で特徴量波形化する。ステップS5で、対象となるすべてのショット領域SAの特徴量のパターンが特徴量波形化されるまで、ステップS4の特徴量波形化が繰り返される。
(ハ)ステップS6において、パターン分類部12は、サブチップテストデータのチップサイズより細かい単位(ブロック単位)の不良分布FAをショット領域SA毎にグループ化した特徴量波形を用いて、ショット領域SA内の不良分布FAを図11に示すように不良パターンに分類する。不良パターンの分類結果は、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共に、不良パターン分類データベース6に格納する。
(ニ)ステップS7において、特徴量算出部13が、複数の装置パラメータの時系列データのそれぞれをショット領域単位で統計的に処理して定量化した装置パラメータ波形特徴量を算出する。装置パラメータ波形特徴量は、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号等の付帯情報と共に、特徴量データベース7に格納される。
(ホ)ステップS8において、有意差検定部14は、図12に示すように、製品名、ロット番号、ウェハ番号、チップ番号及びショット番号を共通項として用いて、装置パラメータ波形特徴量番号[i]と不良パターン分類番号[j]を関連付ける。装置パラメータ波形特徴量番号[i]、及び不良パターン分類番号[j]の不良パターンのすべての組み合わせの有意差検定値Pijを算出するため、まず、装置パラメータ波形特徴量番号[i]を1、及び不良パターン分類番号[j]を1とする。
(ヘ)ステップS9において、有意差検定部14は、不良パターン分類番号[j]の不良パターンが存在するショット領域を「異常ショット」、且つ不良パターンが存在しないショット領域を「正常ショット」と定義する。有意差検定部14が、図13及び図14に示すように、装置パラメータ波形特徴量番号[i]の装置パラメータ波形特徴量に対して、不良パターン分類番号[j]の不良パターンの有無、即ち異常ショット及び正常ショットのそれぞれに分けた頻度分布を算出する。有意差検定部14は、不良パターン毎に正常ショットと異常ショットの頻度分布間の有意差検定を実施し、有意差検定値Pijを算出する。
(ト)ステップS10において、装置パラメータ波形特徴量番号[i]、及び不良パターン分類番号[j]のすべての組み合わせについて有意差検定値Pijが算出されるまで、ステップS9の有意差検定値Pijの算出が繰り返される。
(チ)ステップS11において、不良検出部15が、各有意差検定値Pijを検定基準値と比較して、図15に示すように、有意差の有る装置パラメータ波形特徴量番号[i]に対応する装置パラメータを、対応する不良パターン分類番号[j]の不良パターンの不良原因として検出する。更に、不良検出部15が、図16に示すような不良パターン発生原因と検出された装置パラメータの異常発生の状況、異常発生に該当するプロセス名、製造装置名、装置パラメータ名称、及び異常を検知した特徴量アルゴリズム等の異常発生情報がリアルタイムモニタデータベース8に格納される。製造装置21,22,・・・,2nでは、異常発生情報に基づいて、不良原因として検出された装置パラメータに対応する部位を補正したり、監視したりすることで、半導体装置の生産効率を向上させることができる。
以上説明したように、本発明の実施の形態に係る不良検出システム及び不良検出方法によれば、チップサイズよりも細かい単位の不良分布の情報であるサブチップテストデータのパターン分類と装置パラメータを関連付けることにより、チップ単位以上のウェハ面内傾向を用いた不良パターン分類・不良検出では判明しなかった不良原因を高精度に検出することができる。
図17に示した一連の手順、即ち:複数の製造装置の状態をそれぞれ表す複数の装置パラメータのそれぞれの時系列データを取得する命令;複数の製造装置で処理されるウェハのチップサイズよりも細かい単位の不良分布の情報を取得する命令;不良分布の情報をショット領域単位でグループ化し不良パターンに分類する命令;時系列データを統計的に処理して複数の特徴量をそれぞれ算出する命令;不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出する命令;ショット領域単位で、不良パターンの有無のそれぞれに分けた頻度分布間の有意差検定を実施する命令;有意差検定の結果、有意差のある特徴量に対応する装置パラメータを不良原因として検出する命令;等は、図17と等価なアルゴリズムのプログラムにより、図1に示した不良検出システムを制御して実行出来る。このプログラムは、例えば、プログラム記憶装置5に記憶させればよい。また、このプログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体を不良検出システムのプログラム記憶装置5に読み込ませることにより、本発明の実施の形態の一連の手順を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク又は磁気テープ等のプログラムを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、CD−ROM,MOディスク等が「コンピュータ読取り可能な記録媒体」に含まれる。
次に、本発明の実施の形態に係る半導体装置の製造方法を、図18のフローチャートを参照しながら説明する。なお、以下に述べる半導体装置の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。
(イ)ステップS100において、プロセスシミュレーション、リソグラフィシミュレーション、デバイスシミュレーション、及び回路シミュレーションが行われ、レイアウトデータ(CADデータ)を生成する。
(ロ)ステップS200において、ステップS100で生成されたCADデータの設計パターンに対してマスクデータを生成する。マスクデータに基づいてマスクパターンがマスク基板に形成され、フォトマスクが作製される。なお、フォトマスクはLSIの製造工程の各段階に対応した枚葉分作製されてフォトマスクのセットが用意される。
(ハ)ステップS301のチップ製造工程では、ステップS301の前工程及びステップS305の後工程が実施される。ステップS301の前工程では、ステップS303のフロントエンド工程(基板工程)及びステップS304のバックエンド工程(表面配線工程)が実施される。ステップS303におけるフロントエンド工程においては、例えばステップS310における酸化工程、ステップS311におけるレジスト塗布工程、ステップS312におけるフォトリソグラフィ工程、ステップS313におけるステップS312で作成したマスクを用いた選択的なイオン注入工程、ステップS314におけるレジスト除去工程、及びステップS315における熱処理工程等が実施される。図18は簡略化した模式的なフローチャートであり、ステップS310で酸化工程の代わりに化学気相成長(CVD)工程の場合もある。また、ステップS313〜S315の代わりに、ステップS312で作成したマスクを用いた選択的なエッチングがされる場合、この選択的なエッチング後レジストを除去してイオン注入、或いはレジストを除去後更にエッチングする場合等種々の組み合わせがある。ステップS303はこのような選択的なイオン注入や選択的なエッチング等の種々のウェハ処理工程が繰り返して実施される。一連の工程が終了すると、ステップS304へ進む。
(ニ)ステップS304においては、基板表面に対して配線処理が施されるバックエンド工程が実施される。バックエンド工程では、例えばステップS316におけるCVD工程、ステップS317におけるレジスト塗布工程、ステップS318におけるフォトリソグラフィ工程、ステップS319におけるステップS318で形成したマスクを用いた選択的なエッチング工程、ステップS320におけるレジスト除去工程、及びステップS321におけるステップS319で形成したビアホールやダマシン溝への金属堆積工程等の種々のウェハ処理工程が繰り返し実施される。バックエンド工程は図18に限定されるものではなく、ステップS316のCVD工程の後、ステップS321の金属堆積工程を行い、その後ステップS317〜320のエッチング工程となる場合等、種々の場合がある。一連の工程により多層配線構造が完成したら、ステップS304へ進む。
(ホ)ステップS304のウェハテスト工程において、テスタ42によるウェハテストが実施される。ここで、図1に示した不良検出システムが、図17に示したステップS1〜S11の手順で説明したように半導体装置の不良原因を検出する。即ち、データ取得部11が、露光装置を含む複数の製造装置の装置パラメータの時系列データ、及び複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報を取得する。パターン分類部12が、不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類する。特徴量算出部13が、時系列データを統計的に処理して特徴量を算出する。有意差検定部14が、ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出し、不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定する。不良検出部15が、有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出する。
(ヘ)ステップS305の後工程において、ウェハが所定のチップサイズに分割され、パッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを接続等のパッケージ組み立ての工程が実施される。ステップS400において、半導体装置の検査を経て半導体装置が完成され、ステップS500において出荷される。
本発明の実施の形態に係る半導体装置の製造方法によれば、ステップS304の検査工程において、図17に示したステップS1〜S11の手順を用いた不良検出により、ステップS312,S318における露光装置のショット領域単位で不良原因を高精度に検出することができる。これにより、不良原因として検出された露光装置の装置パラメータを監視したり、装置パラメータに関する部位を改善することで、半導体装置の信頼性を向上でき、高歩留まりを実現可能となる。

(第1の変形例)
本発明の実施の形態の第1の変形例として、ショット領域と無関係な不良分布がある場合を説明する。例えば、図19に示すように、不良分布FAは、隣接する複数のショット領域SAに亘っている。このような不良分布FAをショット領域SA単位で分類しても、不良分布FAの不良原因となる装置パラメータを検出することはできない。そこで、ショット領域SA単位で周期性がない不良分布FAを除外したうえで不良パターンの分類を行う。
例えば、パターン分類部12が、図20に示すようにサブチップテストデータのある一行或いは一列分のショット領域SAを抽出し、1次元プロファイル化する。更に、パターン分類部12が、図20に示した1次元プロファイルに対し、同じ行或いは列に属する他のショット領域SAの1次元プロファイルとの類似性を判定する。類似性を判定する際には、例えばショット領域間の1次元プロファイルの相関係数を算出し、相関係数と閾値を比較することによりショット領域SAの類似性を判定すれば良い。同じ行或いは列に属する他の一箇所以上のショット領域SAと類似すれば、ショット領域SA単位で周期性がある不良分布FAと判定し、不良パターンに分類する。一方、同じ行或いは列に属する他の一箇所以上のショット領域SAと類似しなければ、その不良分布FAにはショット領域SA単位で周期性が無いと判定し、その不良分布FAを除外する。更に、パターン分類部12は、周期性が有ると判定された不良分布FAのみに対して、不良パターンに分類する。
本発明の実施の形態の第1の変形例に係る不良検出方法では、図21に示すように、ステップS6aにおいて、パターン分類部12が、ショット領域SA単位で周期性がある不良分布FAを検出し、周期性が無い不良分布FAを除外する。ステップS6bにおいて、パターン分類部12が、周期性が有ると判定された不良分布FAのみに対して、不良パターンに分類する。他の手順は、図17に示したステップS1〜S11の手順の説明と実質的に同様であるので、重複した説明を省略する。
本発明の実施の形態の第1の変形例によれば、周期性が無い不良分布FAを予め除外したうえで不良検出可能な周期性のある不良分布FAに対して不良パターンに分類するので、不良検出の効率を向上することができる。

(第2の変形例)
本発明の実施の形態の第2の変形例として、一つの不良パターンに対して複数の製造装置(装置パラメータ)を不良原因として検出する場合を説明する。図22に示すように、製造工程A〜Dについて、製造装置が1〜4号機までそれぞれ存在するとする。図11に示した不良パターン分類番号[1]〜[3]の不良パターンのそれぞれの不良原因は、製造工程Aの3号機、製造工程Bの1号機、製造工程Dの2号機の製造パラメータにあるとする。
ここで、製造工程Aにおいて3号機、製造工程Bにおいて1号機で処理されるウェハがあり、製造工程A及び製造工程Bにおいてこのウェハが処理された時期に装置不具合が発生していたとすると、図23に示すように、不良パターン分類番号[1]の不良パターン及び不良パターン分類番号[2]の不良パターンを重ね合わせた形状の不良分布FAが発生する。
パターン分類部12が、図23に示した不良分布FAを不良パターン分類番号[4]の不良パターンとして分類する。有意差検定部14が、統計検定を実施することにより、製造工程Aの3号機の装置パラメータ波形特徴量、及び製造工程Bの1号機の装置パラメータ波形特徴量のそれぞれに対して、不良パターン分類番号[4]の不良の有無で分けた頻度分布間に有意差が有ると判定する。これにより、有意差のあった製造工程Aの3号機の装置パラメータと、製造工程Bの1号機の装置パラメータが、不良パターン分類番号[4]の不良原因として検出される。
本発明の実施の形態の第2の変形例によれば、複数の製造装置(製造パラメータ)が不良原因であった場合でも、一つの不良パターンに対して、不良原因として複数の製造装置(製造パラメータ)を検出することができる。

(第3の変形例)
本発明の実施の形態においては、特徴量化の方法として、最大値、平均又は分散を用いたが、本発明の実施の形態の第3の変形例としては、特徴量化に用いられる種々の特徴量化アルゴリズムを説明する。装置パラメータの時系列データの特徴量化のアルゴリズムのそれぞれから検出が可能な異常は、特徴量化アルゴリズムに依存している。
例えば、特徴量化アルゴリズムの一例では、自己相関関数が用いられる。ロット到着から払い出しまでの装置パラメータの時系列データの規則性が自己相関係数として特徴量化される。装置パラメータの時系列データの自己相関係数は、製造装置の異常発生時に定常状態から変動する装置パラメータの検出に対して有効な特徴量である。
特徴量化アルゴリズムの他の例では、1台の製造装置から取得される複数の装置パラメータに関して、装置パラメータの時系列データの変動の増減傾向の一致率が装置パラメータ波形特徴量として計算される。複数の装置パラメータの時系列データの増減傾向の一致率は、製造装置の異常により複数の装置パラメータが同傾向で変動する場合の検知に有効な特徴量である。
また、特徴量化アルゴリズムの他の例では、装置パラメータの時系列データの時系列変動を1次関数で近似した時の傾きの1次フィッティング係数が装置パラメータ波形特徴量として計算される。1次フィッティング係数は、製造装置のドリフト的な異常を検知する場合に有効な特徴量である。
更に、特徴量化アルゴリズムの他の例では、対象ロットシーケンス及び直前ロットシーケンス期間中の装置パラメータの時系列データとの差異を示す相関関係の相関係数に関する数値が装置パラメータ波形特徴量として計算される。対象ロットシーケンス及び直前ロットシーケンスの相関係数から求められる特徴量は、突発的な異常発生による装置パラメータの時系列データ変化を検知するのに有効となる。
更に、特徴量化アルゴリズムの他の例では、対象ロットシーケンス及び過去のロットシーケンスにおける類似装置パラメータの時系列データの有無を示す相関関係の相関係数に関する数値が装置パラメータ波形特徴量として求められる。対象ロットシーケンス及び過去のロットシーケンスの最大相関係数から求められる特徴量は、レシピによって装置パラメータの時系列データが異なる場合の異常装置パラメータの時系列データ検知に有効となる。

(その他の実施の形態)
上述したのように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、本発明の実施の形態では、図4に示すようにサブチップテストデータの不良分布FAをショット領域SA単位で集合(グループ化)して、不良パターン分類を行い、と装置パラメータの相関解析を行う一例を説明したが、ショット領域SA単位の代わりに、チップ単位に対して行ってもよい。例えば、図24に示すように、サブチップテストデータをチップCA単位で不良パターンに分類し、本発明の実施の形態と同様に不良検出を行う。例えば、チップCA端に偏る不良パターンに対して、化学的機械的研磨(CMP)工程の装置パラメータが、不良原因として検出される。
また、本発明の実施の形態では、半導体装置としてメモリ製品を製造する場合を説明したが、半導体装置としてロジック製品にも適用することができる。この場合、サブチップテストデータの不良情報として、不良ブロックの代わりに、チップレイアウト情報を参照してテスト内容から予測した回路の不良箇所を用いれば良い。
更に、サブチップテストデータの不良情報として、不良ブロックの代わりに、メモリ製品等のリダンダンシ(冗長回路)の使用状況を用いてもよい。この場合、本発明の実施の形態に係る不良パターン分類と同様の分類アルゴリズムにより、リダンダンシを常に多く使っているチップ内の位置を検出しても良い。更に、検出された位置に、より多くのリダンダンシを配置するよう回路設計に反映させてもよい。
このように、本発明はここでは記載していないさまざまな本発明の実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上述したの説明から妥当な特許請求の範囲に係わる発明検出事項によってのみ定められるものである。
本発明の実施の形態に係る不良検出システムの構成の一例を示すブロック図である。 本発明の実施の形態に係る装置パラメータの時系列データの一例を示すグラフである。 本発明の実施の形態に係るメモリセルアレイの一例を示す概略図である。 本発明の実施の形態に係るサブチップテストデータの一例を示す概略図である。 本発明の実施の形態に係るショット領域の不良分布の一例を示す概略図である。 図5に示した不良分布の特徴量波形の一例を示すグラフである。 本発明の実施の形態に係るショット領域内の不良分布の他の一例を示す概略図である。 図7に示した不良分布の特徴量波形の一例を示すグラフである。 本発明の実施の形態に係るショット領域内の不良分布の更に他の一例を示す概略図である。 図9に示した不良分布の特徴量波形の一例を示すグラフである。 本発明の実施の形態に係るショット領域内の不良パターンの分類結果の一例を示す表である。 本発明の実施の形態に係る装置パラメータ波形特徴量及び不良パターンの関連付けの一例を示す表である。 本発明の実施の形態に係る有意差検定を説明するための表である。 本発明の実施の形態に係る有意差検定を説明するための他の表である。 本発明の実施の形態に係る有意差検定結果の一例を示す表である。 本発明の実施の形態に係る不良検出結果の一例を示す表である。 本発明の実施の形態に係る不良検出方法の一例を示すフローチャートである。 本発明の実施の形態に係る半導体装置の製造方法の一例を説明するためのフローチャートである。 本発明の実施の形態の第1の変形例に係るショット領域の周期性と無関係な不良パターンを説明するための概略図である。 本発明の実施の形態の第1の変形例に係る不良パターン分類を説明するための概略図である。 本発明の実施の形態の第1の変形例に係る不良検出方法の一例を説明するためのフローチャートである。 本発明の実施の形態の第2の変形例に係る製造フローを示す概略図である。 本発明の実施の形態の第2の変形例に係るショット領域の不良分布を示す概略図である。 本発明のその他の実施の形態に係るサブチップテストデータを示す概略図である。
符号の説明
1…中央処理装置(CPU)
2…入力装置
3…出力装置
4…主記憶装置
5…プログラム記憶装置
6…不良パターン分類データベース
7…特徴量データベース
8…リアルタイムモニタデータベース
11…データ取得部
12…パターン分類部
13…特徴量算出部
14…有意差検定部
15…不良検出部
20…テスタサーバ
21,22,・・・,2n…製造装置
31,32,・・・,3n…装置パラメータ取得ユニット
40…装置パラメータ収集サーバ
41…装置パラメータデータベース
42…テスタ
44…ウェハテストデータベース
45…生産管理サーバ
46…生産管理データベース
51…ウェハ
52…メモリセルアレイ

Claims (5)

  1. 露光装置を含む複数の製造装置の装置パラメータの時系列データ、及び前記複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報をそれぞれ取得するデータ取得部と、
    前記不良分布の情報を、前記露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するパターン分類部と、
    前記時系列データを統計的に処理して特徴量を算出する特徴量算出部と、
    前記ショット領域単位或いはチップ単位で、前記不良パターンの有無のそれぞれに分けた前記特徴量の頻度分布を算出し、前記不良パターンの有無のそれぞれに分けた前記頻度分布間で有意差の有無を判定する有意差検定部と、
    前記有意差が有ると判定された場合、前記特徴量に対応する前記装置パラメータを前記不良パターンの不良原因として検出する不良検出部
    とを備えることを特徴とする不良検出システム。
  2. 前記パターン分類部が、
    前記ショット領域単位或いはチップ単位における前記不良分布の周期性の有無を判定し、
    前記周期性が有ると判定された前記不良分布のみを前記不良パターンに分類する
    ことを特徴とする請求項1に記載の不良検出システム。
  3. 前記不良検出部が、前記不良パターンの不良原因として、前記装置パラメータを複数種検出することを特徴とする請求項1又は2に記載の不良検出システム。
  4. 露光装置を含む複数の製造装置の装置パラメータの時系列データを取得するステップと、
    前記複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報を取得するステップと、
    前記不良分布の情報を、前記露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するステップと、
    前記時系列データを統計的に処理して特徴量を算出するステップと、
    前記ショット領域単位或いはチップ単位で、前記不良パターンの有無のそれぞれに分けた前記特徴量の頻度分布を算出するステップと、
    前記不良パターンの有無のそれぞれに分けた前記頻度分布間で有意差の有無を判定するステップと、
    前記有意差が有ると判定された場合、前記特徴量に対応する前記装置パラメータを前記不良パターンの不良原因として検出するステップ
    とを含むことを特徴とする不良検出方法。
  5. 露光装置を含む複数の製造装置の装置パラメータの時系列データを取得する命令と、
    前記複数の製造装置で処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報を取得する命令と、
    前記不良分布の情報を、前記露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類する命令と、
    前記時系列データを統計的に処理して特徴量を算出する命令と、
    前記ショット領域単位或いはチップ単位で、前記不良パターンの有無のそれぞれに分けた前記特徴量の頻度分布を算出する命令と、
    前記不良パターンの有無のそれぞれに分けた前記頻度分布間で有意差の有無を判定する命令と、
    前記有意差が有ると判定された場合、前記特徴量に対応する前記装置パラメータを前記不良パターンの不良原因として検出する命令
    とをコンピュータに実行させるためのプログラム。
JP2006170677A 2006-06-20 2006-06-20 不良検出システム、不良検出方法及びプログラム Pending JP2008004641A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006170677A JP2008004641A (ja) 2006-06-20 2006-06-20 不良検出システム、不良検出方法及びプログラム
US11/812,398 US7529631B2 (en) 2006-06-20 2007-06-19 Defect detection system, defect detection method, and defect detection program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170677A JP2008004641A (ja) 2006-06-20 2006-06-20 不良検出システム、不良検出方法及びプログラム

Publications (1)

Publication Number Publication Date
JP2008004641A true JP2008004641A (ja) 2008-01-10

Family

ID=38877749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170677A Pending JP2008004641A (ja) 2006-06-20 2006-06-20 不良検出システム、不良検出方法及びプログラム

Country Status (2)

Country Link
US (1) US7529631B2 (ja)
JP (1) JP2008004641A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010133929A (ja) * 2008-10-28 2010-06-17 Toshiba Corp 欠陥解析装置,および欠陥解析方法
KR101017109B1 (ko) 2008-11-26 2011-02-25 세메스 주식회사 반도체 제조 공정 모니터링 방법
KR20140128351A (ko) 2012-04-13 2014-11-05 가부시키가이샤 히다치 하이테크놀로지즈 하전 입자선 장치
KR20150110314A (ko) * 2014-03-20 2015-10-02 가부시끼가이샤 도시바 제조 장치 관리 시스템 및 제조 장치 관리 방법
JP2015188018A (ja) * 2014-03-26 2015-10-29 富士通セミコンダクター株式会社 解析支援方法、および解析支援プログラム
JP2019139736A (ja) * 2018-02-08 2019-08-22 パナソニックIpマネジメント株式会社 データ分析方法、データ分析装置及びデータ分析プログラム

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009526240A (ja) 2006-02-09 2009-07-16 ケーエルエー−テンカー テクノロジィース コーポレイション ウエハの特性決定のための方法とシステム
US20080319568A1 (en) * 2007-06-22 2008-12-25 International Business Machines Corporation Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data
US7912658B2 (en) 2008-05-28 2011-03-22 Kla-Tencor Corp. Systems and methods for determining two or more characteristics of a wafer
US8494802B2 (en) * 2008-06-19 2013-07-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for determining one or more characteristics of a wafer
US8269960B2 (en) * 2008-07-24 2012-09-18 Kla-Tencor Corp. Computer-implemented methods for inspecting and/or classifying a wafer
JP2010087459A (ja) * 2008-09-08 2010-04-15 Toshiba Corp 故障原因特定装置および方法
FR2981474B1 (fr) * 2011-10-17 2013-12-27 Alstom Technology Ltd Procede de detection preventive d'une panne d'un appareil, programme d'ordinateur, installation et module de detection preventive d'une panne d'un appareil
US8615724B2 (en) * 2011-12-29 2013-12-24 Flextronics Ap Llc Circuit assembly yield prediction with respect to form factor
US9232630B1 (en) 2012-05-18 2016-01-05 Flextronics Ap, Llc Method of making an inlay PCB with embedded coin
US9521754B1 (en) 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
US9910429B2 (en) * 2013-09-03 2018-03-06 The Procter & Gamble Company Systems and methods for adjusting target manufacturing parameters on an absorbent product converting line
US9565748B2 (en) 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9851389B2 (en) 2014-10-21 2017-12-26 Lam Research Corporation Identifying components associated with a fault in a plasma system
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
US11774935B2 (en) * 2016-10-08 2023-10-03 Capcon Limited Apparatus, control method and control device of semiconductor packaging
JP6795444B2 (ja) * 2017-04-06 2020-12-02 ルネサスエレクトロニクス株式会社 異常検知システム、半導体装置の製造システムおよび製造方法
CN108036707A (zh) * 2017-11-30 2018-05-15 浙江富春江水电设备有限公司 立式水轮发电机组负荷机架挠度测量方法
JP6973956B2 (ja) * 2019-07-04 2021-12-01 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
CN111260622A (zh) * 2020-01-14 2020-06-09 湖南城市学院 一种用于安装开关柜内部电气器件的设备及控制方法
CN113936730B (zh) * 2020-07-13 2022-10-14 长鑫存储技术有限公司 半导体芯片的测试方法、测试系统及测试设备
WO2022058870A1 (en) * 2020-09-17 2022-03-24 Center For Deep Learning In Electronics Manufacturing, Inc. Methods and systems for registering images for electronic designs
CN112269732B (zh) * 2020-10-14 2024-01-05 北京轩宇信息技术有限公司 一种软件缺陷预测特征的选择方法及装置
JP2023028393A (ja) * 2021-08-19 2023-03-03 株式会社東芝 データ処理装置、方法及びプログラム
CN114154896B (zh) * 2021-12-09 2022-08-26 苏州捷布森智能科技有限公司 基于mes的智能工厂产品质量监控方法及系统
CN114326924B (zh) * 2022-03-03 2022-06-17 阿里巴巴达摩院(杭州)科技有限公司 信号处理方法和存储介质
CN114780685A (zh) * 2022-04-28 2022-07-22 贵州电网有限责任公司 一种自动识别缺陷信息录入情况并通过无人机补录的方法
CN117558645B (zh) * 2024-01-09 2024-03-29 武汉中导光电设备有限公司 大数据Wafer缺陷确定方法、装置、设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250347B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
JP4170611B2 (ja) * 2001-03-29 2008-10-22 株式会社東芝 半導体集積回路の不良検出方法及び不良検出装置
JP3834008B2 (ja) * 2003-03-19 2006-10-18 株式会社東芝 不良解析装置、不良解析方法および不良解析プログラム
JP3913715B2 (ja) * 2003-06-18 2007-05-09 株式会社東芝 不良検出方法
JP4250552B2 (ja) * 2004-03-03 2009-04-08 株式会社東芝 製造装置管理システム、製造装置管理方法及びプログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010133929A (ja) * 2008-10-28 2010-06-17 Toshiba Corp 欠陥解析装置,および欠陥解析方法
KR101017109B1 (ko) 2008-11-26 2011-02-25 세메스 주식회사 반도체 제조 공정 모니터링 방법
KR20140128351A (ko) 2012-04-13 2014-11-05 가부시키가이샤 히다치 하이테크놀로지즈 하전 입자선 장치
US9040937B2 (en) 2012-04-13 2015-05-26 Hitachi High-Technologies Corporation Charged particle beam apparatus
KR20150110314A (ko) * 2014-03-20 2015-10-02 가부시끼가이샤 도시바 제조 장치 관리 시스템 및 제조 장치 관리 방법
KR101670164B1 (ko) 2014-03-20 2016-10-27 가부시끼가이샤 도시바 제조 장치 관리 시스템 및 제조 장치 관리 방법
JP2015188018A (ja) * 2014-03-26 2015-10-29 富士通セミコンダクター株式会社 解析支援方法、および解析支援プログラム
JP2019139736A (ja) * 2018-02-08 2019-08-22 パナソニックIpマネジメント株式会社 データ分析方法、データ分析装置及びデータ分析プログラム
JP7149499B2 (ja) 2018-02-08 2022-10-07 パナソニックIpマネジメント株式会社 データ分析方法、データ分析装置及びデータ分析プログラム

Also Published As

Publication number Publication date
US7529631B2 (en) 2009-05-05
US20080004823A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP2008004641A (ja) 不良検出システム、不良検出方法及びプログラム
CN109863456B (zh) 确定图案化过程的校正的方法
KR102521159B1 (ko) 반도체 제조 공정을 위한 개선된 공정 제어 기술
JP4874580B2 (ja) 異常原因特定方法および異常原因特定システム
TWI649650B (zh) 模型化系統或執行諸如微影系統之系統之預測維修的方法及相關聯微影系統
CN100424599C (zh) 质量管理系统、质量管理方法及批次单位的晶片处理方法
US6797526B2 (en) Method for manufacturing semiconductor devices and method and its apparatus for processing detected defect data
WO2018202361A1 (en) Method to predict yield of a device manufacturing process
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US7979154B2 (en) Method and system for managing semiconductor manufacturing device
US11803127B2 (en) Method for determining root cause affecting yield in a semiconductor manufacturing process
US7337034B1 (en) Method and apparatus for determining a root cause of a statistical process control failure
JP2006146459A (ja) 半導体デバイスの製造方法および製造システム
JP2008177534A (ja) 半導体製造装置の管理方法、および半導体製造装置の管理システム
TWI758533B (zh) 設計關鍵性分析擴充之製程窗合格取樣
JP2011054804A (ja) 半導体製造装置の管理方法およびシステム
JP2004186374A (ja) 製造データ解析方法及びそれをコンピュータに実行させるプログラム
JP2004158820A (ja) 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法
EP4194951A1 (en) Identifying deviating modules from a reference population for machine diagnostics
US7849366B1 (en) Method and apparatus for predicting yield parameters based on fault classification