CN117558645B - 大数据Wafer缺陷确定方法、装置、设备及存储介质 - Google Patents
大数据Wafer缺陷确定方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117558645B CN117558645B CN202410031466.1A CN202410031466A CN117558645B CN 117558645 B CN117558645 B CN 117558645B CN 202410031466 A CN202410031466 A CN 202410031466A CN 117558645 B CN117558645 B CN 117558645B
- Authority
- CN
- China
- Prior art keywords
- defect
- wafer
- analysis result
- detected
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims abstract description 426
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000003860 storage Methods 0.000 title claims abstract description 13
- 238000004458 analytical method Methods 0.000 claims abstract description 168
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 230000002950 deficient Effects 0.000 claims description 27
- 238000004364 calculation method Methods 0.000 claims description 25
- 238000009826 distribution Methods 0.000 claims description 20
- 238000001914 filtration Methods 0.000 claims description 15
- 230000001788 irregular Effects 0.000 claims description 9
- 238000007689 inspection Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000009412 basement excavation Methods 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 abstract 8
- 238000010586 diagram Methods 0.000 description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005065 mining Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 238000007334 copolymerization reaction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0008—Industrial image inspection checking presence/absence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10004—Still image; Photographic image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种大数据Wafer缺陷确定方法、装置、设备及存储介质，所述方法通过对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源，协助提升了Wafer芯片的制造工艺，提升了Wafer缺陷确定的精度，提高了大数据Wafer缺陷确定的速度和效率。
Description
技术领域
本发明涉及集成电路生产制造技术领域，尤其涉及一种大数据Wafer缺陷确定方法、装置、设备及存储介质。
背景技术
晶片阶段缺陷检测对于集成电路工业而言十分重要，晶片阶段缺陷关系到产品良率与制造成本。
目前的大部分Wafer缺陷检测过程，重点都聚焦在缺陷的检出，即检出更多的缺陷和检出更小的缺陷。
目前的Wafer检测中的缺陷检测中大部分集中在提高检出率和检出精度上，忽略了从现有的检测结果中做进一步的深度挖掘，无法确认缺陷来源，检测精度较差。
发明内容
本发明的主要目的在于提供一种大数据Wafer缺陷确定方法、装置、设备及存储介质，旨在解决现有技术中Wafer缺陷检测偏向检出更多缺陷，无法确认缺陷来源，检测精度较差的技术问题。
第一方面，本发明提供一种大数据Wafer缺陷确定方法，所述大数据Wafer缺陷确定方法包括以下步骤：
对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；
根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；
判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型。
可选地，所述对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性，包括：
对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像；
根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷；
在检测到所述待检测Wafer有缺陷时，获得缺陷属性。
可选地，所述对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性之前，所述大数据Wafer缺陷确定方法还包括：
使用光掩模版Mask对进行待检测Wafer进行弓字型移动循环，以使所述待检测Wafer上布满晶粒Die。
可选地，所述根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果，包括：
根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果。
可选地，所述判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型，包括：
判断所述分析结果是否具有Die级规律和Mask级规律；
在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；
在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；
在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；
在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷。
可选地，所述判断所述分析结果是否具有Die级规律和Mask级规律，包括：
对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；
对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
可选地，所述判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型之后，所述大数据Wafer缺陷确定方法还包括：
从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进。
第二方面，为实现上述目的，本发明还提出一种大数据Wafer缺陷确定装置，所述大数据Wafer缺陷确定装置包括：
缺陷检测模块，用于对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；
分析模块，用于根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；
判断模块，用于判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型。
第三方面，为实现上述目的，本发明还提出一种大数据Wafer缺陷确定设备，所述大数据Wafer缺陷确定设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的大数据Wafer缺陷确定程序，所述大数据Wafer缺陷确定程序配置为实现如上文所述的大数据Wafer缺陷确定方法的步骤。
第四方面，为实现上述目的，本发明还提出一种存储介质，所述存储介质上存储有大数据Wafer缺陷确定程序，所述大数据Wafer缺陷确定程序被处理器执行时实现如上文所述的大数据Wafer缺陷确定方法的步骤。
本发明提出的大数据Wafer缺陷确定方法，通过对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源，协助提升了Wafer芯片的制造工艺，提升了Wafer缺陷确定的精度，提高了大数据Wafer缺陷确定的速度和效率。
附图说明
图1为本发明实施例方案涉及的硬件运行环境的设备结构示意图；
图2为本发明大数据Wafer缺陷确定方法第一实施例的流程示意图；
图3为本发明大数据Wafer缺陷确定方法第二实施例的流程示意图；
图4为本发明大数据Wafer缺陷确定方法第三实施例的流程示意图；
图5为大数据Wafer缺陷确定方法中Wafer Die制造工艺示意图；
图6为本发明大数据Wafer缺陷确定方法第四实施例的流程示意图；
图7为本发明大数据Wafer缺陷确定方法第五实施例的流程示意图；
图8为大数据Wafer缺陷确定方法中Die级缺陷示意图；
图9为大数据Wafer缺陷确定方法中Mask级缺陷示意图；
图10为大数据Wafer缺陷确定方法中检测流程示意图；
图11为本发明大数据Wafer缺陷确定方法第六实施例的流程示意图；
图12为本发明大数据Wafer缺陷确定装置第一实施例的功能模块图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的解决方案主要是：通过对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源，协助提升了Wafer芯片的制造工艺，提升了Wafer缺陷确定的精度，提高了大数据Wafer缺陷确定的速度和效率，解决了现有技术中Wafer缺陷检测偏向检出更多缺陷，无法确认缺陷来源，检测精度较差的技术问题。
参照图1，图1为本发明实施例方案涉及的硬件运行环境的设备结构示意图。
如图1所示，该设备可以包括：处理器1001，例如CPU，通信总线1002、用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏（Display）、输入单元比如键盘（Keyboard），可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口（如Wi-Fi接口）。存储器1005可以是高速RAM存储器，也可以是稳定的存储器（Non-Volatile Memory），例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解，图1中示出的设备结构并不构成对该设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种存储介质的存储器1005中可以包括操作装置、网络通信模块、用户接口模块以及大数据Wafer缺陷确定程序。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，并执行以下操作：
对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；
根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；
判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，还执行以下操作：
对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像；
根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷；
在检测到所述待检测Wafer有缺陷时，获得缺陷属性。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，还执行以下操作：
使用光掩模版Mask对进行待检测Wafer进行弓字型移动循环，以使所述待检测Wafer上布满晶粒Die。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，还执行以下操作：
根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，还执行以下操作：
判断所述分析结果是否具有Die级规律和Mask级规律；
在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；
在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；
在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；
在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，还执行以下操作：
对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；
对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
本发明设备通过处理器1001调用存储器1005中存储的大数据Wafer缺陷确定程序，还执行以下操作：
从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进。
本实施例通过上述方案，通过对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源，协助提升了Wafer芯片的制造工艺，提升了Wafer缺陷确定的精度，提高了大数据Wafer缺陷确定的速度和效率。
基于上述硬件结构，提出本发明大数据Wafer缺陷确定方法实施例。
参照图2，图2为本发明大数据Wafer缺陷确定方法第一实施例的流程示意图。
在第一实施例中，所述大数据Wafer缺陷确定方法包括以下步骤：
步骤S10、对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性。
需要说明的是，晶圆Wafer是半导体的薄片，例如晶体硅 (c-Si)，用于制造集成电路，简单来讲，晶圆就是硅做的硅晶片，因为是圆形的，称为晶圆，它主要用于硅半导体集成电路，对待检测晶圆Wafer进行缺陷检测，可以在检测到待检测Wafer有缺陷时，可以获得对应缺陷的缺陷属性。
步骤S20、根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果。
应当理解的是，根据所述缺陷属性对所述待检测Wafer进行缺陷分析，可以获得对应的分析结果。
步骤S30、判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型。
可以理解的是，判断所述分析结果是否具有Die级规律和Mask级规律，生成对应的判断结果，可以根据判断结果确定缺陷类型。
本实施例通过上述方案，通过对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源，协助提升了Wafer芯片的制造工艺，提升了Wafer缺陷确定的精度，提高了大数据Wafer缺陷确定的速度和效率。
进一步地，图3为本发明大数据Wafer缺陷确定方法第二实施例的流程示意图，如图3所示，基于第一实施例提出本发明大数据Wafer缺陷确定方法第二实施例，在本实施例中，所述步骤S10具体包括以下步骤：
步骤S11、对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像。
需要说明的是，对待检测晶圆Wafer进行缺陷检测，获得待检测晶圆Wafer对应的表面影像。
步骤S12、根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷。
可以理解的是，根据所述Wafer表面影像可以判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷。
步骤S13、在检测到所述待检测Wafer有缺陷时，获得缺陷属性。
应当理解的是，在检测到所述待检测Wafer有缺陷时，可以获得对应的缺陷属性。
本实施例通过上述方案，通过对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像；根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷；在检测到所述待检测Wafer有缺陷时，获得缺陷属性，能够快速获得缺陷属性，进而能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源。
进一步地，图4为本发明大数据Wafer缺陷确定方法第三实施例的流程示意图，如图4所示，基于第一实施例提出本发明大数据Wafer缺陷确定方法第三实施例，在本实施例中，所述步骤S10之前，所述大数据Wafer缺陷确定方法还包括以下步骤：
步骤S01、使用光掩模版Mask对进行待检测Wafer进行弓字型移动循环，以使所述待检测Wafer上布满晶粒Die。
需要说明的是，在具体实现中，如图5所示，图5为大数据Wafer缺陷确定方法中Wafer Die制造工艺示意图，参见图5，每个Mask拥有一定数量的Die，Die为Wafer上的一个小块，就是一个晶片晶圆体，封装后就成为一个颗粒，为了使Wafer被充分利用，使用Mask进行弓字型移动循环曝光，最终使Wafer上布满Die。
应当理解的是，Mask为光掩模版、掩膜版，材质为石英玻璃、金属铬和感光胶，该产品是由石英玻璃作为衬底，在其上面镀上一层金属铬和感光胶，成为一种感光材料，把已设计好的电路图形通过电子激光设备曝光在感光胶上,被曝光的区域会被显影出来，在金属铬上形成电路图形，成为类似曝光后的底片的光掩模版，然后应用于对集成电路进行投影定位，通过集成电路光刻机对所投影的电路进行光蚀刻，其生产加工工序为：曝光，显影，去感光胶，最后应用于光蚀刻。
本实施例通过上述方案，通过在所述氨柴发动机的轴瓦和活塞环上进行激光达标，获得台阶面；通过激光共聚显微镜获得所述台阶面的台阶面高度，根据预设测量周期测量所述台阶面高度，将所述台阶面高度作为氨柴发动机的磨损量；根据随时间变化的磨损量数据确定发动机磨损量和时间对应的第一映射关系，能够对氨柴发动机磨损性能进行合理和准确的评价，提升了大数据Wafer缺陷确定的准确性，保证发动机运行的稳定性。
进一步地，图6为本发明大数据Wafer缺陷确定方法第四实施例的流程示意图，如图6所示，基于第一实施例提出本发明大数据Wafer缺陷确定方法第四实施例，在本实施例中，所述步骤S20具体包括以下步骤：
步骤S21、根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果。
需要说明的是，根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，从而可以获得属性计算和属性统计结果，进而将所述属性计算和所述属性统计结果作为分析结果。
本实施例通过上述方案，通过所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果；能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，提升了Wafer缺陷确定的精度。
进一步地，图7为本发明大数据Wafer缺陷确定方法第五实施例的流程示意图，如图7所示，基于第一实施例提出本发明大数据Wafer缺陷确定方法第五实施例，在本实施例中，所述步骤S30具体包括以下步骤：
步骤S31、判断所述分析结果是否具有Die级规律和Mask级规律。
需要说明的是，在正常的检测结束后，进行缺陷的属性计算和缺陷的属性统计，通过分析缺陷的分布规律，来判断其是否具有Die级规律和Mask级规律，从而进一步确认缺陷的来源。
进一步的，所述步骤S31具体包括以下步骤：
对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；
对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
应当理解的是，参见图8，图8为大数据Wafer缺陷确定方法中Die级缺陷示意图，如图8所示，圆○表示每个Die的特定位置都有一个缺陷，叉×表示某些Die的特定位置有缺陷；通过对检出的缺陷进行大数据的过滤分析，可以看出，圆表示的在每个Die的特定位置的缺陷，表现出十分明显的分布规律，因此可以推断出两种可能：（1）检测缺陷的方法有问题，会导致在Die的特定位置出现假缺陷，因此这种情况下需要把这些假缺陷过滤掉；（2）出现了某种工艺制程问题，导致了在Die的特定位置出现真缺陷，需要把这个规律缺陷反馈给前序工艺，分析规律缺陷的出现原因。
在具体实现中，参见图9，图9为大数据Wafer缺陷确定方法中Mask级缺陷示意图，如图9所示，若缺陷在每个Mask级呈现出分布规律，如图中的叉代所代表的Mask级规律缺陷，圈代表其他的随机缺陷；通过对缺陷进行大数据分析，找出其在Mask级的分布规律特点，从中可以看到两种可能：（1）检测方法存在系统级的问题，导致了此Mask级的分布规律；（2）相同Mask某个特定的Die存在系统级的缺陷，可能是使用此Mask进行曝光的过程中引入的，因此需要检查前序工艺。
步骤S32、在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷。
可以理解的是，参见图10，图10为大数据Wafer缺陷确定方法中检测流程示意图，如图10所示，在所述分析结果不具有所述Die级规律时，可以判定当前缺陷的缺陷类型为无规律缺陷。
步骤S33、在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律。
应当理解的是，如图10所示，在所述分析结果具有所述Die级规律时，可以进一步判断所述分析结果是否具有所述Mask级规律。
步骤S34、在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷。
可以理解的是，如图10所示，在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷。
步骤S35、在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷。
应当理解的是，如图10所示，在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷。
本实施例通过上述方案，通过判断所述分析结果是否具有Die级规律和Mask级规律；在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷，能够对缺陷进行宏观的分析，对现有的检测结果进行深度挖掘，按照缺陷的特点来分析其来源，协助提升了Wafer芯片的制造工艺，提升了Wafer缺陷确定的精度，提高了大数据Wafer缺陷确定的速度和效率。
进一步地，图11为本发明大数据Wafer缺陷确定方法第六实施例的流程示意图，如图11所示，基于第一实施例提出本发明大数据Wafer缺陷确定方法第六实施例，在本实施例中，所述步骤S30之后，所述大数据Wafer缺陷确定方法包括以下步骤：
步骤S40、从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进。
需要说明的是，从预先设置的策略库中可以获取与所述缺陷类型对应的缺陷改进策略，进而可以将对应的缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行针对性的改进，从而达到指导改善前序工艺的目的。
本实施例通过上述方案，通过从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进，可以明显的在不增加任何硬件成本的条件下，提升缺陷的正确率。
相应地，本发明进一步提供一种大数据Wafer缺陷确定装置。
参照图12，图12为本发明大数据Wafer缺陷确定装置第一实施例的功能模块图。
本发明大数据Wafer缺陷确定装置第一实施例中，该大数据Wafer缺陷确定装置包括：
缺陷检测模块10，用于对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性。
分析模块20，用于根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果。
判断模块30，用于判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型。
所述缺陷检测模块10，还用于对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像；根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷；在检测到所述待检测Wafer有缺陷时，获得缺陷属性。
所述缺陷检测模块10，还用于使用光掩模版Mask对进行待检测Wafer进行弓字型移动循环，以使所述待检测Wafer上布满晶粒Die。
所述分析模块20，还用于根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果。
所述判断模块30，还用于判断所述分析结果是否具有Die级规律和Mask级规律；在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷。
所述判断模块30，还用于对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
所述判断模块30，还用于从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进。
其中，大数据Wafer缺陷确定装置的各个功能模块实现的步骤可参照本发明大数据Wafer缺陷确定方法的各个实施例，此处不再赘述。
此外，本发明实施例还提出一种存储介质，所述存储介质上存储有大数据Wafer缺陷确定程序，所述大数据Wafer缺陷确定程序被处理器执行时实现如下操作：
对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；
根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；
判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型。
进一步地，所述大数据Wafer缺陷确定程序被处理器执行时还实现如下操作：
对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像；
根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷；
在检测到所述待检测Wafer有缺陷时，获得缺陷属性。
进一步地，所述大数据Wafer缺陷确定程序被处理器执行时还实现如下操作：
使用光掩模版Mask对进行待检测Wafer进行弓字型移动循环，以使所述待检测Wafer上布满晶粒Die。
进一步地，所述大数据Wafer缺陷确定程序被处理器执行时还实现如下操作：
根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果。
进一步地，所述大数据Wafer缺陷确定程序被处理器执行时还实现如下操作：
判断所述分析结果是否具有Die级规律和Mask级规律；
在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；
在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；
在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；
在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷。
进一步地，所述大数据Wafer缺陷确定程序被处理器执行时还实现如下操作：
对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；
对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
进一步地，所述大数据Wafer缺陷确定程序被处理器执行时还实现如下操作：
从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进。
本领域技术人员可以理解，实现上述实施方式方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备（可以是单片机，芯片等）或处理器（processor）执行本申请各个实施方式所述方法的全部或部分步骤；而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种大数据Wafer缺陷确定方法，其特征在于，所述大数据Wafer缺陷确定方法包括：
对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；
根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；
判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；
其中，所述判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型，包括：
判断所述分析结果是否具有Die级规律和Mask级规律；
在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；
在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；
在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；
在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷；
其中，所述判断所述分析结果是否具有Die级规律和Mask级规律，包括：
对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；
对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
2.如权利要求1所述的大数据Wafer缺陷确定方法，其特征在于，所述对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性，包括：
对待检测晶圆Wafer进行缺陷检测，获得Wafer表面影像；
根据所述Wafer表面影像判断所述Wafer表面影像是否存在若干对称条纹，在待检测Wafer不存在所述对称条纹时，判定待检测Wafer有缺陷；
在检测到所述待检测Wafer有缺陷时，获得缺陷属性。
3.如权利要求1所述的大数据Wafer缺陷确定方法，其特征在于，所述对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性之前，所述大数据Wafer缺陷确定方法还包括：
使用光掩模版Mask对进行待检测Wafer进行弓字型移动循环，以使所述待检测Wafer上布满晶粒Die。
4.如权利要求1所述的大数据Wafer缺陷确定方法，其特征在于，所述根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果，包括：
根据所述缺陷属性对所述待检测Wafer进行属性计算和属性统计的缺陷分析，获得属性计算和属性统计结果，将所述属性计算和所述属性统计结果作为分析结果。
5.如权利要求1所述的大数据Wafer缺陷确定方法，其特征在于，所述判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型之后，所述大数据Wafer缺陷确定方法还包括：
从预设策略库中获取与所述缺陷类型对应的缺陷改进策略，将所述缺陷改进策略反馈至工艺控制中心，以使所述工艺控制中心根据所述缺陷改进策略对前序工艺进行改进。
6.一种大数据Wafer缺陷确定装置，其特征在于，所述大数据Wafer缺陷确定装置包括：
缺陷检测模块，用于对待检测晶圆Wafer进行缺陷检测，在检测到待检测Wafer有缺陷时，获得缺陷属性；
分析模块，用于根据所述缺陷属性对所述待检测Wafer进行缺陷分析，获得分析结果；
判断模块，用于判断所述分析结果是否具有Die级规律和Mask级规律，根据判断结果确定缺陷类型；
所述判断模块，还用于判断所述分析结果是否具有Die级规律和Mask级规律；在所述分析结果不具有所述Die级规律时，判定当前缺陷的缺陷类型为无规律缺陷；在所述分析结果具有所述Die级规律时，进一步判断所述分析结果是否具有所述Mask级规律；在所述分析结果不具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Die级缺陷；在所述分析结果具有所述Mask级规律时，判定所述当前缺陷的缺陷类型为Mask级缺陷；
所述判断模块，还用于对所述分析结果进行大数据过滤分析，在确定每个Die上存在晶粒位置缺陷，且所述晶粒位置缺陷具有分布规律时，判定所述分析结果具有Die级规律；对所述分析结果进行大数据过滤分析，在确定每个Mask上存在光掩模版位置缺陷，且所述光掩模版位置缺陷具有分布规律时，判定所述分析结果具有Mask级规律。
7.一种大数据Wafer缺陷确定设备，其特征在于，所述大数据Wafer缺陷确定设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的大数据Wafer缺陷确定程序，所述大数据Wafer缺陷确定程序配置为实现如权利要求1至5中任一项所述的大数据Wafer缺陷确定方法的步骤。
8.一种存储介质，其特征在于，所述存储介质上存储有大数据Wafer缺陷确定程序，所述大数据Wafer缺陷确定程序被处理器执行时实现如权利要求1至5中任一项所述的大数据Wafer缺陷确定方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410031466.1A CN117558645B (zh) | 2024-01-09 | 2024-01-09 | 大数据Wafer缺陷确定方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410031466.1A CN117558645B (zh) | 2024-01-09 | 2024-01-09 | 大数据Wafer缺陷确定方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117558645A CN117558645A (zh) | 2024-02-13 |
| CN117558645B true CN117558645B (zh) | 2024-03-29 |
Family
ID=89811407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410031466.1A Active CN117558645B (zh) | 2024-01-09 | 2024-01-09 | 大数据Wafer缺陷确定方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117558645B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990049102A (ko) * | 1997-12-11 | 1999-07-05 | 윤종용 | 웨이퍼 디펙트 분류 방법 |
| JP2000194864A (ja) * | 1998-12-28 | 2000-07-14 | Jeol Ltd | パタ―ン欠陥分類装置 |
| JP2001124538A (ja) * | 1999-10-27 | 2001-05-11 | Komatsu Electronic Metals Co Ltd | 物体表面の欠陥検査方法および欠陥検査装置 |
| KR20020068179A (ko) * | 2001-02-20 | 2002-08-27 | 삼성전자 주식회사 | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 |
| JP2015215183A (ja) * | 2014-05-08 | 2015-12-03 | 株式会社神戸製鋼所 | 欠陥分析装置及び欠陥分析方法 |
| KR20200086485A (ko) * | 2019-01-09 | 2020-07-17 | 에스케이텔레콤 주식회사 | 웨이퍼 맵 결함 패턴 인식 방법 및 장치 |
| CN113344886A (zh) * | 2021-06-11 | 2021-09-03 | 长江存储科技有限责任公司 | 晶圆表面缺陷检测方法和设备 |
| CN113448787A (zh) * | 2021-06-29 | 2021-09-28 | 海光信息技术股份有限公司 | 晶圆异常分析的方法、装置、电子设备及可读存储介质 |
| CN115360116A (zh) * | 2022-10-21 | 2022-11-18 | 合肥晶合集成电路股份有限公司 | 一种晶圆的缺陷检测方法及系统 |
| CN115905802A (zh) * | 2022-12-29 | 2023-04-04 | 上海哥瑞利软件股份有限公司 | 基于热力图的半导体晶圆测试良率分析方法 |
| WO2024000731A1 (zh) * | 2022-06-27 | 2024-01-04 | 长鑫存储技术有限公司 | 晶圆缺陷评估方法、装置、存储器芯片和可读存储介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002267615A (ja) * | 2001-03-12 | 2002-09-18 | Olympus Optical Co Ltd | 欠陥検出方法及びその装置 |
| JP2008004641A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 不良検出システム、不良検出方法及びプログラム |
| KR20090070235A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 동부하이텍 | 웨이퍼 맵 동일 불량 유형 분류 방법 |
| US11263737B2 (en) * | 2019-01-10 | 2022-03-01 | Lam Research Corporation | Defect classification and source analysis for semiconductor equipment |
| CN113837983B (zh) * | 2020-06-08 | 2023-09-15 | 长鑫存储技术有限公司 | 一种晶圆缺陷分析方法、系统、设备和介质 |
| CN111899231B (zh) * | 2020-07-17 | 2023-05-02 | 武汉精立电子技术有限公司 | 显示面板缺陷检测方法、装置、设备及存储介质 |
| CN113670935A (zh) * | 2021-08-25 | 2021-11-19 | 武汉中导光电设备有限公司 | 一种半导体晶圆缺陷检测设备及检测方法 |
| CN116542908A (zh) * | 2023-03-30 | 2023-08-04 | 深圳市格灵精睿视觉有限公司 | 晶圆缺陷的检测方法和装置、电子设备及存储介质 |
| CN117197617B (zh) * | 2023-09-19 | 2024-05-28 | 芯率智能科技(苏州)有限公司 | 一种重复缺陷的缺陷分类方法及系统 |
-
2024
- 2024-01-09 CN CN202410031466.1A patent/CN117558645B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990049102A (ko) * | 1997-12-11 | 1999-07-05 | 윤종용 | 웨이퍼 디펙트 분류 방법 |
| JP2000194864A (ja) * | 1998-12-28 | 2000-07-14 | Jeol Ltd | パタ―ン欠陥分類装置 |
| JP2001124538A (ja) * | 1999-10-27 | 2001-05-11 | Komatsu Electronic Metals Co Ltd | 物体表面の欠陥検査方法および欠陥検査装置 |
| KR20020068179A (ko) * | 2001-02-20 | 2002-08-27 | 삼성전자 주식회사 | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 |
| JP2015215183A (ja) * | 2014-05-08 | 2015-12-03 | 株式会社神戸製鋼所 | 欠陥分析装置及び欠陥分析方法 |
| KR20200086485A (ko) * | 2019-01-09 | 2020-07-17 | 에스케이텔레콤 주식회사 | 웨이퍼 맵 결함 패턴 인식 방법 및 장치 |
| CN113344886A (zh) * | 2021-06-11 | 2021-09-03 | 长江存储科技有限责任公司 | 晶圆表面缺陷检测方法和设备 |
| CN113448787A (zh) * | 2021-06-29 | 2021-09-28 | 海光信息技术股份有限公司 | 晶圆异常分析的方法、装置、电子设备及可读存储介质 |
| WO2024000731A1 (zh) * | 2022-06-27 | 2024-01-04 | 长鑫存储技术有限公司 | 晶圆缺陷评估方法、装置、存储器芯片和可读存储介质 |
| CN115360116A (zh) * | 2022-10-21 | 2022-11-18 | 合肥晶合集成电路股份有限公司 | 一种晶圆的缺陷检测方法及系统 |
| CN115905802A (zh) * | 2022-12-29 | 2023-04-04 | 上海哥瑞利软件股份有限公司 | 基于热力图的半导体晶圆测试良率分析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117558645A (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8150140B2 (en) | System and method for a semiconductor lithographic process control using statistical information in defect identification | |
| US8422761B2 (en) | Defect and critical dimension analysis systems and methods for a semiconductor lithographic process | |
| US20190004504A1 (en) | Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process | |
| CN100377304C (zh) | 改善晶圆图案化结构临界尺寸均匀性方法及用于光刻系统 | |
| US20060235663A1 (en) | Method and device for checking lithography data | |
| US10719655B2 (en) | Method and system for quickly diagnosing, classifying, and sampling in-line defects based on CAA pre-diagnosis database | |
| US20160217240A1 (en) | Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication | |
| CN112904679B (zh) | 确定焦点边界、判断晶圆是否需要返工的方法 | |
| US20120259574A1 (en) | Designed-based yield management system | |
| CN114300377A (zh) | 无图形晶圆的良率损失获取系统及获取方法 | |
| KR20210093343A (ko) | 프로세스 제어를 위한 인-다이 계측 방법 및 시스템 | |
| US10503078B2 (en) | Criticality analysis augmented process window qualification sampling | |
| CN117558645B (zh) | 大数据Wafer缺陷确定方法、装置、设备及存储介质 | |
| CN111258186B (zh) | 筛选sraf在光刻胶上显影的光强阈值和预测其被曝光显影的风险的方法 | |
| CN112180690B (zh) | 提升器件关键尺寸面内均一性的方法 | |
| CN109904087A (zh) | 一种半导体晶圆表面颗粒度的检测方法和装置 | |
| US8741511B1 (en) | Determination of lithography tool process condition | |
| WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
| US20220196580A1 (en) | Defect inspection methods of semiconductor wafers | |
| US7127359B2 (en) | Real-time mathematical model for wafer spin defect detection and for misalignment analyses | |
| US20060258023A1 (en) | Method and system for improving integrated circuit manufacturing yield | |
| US10707107B2 (en) | Adaptive alignment methods and systems | |
| CN114063392B (zh) | 准确获取光刻参数的方法 | |
| US20240070846A1 (en) | Wafer image defect detection and characterization for manufacturing process calibration | |
| Yang et al. | Process Window Optimization by Die to Database e Beam Inspection-Tuung Luoh |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |