CN114300377A - 无图形晶圆的良率损失获取系统及获取方法 - Google Patents

无图形晶圆的良率损失获取系统及获取方法 Download PDF

Info

Publication number
CN114300377A
CN114300377A CN202210229247.5A CN202210229247A CN114300377A CN 114300377 A CN114300377 A CN 114300377A CN 202210229247 A CN202210229247 A CN 202210229247A CN 114300377 A CN114300377 A CN 114300377A
Authority
CN
China
Prior art keywords
wafer
chip
coordinate system
yield loss
distribution information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210229247.5A
Other languages
English (en)
Inventor
甄福强
张东杰
蔡俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd, Nexchip Semiconductor Corp filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202210229247.5A priority Critical patent/CN114300377A/zh
Publication of CN114300377A publication Critical patent/CN114300377A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种无图形晶圆的良率损失获取系统。所述系统中,获取单元获取第一文件和第二文件,第一文件包括无图形晶圆表面的缺陷分布信息,第二文件包括一有图形晶圆的芯片分布信息,有图形晶圆与无图形晶圆的规格相同;整合单元整合缺陷分布信息与芯片分布信息得到一目标文件;处理单元以芯片分布信息作为芯片分布模板,利用目标文件统计得到无图形晶圆对应的缺陷芯片数量,并且基于芯片分布模板中的芯片总数量、无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。如此,无需经过光刻和刻蚀制程便可获得无图形晶圆的良率损失,有助于节约时间和成本。本发明还提供一种无图形晶圆的良率损失获取方法。

Description

无图形晶圆的良率损失获取系统及获取方法
技术领域
本发明涉及半导体技术领域,特别涉及一种无图形晶圆的良率损失获取系统及获取方法。
背景技术
在半导体技术中,常需要检测晶圆表面的缺陷及缺陷分布,以估算缺陷所引起的良率损失(yield loss)。对于形成有芯片信息的晶圆(称为有图形晶圆),通过检测不仅可以获得缺陷的数量,还可以获得缺陷在芯片分布图中的位置。然而,对于未形成有芯片信息的晶圆(称为无图形晶圆,Unpattern Wafer),由于缺少芯片信息(Die information),通过表面扫描工具检测,仅可以获得无图形晶圆表面的缺陷数量(Defect count),这种情况下,根据晶圆良率损失的计算公式,无法计算获得无图形晶圆的良率损失。具体的,晶圆良率损失的计算公式如下:
Figure 100002_DEST_PATH_IMAGE002
,其中,yield loss为良率损失,defect die count为缺陷芯片数量,total gross die为芯片总数,killer ratio为缺陷致死率。
为了获得无图形晶圆的良率损失,现有技术通过对无图形晶圆进行光刻及刻蚀来形成芯片信息。图1为一种获得无图形晶圆的良率损失的流程图。如图1所示,现有技术中,获得无图形晶圆的良率损失需要进行以下步骤:1)在裸晶圆(Bare wafer)表面沉积衬垫氧化物层(Pad Oxide),形成无图形晶圆;2)使用非图形晶圆检测机(如KLA+ Surfscan tool(SPX Tool))对无图形晶圆的上表面进行检测,获得所述无图形晶圆整个上表面的缺陷数量;3)在无图形晶圆上形成图形化的掩膜层;4)以图形化的掩膜层为掩膜,刻蚀衬垫氧化物层,以在无图形晶圆上形成图形,使得无图形晶圆上具有芯片信息;5)去除图形化的掩膜层;6)利用明暗场有图形晶圆检测机(BBP&LS Tool)对形成有图形的晶圆进行表面检测,获得晶圆的缺陷芯片数量,进而计算获得晶圆的良率损失。可见,现有技术要获得无图形晶圆的良率损失,无图形晶圆需要经过光刻和刻蚀制程后再利用明暗场有图形晶圆检测机检测,获得无图形晶圆的良率损失的过程费时费力。
发明内容
为了方便快速的获得无图形晶圆的良率损失,本发明提供一种无图形晶圆的良率损失获取系统及获取方法。
为了实现上述目的,本发明提供一种无图形晶圆的良率损失获取系统。所述良率损失获取系统包括获取单元、整合单元和处理单元。所述获取单元用于获取第一文件和第二文件;所述第一文件包括所述无图形晶圆表面的缺陷分布信息,所述缺陷分布信息通过对所述无图形晶圆表面进行缺陷检测获得;所述第二文件包括一有图形晶圆的芯片分布信息,所述有图形晶圆与所述无图形晶圆的规格相同。所述整合单元用于整合所述缺陷分布信息与所述芯片分布信息得到一目标文件。所述处理单元用于以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
可选的,所述缺陷分布信息包括所述无图形晶圆表面的缺陷在第一坐标系中的坐标,所述芯片分布信息包括所述有图形晶圆上每个芯片的尺寸信息和每个芯片在第二坐标系中的坐标;所述第一坐标系与所述第一坐标系均为正交坐标系。
可选的,所述整合单元被配置为:利用所述第一坐标系和所述第二坐标系的位置关系,将所述无图形晶圆表面的各个缺陷在所述第一坐标系中的坐标转换为在所述第二坐标系中的坐标,并存储所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标和所述芯片分布信息形成所述目标文件。
可选的,所述处理单元被配置为:根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷,以尺寸范围内存在缺陷的一个所述芯片作为一个缺陷芯片,对所述芯片分布模板中的全部缺陷芯片进行统计,统计结果作为所述无图形晶圆对应的缺陷芯片数量。
本发明还提供一种无图形晶圆的良率损失获取方法。所述良率损失获取方法包括:
获得一无图形晶圆,对所述无图形晶圆表面进行缺陷检测,获得所述无图形晶圆表面的缺陷分布信息;
获得一有图形晶圆的芯片分布信息,整合所述缺陷分布信息与所述芯片分布信息得到一目标文件,所述有图形晶圆与所述无图形晶圆的规格相同;以及
以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
可选的,所述无图形晶圆的良率损失
Figure DEST_PATH_IMAGE002A
;其 中,yield loss为良率损失,defect die count为缺陷芯片数量,total gross die为芯片 总数,killer ratio为缺陷致死率。
可选的,所述缺陷分布信息包括所述无图形晶圆表面的缺陷在第一坐标系中的坐标,所述芯片分布信息包括所述有图形晶圆上每个芯片的尺寸信息和每个芯片在第二坐标系中的坐标;所述第一坐标系与所述第二坐标系均为正交坐标系。
可选的,所述第一坐标系以所述无图形晶圆的外切正方形的顶点为坐标原点,所述第二坐标系的坐标原点位于所述有图形晶圆的表面内,且所述第二坐标系的坐标原点与所述有图形晶圆的圆心之间的距离在设定误差范围内。
可选的,整合所述缺陷分布信息与所述芯片分布信息得到所述目标文件的方法包括:利用所述第一坐标系和所述第二坐标系的位置关系,将所述无图形晶圆表面的各个缺陷在所述第一坐标系中的坐标转换为在所述第二坐标系中的坐标,并存储所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标和所述芯片分布信息形成所述目标文件。
可选的,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量的方法包括:根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷,以尺寸范围内存在缺陷的一个所述芯片作为一个缺陷芯片,对所述芯片分布模板中的全部缺陷芯片进行统计,统计结果作为所述无图形晶圆对应的缺陷芯片数量。
本发明无图形晶圆的良率损失获取系统及获取方法中,首先获得无图形晶圆的缺陷分布信息和有图形晶圆的芯片分布信息,然后整合所述缺陷分布信息与所述芯片分布信息得到一目标文件,再以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算获得所述无图形晶圆的良率损失。如此,无需经过光刻和刻蚀制程,便可以获得无图形晶圆的良率损失,有助于缩短获得无图形晶圆良率损失的时间,节约获得无图形晶圆良率损失的成本。
附图说明
图1为一种获得无图形晶圆的良率损失的流程图。
图2为本发明一实施例的无图形晶圆的良率损失获取方法的流程图。
图3为本发明一实施例中第一坐标系和第二坐标系的示意图。
图4为本发明一实施例的无图形晶圆的良率损失获取系统的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的无图形晶圆的良率损失获取系统及获取方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
为了方便的获得无图形晶圆的良率损失,本实施例提供一种无图形晶圆的良率损失获取方法。
图2为本发明一实施例的无图形晶圆的良率损失获取方法的流程图。如图2所示,所述无图形晶圆的良率损失获取方法包括:
S1,获得一无图形晶圆,对所述无图形晶圆表面进行缺陷检测,获得所述无图形晶圆表面的缺陷分布信息;
S2,获得一有图形晶圆的芯片分布信息,整合所述缺陷分布信息与所述芯片分布信息得到一目标文件,所述有图形晶圆与所述无图形晶圆的规格相同;
S3,以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
所述无图形晶圆的良率损失
Figure DEST_PATH_IMAGE002AA
;其中, yield loss为良率损失,defect die count为缺陷芯片数量,total gross die为芯片总 数,killer ratio为缺陷致死率。所述缺陷致死率可以根据实际情况设定。
本实施例中,可以利用非图形晶圆检测机对所述无图形晶圆表面进行缺陷检测,获得无图形晶圆表面的缺陷分布信息。所述缺陷信息可以包括所述无图形晶圆表面的缺陷在第一坐标系中的坐标。但不限于此,所述缺陷分布信息还可以包括缺陷数量等其它信息。所述缺陷分布信息可以存储为第一文件。
所述有图形晶圆为形成有芯片信息的晶圆。为了提高无图形晶圆良率损失的计算精度,所述有图形晶圆与所述无图形晶圆的规格相同。或者说,所述有图形晶圆是利用与所述无图形晶圆相同的晶圆制作形成。所述有图形晶圆的芯片分布信息可以利用明暗场有图形晶圆检测机检测获得。所述有图形晶圆的芯片分布信息可以存储为第二文件。所述芯片分布信息可以包括所述有图形晶圆上每个芯片的尺寸信息和每个芯片在第二坐标系中的坐标。
图3为本发明一实施例中第一坐标系和第二坐标系的示意图。如图3所示,所述第一坐标系(X1O1Y1)与所述第二坐标系(X2O2Y2)均可以为正交坐标系。所述第一坐标系可以以所述无图形晶圆的外切正方形的顶点(O1)为坐标原点,所述第二坐标系的坐标原点(O2)可以位于所述有图形晶圆的表面内,且所述第二坐标系的坐标原点与所述有图形晶圆的圆心之间的距离可以在设定误差范围内。
本实施例中,整合所述缺陷分布信息与所述芯片分布信息得到所述目标文件的方法可以包括:利用所述第一坐标系和所述第二坐标系的位置关系,将所述无图形晶圆表面的各个缺陷在所述第一坐标系中的坐标转换为在所述第二坐标系中的坐标,并存储所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标和所述芯片分布信息形成所述目标文件。
作为示例,参考图3,第一坐标系的坐标原点O1与晶圆圆心O的X轴向距离和Y轴向距离均为150000微米,第二坐标系的坐标原点O2与晶圆圆心O之间的X轴向坐标系误差均ΔX,第二坐标系的坐标原点O2与晶圆圆心O之间的Y轴向坐标系误差均ΔY。无图形晶圆表面的一缺陷在第一坐标系中的坐标为(X1,X1),坐标(X2,X2)为该缺陷在第二坐标系中的坐标,其中,X2=X1-150000+ΔX,Y2=Y1-150000+ΔY。
需要说明的是,当第一文件中缺陷的坐标和第二文件中每个芯片的坐标所在的坐标系相同时,则不需要进行坐标转换。将第二文件中的芯片分布信息加入第一文件中可以生成目标文件。
为了便于处理(转换或修改)文件中的信息,本实施例中,所述第一文件、所述第二文件和所述目标文件均可以为Klarf类型的文件。在其它实施例中,第一文件、第二文件和目标文件也可以是其它类型的文件。
在获得所述目标文件后,以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量的方法可以包括:根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷,以尺寸范围内存在缺陷的一个所述芯片作为一个缺陷芯片,对所述芯片分布模板中的全部缺陷芯片进行统计,统计结果作为所述无图形晶圆对应的缺陷芯片数量。
需要说明的是,当第一文件中无图形晶圆表面缺陷的坐标在第二坐标系中时,则无需进行坐标转换,可以直接根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷。
在获得无图形晶圆对应的缺陷芯片数量后,基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失,具体可以根据上述良率损失的计算公式计算无图形晶圆的良率损失。
本实施例中,在获得所述无图形晶圆的良率损失后,如图2所示,可以根据所述无图形晶圆的良率损失判断是否报废所述无图形晶圆。其中,当所述良率损失大于等于报废设定值时,报废所述无图形晶圆;当所述良率损失小于所述报废设定值时,将所述无图形晶圆续流到下一个制程。所述报废设定值可以根据实际情况设定。
需要说明的是,由于当无图形晶圆的良率损失较大时,该无图形晶圆续流到后续制程形成成品的良率也会较低,而将无图形晶圆制作成为成品的过程中也需要花费大量的制造成本,在这样的情况下,报废该无图形晶圆反而有助于节约制造成本。因此,由于利用本实施例的无图形晶圆的良率损失获取方法可以方便快速的获得无图形晶圆的良率损失,进而可以方便的判断是否报废所述无图形晶圆,有助于节约制造成本。
本实施例的无图形晶圆的良率损失获取获取方法中,首先获得无图形晶圆的缺陷分布信息和有图形晶圆的芯片分布信息,然后整合所述缺陷分布信息与所述芯片分布信息得到一目标文件,再以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算获得所述无图形晶圆的良率损失。如此,无需经过光刻和刻蚀制程,便可以获得无图形晶圆的良率损失,有助于缩短获得无图形晶圆良率损失的时间,节约获得无图形晶圆良率损失的成本。
本实施例还提供一种无图形晶圆的良率损失获取系统。所述无图形晶圆的良率损失获取系统可以执行上述无图形晶圆的良率损失获取方法。
图4为本发明一实施例的无图形晶圆的良率损失获取系统的示意图。如图4所示,所述无图形晶圆的良率损失获取系统包括获取单元101、整合单元102和处理单元103。
具体的,所述获取单元101用于获取第一文件和第二文件。所述第一文件包括所述无图形晶圆表面的缺陷分布信息,所述缺陷分布信息通过对所述无图形晶圆表面进行缺陷检测获得。所述第二文件包括一有图形晶圆的芯片分布信息,所述有图形晶圆与所述无图形晶圆的规格相同。
所述整合单元102用于整合所述缺陷分布信息与所述芯片分布信息得到一目标文件。
所述处理单元103用于以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
所述无图形晶圆的良率损失可以等于所述缺陷芯片数量与所述芯片总数量之商和所述设定缺陷致死率的乘积。
本实施例中,第一文件、第二文件和目标文件可以为Klarf类型的文件。在其它实施例中,第一文件、第二文件和目标文件可以为其它类型的文件。
所述缺陷分布信息可以包括所述无图形晶圆表面的缺陷在第一坐标系中的坐标。所述芯片分布信息可以包括所述有图形晶圆上每个芯片的尺寸信息和每个芯片在第二坐标系中的坐标。所述第一坐标系与所述第一坐标系均可以为正交坐标系。所述第一坐标系可以以所述无图形晶圆的外切正方形的顶点为坐标原点,所述第二坐标系的坐标原点可以位于所述有图形晶圆的表面内,且所述第二坐标系的坐标原点与所述有图形晶圆的圆心之间的距离可以在设定误差范围内。
本实施例中,所述整合单元102可以被配置为:利用所述第一坐标系和所述第二坐标系的位置关系,将所述无图形晶圆表面的各个缺陷在所述第一坐标系中的坐标转换为在所述第二坐标系中的坐标,并存储所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标和所述芯片分布信息形成所述目标文件。将无图形晶圆表面的缺陷在第一坐标系中的坐标转换为在第二坐标系中的坐标的方法可以参考上述良率损失获取方法的描述,在此不再赘述。
所述处理单元103可以被配置为:根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷,以尺寸范围内存在缺陷的一个所述芯片作为一个缺陷芯片,对所述芯片分布模板中的全部缺陷芯片进行统计,统计结果作为所述无图形晶圆对应的缺陷芯片数量。进一步的,所述处理单元103基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
参考图4,所述无图形晶圆的良率损失获取系统还可以包括判断单元104。所述判断单元104可以用于根据所述良率损失判断是否报废所述无图形晶圆。具体的,当所述良率损失大于等于报废设定值时,所述判断单元104可以发出报废所述无图形晶圆的信息;当所述良率损失小于所述报废设定值时,所述判断单元104可以发出所述无图形晶圆能够进入的下一个制程的信息。所述报废设定值可以在平衡无图形晶圆的良率损失、无图形晶圆的成本和其续流至最终制程的生产成本设定。
本实施例的无图形晶圆的良率损失获取系统中,获取单元101获取无图形晶圆的缺陷分布信息和有图形晶圆的芯片分布信息,整合单元102整合所述缺陷分布信息与所述芯片分布信息得到一目标文件,处理单元103以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算获得所述无图形晶圆的良率损失。利用所述无图形晶圆的良率损失获取系统,无需经过光刻和刻蚀制程便可以获得无图形晶圆的良率损失,有助于缩短获得无图形晶圆良率损失的时间,节约获得无图形晶圆良率损失的成本。
需要说明的是,所述无图形晶圆的良率损失获取系统中的各个单元(获取单元101、整合单元102、处理单元103、判断单元104)可以合并在一个模块中实现,或者其中的任意一个单元可以被拆分成多个子单元,或者,这些单元中的一个或多个的至少部分功能可以与其它单元的至少部分功能相结合,并在一个模块中实现。根据本发明的实施例,所述无图形晶圆的良率损失获取系统中的各个单元中的至少一个可以至少被部分地实现为硬件电路,或者,可按照对电路进行集成或封装的任何其它的合理方式等硬件或固件来实现,或者,所述无图形晶圆的良率损失获取系统中的各个单元中的至少一个可以至少被部分地实现为程序代码模块,当该程序代码模块被控制运行时,可以执行相应单元的功能。
需要说明的是,本申请中实施例采用递进的方式描述,在后描述的系统重点说明的都是与在前描述的方法的不同之处,各个部分之间的相同和相似之处互相参见即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (10)

1.一种无图形晶圆的良率损失获取系统,其特征在于,包括:
获取单元,用于获取第一文件和第二文件;所述第一文件包括所述无图形晶圆表面的缺陷分布信息,所述缺陷分布信息通过对所述无图形晶圆表面进行缺陷检测获得;所述第二文件包括一有图形晶圆的芯片分布信息,所述有图形晶圆与所述无图形晶圆的规格相同;
整合单元,用于整合所述缺陷分布信息与所述芯片分布信息得到一目标文件;以及
处理单元,用于以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
2.如权利要求1所述的良率损失获取系统,其特征在于,所述缺陷分布信息包括所述无图形晶圆表面的缺陷在第一坐标系中的坐标,所述芯片分布信息包括所述有图形晶圆上每个芯片的尺寸信息和每个芯片在第二坐标系中的坐标;所述第一坐标系与所述第一坐标系均为正交坐标系。
3.如权利要求2所述的良率损失获取系统,其特征在于,所述整合单元被配置为:
利用所述第一坐标系和所述第二坐标系的位置关系,将所述无图形晶圆表面的各个缺陷在所述第一坐标系中的坐标转换为在所述第二坐标系中的坐标,并存储所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标和所述芯片分布信息形成所述目标文件。
4.如权利要求3所述的良率损失获取系统,其特征在于,所述处理单元被配置为:
根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷,以尺寸范围内存在缺陷的一个所述芯片作为一个缺陷芯片,对所述芯片分布模板中的全部缺陷芯片进行统计,统计结果作为所述无图形晶圆对应的缺陷芯片数量。
5.一种无图形晶圆的良率损失获取方法,其特征在于,包括:
获得一无图形晶圆,对所述无图形晶圆表面进行缺陷检测,获得所述无图形晶圆表面的缺陷分布信息;
获得一有图形晶圆的芯片分布信息,整合所述缺陷分布信息与所述芯片分布信息得到一目标文件,所述有图形晶圆与所述无图形晶圆的规格相同;以及
以所述芯片分布信息作为芯片分布模板,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量,并且基于所述芯片分布模板中的芯片总数量、所述无图形晶圆对应的缺陷芯片数量以及设定缺陷致死率,计算所述无图形晶圆的良率损失。
6.如权利要求5所述的良率损失获取方法,其特征在于,所述无图形晶圆的良率损失
Figure DEST_PATH_IMAGE002
;其中,yield loss为良率损失,defect diecount为缺陷芯片数量,total gross die为芯片总数,killer ratio为缺陷致死率。
7.如权利要求5所述的良率损失获取方法,其特征在于,所述缺陷分布信息包括所述无图形晶圆表面的缺陷在第一坐标系中的坐标,所述芯片分布信息包括所述有图形晶圆上每个芯片的尺寸信息和每个芯片在第二坐标系中的坐标;所述第一坐标系与所述第二坐标系均为正交坐标系。
8.如权利要求7所述的良率损失获取方法,其特征在于,所述第一坐标系以所述无图形晶圆的外切正方形的顶点为坐标原点,所述第二坐标系的坐标原点位于所述有图形晶圆的表面内,且所述第二坐标系的坐标原点与所述有图形晶圆的圆心之间的距离在设定误差范围内。
9.如权利要求7所述的良率损失获取方法,其特征在于,整合所述缺陷分布信息与所述芯片分布信息得到所述目标文件的方法包括:
利用所述第一坐标系和所述第二坐标系的位置关系,将所述无图形晶圆表面的各个缺陷在所述第一坐标系中的坐标转换为在所述第二坐标系中的坐标,并存储所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标和所述芯片分布信息形成所述目标文件。
10.如权利要求9所述的良率损失获取方法,其特征在于,利用所述目标文件统计得到所述无图形晶圆对应的缺陷芯片数量的方法包括:
根据所述无图形晶圆表面的各个缺陷在所述第二坐标系中的坐标,判断所述芯片分布模板中的各个所述芯片的尺寸范围内是否存在缺陷,以尺寸范围内存在缺陷的一个所述芯片作为一个缺陷芯片,对所述芯片分布模板中的全部缺陷芯片进行统计,统计结果作为所述无图形晶圆对应的缺陷芯片数量。
CN202210229247.5A 2022-03-10 2022-03-10 无图形晶圆的良率损失获取系统及获取方法 Pending CN114300377A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210229247.5A CN114300377A (zh) 2022-03-10 2022-03-10 无图形晶圆的良率损失获取系统及获取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210229247.5A CN114300377A (zh) 2022-03-10 2022-03-10 无图形晶圆的良率损失获取系统及获取方法

Publications (1)

Publication Number Publication Date
CN114300377A true CN114300377A (zh) 2022-04-08

Family

ID=80978486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210229247.5A Pending CN114300377A (zh) 2022-03-10 2022-03-10 无图形晶圆的良率损失获取系统及获取方法

Country Status (1)

Country Link
CN (1) CN114300377A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706860A (zh) * 2022-06-07 2022-07-05 长沙广立微电子有限公司 晶圆数据处理方法、装置和存储介质
CN117524914A (zh) * 2024-01-04 2024-02-06 华羿微电子股份有限公司 一种盲封晶圆的加工方法及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367188A (zh) * 2012-03-28 2013-10-23 无锡华润上华科技有限公司 晶圆良率分析方法及系统
CN109767996A (zh) * 2018-12-29 2019-05-17 上海华力微电子有限公司 晶圆缺陷分析系统及分析方法
CN110137098A (zh) * 2019-04-26 2019-08-16 福建省福联集成电路有限公司 一种检视晶圆缺陷的方法及系统
CN111653500A (zh) * 2020-06-19 2020-09-11 上海华力集成电路制造有限公司 判断晶圆良率损失的方法
CN112014407A (zh) * 2020-09-03 2020-12-01 浙江长芯光电科技有限公司 一种集成电路晶圆表面缺陷检测的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367188A (zh) * 2012-03-28 2013-10-23 无锡华润上华科技有限公司 晶圆良率分析方法及系统
CN109767996A (zh) * 2018-12-29 2019-05-17 上海华力微电子有限公司 晶圆缺陷分析系统及分析方法
CN110137098A (zh) * 2019-04-26 2019-08-16 福建省福联集成电路有限公司 一种检视晶圆缺陷的方法及系统
CN111653500A (zh) * 2020-06-19 2020-09-11 上海华力集成电路制造有限公司 判断晶圆良率损失的方法
CN112014407A (zh) * 2020-09-03 2020-12-01 浙江长芯光电科技有限公司 一种集成电路晶圆表面缺陷检测的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706860A (zh) * 2022-06-07 2022-07-05 长沙广立微电子有限公司 晶圆数据处理方法、装置和存储介质
CN117524914A (zh) * 2024-01-04 2024-02-06 华羿微电子股份有限公司 一种盲封晶圆的加工方法及设备
CN117524914B (zh) * 2024-01-04 2024-04-12 华羿微电子股份有限公司 一种盲封晶圆的加工方法及设备

Similar Documents

Publication Publication Date Title
US11719650B2 (en) Method for performing smart semiconductor wafer defect calibration
CN114300377A (zh) 无图形晶圆的良率损失获取系统及获取方法
CN106537449B (zh) 确定样本上的关注区域的坐标
TWI692700B (zh) 智慧型的缺陷校正系統與其實施方法
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
CN113359386B (zh) 掩模板的参数分析方法及装置
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
TW202105053A (zh) 程序控制之晶粒內度量衡方法及系統
JP2011066323A (ja) 露光処理の補正方法
CN111554588B (zh) 晶圆缺陷监控系统及其监控方法
CN111128829B (zh) 对准方法及校准方法
CN111539955A (zh) 一种缺陷检测方法
CN116090404A (zh) 半导体器件版图设计规则的检查方法
US10957608B2 (en) Guided scanning electron microscopy metrology based on wafer topography
CN102865841B (zh) 晶圆边缘度量与检测工具的厚度检测稳定性检测方法
CN107437514B (zh) 一种针对产品量测区域缺陷监控的方法
Lee et al. Application of DBM System to overlay verification and wiggling quantification for advanced process
TW201925804A (zh) 診斷半導體晶圓的方法
CN111507061B (zh) 缺陷图形特征参数的分析方法
CN113314430B (zh) Cmp工艺中的监测方法以及监测系统
CN117558645B (zh) 大数据Wafer缺陷确定方法、装置、设备及存储介质
CN114121701A (zh) 一种区分化学机械抛光图层故障缺陷源的方法
CN114004801A (zh) 半导体制程工艺中颗粒缺陷来源的判断方法及装置
CN116203804A (zh) Ic设计版图和扫描电镜图像的配准方法及关键尺寸的测量方法
CN117894730A (zh) 一种半导体设备的晶圆对准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination