CN111507061B - 缺陷图形特征参数的分析方法 - Google Patents

缺陷图形特征参数的分析方法 Download PDF

Info

Publication number
CN111507061B
CN111507061B CN202010350035.3A CN202010350035A CN111507061B CN 111507061 B CN111507061 B CN 111507061B CN 202010350035 A CN202010350035 A CN 202010350035A CN 111507061 B CN111507061 B CN 111507061B
Authority
CN
China
Prior art keywords
defect
layout
graph
pattern
characteristic parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010350035.3A
Other languages
English (en)
Other versions
CN111507061A (zh
Inventor
李萌
王英磊
曾鼎程
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010350035.3A priority Critical patent/CN111507061B/zh
Publication of CN111507061A publication Critical patent/CN111507061A/zh
Application granted granted Critical
Publication of CN111507061B publication Critical patent/CN111507061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种缺陷图形特征参数的分析方法，包括步骤：步骤一、进行晶圆的缺陷测试并提取各缺陷的第一坐标；步骤二、将各第一坐标转换为对应的版图上的第二坐标；步骤三、在版图上添加缺陷标记层，缺陷标记层在各第二坐标处形成一个对应的缺陷标记图形；步骤四、标记出版图中被分析图层与缺陷标记图形所接触的版图图形并作为版图缺陷图形；步骤五、获取版图缺陷图形的特征参数。本发明能提高缺陷图形特征参数的提取效率，并能实现对缺陷图形特征参数进行全面和准确的分析。

Description

缺陷图形特征参数的分析方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种缺陷图形特征参数的分析方法。
背景技术
在半导体制造过程中，常会产生各种类型的缺陷(defect)，清除defect将会提高芯片的良率。在芯片研发及生产中，对于部分defect，可通过OPC对版图进行合理修改的方式，使版图对于后续工艺更为友好，从而消除或降低相关defect数量。
OPC对相关图形进行处理的前提，是准确获得相关defect图形的特征参数。然而，对于晶圆(wafer)的测试，仅能够得到defect的坐标信息。按照传统方式，OPC将按照坐标一一寻找到相关图形，进行人工量测，并根据量测结果获得相关defect图形的特征信息。然而，该种方式效率较低；当defect点数量较多，如达到上百个时，更无法对于每个defect均采取量测，从而限制了defect图形参数的全面性与准确性。
发明内容
本发明所要解决的技术问题是提供一种缺陷图形特征参数的分析方法，能提高缺陷图形特征参数的提取效率，并能实现对缺陷图形特征参数进行全面和准确的分析。
为解决上述技术问题，本发明提供的缺陷图形特征参数的分析方法包括如下步骤：
步骤一、进行晶圆的缺陷测试，在测试得到缺陷时提取各所述缺陷的第一坐标，所述第一坐标为所述缺陷在所述晶圆上的坐标。
步骤二、将各所述第一坐标转换为对应的第二坐标，所述第二坐标为所述第一坐标在版图上对应的坐标。
步骤三、在所述版图上添加缺陷标记层，所述缺陷标记层在各所述第二坐标处形成一个对应的缺陷标记(error marker)图形。
步骤四、所述版图中包括多层图层，令需要进行缺陷分析的图层为被分析图层以及令所述被分析图层之外的其他图层为相关图层，标记出所述版图中所述被分析图层与所述缺陷标记图形所接触的版图图形并作为版图缺陷图形。
步骤五、获取所述版图缺陷图形的特征参数。
进一步的改进是，步骤一中进行所述缺陷测试的测试机台包括KLA测试机台，TEM机台，CDSEM机台。
进一步的改进是，步骤三中包括如下分步骤：
步骤31、以所述第二坐标为基础计算对应的所述缺陷标记图形的顶点坐标。
步骤32、根据所述缺陷标记图形的顶点坐标在所述版图形成所述缺陷标记层对应的所述缺陷标记图形。
进一步的改进是，步骤32中采用OPC软件形成所述缺陷标记图形。
进一步的改进是，步骤四中采用OPC软件进行标记形成所述版图缺陷图形。
进一步的改进是，步骤五中采用OPC软件获取所述版图缺陷图形的特征参数。
进一步的改进是，所述第二坐标为所述缺陷标记图形的中心；或者，所述第二坐标不为所述缺陷标记图形中心。
进一步的改进是，所述缺陷标记图形为以所述缺陷标记图形的顶点坐标为基础生成的规则图形或不规则图形。
进一步的改进是，所述规则图形包括多边形和曲线图形。
进一步的改进是，根据所述缺陷测试的测试机台量测第一坐标的误差范围，确定所述缺陷标记图形的尺寸信息。
进一步的改进是，所述缺陷标记图形的尺寸信息包括对应线条的长度和所围区域的大小。
进一步的改进是，步骤五中，所述版图缺陷图形的特征参数包括：所述版图缺陷图形自身的长度、宽度和间距以及所述版图缺陷图形和邻近的所述相关图层的版图图形的间距和包围值。
进一步的改进是，所述缺陷中的部分为版图相关缺陷。
进一步的改进是，步骤五之后还包括步骤：
对所述版图缺陷图形的特征参数进行统计分析。
根据统计分析确定两组规格参数，第一组规格参数为需修改的版图图形的特征参数，用于在所述版图的所述被分析图层中抓取所述版图相关缺陷对应的所述版图缺陷图形；第二组规格参数为所述版图相关缺陷对应的所述版图缺陷图形需修改到的目标值，作为抓取到的所述版图缺陷图形的修改目标。
根据所述第一组规格参数找到所有的所述版图相关缺陷对应的所述版图缺陷图形。
根据所述第二组规格参数对所抓取到的对应的所述版图缺陷图形进行OPC修改，以消除或减少所述版图相关缺陷。
进一步的改进是，在OPC修改中，将对应的所述版图缺陷图形的特征参数修改到所述第二组规格参数范围内。
进一步的改进是，所述统计分析是基于所述版图缺陷图形自身的长度、宽度或间距进行分析。
进一步的改进是，晶圆包括单晶硅晶圆。
本发明通过将测试得到的缺陷的第一坐标转换为版图上对应的第二坐标之后，能直接在版图上形成缺陷标记图形，根据缺陷标记图形能自动在版图上标记出版图缺陷图形并从而能获取版图缺陷图形的特征参数，和现有技术相比，本发明不需要进行人工量测，从而能提高缺陷图形特征参数的提取效率，特别能适应于缺陷较多时如一百个以上时的缺陷图形特征参数的提取。
由于本发明缺陷图形特征参数的提取效率较高，故能实现对所有缺陷都进行缺陷图形特征参数的提取，故能实现对缺陷图形特征参数进行全面分析。
在全面分析的基础上，经过统计分析，本发明能通过缺陷图形特征参数的分析结果获得和版图相关缺陷相关的第一组规格参数和第二组规格参数，通过第一组规格参数能在版图中抓取版图相关缺陷对应的版图缺陷图形，通过第二组规格参数能对所抓版图缺陷图形进行OPC修改，故本发明能准确得到缺陷中存在的所有版图相关缺陷，故能实现对缺陷图形特征参数进行准确分析；在对缺陷图形特征参数进行准确分析并找出所有版图相关缺陷的基础上，进行OPC修正能实现消除和降低缺陷数量。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例缺陷图形特征参数的分析方法的流程图；
图2是本发明实施例缺陷图形特征参数的分析方法中生成缺陷标记图形后的版图；
图3A是本发明实施例中基于版图缺陷图形自身的宽度进行统计分析形成的分析图；
图3B是本发明实施例中基于版图缺陷图形自身的长度进行统计分析形成的分析图。
具体实施方式
如图1所示，是本发明实施例缺陷图形特征参数的分析方法的流程图；如图2所示，是本发明实施例缺陷图形特征参数的分析方法中生成缺陷标记图形4后的版图1；本发明实施例缺陷图形特征参数的分析方法包括如下步骤：
步骤一、进行晶圆的缺陷测试，在测试得到缺陷时提取各所述缺陷的第一坐标，所述第一坐标为所述缺陷在所述晶圆上的坐标。
所述晶圆通常为单晶硅晶圆。
较佳为，进行所述缺陷测试的测试机台包括KLA测试机台，TEM机台，CDSEM机台。
步骤二、将各所述第一坐标转换为对应的第二坐标，所述第二坐标为所述第一坐标在版图1上对应的坐标。
步骤三、在所述版图1上添加缺陷标记层，所述缺陷标记层在各所述第二坐标处形成一个对应的缺陷标记图形4，如图2中标记4对应的空心图形所示。
本发明实施例中，步骤三包括如下分步骤：
步骤31、以所述第二坐标为基础计算对应的所述缺陷标记图形4的顶点坐标。
所述第二坐标为所述缺陷标记图形4的中心；或者，所述第二坐标不为所述缺陷标记图形4中心，所述缺陷标记图形4在所述第二坐标附近设置。
步骤32、根据所述缺陷标记图形4的顶点坐标在所述版图1形成所述缺陷标记层对应的所述缺陷标记图形4。步骤32中采用OPC软件形成所述缺陷标记图形4。
所述缺陷标记图形4为以所述缺陷标记图形4的顶点坐标为基础生成的规则图形或不规则图形。所述规则图形包括多边形和曲线图形。图2中显示了所述缺陷标记图形4为矩形方块。
根据所述缺陷测试的测试机台量测第一坐标的误差范围，确定所述缺陷标记图形的尺寸信息。所述缺陷标记图形4的尺寸信息包括对应线条的长度和所围区域的大小。所述缺陷标记图形4的尺寸，如边长，是考虑测试设备即所述缺陷测试的测试机台给出的坐标即所述第一坐标的误差后给出的，测试设备给出的坐标，相对于真实的坐标，会有一定偏离，所以，error marker需扩大至设备误差大致的大小，这样才能够接触到真正的版图缺陷图形的位置。
步骤四、所述版图中包括多层图层，令需要进行缺陷分析的图层为被分析图层2以及令所述被分析图层2之外的其他图层为相关图层3，所述被分析图层2如图2中标记2对应的斜线图形所示，所述相关图层3如图2中标记3对应的实心图形所示。由图2可以看出，缺陷标记图形4和附近的所述被分析图层2的图形相接触。标记出所述版图中所述被分析图层与所述缺陷标记图形所接触的版图图形并作为版图缺陷图形。
较佳为，采用OPC软件进行标记形成所述版图缺陷图形。
步骤五、获取所述版图缺陷图形的特征参数。
较佳为，步骤五中采用OPC软件获取所述版图缺陷图形的特征参数。
本发明实施例中，步骤五中，所述版图缺陷图形的特征参数包括：所述版图缺陷图形自身的长度、宽度和间距以及所述版图缺陷图形和邻近的所述相关图层的版图图形的间距和包围值。
通常，所述缺陷中的部分为版图相关缺陷，所述版图相关缺陷包括能通过版图的OPC修改来消除的缺陷；而当所述版图无通过OPC进一步修改的空间时，所述版图相关缺陷无法通过OPC修改来消除，但是本发明实施例的缺陷图形特征参数的分析方法的参数分析手法依然是有意义的。所述版图相关缺陷能通过版图1的OPC修改来消除。为了消除这些所述版图相关缺陷，步骤五之后还包括步骤：
对所述版图缺陷图形的特征参数进行统计分析。所述统计分析是基于所述版图缺陷图形自身的长度、宽度或间距进行分析。如图3A所示，是本发明实施例中基于版图缺陷图形自身的宽度进行统计分析形成的分析图，可以看出，不同宽度处对应的所述版图缺陷图形的数量不同。如图3B所示，是本发明实施例中基于版图缺陷图形自身的长度进行统计分析形成的分析图，可以看出，不同宽度处对应的所述版图缺陷图形的数量不同。更加需要，还能形成基于其他尺寸的统计分析图。
根据统计分析确定两组规格参数，第一组规格参数为需修改的版图图形的特征参数，用于在所述版图的所述被分析图层中抓取所述版图相关缺陷对应的所述版图缺陷图形；第二组规格参数为所述版图相关缺陷对应的所述版图缺陷图形需修改到的目标值，作为抓取到的所述版图缺陷图形的修改目标。
根据所述第一组规格参数找到所有的所述版图相关缺陷对应的所述版图缺陷图形。
根据所述第二组规格参数对所抓取到的对应的所述版图缺陷图形进行OPC修改，以消除或减少所述版图相关缺陷。在OPC修改中，将对应的所述版图缺陷图形的特征参数修改到所述第二组规格参数范围内。
现根据图3A说明如下：如图3A所示，能获取的第一组规格参数的第一种条件为标记101对应的图形宽度范围，即抓取对应的版图缺陷图形的过程中将标记101对应的图形宽度范围的版图图形都抓取为所述版图相关缺陷对应的所述版图缺陷图形，例如，当标记101对应的图形宽度范围为100nm～180nm时，可以将所述第一组规格参数定义为图形宽度范围为100nm～180nm，并将宽度在100nm～180nm的版图图形都抓取为所述版图缺陷图形；通常所抓取的所述版图缺陷图形即包括被步骤一中检测到的所述版图相关缺陷对应的版图图形；也包括步骤一中未检测到的所述版图相关缺陷对应的版图图形，这时，所抓取的所述版图缺陷图形虽然未形成缺陷并在步骤一中检测出来，但是这些所述版图缺陷图形是一些高危结构，可能会在随时形成缺陷，所以，本发明实施例方法所抓取的所述版图缺陷图形的覆盖范围比步骤一检测的缺陷对应的版图图形范围更广以及更全面。
图3B则给出了所述版图缺陷图形的长度分布图，能获取的第一组规格参数的第二种条件为标记102对应的图形长度的下限，抓取时将图形长度大于标记102的图形长度的下限的版图图形作为所述版图缺陷图形。
实际处理中，通常会综合标记101和标记102对应的两种条件范围作为所述第一组规格参数，结合OPC的经验，可获得OPC处理的方向并从而得到所述第二组规格参数，例如，能将各所述版图相关缺陷对应的所述版图图形的宽度扩大到超过标记101的上限范围。例如：如果所述版图缺陷图形的宽度范围都为100nm～180nm，如果将所述版图缺陷图形的宽度扩展到180nm以上则能消除缺陷，故能将所述第二组规格参数定义为图形宽度为180nm以上。
本发明实施例通过将测试得到的缺陷的第一坐标转换为版图1上对应的第二坐标之后，能直接在版图1上形成缺陷标记图形4，根据缺陷标记图形4能自动在版图1上标记处版图缺陷图形并从而能获取版图缺陷图形的特征参数，和现有技术相比，本发明不需要进行人工量测，从而能提高缺陷图形特征参数的提取效率，特别能适应于缺陷较多时如一百个以上时的缺陷图形特征参数的提取。
由于本发明实施例缺陷图形特征参数的提取效率较高，故能实现对所有缺陷都进行缺陷特性特征参数的提取，故能实现对缺陷图形特征参数进行全面分析。
在全面分析的基础上，经过统计分析，本发明实施例能通过缺陷图形特征参数的分析结果获得和版图相关缺陷相关的第一组规格参数和第二组规格参数，通过第一组规格参数能在版图中抓取版图相关缺陷对应的版图缺陷图形，通过第二组规格参数能对所抓版图缺陷图形进行OPC修改，故本发明能准确得到缺陷中存在的所有版图相关缺陷，故能实现对缺陷图形特征参数进行准确分析；在对缺陷图形特征参数进行准确分析并找出所有版图相关缺陷的基础上，进行OPC修正能实现消除和降低缺陷数量。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (17)

1.一种缺陷图形特征参数的分析方法，其特征在于，包括如下步骤：
步骤一、进行晶圆的缺陷测试，在测试得到缺陷时提取各所述缺陷的第一坐标，所述第一坐标为所述缺陷在所述晶圆上的坐标；
步骤二、将各所述第一坐标转换为对应的第二坐标，所述第二坐标为所述第一坐标在版图上对应的坐标；
步骤三、在所述版图上添加缺陷标记层，所述缺陷标记层在各所述第二坐标处形成一个对应的缺陷标记图形；
步骤四、所述版图中包括多层图层，令需要进行缺陷分析的图层为被分析图层以及令所述被分析图层之外的其他图层为相关图层，标记出所述版图中所述被分析图层与所述缺陷标记图形所接触的版图图形并作为版图缺陷图形；
步骤五、获取所述版图缺陷图形的特征参数。
2.如权利要求1所述的缺陷图形特征参数的分析方法，其特征在于：
步骤一中进行所述缺陷测试的测试机台包括KLA测试机台，TEM机台，CDSEM机台。
3.如权利要求1所述的缺陷图形特征参数的分析方法，其特征在于：步骤三中包括如下分步骤：
步骤31、以所述第二坐标为基础计算对应的所述缺陷标记图形的顶点坐标；
步骤32、根据所述缺陷标记图形的顶点坐标在所述版图形成所述缺陷标记层对应的所述缺陷标记图形。
4.如权利要求3所述的缺陷图形特征参数的分析方法，其特征在于：步骤32中采用OPC软件形成所述缺陷标记图形。
5.如权利要求1所述的缺陷图形特征参数的分析方法，其特征在于：步骤四中采用OPC软件进行标记形成所述版图缺陷图形。
6.如权利要求1所述的缺陷图形特征参数的分析方法，其特征在于：步骤五中采用OPC软件获取所述版图缺陷图形的特征参数。
7.如权利要求3所述的缺陷图形特征参数的分析方法，其特征在于：所述第二坐标为所述缺陷标记图形的中心；或者，所述第二坐标不为所述缺陷标记图形中心。
8.如权利要求3或7所述的缺陷图形特征参数的分析方法，其特征在于：所述缺陷标记图形为以所述缺陷标记图形的顶点坐标为基础生成的规则图形或不规则图形。
9.如权利要求8所述的缺陷图形特征参数的分析方法，其特征在于：所述规则图形包括多边形和曲线图形。
10.如权利要求8所述的缺陷图形特征参数的分析方法，其特征在于：根据所述缺陷测试的测试机台量测第一坐标的误差范围，确定所述缺陷标记图形的尺寸信息。
11.如权利要求10所述的缺陷图形特征参数的分析方法，其特征在于：所述缺陷标记图形的尺寸信息包括对应线条的长度和所围区域的大小。
12.如权利要求1所述的缺陷图形特征参数的分析方法，其特征在于：步骤五中，所述版图缺陷图形的特征参数包括：所述版图缺陷图形自身的长度、宽度和间距以及所述版图缺陷图形和邻近的所述相关图层的版图图形的间距和包围值。
13.如权利要求12所述的缺陷图形特征参数的分析方法，其特征在于：所述缺陷中的部分为版图相关缺陷。
14.如权利要求13所述的缺陷图形特征参数的分析方法，其特征在于：步骤五之后还包括步骤：
对所述版图缺陷图形的特征参数进行统计分析；
根据统计分析确定两组规格参数，第一组规格参数为需修改的版图图形的特征参数，用于在所述版图的所述被分析图层中抓取所述版图相关缺陷对应的所述版图缺陷图形；第二组规格参数为所述版图相关缺陷对应的所述版图缺陷图形需修改到的目标值，作为抓取到的所述版图缺陷图形的修改目标；
根据所述第一组规格参数找到所有的所述版图相关缺陷对应的所述版图缺陷图形；
根据所述第二组规格参数对所抓取到的对应的所述版图缺陷图形进行OPC修改，以消除或减少所述版图相关缺陷。
15.如权利要求14所述的缺陷图形特征参数的分析方法，其特征在于：在OPC修改中，将对应的所述版图缺陷图形的特征参数修改到所述第二组规格参数范围内。
16.如权利要求14所述的缺陷图形特征参数的分析方法，其特征在于：所述统计分析是基于所述版图缺陷图形自身的长度、宽度或间距进行分析。
17.如权利要求1所述的缺陷图形特征参数的分析方法，其特征在于：晶圆包括单晶硅晶圆。
CN202010350035.3A 2020-04-28 2020-04-28 缺陷图形特征参数的分析方法 Active CN111507061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010350035.3A CN111507061B (zh) 2020-04-28 2020-04-28 缺陷图形特征参数的分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010350035.3A CN111507061B (zh) 2020-04-28 2020-04-28 缺陷图形特征参数的分析方法

Publications (2)

Publication Number Publication Date
CN111507061A CN111507061A (zh) 2020-08-07
CN111507061B true CN111507061B (zh) 2024-01-09

Family

ID=71871499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010350035.3A Active CN111507061B (zh) 2020-04-28 2020-04-28 缺陷图形特征参数的分析方法

Country Status (1)

Country Link
CN (1) CN111507061B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121843A (zh) * 2016-11-30 2018-06-05 中国科学院微电子研究所 Cmp缺陷预测方法和系统
CN109211924A (zh) * 2018-09-29 2019-01-15 上海华虹宏力半导体制造有限公司 芯片制造过程中的缺陷检测方法
CN109817540A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 晶圆检测缺陷的分类方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060100730A1 (en) * 2002-07-12 2006-05-11 Parkes Alan S Method for detection and relocation of wafer defects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121843A (zh) * 2016-11-30 2018-06-05 中国科学院微电子研究所 Cmp缺陷预测方法和系统
CN109211924A (zh) * 2018-09-29 2019-01-15 上海华虹宏力半导体制造有限公司 芯片制造过程中的缺陷检测方法
CN109817540A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 晶圆检测缺陷的分类方法

Also Published As

Publication number Publication date
CN111507061A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US11719649B2 (en) Method for smart conversion and calibration of coordinate
KR101647008B1 (ko) 웨이퍼에 대한 검사 프로세스를 생성하기 위한 방법들 및 시스템들
JP2009524934A (ja) データインデックスの生成方法及び装置
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
US9244365B2 (en) Method for measuring pattern misalignment
CN102569258A (zh) 一种关键尺寸扫描电子显微镜的样品结构和测量方法
CN104916559A (zh) 结合实体坐标的位失效侦测方法
TW201445347A (zh) 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體
US11231376B2 (en) Method for semiconductor wafer inspection and system thereof
KR102596144B1 (ko) 프로세스 제어를 위한 인-다이 계측 방법 및 시스템
CN114300377A (zh) 无图形晶圆的良率损失获取系统及获取方法
JP4843415B2 (ja) パターン評価方法およびプログラム
CN111507061B (zh) 缺陷图形特征参数的分析方法
CN112908874B (zh) 半导体结构的量测方法及量测装置
US7075098B2 (en) Method of selecting pattern to be measured, pattern inspection method, manufacturing method of semiconductor device, program, and pattern inspection apparatus
CN104576430B (zh) 一种晶圆版图的cdsem测量方法
US11776112B2 (en) Misalignment measuring apparatus and misalignment measuring method
US20230411224A1 (en) System and method for detecting defects on a wafer and related non-transitory computer-readable medium
KR20080001734A (ko) 마스크 결함 위치 검사 방법
CN114372969A (zh) 缺陷自分类方法及系统
CN116468712A (zh) 缺陷源检测方法
KR20110112725A (ko) 면적 비교를 이용한 콘택홀 크기 검사방법
KR20100011755A (ko) 다수 검사 포인트들에서 선폭 측정방법
JP2018525811A (ja) 設計を利用する先行層欠陥箇所の点検
JP2009272524A (ja) 半導体装置の製造装置および製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant