CN109211924A - 芯片制造过程中的缺陷检测方法 - Google Patents
芯片制造过程中的缺陷检测方法 Download PDFInfo
- Publication number
- CN109211924A CN109211924A CN201811144002.2A CN201811144002A CN109211924A CN 109211924 A CN109211924 A CN 109211924A CN 201811144002 A CN201811144002 A CN 201811144002A CN 109211924 A CN109211924 A CN 109211924A
- Authority
- CN
- China
- Prior art keywords
- process layer
- layer
- defects
- origin
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8854—Grading and classifying of flaws
- G01N2021/8861—Determining coordinates of flaws
- G01N2021/8864—Mapping zones of defects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种芯片制造过程中的缺陷检测方法，包括：步骤一、在版图设计阶段设计出芯片制造过程中各工艺层的原点对准标记；步骤二、进行芯片制造并依次形成各工艺层，每一工艺层完成之后需进行缺陷检测；包括分步骤：步骤21、确定当前工艺层的原点坐标；步骤22、进行缺陷检测得到当前工艺层的第一缺陷分布图；步骤23、判断当前工艺层是否具有前一层工艺层；如果没有前一层工艺层，则以第一缺陷分布图作为当前工艺层的最终缺陷分布图；如果具有前一层工艺层，则以第一缺陷分布图扣除前层工艺层的最终缺陷分布图得到当前工艺层的最终缺陷分布图。本发明能将排除当前工艺层中的前层工艺层的缺陷，能降低当前工艺层的缺陷分析成本。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种芯片制造过程中的缺陷检测方法。
背景技术
在芯片制造过程中，在各工艺层次完成之后都需要进行缺陷检测。在半导体集成电路制造领域中，通常采用厂商名为KLA-Tencor公司提供的设备即KLA缺陷检测设备进行缺陷检测。
由于KLA缺陷检测是穿插在不同工艺阶段进行，前层工艺层的缺陷由于透光或者被膜质覆盖会导致之后一层的当前工艺层在检测时仍会被筛出，也即在当前工艺层所测试的缺陷中会包括有来自前层工艺层中的缺陷。为了不干扰当前工艺层的缺陷分析，现有方法是通过对前后工艺层的缺陷在芯片的位置坐标进行计算并通过设置容差(tolrence)来过滤掉，也即，通过位置坐标来讲来自于前层工艺层的缺陷在当前工艺层的测试结果中过滤掉。
这就要求每一层检测文件设定的坐标原点尽可能一致。然而接触孔(CT)和通孔(VIA)等孔工艺中，通常会形成TiN层，由于被TIN层覆盖后下层即前层工艺层几乎不透光，无法找到并利用下层坐标原点的位置，导致该当前工艺层的原点坐标通常偏离前层工艺层，这样的测试结果非常容易把前层工艺层的缺陷重复检出并误以为是当前工艺层的缺陷，从而增加了分析成本。如图1A所示，是现有芯片制造过程中的缺陷检测方法测试得到当前工艺层的缺陷分布图；在缺陷分布图101中包括了多个由黑点表示的缺陷201，在缺陷201中实际上包括了前层工艺层的缺陷；但
如图1B所示，是图1A对于的前层工艺层的缺陷分布图，缺陷分布图102包括了多个由黑点表示的缺陷202。
在现有方法中，由于缺陷分布图101的缺陷201中包括了前层工艺层对应的缺陷202。但是由于缺陷分布图101和102的原点坐标不同，使得缺陷202在缺陷分布图101和102的坐标位置不同，图1A中的空心圈点对应的缺陷202a的坐标位置和图1B的缺陷分布图102的缺陷202的坐标位置相同，但是和图1A中实际测试的属于前层工艺层的缺陷202的坐标位置不同，也即图1A中缺陷202a和所有的缺陷201都有偏离，故不能将缺陷201中属于前层工艺层的缺陷202排除。如图1C所示，是现有方法中将图1A排除图1B的缺陷后形成的当前工艺层的最终缺陷分布图，由于没有排除任何前层工艺层的缺陷202，故图1A中的测试的所有缺陷201都作为最终缺陷分布图103中的缺陷203；而实际上仅是位于标记204对应的圈中所对应的缺陷才属于当前工艺层的缺陷。
发明内容
本发明所要解决的技术问题是提供一种芯片制造过程中的缺陷检测方法，能将前层工艺层的缺陷排除出当前工艺层的缺陷检测结果中，从而能降低当前工艺层的缺陷分析成本。
为解决上述技术问题，本发明提供的芯片制造过程中的缺陷检测方法包括如下步骤：
步骤一、在版图设计阶段设计出芯片制造过程中各工艺层的原点对准标记，所述原点对准标记的在芯片中的位置相同，所述原点对准标记用于在对应的工艺层的缺陷检测过程中定义出原点坐标。
步骤二、进行芯片制造并依次形成各工艺层，每一所述工艺层完成之后需进行缺陷检测；缺陷检测的分步骤包括：
步骤21、令所述缺陷检测对于的工艺层为当前工艺层；根据所述当前工艺层的原点对准标记确定所述当前工艺层的原点坐标。
步骤22、进行所述缺陷检测得到所述当前工艺层的第一缺陷分布图。
步骤23、判断所述当前工艺层是否具有前一层工艺层；如果没有前一层工艺层，则以步骤22得到的第一缺陷分布图作为所述当前工艺层的最终缺陷分布图。
如果具有前一层工艺层，则令所述当前工艺层的前一层工艺层为前层工艺层，则以步骤22得到的所述第一缺陷分布图扣除所述前层工艺层的最终缺陷分布图得到所述当前工艺层的最终缺陷分布图；
以所述当前工艺层的最终缺陷分布图作为所述当前工艺层的缺陷检测结果。
进一步的改进是，所述芯片形成于半导体衬底上。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述原点对准标记设置在对应所述芯片的左上角。
进一步的改进是，所述原点对准标记的形状为L型结构。
进一步的改进是，所述原点对准标记的L型结构由连续的线组成。
进一步的改进是，所述原点对准标记的L型结构由多个点排列而成。
进一步的改进是，所述原点对准标记的具有由多个点排列而成的L型结构设置在接触孔和通孔对于的工艺层中。
进一步的改进是，所述缺陷检测采用KLA缺陷检测设备进行。
本发明通过预先在版图设计阶段设计出各工艺层的原点对准标记，能够在各工艺层中形成原点对准标记，这样在进行缺陷检测时能通过原点对准标记定义出原点坐标，由于各工艺层的原点对准标记的位置相同，故能使各工艺层在缺陷检测时得到的原点坐标相同，这样在进行当前工艺层的缺陷检测时，即使能同时检测出前层工艺层的缺陷，但是由于当前工艺层和前层工艺层的原点坐标相同，而且由于前层工艺层的缺陷已经确定，故能根据缺陷的位置将前层工艺层的缺陷从当前工艺层的测试结果中去除，所以本发明能将前层工艺层的缺陷排除出当前工艺层的缺陷检测结果中，从而能降低当前工艺层的缺陷分析成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有芯片制造过程中的缺陷检测方法测试得到当前工艺层的缺陷分布图；
图1B是图1A对于的前层工艺层的缺陷分布图；
图1C是现有方法中将图1A排除图1B的缺陷后形成的当前工艺层的最终缺陷分布图；
图2是本发明实施例方法的流程图；
图3是本发明实施例方法的步骤一中设计的各工艺层的原点对准标记的示意图；
图4A是图3中原点对准标记为L型结构且由连续的线组成的结构的放大示意图；
图4B是图3中原点对准标记为L型结构且由多个点排列而成的结构的放大示意图；
图5A是本发明实施例芯片制造过程中的缺陷检测方法步骤22测试得到第一缺陷分布图；
图5B是图5A对于的前层工艺层的最终缺陷分布图；
图5C是本发明实施例方法中将图5A排除图5B的缺陷后形成的当前工艺层的最终缺陷分布图。
具体实施方式
如图2所示，是本发明实施例方法的流程图，本发明实施例芯片2制造过程中的缺陷检测方法包括如下步骤：
步骤一、在版图设计阶段设计出芯片2制造过程中各工艺层1的原点对准标记，所述原点对准标记的在芯片2中的位置相同，所述原点对准标记用于在对应的工艺层1的缺陷检测过程中定义出原点坐标。
如图3所示，是本发明实施例方法的步骤一中设计的各工艺层1的原点对准标记的示意图；工艺层1用标记1表示，图3中显示了所有工艺层1，不同的工艺层1按顺序还分别用层1、层2直至层N-1和层N表示。
本发明实施例中，所述芯片2形成于半导体衬底上。
所述半导体衬底为硅衬底。
所述原点对准标记设置在对应所述芯片2的左上角。
所述原点对准标记的形状为L型结构。
所述原点对准标记的L型结构由连续的线组成，如标记3a所示。如图4A所示，是图3中原点对准标记为L型结构且由连续的线组成的结构的放大示意图；
所述原点对准标记的L型结构由多个点排列而成，如标记3b所示。如图4B所示，是图3中原点对准标记为L型结构且由多个点排列而成的结构的放大示意图。
所述原点对准标记的具有由多个点排列而成的L型结构设置在接触孔和通孔对于的工艺层1中。
步骤二、进行芯片2制造并依次形成各工艺层1，每一所述工艺层1完成之后需进行缺陷检测；所述缺陷检测采用KLA缺陷检测设备进行。
缺陷检测的分步骤包括：
步骤21、令所述缺陷检测对于的工艺层1为当前工艺层；根据所述当前工艺层的原点对准标记确定所述当前工艺层的原点坐标。
步骤22、进行所述缺陷检测得到所述当前工艺层的第一缺陷分布图301。
如图5A所示，是本发明实施例芯片制造过程中的缺陷检测方法步骤22测试得到第一缺陷分布图301。
可以看出，所示第一缺陷分布图301中包括有多个测试得到的缺陷401，这些缺陷401中包括了来自前层工艺层的缺陷。
步骤23、判断所述当前工艺层是否具有前一层工艺层1；如果没有前一层工艺层1，则以步骤22得到的第一缺陷分布图301作为所述当前工艺层的最终缺陷分布图。
如果具有前一层工艺层1，则令所述当前工艺层的前一层工艺层1为前层工艺层，则以步骤22得到的所述第一缺陷分布图301扣除所述前层工艺层的最终缺陷分布图得到所述当前工艺层的最终缺陷分布图；
如图5B所示，是图5A对于的前层工艺层的最终缺陷分布图302；可以看出，前层工艺层的最终缺陷分布图302中包括有多个已经确定的缺陷402。
如图5C所示，是本发明实施例方法中将图5A排除图5B的缺陷后形成的当前工艺层的最终缺陷分布图303。
由于本发明实施例中，不同工艺层的原点坐标都相同，故图5A的所述缺陷401中所包括的来自前层工艺层的缺陷的位置坐标都和图5B中的缺陷402的位置坐标相同，故能够将具有图5B中相同位置的缺陷都排除并最后形成图5C所示的最终缺陷分布图303，最终缺陷分布图303的缺陷403为仅来自于当前工艺层的缺陷。
本发明实施例通过预先在版图设计阶段设计出各工艺层1的原点对准标记，能够在各工艺层1中形成原点对准标记，这样在进行缺陷检测时能通过原点对准标记定义出原点坐标，由于各工艺层1的原点对准标记的位置相同，故能使各工艺层1在缺陷检测时得到的原点坐标相同，这样在进行当前工艺层的缺陷检测时，即使能同时检测出前层工艺层的缺陷，但是由于当前工艺层和前层工艺层的原点坐标相同，而且由于前层工艺层的缺陷已经确定，故能根据缺陷的位置将前层工艺层的缺陷从当前工艺层的测试结果中去除，所以本发明实施例能将前层工艺层的缺陷排除出当前工艺层的缺陷检测结果中，从而能降低当前工艺层的缺陷分析成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种芯片制造过程中的缺陷检测方法，其特征在于，包括如下步骤：
步骤一、在版图设计阶段设计出芯片制造过程中各工艺层的原点对准标记，所述原点对准标记的在芯片中的位置相同，所述原点对准标记用于在对应的工艺层的缺陷检测过程中定义出原点坐标；
步骤二、进行芯片制造并依次形成各工艺层，每一所述工艺层完成之后需进行缺陷检测；缺陷检测的分步骤包括：
步骤21、令所述缺陷检测对于的工艺层为当前工艺层；根据所述当前工艺层的原点对准标记确定所述当前工艺层的原点坐标；
步骤22、进行所述缺陷检测得到所述当前工艺层的第一缺陷分布图；
步骤23、判断所述当前工艺层是否具有前一层工艺层；如果没有前一层工艺层，则以步骤22得到的第一缺陷分布图作为所述当前工艺层的最终缺陷分布图；
如果具有前一层工艺层，则令所述当前工艺层的前一层工艺层为前层工艺层，则以步骤22得到的所述第一缺陷分布图扣除所述前层工艺层的最终缺陷分布图得到所述当前工艺层的最终缺陷分布图；
以所述当前工艺层的最终缺陷分布图作为所述当前工艺层的缺陷检测结果。
2.如权利要求1所述的芯片制造过程中的缺陷检测方法，其特征在于：所述芯片形成于半导体衬底上。
3.如权利要求2所述的芯片制造过程中的缺陷检测方法，其特征在于：所述半导体衬底为硅衬底。
4.如权利要求3所述的芯片制造过程中的缺陷检测方法，其特征在于：所述原点对准标记设置在对应所述芯片的左上角。
5.如权利要求4所述的芯片制造过程中的缺陷检测方法，其特征在于：所述原点对准标记的形状为L型结构。
6.如权利要求5所述的芯片制造过程中的缺陷检测方法，其特征在于：所述原点对准标记的L型结构由连续的线组成。
7.如权利要求5所述的芯片制造过程中的缺陷检测方法，其特征在于：所述原点对准标记的L型结构由多个点排列而成。
8.如权利要求7所述的芯片制造过程中的缺陷检测方法，其特征在于：所述原点对准标记的具有由多个点排列而成的L型结构设置在接触孔和通孔对于的工艺层中。
9.如权利要求5所述的芯片制造过程中的缺陷检测方法，其特征在于：所述缺陷检测采用KLA缺陷检测设备进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811144002.2A CN109211924A (zh) | 2018-09-29 | 2018-09-29 | 芯片制造过程中的缺陷检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811144002.2A CN109211924A (zh) | 2018-09-29 | 2018-09-29 | 芯片制造过程中的缺陷检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109211924A true CN109211924A (zh) | 2019-01-15 |
Family
ID=64982166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811144002.2A Pending CN109211924A (zh) | 2018-09-29 | 2018-09-29 | 芯片制造过程中的缺陷检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109211924A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111507061A (zh) * | 2020-04-28 | 2020-08-07 | 上海华力集成电路制造有限公司 | 缺陷图形特征参数的分析方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1284744A (zh) * | 1999-08-16 | 2001-02-21 | 台湾积体电路制造股份有限公司 | 晶片缺陷检查及特性分析的方法 |
| KR20030055848A (ko) * | 2001-12-27 | 2003-07-04 | 삼성전자주식회사 | 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치 |
| CN102004104A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 晶片采样检测系统及其检测方法 |
| CN107683495A (zh) * | 2015-06-19 | 2018-02-09 | 科磊股份有限公司 | 使用设计的预层缺陷部位重检 |
-
2018
- 2018-09-29 CN CN201811144002.2A patent/CN109211924A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1284744A (zh) * | 1999-08-16 | 2001-02-21 | 台湾积体电路制造股份有限公司 | 晶片缺陷检查及特性分析的方法 |
| KR20030055848A (ko) * | 2001-12-27 | 2003-07-04 | 삼성전자주식회사 | 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치 |
| CN102004104A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 晶片采样检测系统及其检测方法 |
| CN107683495A (zh) * | 2015-06-19 | 2018-02-09 | 科磊股份有限公司 | 使用设计的预层缺陷部位重检 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111507061A (zh) * | 2020-04-28 | 2020-08-07 | 上海华力集成电路制造有限公司 | 缺陷图形特征参数的分析方法 |
| CN111507061B (zh) * | 2020-04-28 | 2024-01-09 | 上海华力集成电路制造有限公司 | 缺陷图形特征参数的分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11774372B2 (en) | Smart coordinate conversion and calibration system in semiconductor wafer manufacturing | |
| US10726192B2 (en) | Semiconductor Fab's defect operating system and method thereof | |
| JP5953842B2 (ja) | 画像検査方法および検査領域設定方法 | |
| KR102094577B1 (ko) | 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정 | |
| TWI618940B (zh) | 印刷電路板的盲孔檢測裝置與方法 | |
| KR101372995B1 (ko) | 결함 검사방법 | |
| KR20060070423A (ko) | 외관 검사 방법 및 그 장치 | |
| JP2012049503A (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
| CN105354816B (zh) | 一种电子元件定位方法及装置 | |
| CN107768267A (zh) | 重复性缺陷的筛选方法 | |
| JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
| CN109211924A (zh) | 芯片制造过程中的缺陷检测方法 | |
| JP2007095953A (ja) | 半導体装置の選別方法及び半導体装置の選別装置 | |
| TWI658281B (zh) | 印刷電路板的鑽孔檢測裝置與方法 | |
| Malge et al. | A survey: Automated visual pcb inspection algorithm | |
| KR20160105082A (ko) | 기판 검사 장치 및 그 검사 방법 | |
| KR102380099B1 (ko) | 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 | |
| US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
| JP7373675B2 (ja) | 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 | |
| CN104157586B (zh) | 精确定位分析电子束缺陷检测发现的重复结构缺陷的方法 | |
| JP2006190844A (ja) | 基板間の共通欠陥判別方法 | |
| CN104319244B (zh) | 一种芯片失效中心点的定位方法 | |
| CN103904002A (zh) | 一种验证缺陷检测程序灵敏度的方法 | |
| CN104375378B (zh) | 光掩模制造方法 | |
| JP2004144587A (ja) | 薄膜デバイスの膜厚検査方法及びそれを用いた薄膜デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190115 |
|
| RJ01 | Rejection of invention patent application after publication |