JP2006190844A - 基板間の共通欠陥判別方法 - Google Patents

Abstract

【課題】複数枚の基板に渉って同じ位置に存在する基板間の共通欠陥を、精度よく高速で安価に判別できる共通欠陥判別方法を提供する。
【解決手段】基板の検査領域を繰り返しパターンからなる所定の領域に分割し、各分割領域を識別するための領域座標を設定する領域設定ステップＳ２と、各基板について欠陥を検出し、欠陥の位置を測定する欠陥検出ステップＳ３と、検出された欠陥の位置に基づき、欠陥が属する分割領域を割り当てる領域割当ステップＳ５と、複数枚の基板における欠陥の割り当てられた分割領域を比較して、各基板に渉って欠陥が存在する分割領域を共通欠陥領域として抽出する領域抽出ステップＳ６，Ｓ７と、各基板における共通欠陥領域に属する欠陥の位置を比較して、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する欠陥判別ステップＳ８〜Ｓ１０とを有する共通欠陥判別方法とする。
【選択図】 図１

Description

本発明は、複数枚の基板で欠陥を検出し、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法に関する。

一枚の基板（対象物）の分割された各領域で欠陥を検出し、各領域の同一位置に存在する欠陥を共通欠陥と判別する欠陥判別方法が、特開平１１−８７４４３号公報（特許文献１）に開示されている。

特許文献１に開示された欠陥判別方法は半導体装置のウェハ欠陥検査に関し、特に、一枚の基板にマスクパターンの露光をショット単位で繰り返し行う、ステッパ装置に依存した各ショット間の共通欠陥判別を行う技術に関するものである。

図８は、特許文献１に開示された従来の欠陥判別方法の検査対象となるウェハの一例を示す図で、ウェハ３１の分割された各領域をショット（単位）３２とし、各ショットには連続したショットＮｏ．が付されている。また、ショットごとに２次元のショット座標が設定され、欠陥の座標、サイズはショットＮｏ．とショット座標により表される。

図９は、特許文献１に開示された従来の共通欠陥判別方法で、検出された欠陥が共通欠陥かどうかの判別を行う場合の処理手順を示すフローチャートである。

まず、検査対象となるウェハの検査を行い、各ショットごとに、検出した欠陥の座標、サイズのデータを得る（ステップ１０１）。次に、検出された各欠陥の分類を行い、その欠陥の種類に応じた欠陥分類情報を、基本データの各欠陥ごとに対応付けて登録する（ステップ１０２）。

次に、検出された欠陥の座標を、すべてのショットについて比較し、座標が一致する欠陥を検索する（ステップ１０３）。次に、座標が一致した欠陥に同一のグループ番号を割り当てて登録する（ステップ１０４）。次に、それぞれのグループに属する欠陥を欠陥分類ごとに集計し（ステップ１０５）、全検査ショット数に対して、その欠陥分類に属する欠陥が存在するショット数の割合を求め、それぞれのグループの中で最も大きな値をそのグループの欠陥有りショット数の割合として登録する（ステップ１０６）。

続いて、欠陥有りショット数の割合が、あらかじめ設定されたしきい値を越えるかどうかを判断する（ステップ１０７）。ここで、欠陥有りショット数の割合がしきい値を越える場合は、そのグループに属する欠陥を共通欠陥とし、共通欠陥グループとして登録する（ステップ１０８）。一方、しきい値を越えない場合は、そのグループに属する欠陥は共通欠陥ではないと判定し、共通欠陥グループとしての登録は行わない。

以上のようにして、すべてのグループの欠陥有りショット数について処理を終了したかどうかを判断し（ステップ１０９）、すべての欠陥有りショット数について終了するまで上記処理を繰り返す。
特開平１１−８７４４３号公報

図９に示す共通欠陥判別方法は、欠陥分類ごとの欠陥有りショット数の割合を考慮するため、ステッパ装置に依存した各ショット間の共通欠陥について、判別精度の高い欠陥判別方法とすることができる。

一方、ウェハ全面に展開されたマスクパターンを一括して露光するアライナ装置に依存した欠陥やパターン転写前のウェハに発生する欠陥は、複数枚のウェハに渉って同じ位置に存在する欠陥となる。このような複数枚のウェハに渉る共通欠陥に対して図９に示す判別方法を適用しようとすると、図９の方法が検査装置で抽出される全ての欠陥を評価する方法であるため、複数枚のウェハに存在する全ての欠陥情報(位置・面積・形状等)を総当りで評価する必要がある。この場合、欠陥情報(位置・面積・形状等)の比較演算回数は、検査ウェハ数、欠陥数および評価欠陥情報数の積となるため、欠陥数や評価欠陥情報数が多くなると、演算時間は膨大なものとなる。

そこで本発明は、複数枚の基板で欠陥を検出し、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法であって、基板間にまたがる共通欠陥を精度よく高速に抽出することができ、安価に判別できる共通欠陥判別方法を提供することを目的としている。

請求項１に記載の発明は、複数枚の基板で欠陥を検出し、前記各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法であって、前記基板の検査領域を繰り返しパターンからなる所定の領域に分割し、各分割領域を識別するための領域座標を設定する領域設定ステップと、前記各基板について設計外の欠陥を検出し、当該欠陥の位置を測定する欠陥検出ステップと、前記各基板において、検出された欠陥の位置に基づき、前記欠陥が属する分割領域を割り当てる領域割当ステップと、前記複数枚の基板における欠陥の割り当てられた分割領域を比較して、前記各基板に渉って欠陥が存在する分割領域を共通欠陥領域として抽出する領域抽出ステップと、前記各基板における前記共通欠陥領域に属する欠陥の位置を比較して、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する欠陥判別ステップとを有することを特徴としている。

上記共通欠陥判別方法によれば、領域設定ステップにおいて、基板にあらかじめ特定可能な繰り返しパターンからなる分割領域を設定する。また、欠陥検出ステップで検出された各基板の欠陥に対して、領域割当ステップにおいて、その欠陥が含まれる分割領域を割り当て、欠陥が含まれる欠陥領域と設定する。次に、領域抽出ステップにおいて、複数枚の基板に渉って欠陥が存在する共通欠陥領域を抽出した後、欠陥判別ステップにおいて、共通欠陥領域に属するの欠陥の中から各基板に渉って同じ位置に存在する共通欠陥を判別することができる。

上記した共通欠陥判別方法では、従来の共通欠陥判別方法と異なり、最初に基板に分割領域を設定し、共通欠陥領域を抽出することで、共通欠陥の判別に必要な評価すべき欠陥の数を絞り込むことができる。例えば、ウェハ全面に展開されたマスクパターンを一括して露光するアライナ装置に依存した共通欠陥や、パターン転写前のウェハに発生する共通欠陥のように、複数枚のウェハに渉る共通欠陥の判別では、評価すべき欠陥の数が多い。このような場合であっても、上記分割領域を適宜設定することで、より詳細に評価すべき欠陥の数を絞り込むことができ、判別に必要な演算時間も短縮することができる。

以上のようにして、上記共通欠陥判別方法は、複数枚の基板で欠陥を検出し、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法であって、基板間にまたがる共通欠陥を高速で安価に判別できる共通欠陥判別方法となっている。

請求項２に記載のように、上記共通欠陥判別方法では、前記欠陥検出ステップにおいて、前記欠陥の位置と共に前記欠陥の外観情報を測定し、前記欠陥判別ステップにおいて、前記各基板に渉って同じ位置に存在すると共に同じ外観情報を有する欠陥を共通欠陥として判別することができる。また、請求項３に記載のように、前記外観情報は、面積、形状、明るさ、周囲とのコントラスト、もしくは色のいずれか、またはそれらの組み合わせとすることができる。

これにより、位置情報だけでなく、面積、形状、明るさ、周囲とのコントラスト、もしくは色のいずれか、またはそれらの組み合わせといった外観情報も含めて共通欠陥を判別するため、精度の高い共通欠陥判別方法とすることができる。尚、上記共通欠陥判別方法では、これら外観情報も含めて詳細評価すべき欠陥の数が絞り込まれるため、精度の高い共通欠陥判別方法であっても、判別に必要な演算時間とそれに伴うコストを抑制することができる。

以上のようにして、上記共通欠陥判別方法は、基板間にまたがる共通欠陥を精度よく高速で安価に判別できる共通欠陥判別方法となっている。

請求項４に記載のように、上記共通欠陥判別方法は、前記欠陥が、前記基板の製造工程におけるマスクに起因する欠陥である場合に好適である。マスクに起因する欠陥は、複数枚の基板に渉って同じ位置に存在し、上記共通欠陥となるためである。

請求項５に記載のように、上記共通欠陥判別方法は、前記基板が、半導体ウェハ、プリント回路基板またはガラス電極等からなる液晶パネルのいずれかである場合に好適である。これらの基板の製造工程では、通常、マスクを用いてパターンが一括転写され、上記マスクに起因した共通欠陥が発生するためである。

また、請求項６に記載のように、上記共通欠陥判別方法は、前記基板が半導体ウェハであって、前記マスクがアライナ用のマスクである場合に特に好適である。

アライナ用のマスクは、半導体ウェハ全面に展開されたマスクパターンであり、アライナ装置では、アライナ用のマスクを用いて、半導体ウェハの全面を一括して露光する。このため、アライナ用のマスクに起因する欠陥は、ステッパ用のマスクに起因する欠陥と異なり、複数枚の半導体ウェハに渉って、同じ位置に存在する上記共通欠陥となるためである。

また、上記共通欠陥判別方法において、前記分割領域は、前記基板上において繰り返しパターンとなっていれば、欠陥の発生状況と詳細評価する欠陥の絞り込みに応じて、任意の設定が可能である。

例えば、請求項７に記載のように、前記基板が半導体ウェハであり、前記半導体ウェハに繰り返しパターンからなる複数個のチップ領域が形成されている場合には、前記分割領域を前記チップ領域に設定することができる。また、請求項８に記載のように、前記分割領域を、前記欠陥検出ステップにおいて欠陥の検出に用いる検査装置の視野範囲内の大きさに設定することが可能である。

これらの分割領域の設定では、欠陥検出ステップや最終的に作業者による目視等の確認を行う場合に、欠陥の位置確認が容易になる。

本発明は、複数枚の基板で欠陥を検出し、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法である。

以下に示す共通欠陥判別方法は、主として、基板の製造工程におけるマスクに起因した上記共通欠陥の判別に用いる。マスクに起因する欠陥は、複数枚の基板に渉って同じ位置に存在し、上記共通欠陥となる。また、以下に示す共通欠陥判別方法は任意の基板に適用可能であるが、主として、半導体ウェハ、プリント回路基板またはガラス電極等からなる液晶パネルのいずれかの基板に発生する共通欠陥の判別に用いる。これらの基板の製造工程では、通常、マスクを用いてパターンが一括転写されるため、上記マスクに起因した共通欠陥が発生する。

以下に示す共通欠陥判別方法は、特に、半導体ウェハからなる基板に対して、アライナ用のマスクを用いる場合に好適である。アライナ用のマスクは、半導体ウェハ全面に展開されたマスクパターンであり、アライナ装置では、アライナ用のマスクを用いて、半導体ウェハの全面を一括して露光する。このため、アライナ用のマスクに起因する欠陥は、ステッパ用のマスクに起因する欠陥と異なり、複数枚の半導体ウェハに渉って、同じ位置に存在する上記共通欠陥となる。

以下、本発明を実施するための最良の形態を、図に基づいて説明する。

図１は、本発明の共通欠陥判別方法に関するフローチャートで、検出された欠陥が共通欠陥かどうかの判別を行う場合の処理手順を示している。

図１に示すフローチャートでは、最初にステップＳ１において、検査する基板の枚数を設定する。

次のステップ２は領域設定ステップで、基板の検査領域を繰り返しパターンからなる所定の領域に分割し、各分割領域を識別するための領域座標を設定する。

図２は、ステップ２における領域分割の一例を示す図である。

図２では、半導体ウェハ１における図中に一点鎖線で囲った検査領域Ａを、正方形の繰り返しパターンからなる領域に分割している。また、各分割領域を識別するための領域座標（Ｘ，Ｙ）が設定されている。

この分割は、分割領域が記基板上において繰り返しパターンとなっていれば、欠陥の発生状況と詳細評価する欠陥の絞り込みに応じて、任意の設定が可能である。

例えば、基板が図２に示すような半導体ウェハ１であり、半導体ウェハ１に繰り返しパターンからなる複数個のチップ領域が形成されている場合には、分割領域（Ｘ，Ｙ）をこのチップ領域に設定することができる。また、記分割領域（Ｘ，Ｙ）を、次に示す欠陥検出ステップにおいて欠陥の検出に用いる、検査装置の視野範囲内の大きさに設定することが可能である。これらの分割領域の設定では、欠陥検出ステップや最終的に作業者による目視等の確認を行う場合に、欠陥の位置確認が容易になる。

図１のフローチャートにおけるステップＳ３は、欠陥検出ステップである。欠陥検出ステップでは、光学顕微鏡と画像処理装置等を組み合わせた検査装置により各基板について設計外の欠陥を検出し、欠陥の位置を測定する。

図３は、ステップ３の実施例で、２枚の半導体ウェハ１ａ，１ｂにおける欠陥の検査結果を示す図である。

図３の半導体ウェハ１ａでは、２個の欠陥Ｄａ１，Ｄａ２が検出されている。半導体ウェハ１ｂでは、３個の欠陥Ｄｂ１，Ｄｂ２，Ｄｂ３が検出されている。半導体ウェハ１ａにおける欠陥Ｄａ１，Ｄａ２、および半導体ウェハ１ｂにおける欠陥Ｄｂ１，Ｄｂ２，Ｄｂ３は、それぞれ、各半導体ウェハに共通する座標系を用いて、位置（ｘ，ｙ）が測定される。

尚、図１のステップ３では、欠陥の位置と共に、欠陥の面積、形状、明るさ、周囲とのコントラスト、色等の欠陥の外観情報を測定しておくことが好ましい。これにより、後述する欠陥判別ステップにおいて、精度の高い共通欠陥の判別が可能となる。また、図１のフローチャートにおいて、ステップ２の領域設定ステップとステップ３の欠陥検出ステップは順序を逆にして、欠陥の検出状況を確認してから分割領域を設定してもよい。

次に、図１のフローチャートのステップＳ４において全基板について検査を実施したか確認した後、ステップ５の領域割当ステップに進む。ステップ５の領域割当ステップでは、各基板において、検出された欠陥の位置に基づき、各欠陥が属する分割領域を割り当てる。

図４（ａ）は、ステップ５の実施例で、半導体ウェハ１ａ，１ｂにおいて検出された各欠陥Ｄａ１，Ｄａ２，Ｄｂ１，Ｄｂ２，Ｄｂ３に対して、それぞれが属する分割領域の割り当てを図示したものである。また、図４（ｂ）は、図４（ａ）における分割領域の割り当て結果を表にしたものである。

図１のフローチャートにおける次のステップＳ６，Ｓ７は、領域抽出ステップである。この領域抽出ステップでは、検査した全ての基板に渉って欠陥の割り当てられた分割領域を比較し、各基板に渉って欠陥が存在する分割領域を共通欠陥領域として抽出する。

図５は、上記領域抽出ステップの実施例で、図４（ｂ）に示す各欠陥Ｄａ１，Ｄａ２，Ｄｂ１，Ｄｂ２，Ｄｂ３に対する分割領域の割り当て表から、抽出した共通欠陥領域とそれに属する欠陥を表にしたものである。この段階で、ウェハ１ｂにおける欠陥２Ｄｂは共通欠陥領域に属していないため、以後の共通欠陥の判別対象から除外される。

図１のフローチャートにおける次のステップＳ８〜Ｓ１０は、欠陥判別ステップである。この欠陥判別ステップでは、各基板における上記共通欠陥領域に属する欠陥の位置を比較して、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する。

図６は、上記欠陥判別ステップにおけるステップ８の実施例で、図５に示す共通欠陥領域（３，４），（８，３）に属する欠陥Ｄａ１，Ｄａ２，Ｄｂ１，Ｄｂ３について、半導体ウェハ１ａ，１ｂを重ねて示した図である。図６からわかるように、共通欠陥領域（８，３）に属する欠陥Ｄａ２，Ｄｂ３は同じ位置存在するが、共通欠陥領域（３，４）に属する欠陥Ｄａ１，Ｄｂ１は同じ位置に存在しない。従って、ステップ９では２枚の半導体ウェハに渉って同じ位置に存在する欠陥Ｄａ２，Ｄｂ３のみが共通欠陥として判別され、ステップ１０において欠陥Ｄａ２，Ｄｂ３が共通欠陥として登録される。

図７（ａ）は、登録された共通欠陥Ｄａ２，Ｄｂ３を図示したものであり、図７（ｂ）は、登録された共通欠陥Ｄａ２，Ｄｂ３を表にしたものである。

尚、図１のフローチャートのステップ３において、欠陥の位置と共に、欠陥の面積、形状、明るさ、周囲とのコントラスト、色等の欠陥の外観情報を測定した場合には、ステップＳ８〜Ｓ１０において、これらの外観情報も共通欠陥を判別するための要素となる。この場合には、欠陥の位置が同じであっても、上記外観情報が一致しなければ共通欠陥として判別されない。

最後に、ステップＳ１１において共通欠陥領域に属する全欠陥について処置したかを確認し、図１のフローチャートが終了する。

図１のフローチャートおよび図２〜７で例示した本発明の共通欠陥判別方法は、複数枚の基板で欠陥を検出し、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法であって、基板の検査領域を繰り返しパターンからなる所定の領域に分割し、各分割領域を識別するための領域座標を設定する領域設定ステップＳ２と、各基板について設計外の欠陥を検出し、当該欠陥の位置を測定する欠陥検出ステップＳ３と、各基板において、検出された欠陥の位置に基づき、欠陥が属する分割領域を割り当てる領域割当ステップＳ５と、複数枚の基板における欠陥の割り当てられた分割領域を比較して、各基板に渉って欠陥が存在する分割領域を共通欠陥領域として抽出する領域抽出ステップＳ６，Ｓ７と、各基板における共通欠陥領域に属する欠陥の位置を比較して、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する欠陥判別ステップＳ８〜Ｓ１０とを有している。

図１のフローチャートおよび図２〜７で例示した本発明の共通欠陥判別方法によれば、領域設定ステップＳ２において、基板１にあらかじめ特定可能な繰り返しパターンからなる分割領域（Ｘ，Ｙ）を設定する。また、欠陥検出ステップＳ３で検出された各基板１ａ，１ｂの欠陥Ｄａ１，Ｄａ２および欠陥Ｄｂ１，Ｄｂ２，Ｄｂ３に対して、領域割当ステップＳ５において、その欠陥Ｄａ１，Ｄａ２および欠陥Ｄｂ１，Ｄｂ２，Ｄｂ３が含まれる分割領域（３，４），（８，３）および分割領域（３，４），（７，７），（８，３）を割り当て、欠陥が含まれる欠陥領域と設定する。次に、領域抽出ステップＳ６，Ｓ７において、複数枚の基板１ａ，１ｂに渉って欠陥が存在する共通欠陥領域（３，４），（８，３）を抽出した後、欠陥判別ステップＳ８〜Ｓ１０において、共通欠陥領域（３，４），（８，３）に属するの欠陥Ｄａ１，Ｄａ２，Ｄｂ１，Ｄｂ３の中から各基板１ａ，１ｂに渉って同じ位置に存在する共通欠陥Ｄａ２，Ｄｂ３を判別することができる。

上記した共通欠陥判別方法では、図８，９に示す従来の共通欠陥判別方法と異なり、最初に基板に分割領域を設定し、共通欠陥領域を抽出することで、共通欠陥の判別に必要な評価すべき欠陥の数を絞り込むことができる。例えば、ウェハ全面に展開されたマスクパターンを一括して露光するアライナ装置に依存した共通欠陥や、パターン転写前のウェハに発生する共通欠陥のように、複数枚のウェハに渉る共通欠陥の判別では、評価すべき欠陥の数が多い。このような場合であっても、上記分割領域を適宜設定することで、より詳細に評価すべき欠陥の数を絞り込むことができ、判別に必要な演算時間も短縮することができる。

また、位置情報だけでなく、面積、形状、明るさ、周囲とのコントラスト、もしくは色のいずれか、またはそれらの組み合わせといった外観情報も含めて共通欠陥を判別することで、精度の高い共通欠陥判別方法とすることができる。尚、上記共通欠陥判別方法では、これら外観情報も含めて詳細評価すべき欠陥の数が絞り込まれるため、精度の高い共通欠陥判別方法であっても、判別に必要な演算時間とそれに伴うコストを抑制することができる。

以上のようにして、上記共通欠陥判別方法は、複数枚の基板で欠陥を検出し、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法であって、基板間にまたがる共通欠陥を精度よく高速で安価に判別できる共通欠陥判別方法となっている。

本発明の共通欠陥判別方法に関するフローチャートである。 図１のステップ２における領域分割の一例を示す図である。 図１のステップ３の実施例である。 （ａ）は、図１のステップ５の実施例であり、（ｂ）は、（ａ）における分割領域の割り当て結果を表にしたものである。 図１のフローチャートにおける領域抽出ステップＳ６，Ｓ７の実施例である。 図１のフローチャートにおけるステップ８の実施例である。 （ａ）は、登録された共通欠陥を図示したものであり、（ｂ）は、登録された共通欠陥を表にしたものである。 特許文献１に開示された従来の欠陥判別方法の検査対象となるウェハの一例を示す図である。 特許文献１に開示された従来の共通欠陥判別方法である。

符号の説明

Ｓ２ 領域設定ステップ
Ｓ３ 欠陥検出ステップ
Ｓ５ 領域割当ステップ
Ｓ６，Ｓ７ 領域抽出ステップ
Ｓ８〜Ｓ１０ 欠陥判別ステップ
１，１ａ，１ｂ 半導体ウェハ（基板）
Ｄａ１，Ｄａ２，Ｄｂ１，Ｄｂ２，Ｄｂ３ 欠陥

Claims (8)

1. 複数枚の基板で欠陥を検出し、前記各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する、基板間の共通欠陥判別方法であって、
   前記基板の検査領域を繰り返しパターンからなる所定の領域に分割し、各分割領域を識別するための領域座標を設定する領域設定ステップと、
   前記各基板について設計外の欠陥を検出し、当該欠陥の位置を測定する欠陥検出ステップと、
   前記各基板において、検出された欠陥の位置に基づき、前記欠陥が属する分割領域を割り当てる領域割当ステップと、
   前記複数枚の基板における欠陥の割り当てられた分割領域を比較して、前記各基板に渉って欠陥が存在する分割領域を共通欠陥領域として抽出する領域抽出ステップと、
   前記各基板における前記共通欠陥領域に属するの欠陥の位置を比較して、各基板に渉って同じ位置に存在する欠陥を共通欠陥として判別する欠陥判別ステップとを有することを特徴とする基板間の共通欠陥判別方法。
2. 前記欠陥検出ステップにおいて、前記欠陥の位置と共に前記欠陥の外観情報を測定し、
   前記欠陥判別ステップにおいて、
   前記各基板に渉って同じ位置に存在すると共に同じ外観情報を有する欠陥を共通欠陥として抽出することを特徴とする請求項１に記載の基板間の共通欠陥判別方法。
3. 前記外観情報が、面積、形状、明るさ、周囲とのコントラスト、もしくは色のいずれか、またはそれらの組み合わせであることを特徴とする請求項２に記載の基板間の共通欠陥判別方法。
4. 前記欠陥が、前記基板の製造工程におけるマスクに起因する欠陥であることを特徴とする請求項１乃至３のいずれか一項に記載の基板間の共通欠陥判別方法。
5. 前記基板が、半導体ウェハ、プリント回路基板または液晶パネルのいずれかであることを特徴とする請求項１乃至４のいずれか一項に記載の基板間の共通欠陥判別方法。
6. 前記基板が、半導体ウェハであり、
   前記マスクが、アライナ用のマスクであることを特徴とする請求項５に記載の基板間の共通欠陥判別方法。
7. 前記基板が、半導体ウェハであり、
   前記半導体ウェハに、繰り返しパターンからなる複数個のチップ領域が形成されてなり、
   前記分割領域を、前記チップ領域に設定することを特徴とする請求項５または６に記載の基板間の共通欠陥判別方法。
8. 前記分割領域を、前記欠陥検出ステップにおいて欠陥の検出に用いる検査装置の視野範囲内の大きさに設定することを特徴とする請求項１乃至６のいずれか一項に記載の基板間の共通欠陥判別方法。

Images