JP2004144587A

JP2004144587A - 薄膜デバイスの膜厚検査方法及びそれを用いた薄膜デバイスの製造方法

Info

Publication number: JP2004144587A
Application number: JP2002309115A
Authority: JP
Inventors: Takeshi Hirose; 廣瀬　丈師; Shuichi Baba; 馬▲場▼　修一; Mineo Nomoto; 野本　峰生
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-10-24
Filing date: 2002-10-24
Publication date: 2004-05-20
Anticipated expiration: 2022-10-24
Also published as: JP3903901B2; WO2004038327A1

Abstract

【課題】薄膜デバイスの検査方法及び半導体デバイスの製造方法において、ウェハ内で膜厚またはＣＭＰ加工残渣、スルーホール加工残りなどの検査を効率よく行えるようにするために、上記各検査を行う位置を適切にしかも短期間に決定できるようにする。
【課題手段】薄膜デバイスの製造工程の途中において薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を検査する方法において、光学的に透明な薄膜の膜厚を管理すべき位置を予め設定し、この設定した位置における光学的に透明な薄膜の膜厚をこの薄膜に照射した光の反射光を検出して求め、この求めた膜厚の値と予め設定した管理値とを比較することで光学的に透明な薄膜の膜厚を検査するようにした。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、成膜，露光，エッチング等の工程を繰り返して所望の回路を形成する薄膜デバイスの製造における検査工程に関し、例えばシリコンウェハを用いた半導体デバイスの製造工程における膜厚検査方法，膜残り検査方法及びスルーホール等開口確認検査方法に関する。
【０００２】
薄膜デバイスの例としては、いわゆる半導体デバイスの他にＤＶＤ，ＴＦＴ等も含まれる。
【０００３】
【従来の技術】
例えば半導体デバイスの製造工程における膜厚検査工程を考える。近年、半導体の高密度化や高速化に伴い、素子サイズの微細化が進んでいる。そのため、検査工程にも、より詳細な検出・計測が求められている。
【０００４】
しかし、一方で詳細な検査には時間を要するためスループットが低下するという問題が生じる。そこで、予めその検査が目的とするプロセスの管理上特徴的な領域を抽出しておき、その領域のみを検査する事により検査時間を短縮しスループットの低下を防いでいる。
【０００５】
例えば、膜厚検査を考えた場合、ウェハ全面の膜厚分布を計測する事が望ましい。しかし、全面の膜厚分布を計測する場合には、測定点数が非常に多くなってしまい、スループットを低下させてしまう。
【０００６】
ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）加工後の研磨残り検査の場合では、やはり全領域を検査することは非効率的でありスループットの低下をまねく。そこで、予め研磨残りを生じやすい領域を抽出しておき、その領域のみを検査する事によりスループットの低下を防ぐことができる。
【０００７】
ＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：走査型電子顕微鏡）によるエッチ工程後の開口確認検査も同様で、やはり予め開口不良の生じやすい領域を抽出して、その領域を検査することにより同様の効果が得られる。
【０００８】
配線パターンが形成されて表面に光学的に透明な薄膜が形成され、ＣＭＰ加工により表面が平坦化加工された半導体ウェハにおいて、配線パターン上に形成された光学的に透明な薄膜の膜厚を計測する方法として、本発明者らが出願した特許文献１〜５がある。
【特許文献１】
特開平１０−２３３３７４号公報
【特許文献２】
特開２０００−９４３７号公報
【特許文献３】
特開２０００−３１０５１２号公報
【特許文献４】
特開２００１−２２３１９０号公報
【特許文献５】
特開２００２−１２４４９６号公報
【０００９】
【発明が解決しようとする課題】
効率的に膜厚管理を行う方法の一例として、各ウェハを順次計測してウェハ面内で膜厚が最大になる位置と最小になる位置とを求め、そこでの膜厚が規格範囲であるかを確認する方法がある。この方法を用いれば大幅に計測点数を低減することができ、スループットの低下を防ぐことができる。
【００１０】
このような効率的な検査を実現するには、予めその検査が目的とするプロセスの管理上特徴的な領域を抽出する必要がある。この抽出方法としては、検査作業者が対象製品自体の検査や同様の製品を検査する事により得られた経験に基づいて決定するのが一般的である。
【００１１】
しかし、作業者の経験により決定されるため、作業者が適切な判断ができるようになるには熟練を要する。また、必ずしも適切な判断が下されない場合もあり、作業者によってばらつきも生じる。さらに、新品種や新工程の場合は、経験から判断できない場合もあり、決定までに長時間を要してしまう場合もある。
【００１２】
そのため、上記設定を作業者の熟練を要さず、適切にしかも短期間に決定できることが望まれている。
【００１３】
本発明の目的は、上記課題を解決して、ウェハ内で膜厚またはＣＭＰ加工残渣、スルーホール加工残りなどの検査を効率よく行えるようにするために、上記各検査を行う位置を適切にしかも短期間に決定できるようにした薄膜デバイスの検査方法及び半導体デバイスの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明では、薄膜デバイスの製造工程の途中において薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を検査する方法において、光学的に透明な薄膜の膜厚を管理すべき位置を予め設定し、この設定した位置における光学的に透明な薄膜の膜厚をこの薄膜に照射した光の反射光を検出して求め、この求めた膜厚の値と予め設定した管理値とを比較することで光学的に透明な薄膜の膜厚を検査するようにした。
【００１５】
また、上記目的を達成するために、本発明では、基板上に同一形状のパターンを有するチップを複数形成した薄膜デバイスを、少なくとも表面に光学的に透明な薄膜を形成する工程と、光学的に透明な薄膜をＣＭＰ加工する工程と、ＣＭＰ加工後に光学的に透明な薄膜を検査する工程と、ＣＭＰ加工後の光学的に透明な薄膜の上に新たな薄膜を形成する工程とを経て製造する方法において、光学的に透明な薄膜を検査する工程で、予め設定したチップ内での検査箇所において光学的に透明な薄膜を検査することを薄膜デバイスの複数のチップについて行い、検査に合格した薄膜デバイスを新たな薄膜を形成する工程に搬送するようにした。
【００１６】
【発明の実施の形態】
本発明の第一の実施形態として、半導体デバイスの製造工程におけるＣＭＰ工程を対象とし、ウェハ表面に形成された光学的に透明な膜のＣＭＰ後の膜厚管理に適用した例を示す。
【００１７】
例として、配線工程における層間膜のＣＭＰ後の膜厚検査を考える。ＣＭＰ後の膜厚は、ウェハ面内及びチップ内の位置によって異なる。一般的にＣＭＰ後のウェハ面内及びチップ内膜厚分布は品種及び工程だけでなく装置構成及びスラリーやパッド等の消耗材の種類によっても異なることが知られている。一方で、装置構成や消耗品等の条件が同じであれば、再現することも知られている。
【００１８】
工程管理等のためには加工後の膜厚を管理する必要がある。膜厚を正確に管理するには、ウェハ全面（チップ内を含む）の膜厚分布を詳細に計測することが望ましいが、全面の検査は膜厚計測点を多数（数十点以上）設定する必要がありスループットの低下をまねくため現実的でない。そこで、数点から十数点程度の計測点で代表させる方法がある。
【００１９】
膜厚管理方法としては、スクライブライン上に設けた比較的大きな（幅５０μｍ程度以上の）パターン上の膜厚を、ウェハ上で５点〜１０点程度計測する方法が従来行われていた。しかし、この方法では必ずしもウェハ面内の膜厚のばらつきを反映しているとは限らない。すなわち、上記膜厚計測点での計測値から推測されるばらつきよりも、実際のばらつきが大きくなる場合がある。
【００２０】
膜厚の管理を効率よく実施する方法の一例として、膜厚の最大値及び最小値を管理する方法が考えられる。ウェハ面内における膜厚の最大値と最小値が規格範囲内であれば良いとする方法である。品種や工程等が同じであれば、膜厚分布が再現することから、膜厚の最大位置と最小位置の最低２点を計測すればよいことになる（実際にはばらつきがあるため、３点以上設定することが望ましい）。
【００２１】
ここで、膜厚計測位置として、膜厚が最大になる位置及び最小となる位置を選定することが問題となる。多くの場合は、実際の製品上で複数点を直接計測して決めることになる。膜厚管理を目的とした熟練作業者であれば、チップ内のパターンの配置を見ることにより、これまでの経験から大まかな位置を予測することができる。そのため、多くの時間を労さずにそれらの計測点を決定することができる場合もある。
【００２２】
しかし、作業者が熟練者ではない場合や装置構成や消耗品等が変更された場合には対応できない場合がある。また、たとえ熟練作業者であっても、場合によっては適切な計測点を選定できない場合や、設定に多くの時間を労する場合もある。
【００２３】
さらに、膜厚分布が品種や工程等によって異なるため、それぞれの品種や工程によって検査用の膜厚計測位置を変える必要がある。
【００２４】
以下に、本発明による第一の実施形態の第一の例として、作業者の熟練度によらず短期間で適切な計測点を選定する方法について説明する。本実施例では、ＣＭＰ後の膜厚管理を行うために各ウェハについて膜厚を計測すべき点、即ち、膜厚が最大または最小となる位置を、予め実ウェハを用いて計測することにより得たデータを用いて決定する。
【００２５】
図１は、本発明による膜厚計測点の決定方法の概念図である。図１では、「膜厚検査」の計測点を、予め詳細に評価した膜厚分布及びシミュレーションによって演算した膜厚分布から決定する方法を示している。
【００２６】
本発明による「膜厚検査（詳細）」工程、及び「座標抽出処理」工程を経て計測点を決定するまでの処理の流れを、以下に示す。
【００２７】
まず、前の成膜工程で表面に光学的に透明な薄膜を形成し、次にＣＭＰ工程でこの光学的に透明な膜の表面をＣＭＰにより平坦化加工する。ＣＭＰ工程を経たウェハについて表面の光学的に透明な薄膜の「膜厚検査」を行い、合格したウェハを次の成膜工程に送って表面に新たな薄膜を形成する。
【００２８】
ここで、ＣＭＰ工程と膜厚検査工程との間で新たに検査対象が到着した際に、１枚または複数枚ウェハを抜き取り、抜き取ったウェハに対して詳細に膜厚分布を評価する（膜厚検査（詳細））。その結果から膜厚の最大及び最小位置を抽出する（座標抽出処理）。抽出した計測点座標を「膜厚検査」での膜厚計測位置とする。以降、同じ品種・工程の対象には同じ計測点を適用する。
【００２９】
「膜厚検査（詳細）」工程における膜厚分布の評価方法として、特許文献２に記載の膜厚分布計測方法、即ち、段差パターン上に光学的に透明な薄膜を形成した試料（ウェハ）に白色光を照射し、光学的に透明な膜の表面と裏面（ウェハ上に形成された実デバイスのパターン表面）とでそれぞれ反射した光により発生する干渉光を検出し、この検出した干渉光の分光分布波形と膜の構造モデルまたはシミュレーションから導かれる波形とのフィッティングにより、実デバイスパターン上に形成された光学的に透明な膜の膜厚を求める方法を用いれば、短時間で膜厚分布の詳細な評価が可能である。
【００３０】
例えば、図２に示すように、１つのチップを縦１０点，横１０点の合計１００点について、上記のような手法を用いて膜厚を計測することによって、詳細な膜厚の分布を評価することができる。
【００３１】
「座標抽出処理」工程においては、この計測した膜厚の分布のデータから、膜厚が最大となる位置と、膜厚が最小となる位置を抽出する。図３は、チップ内の膜厚分布を等高線で表示した例を、図４は、立体的に表示した例を示している。
【００３２】
上記説明では、測定点数が１０×１０点の場合について説明したが、計測点数を更に増やして１００×１００点にすれば、より詳細な膜厚分布を評価することができる。しかし、計測点数が増加することにより膜厚検査時間が増大し、スループットの低下を招く。
【００３３】
そこで、本発明では、第１段階で試料の膜厚を粗いピッチで複数箇所計測し、計測した点の中で膜厚が最大になる位置と最小になる位置とを求め、第２段階でこの粗いピッチで測定して求めた膜厚が最大になる位置と最小になる位置との情報を用いて、試料上で膜厚が最大または最小となる位置をより正確に特定する２段階の測定方法を採用した。すなわち、先ず第１段階で、チップ全面に対してあるピッチで複数のサンプリング点について膜厚を測定し、この測定結果から膜厚が最大の位置と膜厚が最小の位置とを抽出し、次に第２段階で、この抽出した膜厚が最大の位置と膜厚が最小の位置についてそれらの候補を含む小領域を設定し、その小領域についてより細かいピッチで複数の点の膜厚を測定し、この測定結果から膜厚が最大の位置と膜厚が最小の位置を決定する。
【００３４】
例えば、図３のように、第１段階としてチップ全面について１０×１０点の比較的粗いピッチのサンプリング点について計測し、計測した結果から膜厚が最大の位置と膜厚が最小の位置とを抽出する。次に、第２段階で、この比較的粗いピッチのサンプリング点の中から抽出した膜厚が最大または最小の位置（図３中の６及び７）を含む小領域を設定して、それぞれの小領域を更に１０×１０点づつのより細かいピッチで計測することにより、膜厚が最大となる位置及び最小となる位置を決定する。このように２段階で行うことにより、膜厚が最大または最小となる位置を、比較的短時間で、より正確に検出することができる。図５は、図３中の膜厚最大位置の近傍領域６を詳細に計測した例を、図６は、図３中の膜厚最小位置の近傍領域７を詳細に計測した例を示している。
【００３５】
上記した説明では、それぞれ１０×１０点を計測する例を示したが、計測点数はこれに限られるものではなく、更に多くてもよく、また少なくてもよい。すなわち、計測する計測点数は、任意に設定することができ、チップの大きさやパターンの配置によって適切な点数を設定すればよい。例えば、ＣＭＰ後の膜厚計測する際は、ＣＭＰ加工の特性上、計測点間の間隔を数十から数百マイクロメートル以下の範囲で設定すれば良い。
【００３６】
上記に説明した「膜厚検査（詳細）」工程、及び「座標抽出処理」工程を経て決定した膜厚計測位置の情報に基づいて行う、「膜厚検査」に合格したウェハは、次の成膜工程に運ばれて、成膜処理が施される。
【００３７】
この「膜厚検査」工程において、先に説明した特許文献２に開示したような方法を用いて、ウェハ上の決定された膜厚計測位置の膜厚を計測することにより、半導体デバイス製造工程の状態を監視することができる。この「膜厚検査」を行う位置は、「膜厚検査（詳細）」工程、及び「座標抽出処理」工程を経て決定した膜厚計測位置、即ち膜厚がチップ内で最大となる位置と最小となる位置のほかに、チェックが必要と判断した箇所を含んでも良い。即ち、１つのチップについて３箇所以上を膜厚計測位置として選んでも良い。このような膜厚を計測するチップをウェハ内で複数選択することにより、ウェハ全体での膜厚の分布状態がわかり、ウェハ全体の膜厚の管理を行うことができる。そして、このウェハ全体での膜厚の分布の情報をＣＭＰ工程にフィードバックすることにより、ウェハ全体での膜厚分布の均一性を向上させるようにＣＭＰ工程を管理することも可能になる。
【００３８】
図１では「膜厚検査（詳細）」，「座標抽出処理」及びをそれぞれ独立に示しているが、三者は独立の装置でも良く、複数の機能を併せ持った装置で構成しても良い。もちろん三者の機能を併せ持った一つの装置でも良い。
【００３９】
本発明の第一の実施形態における「膜厚検査（詳細）」，「座標抽出処理」の第２の例を、図７を用いて説明する。図７は、実際に計測した膜厚分布を用いるのではなく、設計情報に基づいてＣＭＰ後の膜厚管理を行うための膜厚計測位置を決定する方法の概念図である。
【００４０】
一般的に、層間膜のＣＭＰ後の膜厚は層間膜直下の配線パターンの局所的な密度に依存することが知られている。そこで、配線層直下のパターンの設計情報からＣＭＰ後の膜厚をシミュレーションにより求め、この結果から計測位置を決定する。
【００４１】
計測点決定までの処理の流れを、以下に示す。まず、研磨対象膜直下の配線パターンの設計情報を取得する。次に、取得した設計情報から、ＣＭＰ後の膜厚分布をシミュレーションにより求める（膜形状シミュレーション）。求めた膜厚分布から、膜厚計測可能な領域で膜厚が最大及び最小となる位置を抽出する（座標抽出処理）。抽出した座標を「膜厚検査」の計測点として、第一の例と同様にして半導体デバイス製造工程の状態を監視することができる。以降、同じ品種・工程の対象には同じ計測点を適用する。
【００４２】
ＣＭＰ後の膜厚分布は、研磨対象膜の膜厚等の成膜条件や下層のパターン面積率（単位領域当たりのパターンの面積率）からシミュレーションすることができる。シミュレーションの詳細については省略する。
【００４３】
図８は、設計情報を用いてシミュレーションによって求めた膜厚分布を示している（等高線表示）。この結果から、膜厚が最小となる位置１３及び最大となる位置１２を、それぞれ抽出することができる。
【００４４】
しかし、例えば上記抽出した位置にパターンが存在しない等、必ずしも膜厚が最小となる位置及び最大となる位置が膜厚計測可能であるとは限らない。
【００４５】
そこで、予め膜厚計測可能な領域を別途抽出しておく。一般的な膜厚計測装置では、計測対象として直径数から数十マイクロメートルの領域を必要とするため、膜厚計測可能な領域として線幅が上記大きさ以上のパターンを抽出すればよい。
また、膜厚を計測する方法として、特許文献２に記載されているような手法を用いた場合、計測可能な領域として、局所的なパターン密度が２０〜３０％以上の領域を抽出しておけばよい。
【００４６】
図９は、図８の膜厚最大位置近傍の膜厚計測可能なパターンを示した例である。図９では、計測可能なパターンを黒塗りで示している。
【００４７】
例えば、図８で抽出した最大膜厚位置１２に対応する図９における位置１６が、計測可能な領域にない場合、計測点を設定する方法として、図９の黒塗りで示した計測可能な領域において、図８から求めた最大膜厚位置１６との距離が最も小さくなる位置１７を計測点として設定する方法が考えられる。膜厚最小位置の場合も同様に決定することができる。
【００４８】
設計情報に基づく場合には、図１に示した例の様に、実際に膜厚計測をする必要がないため、より効率的に設定することができる。
【００４９】
また、第一の実施形態の第３の例として、図１と図７との例との組み合わせがある。この場合、実際に計測した膜厚分布とシミュレーションにより求めた膜厚とを比較する事により、シミュレーションによる計測点の決定をより信頼性の高いものとする事ができる。
【００５０】
次に、本発明の第二の実施形態として、半導体デバイスの製造工程におけるＣＭＰ工程を対象とし、ウェハ表面に形成された膜の加工後の膜残り検査に適用した例を示す。
【００５１】
例えば、ＣＭＰを用いたプラグ形成を考える。プラグは、穴に埋め込まれた部分以外の余分な膜をＣＭＰによって除去することにより形成される。デバイスの性能確保のため、なるべく配線間の距離が大きくなるように加工したい。しかし、ＣＭＰが不十分であると余分な膜を除去しきれず残ってしまう場合がある。膜残りが生じると配線のショートを引き起こしてしまうことがあり、不良の原因となる。そのため、ＣＭＰ加工後に、膜残りを検査する必要がある。
【００５２】
膜残りを検出する方法としては、光学式の外観検査等が考えられる。しかし、膜厚検査と同様に、ウェハの全領域を検査することはスループットの低下をまねき非常に非効率的である。
【００５３】
一般的に、ＣＭＰ加工後の膜残りは、プラグを形成する絶縁膜の膜厚の小さい部分に生じやすい。膜残りの生じるメカニズムの一例を、図１０を参照して説明する。例えば、該当工程より前の工程において、ＣＭＰ等の工程によりウェハ面内またはチップ内で膜厚の分布が生じる場合がある。次に、上記ばらつきの生じた膜１８に穴及び溝を形成して、メタル膜２０を成膜する。この際すでに、前の工程で生じた分布のためにウェハ面内及びチップ内で表面に凹凸が生じている。ＣＭＰ工程で平坦化加工を実施した場合には、表面の凸の部分がより研磨されやすく、凹の部分は研磨されにくい。そのため、研磨量が不十分である場合には、表面の凹の部分、すなわち前の工程で膜厚が小さくなった部分に膜残りが発生しやすくなる（図１０中の２１）。
【００５４】
そこで、上記膜厚の小さい領域を抽出し、その領域のみを例えば光学式の外観検査装置を用いて検査するようにすれば、スループットの低下を防ぐことができ、検査を効率的に行うことができる。
【００５５】
本発明の第二の実施形態の第一の例を、図１１を用いて説明する。図１１は、予め計測した膜厚の分布のデータを基に、膜残り（残渣）を検査するための検査領域を決定する方法の概念図である。検査領域決定までの処理の流れは、図１に示した膜厚検査の場合と同様である。新たに検査対象が到着した際に、１枚または数枚ウェハを抜き取り、抜き取ったウェハに対して詳細に膜厚分布を評価する（膜厚検査（詳細））。その結果から膜厚の最小領域を抽出する（領域抽出処理）。抽出した領域を「膜残り検査」での検査領域とする。表面の光学的に透明な薄膜（絶縁膜）をＣＭＰで平坦化加工された後、抜き取りされることなく、ホト、エッチ、成膜（プラグ）、ＣＭＰ（プラグ）の各工程を経てきたウェハに対して、上記のように決定した検査領域において「膜残り検査」を行う。この「膜残り検査」で合格したウェハは、次の成膜工程で成膜される。「膜残り検査」では、同じ品種・工程の対象には同じ領域を適用する。
【００５６】
検査領域としては、図１２に示すような、膜厚が最小である点４の一点のみを検査する用法や、図１３または図１４に示すような、膜厚が最小である点３０を中心として複数点を検査する方法が考えられる。複数点を検査する場合の検査点３１は、図１３に示すように、縦Ｘ点，横Ｙ点（ただし、Ｘ、Ｙは正の整数）の格子状の点を検査しても良いし、図１４に示すように同心円上の複数の点を検査しても良い。検査領域の大きさ及び検査点数は任意に設定可能である。
【００５７】
検査領域の大きさを決定する方法として、例えば膜厚の最大値（ｄｍａｘ）と最小値（ｄｍｉｎ）から、数１で与えられる膜厚以下の領域を検査領域として設定する方法も考えられる。図１５は、数１を用いて決定されたしきい値以下の領域を検査対象として設定する場合を示した例である。図１５では、単純化のために１次元の膜厚分布について示している。図１６は、同様の手法を２次元の膜厚分布計測結果に適用して、膜残り検査領域を決定した例である。この場合、検査領域は必ずしも四角や円とはならない。
【００５８】
【数１】

【００５９】
数１で求めたしきい値以下の領域が存在する場合であっても、最大膜厚と最小膜厚の差が予め設定したしきい値以下である場合には、検査領域を設定せず、検査をしないという方法も考えられる。
【００６０】
さらに、計測した隣接する計測点の膜厚差を算出し、その大きさが予め設定したしきい値以下である場合はその領域を検査領域として設定する方法も考えられる（図示せず）。
【００６１】
膜残りの検出方法としては、外観検査装置を用いる方法が考えられる。また、その他に分光検出による方法も考えられる。検査方法の詳細については省略する。
【００６２】
図１１に示したフロー図では、「膜厚検査（詳細）」、「領域抽出処理」及び「膜残り検査」をそれぞれ独立に示しているが、膜厚検査の場合と同様、三者は独立の装置でも良く、複数の機能を併せ持った装置で構成しても良い。もちろん三者の機能を併せ持った一つの装置でも良い。
【００６３】
本発明による第二の実施形態の第二の例を、図１７を用いて説明する。図１７は、実際に計測した膜厚分布を用いるのではなく、設計情報に基づいて膜残り検査領域を決定する方法の概念図である。検査領域決定までの処理の流れは、図７に示した膜厚検査の場合の処理フローと同様である。ただし、検査領域としては、膜厚の小さい領域を抽出する。
【００６４】
設計情報に基づいたシミュレーションによって膜残りの検査領域を決定する方法としては、前記した膜厚に基づいて検査領域を決定する方法と同様の方法を用いることができる。
【００６５】
すなわち、図１３または図１４に示したように、膜厚の最小位置を検出してこの検出した膜厚の最小位置を含む正方形または円形の領域の内部を検査範囲として設定する方法、図１５または図１６に示したように、膜厚の最大値（ｄｍａｘ）と最小値（ｄｍｉｎ）から、数１で与えられる膜厚以下の領域を検査領域として設定する方法、及び、計測した隣接する計測点の膜厚差を算出し、その大きさが予め設定したしきい値以下である場合はその領域を検査領域として設定する方法（図示せず）等である。
【００６６】
また、膜残りそのもののシミュレーションから検査領域を抽出する方法もある。すなわち、検査対象となる膜の研磨の進行をシミュレーションにより求め、研磨により余分な膜が除去されるのに要する時間が最も長い領域を検査領域として設定する。
【００６７】
図１３の様に複数点を検査する場合、複数（Ｘ個またはＹ個）のセンサを一次元に配置した検出光学系を用いれば、高速な検査が可能となる。すなわち、図１３に示すような計測点を、Ｘ個のセンサを用いてＹ回、またはＹ個のセンサを用いてＸ回の検出により縦Ｘ点，横Ｙ点の領域を検査する事が可能となる。
【００６８】
さらに、センサの配置をより緻密にし、検出及びデータの演算方法を高速化することにより、同領域をより緻密に検査する事が可能となる。
【００６９】
上記膜残りの検査の場合も、膜厚検査による方式とシミュレーションによる方式を組み合わせることで、より効率的な検査が可能となる。
【００７０】
次に、本発明の第三の実施形態として、半導体デバイスの製造工程におけるエッチ工程を対象とし、ウェハ表面に形成された膜の加工後の開口確認検査に適用した例を示す。
【００７１】
例えば、配線工程におけるスルーホールを形成するプロセスを考える。スルーホールは配線層間を電気的に導通させる目的で形成する。そのため、スルーホールは下層の配線まで開口しなければならない。
【００７２】
しかし、加工対象の層間膜の膜厚が大きい場合、開口しない場合がある。開口しない場合、電気的に導通できなくなるので不良の原因となる。そのため、これを検査する場合がある。
【００７３】
開口不良が生じるメカニズムを、以下に説明する。例えば、ＣＭＰプロセスを用いた配線を形成する工程を考えた場合、配線層間には、上下の配線を導通させるために穴３４を形成する必要がある。穴をあける対象となる膜１８はＣＭＰによって平坦化されるが、前述したように、加工後の膜１８には膜厚のばらつきが生じてしまう。このような、膜厚のばらつきが生じた膜に対してエッチングにより穴３４を形成する場合、膜厚の大きい部分ではエッチ量が足りなくなって穴が貫通しない場合３６や、膜厚の小さい部分ではエッチ量が多くなって下層の配線にダメージを与えてしまう場合３５がある（図１８参照）。
【００７４】
開口確認の検査方法としては、ＳＥＭ観察による方法がある。この場合も、前述したと同様に、ウェハの全領域を検査することはスループットの低下を招いてしまい、非常に非効率的である。
【００７５】
上記のように、絶縁膜の膜厚の大きい部分に開口不良が生じやすいことが知られている。そこで、膜厚の大きい領域を抽出し、その領域のみを検査すればスループットの低下を防ぐことができ、検査を効率的に行うことが可能になる。
【００７６】
開口確認の検査を行う処理の流れを図１９及び図２０に示す。この処理の流れは、図１１または図１７に示した膜残り検査の場合と同様である（ただし、開口確認の検査を行う場合には、膜残り検査を行う場合とは異なり、膜厚の大きい領域を抽出する）。図１９は、開口確認の検査を行う場合において、検査領域を決定するのに実際に膜厚計測する場合を、図２０は、設計情報から求める場合をそれぞれ示している。
【００７７】
図１９に示した処理の流れでは、前の工程で表面に形成された光学的に透明な薄膜（絶縁膜）の表面をＣＭＰで平坦化し、ホト、エッチ、工程を経て表面の光学的に透明な薄膜に下層の導体膜（配線膜）まで貫通する開口が形成される。この開口が形成されたウェハに対して「開口確認検査」が行われる。「開口確認検査」を行う位置は、前記した第一の実施形態及び第二の実施形態で説明したような方法で検出した膜厚が最大になる箇所とする。また、この「開口確認検査」を行う位置は、膜厚が最大になる箇所を含む複数の箇所とし、それをウェハ内の複数のチップについて行うようにしても良い。この検査に合格したウェハは、次の成膜工程に運ばれて、成膜処理が施される。
【００７８】
この「開口確認検査」においても、検査領域を決定するのに実際に膜厚計測する方法と設計情報から求める方法とを組み合わせることでより効率的な検査が可能となる。
【００７９】
上記三つの例において、膜厚分布計測結果や設計情報は共通である。そこで、それらをデータベースとして集約すると効率が良い。図２１は、実際の膜厚計測データを用いて膜厚計測点の座標、開口検査の領域、まく残り検査の領域を決定する場合を、図２２は、設計情報を用いて上記それぞれの領域を設定する場合を示している。
【００８０】
この場合にも、図２３に示すように実際の膜厚計測データと設計情報とを組み合わせることで、検査をより効率的に行うことが可能である。
【００８１】
【発明の効果】
本発明によれば、熟練を要さず短時間に自動で適切な検査条件を設定することができる。また、上記方法を用いることにより、適切なプロセス管理が可能となり歩留まり及びスループットの向上が可能となる。例えば、上記のシリコンウェハ上に半導体デバイスを製造する方法および製造ラインにおいて高精度の膜厚管理，膜残り検査及びコンタクトホールの開口確認検査が可能となり、歩留まり及びスループット向上が図れる。
【図面の簡単な説明】
【図１】本発明によるＣＭＰ後の膜厚検査を行う処理フロー図である。
【図２】本発明におけるチップ内膜厚計測位置を示すチップの平面図である。
【図３】チップ内膜厚計測結果（等高線）を示すチップの平面図である。
【図４】チップ内膜厚計測結果（立体表示）を示すチップの平面図である。
【図５】本発明において最大膜厚位置の近傍領域を詳細に膜厚計測する際の計測点を示すチップの平面図である。
【図６】本発明において最小膜厚位置の近傍領域を詳細に膜厚計測する際の計測点を示すチップの平面図である。
【図７】本発明によるＣＭＰ後の膜厚検査を行う処理フロー図である。
【図８】本発明におけるシミュレーションによる膜厚分布評価結果を示すチップの平面図である。
【図９】本発明におけるシミュレーションによる膜厚計測点の選定方法を示すチップの平面図である。
【図１０】ＣＭＰ後の膜残りを示すチップの断面図である。
【図１１】本発明によるＣＭＰ後の膜残り検査を行う処理フロー図である。
【図１２】本発明によるチップ内膜厚計測結果（等高線）を示すチップの平面図である。
【図１３】本発明による膜残り検査の検査領域を示すチップの平面図である。
【図１４】本発明による膜残り検査の検査領域を示すチップの平面図である。
【図１５】本発明による膜残り検査領域の決定方法を示すグラフである。
【図１６】本発明による膜残り検査領域を示すチップの平面図である。
【図１７】本発明によるＣＭＰ後の膜残り検査を行う処理フロー図である。
【図１８】本発明における開口不良を示すチップの断面図である。
【図１９】本発明によるエッチ後の開口確認検査を行う処理フロー図である。
【図２０】本発明によるエッチ後の開口確認検査を行う処理フロー図である。
【図２１】本発明による膜厚検査、開口確認検査、膜残り検査を行う処理フロー図である。
【図２２】本発明による膜厚検査、開口確認検査、膜残り検査を行う処理フロー図である。
【図２３】本発明による膜厚検査、開口確認検査、膜残り検査を行う処理フロー図である。
【符号の説明】
１……１チップのイメージ　　２……膜厚計測点　　３……最大膜厚位置　　４……最小膜厚位置　　５……等高線　　６……最大膜厚の近傍領域　　７……最小膜厚の近傍領域　　８……膜厚計測点　　１０，１２，１６……最大膜厚位置　　１１、１３、２２……最小膜厚位置　　１４……膜厚最大位置の近傍領域　　１５……膜厚計測可能な領域１７……選定された膜厚計測位置　　１８……絶縁膜　　　　１９……配線パターン（断面図）　　３１……膜残り検査位置　　３３……膜残り検査領域，３４……スルーホール，３５……配線損傷，３６……非開口

Claims

薄膜デバイスの製造工程の途中において該薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を検査する方法であって、前記光学的に透明な薄膜の膜厚を管理すべき位置を予め設定し、該設定した位置における前記光学的に透明な薄膜の膜厚を該薄膜に照射した光の反射光を検出して求め、該求めた膜厚の値と予め設定した管理値とを比較することで前記光学的に透明な薄膜の膜厚を検査することを特徴とする薄膜デバイスの膜厚検査方法。
前記予め設定する光学的に透明な薄膜の膜厚を管理すべき位置は、該薄膜の膜厚が最大になる位置と最小になる位置の２箇所を含む複数の箇所であることを特徴とする請求項１記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の膜厚を管理すべき位置を、前記薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を測定して得た膜厚の情報を用いて決めることを特徴とする請求項１または２に記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の膜厚を管理すべき位置を、先ず、前記薄膜デバイスの第１の領域の複数の箇所について膜厚を求め、該複数の箇所について求めた膜厚のデータを用いて前記第１の領域よりも狭い第２の領域を設定し、次に、該第２の領域の複数の箇所について求めた膜厚を求め、該求めた第２の領域の膜厚のデータを用いて決めることを特徴とする請求項１または２に記載の薄膜デバイスの膜厚検査方法。
前記薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を、該薄膜デバイスに照射した光による反射光の分光分布波形と膜構造モデルまたはシミュレーションから求められる波形とのフィッティングにより求めることを特徴とする請求項３または４に記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の膜厚を管理すべき位置を、前記薄膜デバイスの設計情報を用いてシミュレーションにより決定することを特徴とする請求項１または２に記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の膜厚を管理すべき位置を、前記薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を測定して得たデータと前記薄膜デバイスの設計情報を用いてシミュレーションにより求めたデータとを用いて決めることを特徴とする請求項１または２に記載の薄膜デバイスの膜厚検査方法。
薄膜デバイスの製造工程の途中において該薄膜デバイスの表面に形成された光学的に透明な薄膜を検査する方法であって、前記光学的に透明な薄膜の監視すべき位置を予め設定し、該設定した位置において前記光学的に透明な薄膜の外観を光学的に検査することを特徴とする薄膜デバイスの膜厚検査方法。
前記予め設定する光学的に透明な薄膜の監視すべき位置は、該薄膜の膜厚が最大になる位置または最小になる位置の何れかを含むことを特徴とする請求項８記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の監視すべき位置を、前記薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を測定して得た膜厚の情報を用いて決めることを特徴とする請求項８または９に記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の監視すべき位置を、先ず、前記薄膜デバイスの第１の領域の複数の箇所について膜厚を求め、該複数の箇所について求めた膜厚のデータを用いて前記第１の領域よりも狭い第２の領域を設定し、次に、該第２の領域の複数の箇所について求めた膜厚を求め、該求めた第２の領域の膜厚のデータを用いて決めることを特徴とする請求項８または９に記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の監視すべき位置を、前記薄膜デバイスの設計情報を用いてシミュレーションにより決定することを特徴とする請求項８または９に記載の薄膜デバイスの膜厚検査方法。
前記光学的に透明な薄膜の監視すべき位置を、前記薄膜デバイスの表面に形成された光学的に透明な薄膜の膜厚を測定して得たデータと前記薄膜デバイスの設計情報を用いてシミュレーションにより求めたデータとを用いて決めることを特徴とする請求項８または９に記載の薄膜デバイスの膜厚検査方法。
基板上に同一形状のパターンを有するチップを複数形成した薄膜デバイスの製造方法であって、前記薄膜デバイスは、少なくとも表面に光学的に透明な薄膜を形成する工程と、該光学的に透明な薄膜をＣＭＰ加工する工程と、該ＣＭＰ加工後に前記光学的に透明な薄膜を検査する工程と、ＣＭＰ加工後の前記光学的に透明な薄膜の上に新たな薄膜を形成する工程とを経て製造され、前記光学的に透明な薄膜を検査する工程において、予め設定した前記チップ内での検査箇所において前記光学的に透明な薄膜を検査することを前記薄膜デバイスの複数のチップについて行い、該検査に合格した薄膜デバイスを前記新たな薄膜を形成する工程に搬送することを特徴とする薄膜デバイスの製造方法。
前記光学的に透明な薄膜を検査する工程において、予め設定した前記チップ内での検査箇所において前記光学的に透明な薄膜の膜厚を検査することを特徴とする請求項１４記載の薄膜デバイスの製造方法。
前記チップ内の検査箇所を、先ず、前記チップの第１の領域の複数の箇所について膜厚を求め、該複数の箇所について求めた膜厚のデータを用いて前記第１の領域よりも狭い第２の領域を設定し、次に、該第２の領域の複数の箇所について求めた膜厚を求め、該求めた第２の領域の膜厚のデータを用いて決めることを特徴とする請求項１４記載の薄膜デバイスの製造方法。
前記予め設定した前記チップ内での検査箇所が、前記チップ内で膜厚が最大となる位置または最小となる位置の何れかを含むことを特徴とする請求項１４記載の薄膜デバイスの製造方法。
前記光学的に透明な薄膜を検査する工程において、予め設定した前記チップ内での検査箇所において前記光学的に透明な薄膜に形成した穴の状態、または、該穴の内部に埋め込まれた材料の膜残りを検査することを特徴とする請求項１４記載の薄膜デバイスの製造方法。