JP4991099B2 - Icプロセスを監視する方法およびシステム - Google Patents

Icプロセスを監視する方法およびシステム Download PDF

Info

Publication number
JP4991099B2
JP4991099B2 JP2004326985A JP2004326985A JP4991099B2 JP 4991099 B2 JP4991099 B2 JP 4991099B2 JP 2004326985 A JP2004326985 A JP 2004326985A JP 2004326985 A JP2004326985 A JP 2004326985A JP 4991099 B2 JP4991099 B2 JP 4991099B2
Authority
JP
Japan
Prior art keywords
sample regions
grayscale
determining
adjusted
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004326985A
Other languages
English (en)
Other versions
JP2005150727A (ja
Inventor
ジャック・ジャウ
スリニバサン・サンダララジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hermes Microvision Inc
Original Assignee
Hermes Microvision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hermes Microvision Inc filed Critical Hermes Microvision Inc
Publication of JP2005150727A publication Critical patent/JP2005150727A/ja
Application granted granted Critical
Publication of JP4991099B2 publication Critical patent/JP4991099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、集積回路(IC)製造を対象とする。具体的には、本発明は、ICプロセス均一性を検査する方法およびシステムに関する。単に例として、本発明は、インライン・モニタリング(inline monitoring)に適用されている。しかし、本発明がはるかに広い範囲の適用可能性を有することを理解されたい。
関連出願の相互参照
本願は、参照によってその全体を本明細書に組み込まれる、2003年11月10日出願の米国特許仮出願第60/518865号に対する優先権を主張するものである。
連邦政府による資金提供を受けた研究開発の記載
不適用。
コンパクト・ディスクで提出される「シーケンスリスト」、テーブル、またはコンピュータ・プログラム・リスティング付録の参照
不適用。
集積回路(IC)プロセスは、フィーチャ寸法の縮小が続いているので、ますます難しくなっている。寸法の縮小とウェハ・サイズの増大によって、ウェハ全体でのプロセス均一性の維持が重要であるが、達成が困難になる。プロセス・ウィンドウ(process window)が高度なウェハ製造で急激に狭まりつつあり、プロセス変動が、最新テクノロジのより高い平均販売価格の経済的圧力に起因してプロセスを完全にするのに不適切な時間が費やされる時に発生する可能性がある。
プロセス変動は異なる形で現れることがある。ウェハ全体にまたがる空間変動は、機器またはプロセスの外乱または制限から生じる。これらの変動は、さらに、ダイ内のパターン加工の差によって増幅される可能性がある。あるプロセスの後、他のプロセスが開始される前に行われるインライン・モニタリング、処理の進行中のインシトゥー・オペレーション(in-situ operation)、オフライン・オペレーションなど、プロセス制御を達成するためにウェハ特性を測定する複数の方法がある。プロセスのインライン制御を維持するために、異なるロットおよび/またはウェハの間およびウェハ内ならびにダイ内の時間的変動を理解する必要がある。ダイ内のどこを検査するか、ウェハ内のどのダイを検査するかの判断は、しばしば、注意深い計画と詳細な注意を必要とする判断である。測定が少なすぎることは不適切であろうが、測定が多すぎると、データが衝突し、処理が無用に長くなる可能性がある。テスト構造を、スクライブ・ライン(scribe line)上におくことがあるが、このテスト構造は、検査に適したフィーチャに関して判断する方法を提供する。
いくつかの普通の検査プロトコルでは、プロセス・ツール資格付与と実用的な問題がないことの保証に、裸ウェハ分析が用いられる。これは、しばしば、まずプロセス・ツールが正しく動作しており、歩留まりを低下させる粒子(yield-killing particle)の源として働かないことを保証するのに必要である。通常、これに、処理されパターンを作成されたウェハの光学的検査が続き、これに電子ビーム検査が続く。ウェハレベル変動は、しばしば、機器設計および/または動作限界によって引き起こされる低い空間周波数傾向のフィーチャを有する。
たとえば、絶縁膜エッチングは、デュアル・ダマシーン処理とサブトラクティブ・エッチング処理の一体化された部分である単位操作である。高度な半導体製造テクノロジと共に、デュアル・ダマシーンのコンタクト・ホールおよび/またはバイア・ホールなどの高アスペクト比構造のエッチング・プロセスが、その小さいクリティカル寸法に起因して、ますます困難になってきた。一般的な問題に、開いていないコンタクト・ホールおよび/またはバイア・ホールと、ウェハ全体に渡る不均一なエッチングングが含まれる。たとえば、コンタクト・エッチング・プロセスの欠陥は、集積回路を動作不能にする可能性があり、したがって、よい歩留まりを保証するために、エッチング・プロセス・パラメータを制御し、監視し、最適化する必要がある。もう1つの例として、バイアに、狭トレンチ分離に使用されるものなどのトレンチが含まれる。
電子ビーム検査が広く使用されるようになる前には、従来のCD−SEM技法が、穴頂部対穴底部のクリティカル寸法を提供していたが、この測定値は、しばしば、コンタクト・ホールの電気的特性に関するものを何も示さなかった。正常な状態とエッチングング不足の状態を区別できても、その区別は、しばしば、間接的に行われ、信頼性に疑問があった。もう1つの例として、計算処理能力と結合された走査型電子顕微鏡(SEM)に基づくある欠陥検査ツールが、開いていないコンタクト・ホールおよび/またはバイア・ホールなどの欠陥を検出するのに使用された。しかし、このツールの制限は、欠陥のあるコンタクト・ホールおよび/またはバイア・ホールの検出を助けることができるが、エッチングング変動またはウェハ全体の均一性に関する情報をまったく提供できないことである。もう1つの例として、EB−Scope技術で、類似する原理が使用される。EB−scope技術では、電子ビームによって誘導された基板電流が、コンタクト・ホールまたはバイア・ホールの底部の残渣厚さの推定に使用される。しかし、EB−scope技術は、低速であり、長所に起因して人気が高まっているシリコン・オン・インシュレータ(SOI)などの修正された基板で問題を有する。
エッチング均一性監視に関して見られる同一の問題が、しばしば、IC製造中の他の単位操作の後のウェハに存在する。もう1つの例が、化学機械研磨(CMP)である。実際に、狭いプロセス・ウィンドウおよび大きいウェハ・サイズが、エッチング、堆積、CMP、電気化学めっき法(ECP)などの多数の集積回路製造プロセスでプロセス変動を生じさせた。
米国特許仮出願第60/518865号 米国特許第6392231号 米国特許第6605805号 米国特許第6710342号
したがって、ICプロセス均一性を監視する技法を改善することが非常に望ましい。
本発明は、集積回路(IC)製造を対象とする。具体的に言うと、本発明は、ICプロセス均一性を検査する方法とシステムを提供する。単に例として、本発明は、インライン・モニタリングに適用されている。しかし、本発明がはるかに広い範囲の適用可能性を有することを理解されたい。
本発明の一実施態様によれば、プロセス均一性を判定する方法は、複数のサンプル領域を選択することを含む。複数のサンプル領域に、複数の処理されたフィーチャが含まれ、複数のサンプル領域のそれぞれに、複数の処理されたフィーチャの少なくとも1つが含まれる。複数の処理されたフィーチャのそれぞれは、少なくとも1つの製造プロセスから生じる。さらに、この方法に、それぞれ複数のサンプル領域に関連する複数の電子顕微鏡画像を得ることと、複数の電子顕微鏡画像に関連する情報を処理することと、それぞれ、複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、複数のサンプル領域の第1の複数のグレイスケール値を判定することが含まれる。第1の複数のグレイスケール値のそれぞれは、複数の処理されたフィーチャの少なくとも1つに関連する。さらに、この方法には、第1の複数のグレイスケール値に関連する情報を処理することと、第1の複数のグレイスケール値に関連する情報に少なくとも基づいて、少なくとも1つの製造プロセスが均一であるかどうかを判定することが含まれる。
もう1つの実施態様によれば、プロセス均一性を判定する方法も、複数のサンプル領域を選択することを含む。複数のサンプル領域に、複数の処理されたフィーチャが含まれ、複数のサンプル領域のそれぞれに、複数の処理されたフィーチャの少なくとも1つが含まれる。複数の処理されたフィーチャのそれぞれは、少なくとも1つの製造プロセスから生じる。さらに、この方法に、それぞれ複数のサンプル領域に関連する複数の電子顕微鏡画像を得ることと、複数の電子顕微鏡画像に関連する情報を処理することと、複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、複数のサンプル領域の第1の複数のグレイスケール値をそれぞれ判定することが含まれる。第1の複数のグレイスケール値のそれぞれが、複数の処理されたフィーチャの少なくとも1つに関連する。さらに、この方法に、第1の複数のグレイスケール値に関連する情報に少なくとも基づいて第1等高線図を生成することと、第1等高線図に関連する情報を処理することと、第1等高線図に関連する情報に少なくとも基づいて少なくとも1つの製造プロセスが均一であるかどうかを判定することが含まれる。
もう1つの実施態様によれば、プロセス均一性を判定するシステムに、複数のサンプル領域にそれぞれ関連する複数の電子顕微鏡画像を得るように構成された電子顕微鏡システムが含まれる。複数のサンプル領域に、複数の処理されたフィーチャが含まれ、複数のサンプル領域のそれぞれに、複数の処理されたフィーチャの少なくとも1つが含まれる。複数の処理されたフィーチャのそれぞれが、少なくとも1つの製造プロセスから生じる。さらに、このシステムには処理システムが含まれる。この処理システムは、複数の電子顕微鏡画像に関連する情報を処理し、複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、複数のサンプル領域のそれぞれの第1の複数のグレイスケール値を判定するように構成される。第1の複数のグレイスケール値のそれぞれは、複数の処理されたフィーチャの少なくとも1つに関連する。さらに、この処理システムは、さらに、第1の複数のグレイスケールに関連する情報を処理し、第1の複数のグレイスケール値に関連する情報に少なくとも基づいて少なくとも1つの製造プロセスが均一であるかどうかを判定するように構成される。
もう1つの実施態様によれば、プロセス均一性を判定するシステムに、それぞれ複数のサンプル領域に関連する複数の電子顕微鏡画像を得るように構成された電子顕微鏡システムが含まれる。複数のサンプル領域に、複数の処理されたフィーチャが含まれ、複数のサンプル領域のそれぞれに、複数の処理されたフィーチャの少なくとも1つが含まれる。複数の処理されたフィーチャのそれぞれが、少なくとも1つの製造プロセスから生じる。さらに、このシステムには、処理システムが含まれ、この処理システムは、複数の電子顕微鏡画像に関連する情報を処理し、複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、複数のサンプル領域の第1の複数のグレイスケール値をそれぞれ判定するように構成される。第1の複数のグレイスケール値のそれぞれが、複数の処理されたフィーチャの少なくとも1つに関連する。さらに、この処理システムは、さらに、第1の複数のグレイスケール値に関連する情報に少なくとも基づいて第1等高線図を生成し、第1等高線図に関連する情報を処理し、第1等高線図に関連する情報に少なくとも基づいて少なくとも1つの製造プロセスが均一であるかどうかを判定するように構成される。
本発明によって、従来の技法に対する様々な利益が達成される。たとえば、本発明のある実施態様は、ダイ内、ウェハ内、ロット内のウェハ間、および/またはロット間の特定のプロセスの均一性または変動などの処理条件を正確に監視し、視覚化する半導体ウェハ測定検査技法を提供する。本発明のある実施態様は、背景の平均グレイスケール値、処理されたフィーチャの平均グレイスケール値、調整されたグレイスケール値を表す等高線図を提供する。これらの2次元等高線図は、ウェハ全体および/またはウェハ間の総合的なプロセス条件の信頼性のあるインジケータとして働く。本発明のある実施態様は、処理されたフィーチャや背景に関するサンプル領域画像と、グレイスケール値を使用するすばやい視覚的表現とを提供する。たとえば、視覚的表現が、等高線プロットの形をとり、ウェハ・レベル変動を明瞭に示す。本発明のある実施態様は、ダイ内のサンプル領域を使用して、ダイ内のプロセス均一性を判定し、あるいは、ウェハ内の指定されたサンプル領域を使用して、ウェハ内のプロセス均一性を判定する。本発明のある実施態様では、プロセス・エンジニアが、統計的に量的な測定値によってサポートされる、ウェハ全体のプロセス性能のすばやい概要を得ることができる。たとえば、処理するのに非常に大量であり、その意味を理解することが困難になるほどの大量のデータが電子ビーム検査によって生成されることがある。簡潔な形でのデータのすばやい視覚化と比較分析によって、適切なプロセス訂正をタイムリーな形で行えるようになる。もう1つの例として、測定中に明らかになる可能性がある、ある手がかりに基づいて、高コストの暴走が発生する前に、できる限り早くプロセス機器寿命の問題と限度を識別することが重要である。本発明のある実施態様は、欠陥のシグネチャ・マップを提供するためにウェハ表面積の分数が検査される、ウェハ表面のサンプリングを可能にする方法を提供する。
本発明のある実施態様は、プロセス均一性のインライン検査を提供し、特定のプロセス・ステップまたは単位プロセス操作への問題の便利な分離を可能にする。本発明のある実施態様は、200mmウェハのダイの数の2.5倍を有する300mmウェハの効率的な検査方法を提供する。本発明のある実施態様は、銅CMPの完了後のウェハ内変動を検出する方法を提供する。たとえば、ウェハのある領域でのCMPの後に残される残渣がある場合がある。もう1つの例として、コンタクト・ホールまたはバイア・ホールの充てんプロセスが、不正に実行され、その結果、表面または内部のボイド形成が存在する可能性がある。ボイド形成は、たとえば、可能な原因に関して、CMPパッドの加齢から、研磨中に行われる動きに関する問題から、または不適切な終点検出アルゴリズムの使用から生ずる可能性がある。本発明のある実施態様は、スループット、サンプリング・カバレッジ、解像度の間の望ましいバランスを提供する。たとえば、カバレッジは、ダイ全体の面積に対する1つのダイ内でサンプリングされる面積の比率に伴って増加する。しかし、高解像度での高い比率のサンプリングは、所与の時間期間中に検査されるウェハの数によって測定されるものなどのスループットを低下させる可能性がある。本発明のある実施態様は、300mmウェハでの0.13μm以下の設計ノードの0.1μm未満の画素サイズでの効率的なサンプリング技法を提供する。
本発明の様々な追加の目的、フィーチャ、および長所は、添付図面および以下の詳細な説明を参照することから完全に理解することができる。
本発明は、集積回路(IC)製造を対象とする。具体的に言うと、本発明は、ICプロセス均一性を検査する方法とシステムに関する。単に例として、本発明は、インライン・モニタリングに適用されている。しかし、本発明がはるかに広い範囲の適用可能性を有することを理解されたい。
図1は、本発明の実施形態による、ICプロセス均一性を監視する単純化された方法である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。方法100に、サンプル領域を選択する処理110、サンプル領域の画像を得る処理120、背景グレイスケール値を判定する処理130、処理されたフィーチャのグレイスケール値を判定する処理140、プロセス均一性を判定する処理150、プロセス・パラメータを調整する処理160が含まれる。上では、方法100の処理の選択されたグループを使用して示したが、多数の代替形態、修正形態、変形形態がありえる。たとえば、この処理の一部を、展開し、かつ/または組み合わせることができる。他の処理を上で示した処理に挿入することができる。実施形態に応じて、処理のシーケンスを交換し、他の処理を置換することができる。もう1つの例として、方法100に関して参照された処理されたフィーチャを、均一性判定の対象になるフィーチャとすることができる。処理されたフィーチャは、処理されたが重要でないフィーチャを含まない。これらの処理のさらなる詳細は以下に記載されている。
処理110で、あるサンプル領域を選択する。異なるサンプル領域は、同一ダイ内、同一ウェハ上の異なるダイ内および/または異なるウェハ上に配置されたものとすることができる。一実施形態で、サンプル領域に、プロセス機器が正常に動作している時よりも高い割合で、プロセスによって誘導された欠陥が頻繁に見つかる区域が含まれる。もう1つの実施形態で、サンプル領域選択は、堅牢でない仮の設計、指定されたテスト構造、または高い割合の障害に関連付けられた区域の諸位置に基づいて行われる。もう1つの実施形態では、各サンプル領域が、連続的であるか、複数の別々のサブ領域を含む。たとえば、各サブ領域に、重要な1つまたは複数の処理されたフィーチャが含まれる。もう1つの例として、各サンプル領域に、重要な1つまたは複数の処理されたフィーチャが含まれる。
図2は、本発明の実施形態による、選択されたサンプル領域を示す単純化された図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。図2からわかるように、ウェハ200上のダイ210内で、1つまたは複数の特定の領域が、1つのサンプル領域212として選択されている。同様に、サンプル領域が、ウェハ200上の他のダイについても選択されている。たとえば、サンプル領域は、対応するダイに関して同一位置を有する。もう1つの例として、同一のおよび/または類似するフィーチャが、異なるサンプル領域に含まれ、これらのフィーチャが、プロセス均一性に関する検査の対象である。もう1つの例として、サンプル領域は、レシピ(recipe)ファイルを作成するユーザによって決められ、このレシピ・ファイルで、サイトの位置が決められる。レシピ作成処理中に、ウェハ・マップとアライメントが決められる。
処理120で、サンプル領域の画像を、操作型電子顕微鏡(SEM)を用いて得る。たとえば、半導体デバイス検査用のSEMが、選択されたランディング・エネルギー(landing energy)と高解像度で使用される。SEMには、ウェハに電子ビームを照射する電子銃、電子の偏向を制御できるようにする偏向器、ウェハが置かれるステージ、イメージング用の検出器が含まれる。もう1つの例として、米国特許第6392231号、米国特許第6605805号、米国特許第6710342号に記載のSEMを、画像取込に使用することができる。米国特許第6392231号、米国特許第6605805号、米国特許第6710342号は、その全体を参照によって本明細書に組み込まれる。もう1つの例として、ランディング・エネルギー、画素サイズ、使用されるビーム電流、SEM画像について選択される平均化のすべてが、スループットを改善するために最適化される。
一実施形態で、SEMは、図2に示されたサンプル領域の一部またはすべてを走査し、SEM画像の一部またはすべてが保管される。もう1つの実施形態では、画像の視野は、変更することができるが、すべての画像について同一または比較が行われる画像の組について同一にされる。もう1つの実施形態で、パターン認識や自動化分類さらにはアライメントに基づいて、イメージング用のサンプル領域を自動的に識別する様々な技法が使用される。
図3は、本発明の実施形態による、SEM画像の単純化された図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。図3からわかるように、様々なダイのサンプル領域のSEM画像が、ソフトウェアによって、対応するダイに貼り付けられている。たとえば、サンプル領域212の画像が、ダイ210内に置かれている。これらの貼り付けられた画像は、ウェハ全体に渡ってダイからダイへの画像変動を絵図的に示すものである。もう1つの例では、各サンプル領域に、複数のサブ領域が含まれ、サブ領域ごとに画像が取り込まれる。同一のサンプル領域に対応するこれらの画像の1つまたは複数が、サンプル領域に関連するダイに貼り付けられる。もう1つの例では、様々なダイの処理されたフィーチャの波形表現が、対応するダイに貼り付けられる。波形表現は、問題のフィーチャの近くの位置に対する信号波形を示す。もう1つの例で、ダイ内、ウェハ内のダイの間および/またはウェハ間でプロセス均一性を視覚化するのに別の方法が使用される。
処理130で、背景グレイスケール値を判定する。一実施形態で、各測定されたSEM画像が、2つの測定可能なグレイスケール値を表示し、このグレイスケール値の一方は、処理されたフィーチャに関し、他方は、背景に関する。たとえば、処理されたフィーチャに、コンタクト・ホールおよび/またはバイア・ホールが含まれ、背景に、重要なフィーチャがないがそれを囲む領域が含まれる。もう1つの実施形態で、各測定されたSEM画像の背景の平均グレイ・スケール数が計算される。図4は、本発明の実施形態による、背景グレイスケール値を示す単純化された図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。図4からわかるように、サンプル領域212は、129の背景グレイスケール値を有し、サンプル領域222は、130の背景グレイスケール値を有する。サンプル領域の外の領域について、その背景グレイスケール値は、サンプル領域の背景グレイスケール値を補間することによって判定される。補間は、線形または非線形とすることができ、複数のサンプル領域の背景グレイスケール値を考慮に入れることができる。図4からわかるように、補間によって、ウェハ200の背景グレイスケール値を示す2次元ウェハ・マップが生成される。もう1つの例で、背景グレイスケール値が色で表される。異なる色が、グレイスケール値の異なる範囲に対応する。図4(a)は、本発明のもう1つの実施形態による、背景グレイスケール値を示す単純化されたカラーの図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。現在の特許庁のシステムではカラーの図面を提供できないのでモノクロの図であるが、参考資料としてカラー図を添付する。
処理140で、処理されたフィーチャのグレイスケール値を判定する。一実施形態で、各測定されたSEM画像が、2つの測定可能なグレイスケール値を示し、このグレイスケール値の一方は、処理されたフィーチャに関し、他方は、背景に関する。たとえば、処理されたフィーチャに、コンタクト・ホールおよび/またはバイア・ホールが含まれ、背景に、重要なフィーチャがない領域が含まれる。もう1つの実施形態で、各測定されたSEM画像の処理されたフィーチャの平均グレイ・スケール数が、計算される。図5は、本発明の実施形態による、処理されたフィーチャのグレイスケール値を示す単純化された図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。図5からわかるように、サンプル領域212は、76のグレイスケール値を有し、サンプル領域222は、74のグレイスケール値を有する。サンプル領域の外の領域について、そのグレイスケール値は、サンプル領域のグレイスケール値からの補間によって判定される。補間は、線形または非線形とすることができ、複数のサンプル領域のグレイスケール値を考慮に入れることができる。図5からわかるように、補間によって、ウェハ200の処理されたフィーチャのグレイスケール値を示す2次元ウェハ・マップが生成される。このグレイスケール・マップによって、ウェハ上の異なるサンプル領域内の重要なフィーチャの間の差が示される。もう1つの例で、処理されたフィーチャのグレイスケール値が、色で表される。異なる色が、グレイスケール値の異なる範囲に対応する。図5(a)は、本発明の実施形態による、処理されたフィーチャのグレイスケール値を示す単純化されたカラーの図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。
処理150で、プロセス均一性を、処理されたフィーチャの調整されたグレイスケール値に基づいて判定する。一実施形態で、調整されたグレイスケール値は、背景のグレイスケール値と処理されたフィーチャのグレイスケール値の間の差と等しい。例として、調整されたグレイスケール値が、コンピュータ内で計算され、保管される。調整されたグレイスケール値の変動が、プロセス変動を表す。たとえば、2つの異なるダイ内および/または同一のダイ内の処理されたフィーチャを比較することができる。一実施形態で、比較されるフィーチャが、名目上同等または質的に匹敵する。
もう1つの実施形態で、背景のグレイスケール値の平均値と標準偏差、処理されたフィーチャのグレイスケール値の平均値と標準偏差、調整されたグレイスケール値の平均値と標準偏差の計算に基づく統計的プロセス均一性を計算することによって、画像データが要約される。一実施形態で、プロセス均一性が、平均値に対する標準偏差の比によって測定され、パーセンテージとして表される。たとえば、標準偏差と平均値が、調整されたグレイ・スケール値に基づいて計算される。比が所定の値以下である場合に、処理されたフィーチャに関連する製造プロセスは均一である。比が所定の値を超える場合には、処理されたフィーチャに関連する製造プロセスは、不均一とみなされる。
図6は、本発明の実施形態による、処理されたフィーチャの調整されたグレイスケール値を示す単純化された図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。図6からわかるように、サンプル領域212は、53の調整されたグレイスケール値を有し、サンプル領域222は、56の調整されたグレイスケール値を有する。サンプル領域の外の領域について、調整されたグレイスケール値は、図4に示された背景の対応するグレイスケール値および図5に示された処理されたフィーチャの対応するグレイスケール値から判定される。図6からわかるように、結果の調整されたグレイスケール値は、ウェハ200の2次元等高線図を用いて視覚化することができる。もう1つの例で、調整されたグレイスケール値が、色で表される。異なる色が、調整されたグレイスケール値の異なる範囲に対応する。図6(a)は、本発明のもう1つの実施形態による、処理されたフィーチャの調整されたグレイスケール値を示す単純化されたカラーの図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。
処理160で、プロセス・パラメータを調整して、プロセス性能を改善する。たとえば、処理150で判定されたプロセス均一性が所定の許容範囲を超える。それに応答して、プロセス・パラメータを調整して、そのような不均一性を減らす。もう1つの例では、プロセス・エンジニアが、処理されたフィーチャの寸法、トポグラフィおよび/または内容の代理としてグレイスケール値を使用し、満足であることが検証された処理されたフィーチャの対応するグレイスケール値と比較する。比較によって許容不能な差が指摘される場合に、プロセス・パラメータを調整して、フィーチャの特性を改善する。
上で延べ、ここでさらに強調するように、図1から6(4(a)、5(a)、6(a)を含む)は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。たとえば、処理130と150がスキップされ、プロセス均一性が、処理140で入手されたグレイスケール値に基づいて判定される。一実施形態で、背景グレイスケール値が、所定の条件の組の下で経時的に安定することが確認された後に、図3に示されたウェハ・マップが、許容可能なプロセス均一性を示すヒストリカル・データと比較される。ウェハ・マップが、ヒストリカル・データほど均一でない場合に、そのプロセスは、プロセス均一性を高めるために調整または微調整を必要とする可能性がある。もう1つの例で、処理110で選択されるサンプル領域が、処理110の前、または処理110の後だが処理120の前に、製造ステップによって処理される。この製造ステップの均一性は、方法100による検査の対象である。もう1つの例では、調整されたグレイスケール値が、サンプル領域が処理された後に、条件の特定の組を用いて較正される。一実施形態で、エッチングングの後に、コンタクト・ホールが、エッチングング不足を示す較正されたグレイスケール値を示す。プロセス・エンジニアは、較正された相関に基づいて、丁度よいエッチングングまたはわずかに過剰なエッチングングを達成するために、プロセス・パラメータを調整することができる。さらに、方法100のパラメータ修正および他の処理を、満足な均一性および/または他の処理目標が達成されるまで繰り返して実行することができる。
もう1つの実施形態で、方法100が、処理120で、Hermes Microvision,Inc.社によって製造されるものなど、電子ビーム検査システム以外の測定および/または検査システムを用いて画像を取り込む。たとえば、使用されるシステムを、CD−SEM、デフェクト・レビューSEM、デフェクト・インスぺクションSEM、または金属厚さ測定システムとすることができる。
もう1つの実施形態で、プロセスゆらぎを監視するために、様々なタイプのグレイスケール値を、異なる統計的方法を用いて分析することができる。グレイスケール値のタイプに、背景のグレイスケール値、処理されたフィーチャのグレイスケール値、調整されたグレイスケール値が含まれる。複数のタイプの統計的分析を使用することができる。たとえば、ウェハ内で測定されたすべてのデータ点の標準偏差をすべてのデータ点の平均値で割り、パーセンテージとして表すことによって均一性を測定することができる。もう1つの例として、均一性を、決められた位置の数に対する検出された欠陥の数の比と定義することができる。1つまたは複数の統計的尺度に基づいて、プロセスをインラインで観察する時に、前進するか否か、あるいは「ゴー」または「ノーゴー」を判断することができる。もう1つの実施形態で、満足に処理されたフィーチャと異なる種類の欠陥を、オートマティック・デフェクト・クラシフィケーション(automatic defect classification:ADC)トレーニングに基づいて識別することができる。ADCには、寸法および/または寸法の比などの定量化可能な特性に基づいて欠陥またはフィーチャを識別するための機械学習アルゴリズムの使用が含まれる。
もう1つの実施形態で、方法100は、サンプル領域を選択し、サンプル領域の画像を分析し、ウェハ全体に渡るプロセス均一性を判定することによるサンプリング技法を使用する。各サンプル領域に、1つの連続する領域または複数の別々のサブ領域が含まれる。ダイごとに、サンプリングされる区域が、通常は、ダイ全体の面積のあるパーセンテージである。このパーセンテージは、1%未満から99%超の範囲に渡ることができる。たとえば、パーセンテージが0.0001%から100%の範囲に渡る。
図7は、本発明の実施形態による、ウェハのサンプリングの単純化された図である。この図は、単に例であり、請求の範囲を不正に制限するものではない。当業者は、多数の変形形態、代替形態、修正形態を理解するであろう。図7からわかるように、ダイ610内でサンプリングされる区域612はダイ全体の面積の10%未満であり、ダイ610は、ウェハ630に配置される。
もう1つの実施形態では、解像度、カバレッジ、スループットの間のトレードオフを十分考慮した後に、ダイ内のできる限り多数の類似する位置で統計的分析を実行する。各位置は、サンプル領域またはサンプル領域のサブ領域として使用される。方法100で使用されるサンプリング技法では、各ダイの区域あるいは複数の隣接する区域または複数の隣接しない区域の走査が用いられ、その結果、データは、ウェハ・レベルまたは部分ウェハ・レベルでプロセス異常のシグネチャを識別するのに十分になる。もう1つの例として、異常またはその異常を生じる物理イベントの傾向が悪化するのを測定するために、プロセス異常のシグネチャを時間に関して追跡することができる。
方法100によってその均一性を調査することができる様々なタイプの処理されたフィーチャがある。一実施形態で、方法100が、グレイスケール値が背景のグレイスケール値と実質的に異なる処理されたフィーチャの検査に使用される。たとえば、処理されたフィーチャのグレイスケール値が、背景の平均グレイスケール値と背景のグレイスケール値の標準偏差の合計より大きいか、背景の平均グレイスケール値から背景のグレイスケール値の標準偏差を引いた値より小さい。もう1つの例で、処理されたフィーチャに、充てんされないコンタクト・ホールおよび/またはバイア・ホールが含まれる。たとえば、コンタクト・ホールおよび/またはバイア・ホールが、別の層の上に配置される誘電層へのエッチングングによって形成される。一実施形態で、別の層が導電性である。処理110で、サンプル領域が、問題のコンタクト・ホールおよび/またはバイア・ホールを含むように選択される。異なるサンプル領域を、同一ダイ内、同一ウェハの異なるダイ内および/または異なるウェハ上に配置することができる。処理120で、サンプル領域のSEM画像が、選択されたランディング・エネルギーをもちいて入手される。選択されたランディング・エネルギーで、セカンダリ・チャージド・パーティクル(secondary charged particle)のある特性が、処理されたコンタクト・ホールおよび/またはバイア・ホールのエッチングング不足に敏感である。例として、実質的に250eV以上の正しく最適化されたランディング・エネルギーが、調整されたグレイ・スケール値とコンタクト・ホールおよび/またはバイア・ホールのエッチングング均一性の間の強い相関をもたらすことができることが、本発明によって発見された。
処理130で、背景グレイスケール値が走査されたSEM画像に基づいて判定される。これらの画像は、2つの測定可能なグレイスケール特性すなわち、エッチングングされたコンタクト・ホールおよび/またはバイア・ホールの特性および周囲の背景の特性を提供することができる。追加の背景グレイスケール値を補間を介して得ることができる。処理140で、エッチングングされたコンタクト・ホールおよび/またはバイア・ホールのグレイスケール値が、走査されたSEM画像に基づいて判定される。上で述べたように、これらの画像は、2つの測定可能なグレイスケール特性すなわち、エッチングングされたコンタクト・ホールおよび/またはバイア・ホールの特性と周囲の背景の特性を提供することができる。処理されたフィーチャの追加の背景グレイスケール値を、補間を介して得ることができる。
処理150で、調整されたグレイスケール値に基づいてプロセス均一性が判定される。調整されたグレイスケール値は、背景のグレイスケール値とエッチングングされたコンタクト・ホールおよび/またはバイア・ホールのグレイスケール値の間の差と等しい。処理されたフィーチャの調整されたグレイスケール値は、均一である場合とそうでない場合がある。調整されたグレイスケール値の変動はプロセス変動を表す。たとえば、2つのコンタクト・ホールの両方がエッチングング不足であり、同一の厚さの誘電体がコンタクト・ホールに残っている。これらのコンタクト・ホールは、実質的に同一の調整されたグレイスケール値を有する。もう1つの例として、比較されるフィーチャが同一の製造プロセスを受けたコンタクト・ホールである。これらのコンタクト・ホールは、同一の断面を有する場合と異なる断面積を有する場合がある。もう1つの例で、各サンプル領域に、異なる密度のコンタクト・ホールおよび/または異なる寸法のコンタクト・ホールが含まれる。
もう1つの実施形態で、コンタクト・ホールおよび/またはバイア・ホールが製造された後に、調整されたグレイスケール値が特定の組の条件について較正される。たとえば、そのような較正は、コンタクト・ホールおよび/またはバイア・ホールの断面積をとり、対応するエッチングング不足に関連する誘電体厚さを測定することによって達成される。その後、誘電体厚さを、調整されたグレイスケール値の特定の値または特定の範囲に相関させることができる。
処理160で、調整されたグレイスケール値の不均一性が所定の許容範囲を超える場合に、プロセス・パラメータが調整される。一実施形態で、図6からわかるように、調整されたグレイスケール値が、ウェハ200のエッチングング均一性または変動を明瞭に示す等高線図として視覚化される。ウェハ200の中央でのエッチングング・レートは、他の位置とかなり異なる。この等高線図からの発見に基づいて、エッチング・ツールのあるパラメータをすばやく調整または微調整して、ウェハ200で観察された不均一なエッチングング問題または他の異常を矯正することができる。
もう1つの実施形態で、方法100が、充てんされたコンタクト・ホールおよび/またはバイア・ホールの検査に使用される。たとえば、コンタクト・ホールおよび/またはバイア・ホールは、導電層の上に配置された誘電層にエッチングングすることによって形成される。コンタクト・ホールおよび/またはバイア・ホールは、銅および/またはタングステンなどの導電材料を充てんされ、その後、化学機械研磨(CMP)によって平坦化される。これらの充てんされたホールについて、少なくとも2つのタイプの検出できる問題がある。問題の一方のタイプは、穴自体に関連し、バイア底部に残った誘電材料が含まれる。問題の他方のタイプは、充てん材料に関連し、各ダマシーン・レベルで研磨された表面の部分的に囲まれたボイドまたは望ましくない特性が含まれる。たとえば、銅電気化学めっき法(ECP)の後に、トレンチ内に、ボイドを生じる可能性がある望ましくない充てん材料がある場合がある。もう1つの例として、CMPプロセスの不均一性が、表面のピット形成および/またはボイド形成をもたらす場合がある。もう1つの例として、CMPプロセスの後に、残渣材料が残される可能性がある。もう1つの例として、金属線の間の銅マイクロ・ブリッジングが存在する。
方法100を使用して、両方のタイプの問題を検出でき、検査の前に実行されたプロセスの不均一性を監視することができる。検査の対象である処理されたフィーチャに、充てんされたコンタクト・ホールおよび/またはバイア・ホールならびに/もしくは金属線の部分が含まれる。調整されたグレイスケール値を使用して、プロセスの均一性を判定し、プロセス・パラメータを最適化することができる。
もう1つの実施形態で、方法100を使用して、ポリシリコンの堆積とゲート・エッチングングの後に、処理されたフィーチャとしてのトランジスタのゲートを検査する。たとえば、トランジスタ・ゲートと相互接続以外の領域に望ましくないポリシリコンが残される場合がある。ポリ・ピラーなどの欠陥が、プロセス不均一性をもたらす可能性があり、これは、方法100によって検出することができる。もう1つの実施形態で、方法100が、接合漏れ電流とゲート短絡の検査に使用される。絶縁物としてのゲート酸化物の存在によって、通常は、ポリ・ゲートが「浮遊」電気状態のままにされる。基板に短絡したゲートは、不均一性を生成する可能性があり、これを方法100によって検出することができる。それに応答して、漏れのあるゲート酸化物を識別し、矯正することができる。もう1つの実施形態で、エッチングング後またはタングステン充てんとCMPの後のセルフアライン・コンタクトの検査によって、ある製造プロセスに関連する問題を明らかにすることができる。
本発明のもう1つの実施形態で、処理されたフィーチャが、その代表性または独自性のいずれかに基づいて選択される。たとえば、コンタクト・エッチングに関して、フィーチャ選択の1つのタイプが、頻繁に発生するコンタクト寸法と周囲を有するコンタクトである。このフィーチャは、その代表性に基づいて選択される。もう1つの例で、独自のフィーチャが、障害点であったので選択される。
上で述べたように、半導体処理の変動は、異なるロットの間、1ロット内のウェハの間、ウェハ内のダイの間および/またはダイ内の領域の間で発生する可能性がある。本発明のある実施形態を、サンプル領域のイメージングと分析によってそのようなプロセス変動を識別するのに使用することができる。これらのサンプル領域は正しく選択されなければならない。たとえば、ある位置でのあるパラメータの突然の減少または増加がある場合に、そのような変化を明瞭に反映させるために、それらの位置を選択しなければならない。例として、突然の減少または増加が、ウェハ・エッジまたはその付近で発生する場合がある。もう1つの実施形態で、パターニング変更とマイクロローディングなどの影響に起因するダイ内変動を検査するために、1つのダイから複数のサンプル領域が選択される。
もう1つの実施形態で、方法100が、プロセス均一性を測定し、簡単に理解できるフォーマットで表す半導体ウェハ・インライン・モニタリングに使用される。たとえば、プロセス変動を検出する方法の1つが、対応するダイ内の選択されたサンプル領域内の重要な処理されたフィーチャを検査することによるものである。もう1つの例として、処理されたフィーチャのグレイスケール値と背景のグレイスケール値が判定される。
もう1つの例で、方法100が、コンタクト・ホールを作るために適用されるエッチング・プロセスのインライン・プロセス・モニタリングに使用される。たとえば、デュアル・ダマシーン方式とサブトラクティブ・エッチング方式のエッチングングでは、コンタクト・レベルのエッチングングとタングステンによるエッチングングされたホールの充てんが用いられる。そのようなエッチングング中に、複数の問題が生じる可能性がある。遭遇し得る様々な問題の一部に、エッチングング不足に起因して高アスペクト比コンタクト・ホールの底部に残された残りの誘電体、ホールの底部に残されたエッチング残渣、エッチングング過剰が含まれる。もう1つの例として、方法100で、ウェハ・ダイ内の1つまたは複数の位置に自動的にまたは手動で達するために、その1つまたは複数の位置を含むサンプル領域を選択し、位置情報をレシピに組み込む。もう1つの例で、重要な処理されたフィーチャが、高い頻度で欠陥を要するもの、または意図的に設計されたフィーチャである。
一実施形態で、方法100に、イメージング用の電子顕微鏡のセットアップと、その後の画像の収集が含まれる。重要な処理されたフィーチャの画像は、ウエハ全体にわたって入手され、ウェハの2次元図内のダイの位置に貼り付けられる。定量的な表現のために、コンタクト・ホールなどの処理されたフィーチャのグレイスケール値と周囲の背景のグレイスケール値も、各サンプル領域でとられる。これらのグレイスケール・データを使用して、背景等高線図、フィーチャ等高線図、差等高線図のすべてが計算され、たとえば図4、5、6に示されているように示される。これらの2次元等高線図は、背景の均一性と選択されたフィーチャでのプロセス・パフォーマンスの理解を容易にするためにプロットされる。
もう1つの実施形態で、方法100が、充てんされたコンタクト・ホール、バイア・ホール、トレンチの分析に使用される。もう1つの実施形態で、方法100の処理されたフィーチャに、導電層の堆積とエッチングングから生じるゲート構造が含まれる。たとえば、プロセス不均一性が、ゲート漏れ電流、表面に残された小さいポリ粒子などのポリ・ピラー、ポリ・ピッティングから生じる可能性があり、これらのすべてが、ポリ堆積とエッチングングの単位操作の責任を負うツールでの問題によって引き起こされる。もう1つの実施形態では、方法100が、エッチングングの後またはタングステン充てんとCMPの後の、セルフアライン・コンタクトの検査に使用される。
もう1つの実施形態で、この半導体ウェハの測定と検査方法によって、プロセス均一性を効率的に測定し、描写することができる。たとえば、方法100で、問題のダイのそれぞれのグレイスケール・データを収集し、全体的なプロセス均一性の機能強化された視覚化のために全体的なデータをマッピングする。もう1つの例として、方法100で、高解像度SEMを使用して、1つまたは複数の選択された位置で各ダイを走査する。SEM画像ごとに、処理されたフィーチャのグレイスケール値または調整されたグレイスケール値が計算され、均一性のフィーチャを表すのに使用される。これらのグレイスケール値と背景のグレイスケール・レベルが、全体的なエッチングング均一性または変動をよりよく視覚化するために、2次元または3次元の等高線図で表される。もう1つの例で、1つのダイの複数の領域がイメージングされる。これらの複数の領域を、1つまたは複数のサンプル領域として使用することができる。
本発明のもう1つの実施形態で、半導体ウェハ検査に関する、方法100などの、インラインおよびオフラインのプロセス・モニタリング方法が提供される。この方法は、複数のダイに対する単位プロセス操作が完了した後に、電子ビーム照射を使用することによって実行される。各ダイ内の処理されたフィーチャの位置が、ユーザによって選択され、背景に、処理されたフィーチャを囲むが処理されたフィーチャと明確に異なる領域が含まれる。各ダイのフィーチャ位置が、走査され、フィーチャと背景のグレイスケール画像が、各位置に対応して保管される。一実施形態で、各サンプル領域に、1つまたは複数の処理されたフィーチャが含まれる。たとえば、重要な処理されたフィーチャが、名目上同等にプロセス設計に基づく。もう1つの例として、各サンプル領域に、複数の処理されたフィーチャが含まれる。サンプル領域のグレイスケール値は、すべてのフィーチャのグレイスケール値の合計をサンプル領域内の処理されたフィーチャの数で割ることによって計算される平均値である。
もう1つの例で、等高線プロットを計算し、2次元で表示することによって画像データが処理される。等高線プロットによって、それぞれ処理されたフィーチャのグレイスケール値、背景のグレイスケール値、調整されたグレイスケール値に対するダイの位置が示される。もう1つの例では、画像データが、等高線プロットを計算し、3次元で表示することによって処理される。等高線プロットによって、それぞれ処理されたフィーチャのグレイスケール値、背景のグレイスケール値、調整されたグレイスケール値に対するダイの位置が示される。2次元は、ウェハ上の(x,y)または(r,θ)などのダイの位置であり、他の次元は、グレイスケールである。注釈に、フィーチャ寸法の表現が含まれ、ウェハは円として表される。
もう1つの例で、画像データが、背景のグレイスケール値の平均値と標準偏差、処理されたフィーチャのグレイスケール値の平均値と標準偏差、さらに調整されたグレイスケール値の平均値と標準偏差の計算に基づく統計的プロセス均一性を計算することによって要約される。一実施形態で、プロセス均一性が、平均値に対する標準偏差の比として測定され、パーセンテージとして表される。もう1つの例で、取り込まれた画像が、円としてウェハの2次元表現に自動的に貼り付けられ、その結果、見る人が、ダイ位置に貼り付けられた画像を見ることによって、プロセス均一性の視覚的表示を得ることができる。
この方法を使用して、集積回路製造の様々なプロセスの均一性を検査することができる。たとえば、この方法は、バイア・ホールまたはコンタクト・ホールのエッチングング・プロセスの均一性を検査するのに使用される。エッチングング・プロセスが完了した後に、1つまたは複数の充てんされていないコンタクト・ホール、バイア、またはトレンチを含むサンプル領域の画像が取り込まれる。1つの例で、バイアは、コンタクト・ホールを指す。もう1つの例で、バイアは、狭トレンチ分離に使用されるトレンチをも指す。もう1つの例で、この方法が、金属充てんと研磨プロセスの均一性を検査するのに使用される。コンタクト・ホールも充てんする金属層の化学機械研磨の後に、サンプル領域の画像が取り込まれ、これに、1つまたは複数の充てんされたコンタクト・ホール、バイア、またはトレンチを含めることができる。金属層に、銅および/またはタングステンを含めることができる。もう1つの例で、この方法が、ポリ・エッチングング・プロセスの均一性の検査に使用される。エッチングング・プロセスが完了した後に、ポリシリコン・エッチングングから生じる1つまたは複数のポリシリコン・ゲートを含むサンプル領域の画像が取り込まれる。もう1つの例で、この方法が、セルフアライン・コンタクト製造プロセスの均一性の検査に使用される。セルフアライン製造プロセスが完了した後に、タングステンCMPの後の、タングステン充てんの前後の1つまたは複数のセルフアライン・コンタクトを含むサンプル領域の画像が取り込まれる。
本発明のもう1つの実施形態で、方法100などのインラインおよびオフラインのプロセス・モニタリング方法で、ウェハ全体に関するサンプリング技法が使用される。この方法は、複数のダイに対する単位プロセス操作の後に、電子ビーム照射を使用して実行される。各ダイ内の処理されたフィーチャの位置が、ユーザによって選択され、背景に、処理されたフィーチャを囲むが処理されたフィーチャと明確に異なる領域が含まれる。各ダイのフィーチャ位置が、走査され、フィーチャと背景のグレイスケール画像が各位置に対応して保管される。一実施形態で、各サンプル領域に、それぞれが1つまたは複数の処理されたフィーチャを含む1つまたは複数の別々のサブ領域が含まれる。もう1つの実施形態で、特定のダイ内のサンプリングされる区域が、ダイ全体の面積のあるパーセンテージであり、このパーセンテージは、1%未満から100%までの範囲とすることができる。たとえば、パーセンテージが、0.0001%から100%の範囲に渡る。
もう1つの実施形態で、方法100などの方法で、トポグラフィ、次元、または内容などのある種のフィーチャ特性を用いて、調整されたグレイスケール値を較正し、フィーチャ特性と調整されたグレイスケール値の間の定量的対応を確立する。たとえば、この方法を使用して、ウェハ内またはダイ内のプロセス変動を検査することができる。もう1つの例として、この方法を使用して、所望のフィーチャ特性が達成されるまでプロセス・パラメータを繰り返して最適化する。
もう1つの実施形態によれば、プロセス均一性を判定するシステムに、それぞれ複数のサンプル領域に関連する複数の電子顕微鏡画像を得るように構成された電子顕微鏡システムが含まれる。複数のサンプル領域に、複数の処理されたフィーチャが含まれ、複数のサンプル領域のそれぞれに、複数の処理されたフィーチャの少なくとも1つが含まれる。複数の処理されたフィーチャのそれぞれは、少なくとも1つの製造プロセスから生じる。さらに、このシステムに、複数の電子顕微鏡画像に関連する情報を処理し、複数の電子顕微鏡画像に関連する情報に少なくとも基づいて複数のサンプル領域の第1の複数のグレイスケール値を判定するように構成された処理システムが含まれる。第1の複数のグレイスケール値のそれぞれは、複数の処理されたフィーチャの少なくとも1つに関連する。さらに、この処理システムは、さらに、第1の複数のグレイスケール値に関連する情報を処理し、第1の複数のグレイスケール値に関連する情報に少なくとも基づいて少なくとも1つの製造プロセスが均一であるかどうかを判定するように構成される。一実施形態で、処理システムに、ソフトウェアおよび/またはハードウェアが含まれる。もう1つの実施形態で、このシステムが方法100を実施するのに使用される。
もう1つの実施形態によれば、プロセス均一性を判定するシステムに、それぞれ複数のサンプル領域に関連する複数の電子顕微鏡画像を得るように構成された電子顕微鏡システムが含まれる。複数のサンプル領域に、複数の処理されたフィーチャが含まれ、複数のサンプル領域のそれぞれに、複数の処理されたフィーチャの少なくとも1つが含まれる。複数の処理されたフィーチャのそれぞれは、少なくとも1つの製造プロセスから生じる。このシステムに、複数の電子顕微鏡画像に関連する情報を処理し、複数の電子顕微鏡画像に関連する情報に少なくとも基づいて複数のサンプル領域の第1の複数のグレイスケール値を判定するように構成された処理システムが含まれる。第1の複数のグレイスケール値のそれぞれは複数の処理されたフィーチャの少なくとも1つに関連する。その上、この処理システムは、第1の複数のグレイスケール値に関連する情報に少なくとも基づく第1等高線図を生成し、第1等高線図に関連する情報を処理し、第1等高線図に関連する情報に少なくとも基づいて少なくとも1つの製造プロセスが均一であるかどうかを判定するようにさらに構成される。一実施形態で、処理システムに、ソフトウェアおよび/またはハードウェアが含まれる。もう1つの実施形態で、このシステムが、方法100を実施するのに使用される。
本発明は、普通の技法に対する様々な長所を有する。本発明のある実施形態は、ダイ内、ウェハ内、1ロット内のウェハ間および/またはロット間の特定のプロセスの均一性また変動などのプロセス条件を正確に監視し、視覚化する半導体ウェハ測定検査技法を提供する。本発明のある実施形態は、背景の平均グレイスケール値、処理されたフィーチャの平均グレイスケール値、調整されたグレイスケール値を表す等高線図を提供する。これらの2次元等高線図は、ウェハ全体および/またはウェハ間の全体的なプロセス条件の信頼性のあるインジケータとして働くことができる。本発明のある実施形態は、サンプル領域画像のほかに処理されたフィーチャと背景のグレイスケール値を使用するすばやい視覚的表現を提供する。たとえば、視覚的表現が、等高線プロットの形をとり、ウェハ・レベル変動を明瞭に示す。本発明のある実施形態は、ダイ内のサンプル領域を使用して、ダイ内のプロセス均一性を判定し、あるいは、ウェハ内の指定されたサンプル領域を使用して、ウェハ内のプロセス均一性を判定する。本発明のある実施形態では、プロセス・エンジニアが、統計的に量的な測定値によってサポートされる、ウェハ全体のプロセス性能のすばやい概要を得ることができる。たとえば、大量のデータが、電子ビーム検査によって生成される可能性があり、これが、処理するのに非常に大量であり、その意味を理解することが困難になる場合がある。簡潔な形でのデータのすばやい視覚化と比較分析によって、適切なプロセス訂正をタイムリーな形で行えるようになる。もう1つの例として、測定中に明らかになる可能性がある、ある手がかりに基づいて、高コストの暴走が発生する前に、できる限り早くプロセス機器寿命の問題と限度を識別することが重要である。本発明のある実施形態は、欠陥のシグネチャ・マップを提供するためにウェハ表面積の分数が検査される、ウェハ表面のサンプリングを可能にする方法を提供する。
本発明のある実施形態は、プロセス均一性のインライン検査を提供し、特定のプロセス・ステップまたは単位プロセス操作への問題の便利な分離を可能にする。本発明のある実施形態は、200mmウェハのダイの数の2.5倍を有する300mmウェハの効率的な検査方法を提供する。本発明のある実施形態は、銅CMPの完了後のウェハ内変動を検出する方法を提供する。たとえば、ウェハのある領域でのCMPの後に残される残渣がある場合がある。もう1つの例として、コンタクト・ホールまたはバイア・ホールの充てんプロセスが、不正に実行され、その結果、表面または内部のボイド形成が存在する可能性がある。ボイド形成は、たとえば、可能な原因に関して、CMPパッドの加齢から、研磨中に行われる動きに関する問題から、または不適切な終点検出アルゴリズムの使用から生ずる可能性がある。本発明のある実施形態は、スループット、サンプリング・カバレッジ、解像度の間の望ましいバランスを提供する。たとえば、カバレッジは、ダイ全体の面積に対する1つのダイ内でサンプリングされる面積の比率に伴って増加する。しかし、高解像度での高い比率のサンプリングは、所与の時間期間中に検査されるウェハの数によって測定されるものなどのスループットを低下させる可能性がある。本発明のある実施形態は、300mmウェハでの0.13μm以下の設計ノードの0.1μm未満の画素サイズでの効率的なサンプリング技法を提供する。
本発明の特定の実施形態を説明したが、当業者は、説明された実施形態と同等の他の実施形態があることを理解するであろう。したがって、本発明が、示された特定の実施形態によって制限されるのではなく、請求項の範囲のみによって制限されることを理解されたい。
本発明の実施形態による、ICプロセス均一性を監視する単純化された方法を示す図である。 本発明の実施形態による、選択されたサンプル領域を示す単純化された図である。 本発明の実施形態による、SEM画像の単純化された図である。 本発明の実施形態による、背景グレイスケール値を示す単純化された図である。 本発明の一実施形態による、背景グレイスケール値を示す単純化されたカラーの図である。 本発明の実施形態による、処理されたフィーチャのグレイスケール値を示す単純化された図である。 本発明の実施形態による、処理されたフィーチャのグレイスケール値を示す単純化されたカラーの図である。 本発明の実施形態による、処理されたフィーチャの調整されたグレイスケール値を示す単純化された図である。 本発明のもう1つの実施形態による、処理されたフィーチャの調整されたグレイスケール値を示す単純化されたカラーの図である。 本発明の実施形態による、ウェハのサンプリングの単純化された図である。
符号の説明
100 方法、200 ウェハ、210 ダイ、212 サンプル領域、222 サンプル領域、610 ダイ、612 区域、630 ウェハ

Claims (58)

  1. プロセスの均一性を判定する方法であって、この方法は、
    複数のサンプル領域を選択するステップであって、該複数のサンプル領域のそれぞれは、複数の処理されたフィーチャの少なくとも1つを含み、該複数の処理されたフィーチャのそれぞれは、少なくとも1つの製造プロセスにおいて生成される、前記選択するステップと、
    前記複数のサンプル領域にそれぞれ関連する複数の電子顕微鏡画像を得るステップと、
    前記複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、前記複数のサンプル領域のそれぞれの背景グレイスケール値を判定するステップと、
    前記複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、前記複数のサンプル領域のそれぞれの前記処理されたフィーチャのグレイスケール値を判定するステップと、
    前記複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、前記複数のサンプル領域のそれぞれの前記処理されたフィーチャのグレイスケール値と前記背景グレイスケール値との間の差である調整されたグレイスケール値を判定するステップと、
    前記調整されたグレイスケール値に関連する情報に少なくとも基づいて、等高線図を生成するステップと、
    前記等高線図に基づいて前記少なくとも1つの製造プロセスが均一であるかどうかを判定するステップとを含み、
    前記処理されたフィーチャのグレイスケール値と前記調整されたグレイスケール値のそれぞれは、前記複数の処理されたフィーチャの少なくとも1つに関連する、
    前記方法。
  2. 前記処理されたフィーチャのグレイスケール値に関連する情報に少なくとも基づいて等高線図を生成するステップを更に含む請求項1に記載の方法。
  3. 記背景グレイスケール値に関連する情報に少なくとも基づいて等高線図を生成するステップを更に含む請求項1に記載の方法。
  4. 前記複数のサンプル領域のそれぞれが複数の別々のサブ領域を含む請求項1に記載の方法。
  5. 前記複数のサンプル領域が、ウェハ上に配置され、前記ウェハが、複数のダイを含み、前記複数のダイのそれぞれが、前記複数のサンプル領域の少なくとも1つを含む請求項1に記載の方法。
  6. 前記複数のサンプル領域が、複数のウェハ上に配置され、前記複数のウェハのそれぞれが、前記複数のサンプル領域の少なくとも1つを含む請求項1に記載の方法。
  7. 前記複数のサンプル領域の少なくとも幾つかが1つのダイ上に配置される請求項1に記載の方法。
  8. 複数の電子顕微鏡画像を得るステップが、副電子顕微鏡を使用するステップを含む請求項1に記載の方法。
  9. 前記副電子顕微鏡が、デフェクト・インスペクションSEM、デフェクト・レビューSEM、CD−SEMからなる群から選択される請求項8に記載の方法。
  10. 記処理されたフィーチャが誘電層の一部のエッチングから生じる複数のバイアを含み、前記誘電層が第1導電層の第1表面にある請求項1に記載の方法。
  11. 前記少なくとも1つの製造プロセスが均一であるかどうかの前記判定が、前記複数のバイアの前記エッチングが均一であるかどうかの判定を含む請求項10に記載の方法。
  12. 前記複数のバイアが第2導電層によって充填されない請求項10に記載の方法。
  13. 前記少なくとも1つの製造プロセスが均一であるかどうかの前記判定が、前記複数のバイアがエッチングの同一の深さに関連するかどうかを判定するステップを含む請求項12に記載の方法。
  14. 前記複数のバイアが、第2導電層によって充填され、
    前記第2導電層が、化学機械研磨プロセスによって平坦化される請求項10に記載の方法。
  15. 前記第2導電層が、銅とタングステンからなる群から選択された少なくとも1つを含む請求項14に記載の方法。
  16. 記処理されたフィーチャが、導電層の堆積とエッチングから生じる複数のトランジスタ・ゲートを含む請求項1に記載の方法。
  17. 前記導電層がポリシリコンを含む請求項16に記載の方法。
  18. 記処理されたフィーチャが複数のトランジスタ接合を含む請求項1に記載の方法。
  19. 記処理されたフィーチャが複数のセルフアライン・コンタクトを含む請求項1に記載の方法。
  20. 前記等高線図が、複数の位置に対応する複数のグレイスケール値に関連する情報を含み、
    前記複数の位置に対応する複数のグレイスケール値が前記調整されたグレイスケール値を含み、
    前記複数の位置が前記複数のサンプル領域を含む請求項1に記載の方法。
  21. 等高線図を生成する前記ステップが、前記調整されたグレイスケール値に関連する情報に少なくとも基づいて前記複数の位置に対応する複数のグレイスケール値の少なくとも幾つかを判定するステップを含む請求項20に記載の方法。
  22. 前記複数の位置に対応する複数のグレイスケール値の少なくとも幾つかの前記判定するステップが、前記調整されたグレイスケール値の少なくとも幾つかを補間するステップを含む請求項21に記載の方法。
  23. 前記少なくとも1つの製造プロセスが均一であるかどうかの前記判定するステップが、
    前記調整されたグレイスケール値に関連する情報に少なくとも基づいて標準偏差と平均値を判定するステップと、
    前記平均値に対する前記標準偏差の間の比を判定するステップとを含む請求項1に記載の方法。
  24. 前記少なくとも1つの製造プロセスが均一であるかどうかの前記判定するステップが、更に、
    前記比と所定の値に関連する情報を処理するステップと、
    前記比が前記所定の値以下である場合に、前記少なくとも1つの製造プロセスが均一であると判定するステップと、
    前記比が前記所定の値を超える場合に、前記少なくとも1つの製造プロセスが均一でないと判定するステップと
    を含む請求項23に記載の方法。
  25. 前記少なくとも1つの製造プロセスが均一であるかどうかに応答して1つ又は複数のプロセス・パラメータを調整するステップを更に含み、前記1つ又は複数のプロセス・パラメータが、前記少なくとも1つの製造プロセスに関連する請求項1に記載の方法。
  26. 前記複数の処理されたフィーチャの1つ又は複数の特性に関連する複数の特性値を用いて前記調整されたグレイスケール値のそれぞれを較正するステップを更に含む請求項1に記載の方法。
  27. 前記調整されたグレイスケール値のそれぞれの前記較正が、前記調整されたグレイスケール値と前記複数の特性値との間の複数の対応関係を判定するステップを含む請求項26に記載の方法。
  28. 複数のサンプル領域の前記選択するステップが、ウェハから前記複数のサンプル領域を選択するステップを含み、前記複数のサンプル領域の総面積が、前記ウェハの総面積にある比をかけたものと等しい請求項1に記載の方法。
  29. 前記比が、0.0001%から100%までの範囲である請求項28に記載の方法。
  30. 電子顕微鏡システムと、処理システムとを含み、プロセスの均一性を判定するシステムであって、
    前記電子顕微鏡システムは、
    それぞれ複数のサンプル領域に関連する複数の電子顕微鏡画像を得るように構成され、該複数のサンプル領域のそれぞれは、複数の処理されたフィーチャの少なくとも1つを含み、該複数の処理されたフィーチャのそれぞれは、少なくとも1つの製造プロセスにおいて生成され、
    前記処理システムは、
    前記複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、前記複数のサンプル領域のそれぞれの背景グレイスケール値を判定し、
    前記複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、前記複数のサンプル領域のそれぞれの前記処理されたフィーチャのグレイスケール値を判定し、
    前記複数の電子顕微鏡画像に関連する情報に少なくとも基づいて、前記複数のサンプル領域のそれぞれの前記処理されたフィーチャのグレイスケール値と前記背景グレイスケール値との間の差である調整されたグレイスケール値を判定し、
    前記調整されたグレイスケール値に関連する情報に少なくとも基づいて、等高線図を生成し、
    前記等高線図に基づいて前記少なくとも1つの製造プロセスが均一であるかどうかを判定するように構成され、
    前記処理されたフィーチャのグレイスケール値と前記調整されたグレイスケール値のそれぞれは、前記複数の処理されたフィーチャの少なくとも1つに関連する、
    前記システム。
  31. 前記処理システムが、更に、前記処理されたフィーチャのグレイスケール値に関連する情報に少なくとも基づいて等高線図を生成するように構成される請求項30に記載のシステム。
  32. 前記処理システムが、更に、前記複数の背景グレイスケール値に関連する情報に少なくとも基づいて等高線図を生成するように構成される請求項30に記載のシステム。
  33. 前記複数のサンプル領域のそれぞれが複数の別々のサブ領域を含む請求項30に記載のシステム。
  34. 前記複数のサンプル領域がウェハ上に配置され、前記ウェハが複数のダイを含み、前記複数のダイのそれぞれが、前記複数のサンプル領域の少なくとも1つを含む請求項30に記載のシステム。
  35. 前記複数のサンプル領域が複数のウェハ上に配置され、前記複数のウェハのそれぞれが前記複数のサンプル領域の少なくとも1つを含む請求項30に記載のシステム。
  36. 前記複数のサンプル領域の少なくとも幾つかが1つのダイ上に配置される請求項30に記載のシステム。
  37. 前記電子顕微鏡システムが副電子顕微鏡を含む請求項30に記載のシステム。
  38. 前記副電子顕微鏡が、デフェクト・インスペクションSEM、デフェクト・レビューSEM、CD−SEMからなる群から選択される請求項37に記載のシステム。
  39. 前記複数の処理されたフィーチャが誘電層の一部のエッチングから生じる複数のバイアを含み、前記誘電層が第1導電層の第1表面にある請求項30に記載のシステム。
  40. 前記少なくとも1つの製造プロセスが均一であるかどうかを判定することが、前記複数のバイアの前記エッチングが均一であるかどうかの判定を含む請求項39に記載のシステム。
  41. 前記複数のバイアが第2導電層によって充填されない請求項39に記載のシステム。
  42. 前記少なくとも1つの製造プロセスが均一であるかどうかを判定することが、前記複数のバイアが同一の深さに関連するかどうかを判定することを含む請求項41に記載のシステム。
  43. 前記複数のバイアが第2導電層によって充填され、
    前記第2導電層が化学機械研磨プロセスによって平坦化される請求項39に記載のシステム。
  44. 前記第2導電層が、銅とタングステンからなる群から選択された少なくとも1つを含む請求項43に記載のシステム。
  45. 前記複数の処理されたフィーチャが、導電層の堆積とエッチングから生じる複数のトランジスタ・ゲートを含む請求項30に記載のシステム。
  46. 前記導電層がポリシリコンを含む請求項45に記載のシステム。
  47. 前記複数の処理されたフィーチャが複数のトランジスタ接合を含む請求項30に記載のシステム。
  48. 前記複数の処理されたフィーチャが複数のセルフアライン・コンタクトを含む請求項30に記載のシステム。
  49. 前記等高線図が、複数の位置に対応する複数のグレイスケール値に関連する情報を含み、
    前記複数の位置に対応する複数のグレイスケール値が前記調整されたグレイスケール値を含み、
    前記複数の位置が前記複数のサンプル領域を含む請求項30に記載のシステム。
  50. 等高線図を生成することが、前記調整されたグレイスケール値に関連する情報に少なくとも基づいて前記複数の位置に対応する複数のグレイスケール値の少なくとも幾つかを判定することを含む請求項49に記載のシステム。
  51. 前記複数の位置に対応する複数のグレイスケール値の少なくとも幾つかを判定することが、前記調整された複数のグレイスケール値の少なくとも幾つかを補間することを含む請求項50に記載のシステム。
  52. 前記少なくとも1つの製造プロセスが均一であるかどうかを判定することが、
    前記調整された複数のグレイスケール値に関連する情報に少なくとも基づいて標準偏差と平均値を判定し、
    前記平均値に対する前記標準偏差の間の比を判定することを含む請求項30に記載のシステム。
  53. 前記少なくとも1つの製造プロセスが均一であるかどうかを判定することが、更に、
    前記比及び所定の値に関連する情報を処理することと、
    前記比が前記所定の値以下である場合に、前記少なくとも1つの製造プロセスが均一であると判定し、
    前記比が前記所定の値を超える場合に、前記少なくとも1つの製造プロセスが均一でないと判定することを含む請求項52に記載のシステム。
  54. 前記処理システムが、更に、前記少なくとも1つの製造プロセスが均一であるかどうかに応答して1つ又は複数のプロセス・パラメータを調整するように構成され、前記1つ又は複数のプロセス・パラメータが、前記少なくとも1つの製造プロセスに関連する請求項30に記載のシステム。
  55. 前記処理システムが、更に、前記複数の処理されたフィーチャの1つ又は複数の特性に関連する複数の特性値を用いて前記調整された複数のグレイスケール値のそれぞれを較正するように構成される請求項30に記載のシステム。
  56. 前記調整された複数のグレイスケール値のそれぞれの前記較正が、前記調整された複数のグレイスケール値と前記複数の特性値との間の複数の対応関係を判定することを含む請求項55に記載のシステム。
  57. 前記複数のサンプル領域がウェハから選択され、前記複数のサンプル領域の総面積が前記ウェハの総面積にある比をかけたものと等しい請求項30に記載のシステム。
  58. 前記比が0.0001%から100%までの範囲である請求項57に記載のシステム。
JP2004326985A 2003-11-10 2004-11-10 Icプロセスを監視する方法およびシステム Active JP4991099B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51886503A 2003-11-10 2003-11-10
US60/518,865 2003-11-10

Publications (2)

Publication Number Publication Date
JP2005150727A JP2005150727A (ja) 2005-06-09
JP4991099B2 true JP4991099B2 (ja) 2012-08-01

Family

ID=34699846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326985A Active JP4991099B2 (ja) 2003-11-10 2004-11-10 Icプロセスを監視する方法およびシステム

Country Status (4)

Country Link
US (1) US20050152594A1 (ja)
JP (1) JP4991099B2 (ja)
SG (1) SG112082A1 (ja)
TW (1) TWI370501B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080188016A1 (en) * 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
US20080267489A1 (en) * 2007-04-24 2008-10-30 Hermes- Microvision, Inc. Method for determining abnormal characteristics in integrated circuit manufacturing process
US8089297B2 (en) 2007-04-25 2012-01-03 Hermes-Microvision, Inc. Structure and method for determining a defect in integrated circuit manufacturing process
JP5722551B2 (ja) 2010-05-13 2015-05-20 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
CN102983207A (zh) * 2011-09-05 2013-03-20 惠特科技股份有限公司 太阳能模组瑕疵检测的方法
CN103500720B (zh) * 2013-09-30 2016-10-26 上海华力微电子有限公司 电子束缺陷扫描仪匹配度测试结构及测试方法
US9188547B2 (en) * 2013-10-24 2015-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Defect inspection apparatus and method
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design
CN105424726B (zh) * 2016-01-12 2018-06-22 苏州富鑫林光电科技有限公司 基于机器视觉的发光面板检测方法
US10887580B2 (en) * 2016-10-07 2021-01-05 Kla-Tencor Corporation Three-dimensional imaging for semiconductor wafer inspection
US10672588B1 (en) * 2018-11-15 2020-06-02 Kla-Tencor Corporation Using deep learning based defect detection and classification schemes for pixel level image quantification
US11749569B2 (en) * 2020-05-06 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for non-destructive inspection of cell etch redeposition
DE102020125929A1 (de) * 2020-05-06 2021-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur nicht destruktiven überprüfung parasitärer ätzabscheidungen auf zellen
US11699623B2 (en) * 2020-10-14 2023-07-11 Applied Materials, Inc. Systems and methods for analyzing defects in CVD films
KR102586394B1 (ko) 2021-04-15 2023-10-11 (주)넥스틴 셀-대-셀 비교 방법
TWI802174B (zh) * 2021-12-24 2023-05-11 環球晶圓股份有限公司 晶錠評估方法及檢測裝置
JP2024056112A (ja) * 2022-10-10 2024-04-22 株式会社デンソー 半導体装置の製造方法および製造装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805123B1 (en) * 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
US5018218A (en) * 1988-08-29 1991-05-21 Raytheon Company Confirmed boundary pattern matching
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
US5665609A (en) * 1995-04-21 1997-09-09 Sony Corporation Prioritizing efforts to improve semiconductor production yield
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
KR0153617B1 (ko) * 1995-09-20 1998-12-01 김광호 반도체 집적회로 제조공정방법
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US5673208A (en) * 1996-04-11 1997-09-30 Micron Technology, Inc. Focus spot detection method and system
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5916715A (en) * 1997-09-08 1999-06-29 Advanced Micro Devices, Inc. Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements
US6556703B1 (en) * 1997-10-24 2003-04-29 Agere Systems Inc. Scanning electron microscope system and method of manufacturing an integrated circuit
JP3961657B2 (ja) * 1998-03-03 2007-08-22 株式会社東芝 パターン寸法測定方法
US6171874B1 (en) * 1999-02-09 2001-01-09 Advanced Micro Devices, Inc. Non-defect image and data transfer and storage methodology
US6200823B1 (en) * 1999-02-09 2001-03-13 Advanced Micro Devices, Inc. Method for isolation of optical defect images
US6252981B1 (en) * 1999-03-17 2001-06-26 Semiconductor Technologies & Instruments, Inc. System and method for selection of a reference die
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
US6392231B1 (en) * 2000-02-25 2002-05-21 Hermes-Microvision, Inc. Swinging objective retarding immersion lens electron optics focusing, deflection and signal collection system and method
JP2001284422A (ja) * 2000-03-28 2001-10-12 Toshiba Corp コンタクト不良欠陥検出方法およびコンピュータ読み取り可能な記録媒体
JP4034500B2 (ja) * 2000-06-19 2008-01-16 株式会社日立製作所 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
US6710342B1 (en) * 2000-09-22 2004-03-23 Hermes Microvision, Inc. Method and apparatus for scanning semiconductor wafers using a scanning electron microscope
JP3732082B2 (ja) * 2000-09-25 2006-01-05 株式会社新川 ボンディング装置およびボンディング方法
JP3698075B2 (ja) * 2001-06-20 2005-09-21 株式会社日立製作所 半導体基板の検査方法およびその装置
US20030072481A1 (en) * 2001-10-11 2003-04-17 Advanced Micro Devices, Inc. Method for evaluating anomalies in a semiconductor manufacturing process
US6815345B2 (en) * 2001-10-16 2004-11-09 Hermes-Microvision (Taiwan) Inc. Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
US6884552B2 (en) * 2001-11-09 2005-04-26 Kla-Tencor Technologies Corporation Focus masking structures, focus patterns and measurements thereof

Also Published As

Publication number Publication date
TW200527572A (en) 2005-08-16
JP2005150727A (ja) 2005-06-09
TWI370501B (en) 2012-08-11
US20050152594A1 (en) 2005-07-14
SG112082A1 (en) 2005-06-29

Similar Documents

Publication Publication Date Title
JP4991099B2 (ja) Icプロセスを監視する方法およびシステム
US6952492B2 (en) Method and apparatus for inspecting a semiconductor device
US8339449B2 (en) Defect monitoring in semiconductor device fabrication
US7049589B2 (en) Pattern inspection method
US7042564B2 (en) Wafer inspection methods and an optical inspection tool
US7245695B2 (en) Detection of dishing and tilting using X-ray fluorescence
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
KR101709433B1 (ko) 시료 관찰 장치
TWI484169B (zh) Charged particle line device
JP4240066B2 (ja) エッチングプロセス監視方法及びエッチングプロセス制御方法
JP4220335B2 (ja) 立体形状測定装置
US9171765B2 (en) Inline residual layer detection and characterization post via post etch using CD-SEM
JP2005150340A (ja) エッチング条件だし方法およびその装置
KR20050045892A (ko) Ic 공정을 모니터링하는 방법 및 시스템
US20070196935A1 (en) Prediction of ESL/ILD remaining thickness
US6943569B1 (en) Method, system and apparatus to detect defects in semiconductor devices
US8526708B2 (en) Measurement of critical dimensions of semiconductor wafers
US7230239B2 (en) Apparatus for inspecting three dimensional shape of a specimen and method of watching an etching process using the same
US8890084B1 (en) Method for analyzing circuit pattern
US20090218490A1 (en) Apparatus and method of semiconductor defect inspection
US6853873B1 (en) Enhanced throughput of a metrology tool
JP2012251935A (ja) 検査装置及び検査方法
TWI822448B (zh) 確定積體半導體樣本中三維結構間的接觸區域尺寸的方法及其用途、電腦程式產品、以及半導體檢查裝置
Patterson et al. Shortest path CD measurement using contour extraction
Lin et al. Residual oxide detection with automated E-beam inspection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R150 Certificate of patent or registration of utility model

Ref document number: 4991099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250