JP2005150340A - エッチング条件だし方法およびその装置 - Google Patents

エッチング条件だし方法およびその装置 Download PDF

Info

Publication number
JP2005150340A
JP2005150340A JP2003384818A JP2003384818A JP2005150340A JP 2005150340 A JP2005150340 A JP 2005150340A JP 2003384818 A JP2003384818 A JP 2003384818A JP 2003384818 A JP2003384818 A JP 2003384818A JP 2005150340 A JP2005150340 A JP 2005150340A
Authority
JP
Japan
Prior art keywords
hole
depth
region
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003384818A
Other languages
English (en)
Inventor
Masahiro Watanabe
正浩 渡辺
Takeshi Hirose
丈師 広瀬
Yukio Kenbo
行雄 見坊
Yoshiyuki Nagano
好幸 永野
Takashi Morimoto
貴史 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Construction Machinery FineTech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Construction Machinery FineTech Co Ltd filed Critical Hitachi Ltd
Priority to JP2003384818A priority Critical patent/JP2005150340A/ja
Priority to US10/986,878 priority patent/US7243441B2/en
Publication of JP2005150340A publication Critical patent/JP2005150340A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/02Non-SPM analysing devices, e.g. SEM [Scanning Electron Microscope], spectrometer or optical microscope
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/04Display or data processing devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 非破壊で配線穴工程のオーバーエッチ量を定量計測すること。
【解決手段】 ストッパパターン上とこれに隣接したストッパパターン外にエッチングパターンを設け、探針でこれらのエッチパターンの深さを計測・比較することによって、オーバーエッチ量を計測し、エッチングの条件だし、条件のモニターに用いる。
【選択図】 図1

Description

本発明は、例えば半導体装置や薄膜磁気ヘッドの製造工程におけるエッチング工程の条件、特に導通穴を形成する工程、あるいは、コンタクトホール、ビアホール、スルーホールと呼ばれるエッチング工程で,導通が安定して取れるエッチングの条件出し、定期的な条件チェック(QC:クオリティー・コントロール)の方法およびその装置に関する。
近年、パターンの微細化に伴い導通穴も小径化・高アスペクト比化が進んでいるため、穴のエッチング条件出しや定期的な条件チェック(QC:クオリティー・コントロール)を低工数で的確に行うための測定技術の必要性が高まっている。なお、エッチングとしては、プラズマエッチングに代表されるドライエッチングやエッチング液を用いるウエットエッチングが知られているが、微細加工にはドライエッチングが主として用いられている。
従来、エッチング工程の条件、特に導通穴形成工程、あるいは、コンタクトホール、ビアホール、スルーホールと呼ばれるエッチング工程で、導通が安定して取れるエッチングの条件出し、定期的な条件チェック(QC:クオリティー・コントロール)に関しては、直接非破壊で計測する方法がなく、次のような方法で行われていた。
その一つの方法では、最終的な導通の確認は導通穴をチェーン状に並べてプロービング用のパッドを形成した専用のTEG(テスト・エレメント・グループ)ウェーハで電気的に導通確認していた。このためには下地の配線、導通穴、上層の配線を形成した後で、抵抗の計測をする必要があり、導通穴を形成するエッチングの条件のチェックのために計測用のTEGウェーハに対して多数の工程を施す必要があり、コストと時間がかかっていた。問題がある場合にはFIB(フォーカスト・イオン・ビーム)などで、導通穴の断面を切り出し、SEM(スキャニング・エレクトロン・マイクロスコープ)などで、観察して解析する必要があり、これにも,時間とコストがかかっていた。
また、日常のエッチャー条件ずれの監視(QC:クオリティー・コントロール)には、前述のTEGを用いるか、あるいは、ラインアンドスペース状のテストパターンをエッチングしてこの段差を触針式の段差計あるいはAFM(アトミック・フォース・マイクロスコープ:原子間力顕微鏡)で計測するか、ラインアンドスペース状のテストパターンによる光の散乱を計測してテストパターンの立体形状の形状パラメータを推定するOCD(オプティカルCD:光学的測長)という方法で計測することが行われているが、テストバターンが穴パターンではないので、エッチング深さにオフセットがかかってしまい、これを補正する必要があり、直接的に穴のエッチング条件の確認ができなかった。
また、穴を形成するエッチング条件は、絶縁膜に形成した穴が下地の配線パターン層まで到達しているかどうかの確認が重要である。例えば特許文献1(特開2000−9437号公報)には、配線パターンなどの上に形成されている絶縁膜の厚みを光学的に計測する方法が開示されているが、穴が下地まで到達しているかどうかを検査・計測する方法については提供されていなかった。
また、他の方法として、電子線を照射したときの電位コントラストの違いとして導通穴の導通・非導通を検出する方法があるが、高抵抗の検出ができるものの、導通時にエッチングが必要最小限のエッチング量に対してどの程度余分に行われているか(オーバーエッチング状態)を知る方法がなかった。本来、計測したいのは、図2の断面図に示すように、絶縁膜100中の下地配線層101に対して導通穴102をあけるときに、適正量だけ配線層101に食い込んでオーバーエッチが適正な状態102aか、配線層101に届かず非導通の状態102bか,オーバーエッチが過大な状態102cかを知ることである。穴深さdだけを触針式の段差計で計測しても、絶縁膜100の厚みが変動するため,下地層101に対するエッチング状態を知ることはできなかった。
特開2000−9437号公報
半導体デバイスには、ビアホール、コンタクトホール、スルーホールと呼ばれている下地の導電層と絶縁体膜を挟んで上層にある配線層との間の電気的な接続を取る穴パターンを大量に使用するが、この穴加工をするエッチングの条件出しが,電子線の電位コントラストによる良―不良判定か、断面SEMによる破壊検査ででしかできず、非破壊でエッチング状態を定量評価する方法が無い点が、解決しようとする課題である。
エッチングのストッパパターン上とこれに隣接したストッパパターン外にエッチングパターンを設け、探針でこれらのエッチパターンの深さを計測・比較することによって、オーバーエッチ量を計測し、エッチングの条件だし、条件のモニターに用いる。
さらに、探針と試料間に電圧をかける事で導通・非導通を直接計測することも可能。さらに、パターン上膜厚計と併用することでオーバーエッチを起し易いところと、アンダーエッチを起し易いところを狙って検査したり、膜厚測定結果と穴深さ測定結果をつき合わせることで、オーバーエッチ/アンダーエッチ量を計算したりする。
触針式の段差測定のみから層間絶縁膜の膜厚と、オーバーエッチ量が計測でき、ビアホールなどの迅速なエッチング条件だし・高頻度のQCが可能となる。また、触針による抵抗測定・膜厚計による層間絶縁膜の厚み計測を組み合わせることにより、ビアホールのエッチング状態をさらに詳細に知ることが可能となる。
エッチングのストッパパターン上とこれに隣接したストッパパターン外にエッチングパターンを設け、探針でこれらのエッチパターンの深さを計測・比較することによって、実パターン内に実パターンと同一の形状のダミーパターンを設けるだけで、オーバーエッチ量の計測を実現した。
本発明の代表的な実施の形態を以下に例示する。
(1)基板上に、導電体層からなる下地層パターンと、前記下地層パターンを含む基板表面全体に形成された絶縁層とを備えた試料に、下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む露光マスクを用いて露光・エッチングすることにより所定深さの穴を形成する方法であって、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さとを計測・比較することにより、これら穴のエッチング状態を判断して適正深さの穴を形成するエッチングの条件出し工程を有することを特徴とするエッチング方法。
(2)半導体基板上に、導電体層からなる下地層パターンと、前記下地層パターンを含む基板表面全体に形成された絶縁層とを備えた試料に、下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む露光マスクを用いて露光・エッチングすることにより所定深さの穴を形成する工程を有する半導体装置の製造方法であって、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さとを計測・比較することにより、これら穴のエッチング状態を判断して適正深さの穴を形成するエッチングの条件出し工程を有することを特徴とする半導体装置の製造方法。
(3)基板上に、導電体層からなる下地層パターンと、前記下地層パターンを含む基板表面全体に形成された絶縁層とを備えた試料に、下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む露光マスクを用いて露光・エッチングすることにより形成した所定穴の深さを、探針と試料を相対的に走査することにより計測する計測装置であって、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さとを計測・比較する手段を備え、穴のエッチング状態を判断して適正深さの穴を形成するエッチング条件を出力するようにしたことを特徴とする穴の深さ計測装置。
以下、図面を用いて本発明の実施例を具体的に説明する。
<実施例1>
図1に本発明で用いるパターンと計測方法を説明する。配線層101に向かってエッチングする穴パターン102に隣接して、配線層のパターンが無いところにダミーの穴103を設ける。これは、実施例6で後述するように、このようなパターンの形成された露光マスクを用意してレジストに転写してもいいし、電子線などで直接レジストに転写してもよい。
このパターンを周知のドライエッチングでエッチングした後、図9で説明するような触針式の段差計あるいはAFM(アトミック・フォース・マイクロスコープ)でスキャンする。なお、AFM以外のSPM(Scanning Probe Microscope:走査型プローブ顕微鏡)(例えば、NFOM:Near Field Scanning Optical Microscope:hikari:光近接場走査顕微鏡、STM:Scanning Tonneling Microscope:走査トンネル顕微鏡 など)でも、段差の深さが計測できる装置であれば同様に本発明を構成できることは言うまでも無い。
各穴の底部の高さと、穴の周りの高さの差から、各穴の深さを正確に計測できる。ここで,図1(a)のようにオーバーエッチした状態では、ダミー穴103の深さAと通常穴102の深さBの間には次式の関係がある。
A−B=オーバーエッチ量(Δd)×(1−e2/e1)
ここで、e1は層間絶縁膜100のエッチングレート、e2は配線層101のエッチングレートである。これを用いて、オーバーエッチ量Δdの定量計測が可能となる。図1(b)のようなアンダーエッチの状態では、A=Bとなり、アンダーエッチ量は計測することができないが、安定な導通穴のエッチングのためには若干のオーバーエッチ状態にエッチャーの条件を設定して、バラツキがあっても導通が確保できるようにするため、オーバーエッチ量の計測ができれば問題ない。
なお、以上の説明は101が配線層、100が絶縁膜として説明したが、配線層101が絶縁膜100のエッチングレートより大きい材質のストッパレイヤと呼ばれる層であれば配線層101と絶縁膜100の材質にかかわらず成立することに注意されたい。
ここで,本発明に用いられる触針式の段差計あるいはAFM(アトミック・フォース・マイクロスコープ)について図9のAFMの一構成例を用いて説明する。
先端のとがった探針200が一端に形成されたカンチレバー207が微動Z軸209、微動XY軸208に取り付けられている。208、209は通常、印加電圧によって変形量が制御できる圧電素子を用いて構成されるが、ボイスコイルモータなど他の駆動素子を用いることもある。変位量は変位センサ(不図示)によって計測される場合もある。
試料150は、XYZ粗動ステージ204に搭載され、カンチレバー207の動作範囲に保持される。探針200と試料150の接触状態が全体制御器・コンソール201でモニターされ、これに基づいてZ軸制御系202でカンチレバー207の高さが制御される。接触状態はカンチレバー207の撓み量や撓み振動の状態で計測するが、このためにカンチレバーに取り付けた歪ゲージをもちいたり、レーザ干渉計を用いたり、図9で図示したようにレーザ206をカンチレバーの先端に照射して反射した光をスポット位置センサ205で計測したりする。
上記動作をXY軸制御系でXY軸208あるいはXYZ粗動ステージ204を用いてXY方向に試料150と探針200の相対位置を走査させながら行い、そのときのZ軸209を記録することで試料150の高さプロファイルデータが全体制御器・コンソール201に蓄えられ表示される。
触針式の段差計の場合は通常Z軸209を持たず、一定の高さでカンチレバー207を保持したときの探針200の撓みを差動トランスなどで検出して、XY走査時の撓みの変化を高さプロファイルとして得る。
次に、図7を用いて全体制御器・コンソール201の表示例について説明する。このように、下地層パターン(配線層パターン101)上の穴深さのウェーハ内分布と下地層パターンが無いところの穴深さのウェーハ内分布を濃淡によって対照表示する。さらに、これらの差からオーバーエッチ量Δdを計算してウェーハ内分布を表示する。
これによって絶縁層100の膜厚とオーバーエッチ量の分布が視覚的に判り、絶縁層の膜厚分布は絶縁層膜を形成するときのデポジット工程、メッキ工程、研磨(CMP)工程の条件に対して有効なフィードバックが可能となる。また、オーバーエッチ量の分布はエッチングの条件を変えてエッチ量の分布偏りを補正したり、オーバーエッチ不足領域が生じないようにエッチ時間を調整したりするために有効に利用できる。
なお、この表示はAFMあるいは段差計のコンソールで表示する以外に、図12を用いて後述するように別のデータ解析装置430で計測データを通信などによって取り込んで表示を行ってもよい。図6、図8を用いて後述する別の表示例についても同様である。
<実施例2>
さらに、図3を用いて、膜厚計と併用した場合の実施例を示す。この図に示すように、領域ごとの絶縁膜100の厚みと穴102の深さdが分かれば穴が、配線層101に到達しているか、あるいは、どのくらい届いていないか、または、削りすぎているかが計測できる。
穴深さdは、図9で説明したAFMあるいは段差計で穴の底部の高さとその周辺の高さを計測してその差を取れば計測することができる。絶縁膜100の膜厚は図10を用いて説明する光学式の膜厚計で計測することができる。光学式の膜厚計は例えば特開2000−9437号公報に説明されているが、光源234からの光を照明レンズ235、ハーフミラー236を介して対物レンズ233に入射させ、試料233を照射する。
反射した光を対物レンズ233、ハーフミラー236、視野絞り237を通して分光系230に導き、波長毎の光量分布を計測し、これから膜厚計算手段231で分光反射率をもとめ、薄膜干渉による分光反射率の数理モデルから膜厚を推定する。
上記動作をXY軸制御系203でXYZ粗動ステージ204を用いてXY方向に試料150と対物レンズ233の相対位置を走査させながら行い、その時の膜厚を記録することで試料150の膜厚分布データが全体制御器・コンソール201に蓄えられ表示される。
なお、以上の説明は101が配線層、100が絶縁膜として説明したが、配線層101の深さが膜厚計によって計測できる材質であれば、配線層101と絶縁膜100の材質にかかわらず成立することに注意されたい。
次に、図6を用いて全体制御器・コンソール201の表示例について説明する。図示のように、膜厚のウェーハ内分布と穴深さのウェーハ内分布を濃淡によって対照表示する。さらに、これらの差からオーバエッチ量、アンダーエッチ量を計算してウェーハ内分布を表示する。
これによって絶縁層の膜厚とオーバーエッチ量の分布が視覚的に判り、絶縁層の膜厚分布は絶縁層膜を形成するときのデポジット工程、メッキ工程、研磨(CMP)工程の条件に対して有効なフィードバックが可能となる。また、オーバーエッチ量の分布はエッチングの条件を変えてエッチ量の分布偏りを補正したり、オーバーエッチ不足領域が生じないようにエッチ時間を調整したりするために有効に利用できる。
さらに、図5に示すように、上記計算されたオーバーエッチ量の分布から予想される非導通箇所の分布をTEG(テスト・エレメント・グループ)パターンを用いたプローバによる抵抗計測と比較検証し、膜厚・穴深さの計測オフセットについて補正データを得ておくと、より確実なプロセス条件へのフィードバックが可能となる。あるいは、図4を用いて後述するように探針を用いたプロファイル計測時に直接穴底の抵抗値を計測してもよい。
<実施例3>
つぎに、図4及び図9を用いて、直接穴底の抵抗値を計測と併用した場合の実施例を示す。図9の装置で試料150の高さプロファイルを計測するときに図4(a)のように直流電圧251を探針200に印加して流れる電流を電流計250によって計測する。直接配線層101からグランドを取れない場合には、図4(b)に示すように、交流電圧252を印加して、そのときの電流を250によって検知してもよい。
図9では抵抗測定手段210として図示されているが、この抵抗結果をZ軸制御系202による高さプロファイルの記憶時に同時に記憶して抵抗分布データとして全体制御器・コンソール201に蓄えられ表示される。なお、抵抗値は試料150をスキャンするときにすべての点で計測して抵抗プロファイル画像として記録してもいいし、抵抗値の特に必要な穴底のみで計測データを得てもいい。
次に、図8を用いて全体制御器・コンソール201の表示の実施例について説明する。図示のように、穴深さのウェーハ内分布をと穴底の抵抗値の分布濃淡によって対照表示する。これによって穴深さと穴が配線層に到達しているかどうかの分布が視覚的に判り、エッチングの条件を変えてエッチ量の分布偏りを補正したり、オーバーエッチ不足領域が生じないようにエッチ時間を調整したりするために有効に利用できる。
なお、実施例1、2、3で説明した方法はさらに組み合わせることによって、さらに確実な情報としてプロセス条件出し、条件確認のために用いることが可能となる。
<実施例4>
次に、本発明を半導体装置の製造工程用いる方法について説明する。
図11は、導通穴エッチング状態の計測結果のプロセスフィードバックの説明図である。ウェーハは成膜、研磨、ホトリソグラフィー(レジスト塗布・露光・現像)、エッチといった工程を繰り返すことで半導体デバイスとして加工されていく。
この、各工程の間で、本発明による膜厚分布や試料高さ分布を計測する。これらの情報は前の工程のプロセス条件にフィードバックしたり、後の工程のプロセス条件にフィードフォワードしたりする。特に、エッチング工程の後で実施例1−3で説明した、穴のエッチ状態の計測を行い、成膜・研磨・エッチ工程にフィードバックすることが可能となる。
次に、図12を用いて膜厚測定・触針式の段差計あるいはAFM測定とエッチャー、CMP(研磨)装置の構成の別の実施例を示す。ウェーハカセット420からウェーハをロボットアーム421がロードしエッチャー410で処理をして、ウェーハカセット420に戻す。この前後で膜厚測定器413や、触針式の段差計あるいはAFM400で計測を行う。
CMP装置411も同様にウェーハカセット420からウェーハをロボットアーム421がロードしCMP装置411で処理をして、ウェーハカセット420に戻す。この前後で膜厚測定器413や、触針式の段差計あるいはAFM400で計測を行う。これらのデータはデータ解析装置430に集められて比較対照されプロセス装置の処理条件に反映される。このように、複数のプロセス装置で蜜に集められたデータを集めて解析を行うことによって、より、高頻度・高精度のプロセス条件フィードバックが可能となる。
<実施例5>
つぎに、図13を用いて触針式の段差計あるいはAFMによる穴深さ計測の走査方法の一実施例を示す。この図は、実施例1の図1に示した断面図に対する平面透視図であり、試料150には絶縁体層100下に配線層101がある。
配線層のパターン101上に穴パターン102が設けられ、隣接した配線層のパターン101が無いところにダミーの穴103を設けられている。この中で、エッチング条件のモニターのために穴深さを計測したいのはダミー穴103と隣接した穴102のうち1個あるいは数個、通常は2個が望ましい。この領域を抽出するために、別途光学式顕微鏡あるいはSEM(走査電子顕微鏡)で観察する方法もあるが、別の方法として、図13aの500のように触針式の段差計あるいはAFMで広視野を粗くスキャンして、この中から、目的のパターンの位置を抽出し、図13bの501のように細かくスキャンし直す。
図13aのように、粗くスキャンするときは、穴の位置が分かればよく、深さは知る必要が無いので高速にスキャンしても問題はない。また、図13bのように、細かくスキャンするときは、少なくとも穴の位置では穴底まで探針が届くようにゆっくりとスキャンすることが必要である。位置の抽出は目視で指定しても良いし、画像処理技術を用いて自動的に抽出しても良い。
図14を用いて別の詳細スキャンの方法を示す。図14(a)のように穴102(103)の左右と穴内の3点の高さを探針200で計測すれば、それらの差から穴の深さを計測することが可能である。計測点数は3点とは限らず、最低穴外の1点と穴内の1点測定すればよいが、より正確を期すために、穴外、穴内それぞれ数点ずつ高さを計測してもよい。また、図14(b)のように、穴外の周囲を破線で示したように円形状にスキャンしてその平均高さを計算してもよい。穴内も、同様円形状にスキャンしてその平均高さを計算しても良い。以上説明した実施例により、計測パターンを特定して、その深さを正確に計測することが可能となる。
<実施例6>
ここで、実施例1で言及した本発明の露光マスクおよび露光プログラム(露光データ)について詳述する。本発明の露光マスクおよび露光データは図15(a)に示した配線パターンを含む露光マスクあるいは露光データと、図15(b)に示した導通パターンを含む露光マスクあるいは露光データの組からなる。
前述したように101は配線パターン、102は導通パターンである。図15(b)の中の一点鎖線で示したパターン101は位置を対照するために示したもので、実際に存在するパターンではない。これらの露光マスクあるいは露光データは図16の投影露光装置あるいは図17の直接描画装置でウェハ150上に転写され、周知のエッチングにより形成される。
図15(a)に示したような配線パターンを含む露光マスクあるいは露光データによりウェハ上にパターンを形成した後、図15(b)に示したような導通パターンを含む露光マスクあるいは露光データによりウェハ上にパターンを形成し、これを実施例1〜5で説明したような方法で計測することで、エッチング状態の良否が確認できる。
図16の投影露光装置600は、可視光源、紫外光源、電子線源、X線源のいずれかからなる光源601によって露光マスク602を照明し、これを投影光学系603によって、ステージ150上に搭載された試料ウェハ150上に投影する。試料150には感光剤(レジスト)が塗布されていて、これを現像することで、レジストのパターンが形成される。あるいは、投影光学系が存在せず、露光マスク602と試料150を近接させて直接パターンを転写する場合にも、本発明は同様に成り立つことはいうまでも無い。
図17の直接描画装置700は、レーザ光源あるいは電子線源からなる光源701から出射したビーム704をブランキング手段704、偏向手段705を含む光学系703によってステージ204に搭載された試料150上に投影し、パターンを形成する。制御手段710は設計データ記憶手段711に記憶された露光プログラム(露光データ)からブランキング手段704、偏向手段705、試料ステージ204に与える制御信号を生成し、これによって、電子線あるいはレーザのビームよって試料150上に、設計データ記憶手段711に記憶された露光プログラム(露光データ)に従ったパターンを形成することができる。
以上説明したように図15に示したようなパターンを含む露光マスクあるいは露光データにより、投影露光装置あるいは直接描画装置によってウェハ上にパターンを形成し、これを実施例1〜5で説明したような方法で計測することで、エッチング状態の良否が確認できる。
なお、本発明は、半導体装置の製造に限らず、その他、微細パターン形成工程を要する例えば薄膜磁気ヘッド、液晶表示装置などの電子部品の製造に有効に供せられることは言うまでもない。
半導体装置等の電子部品の製造において、パターンの微細化に伴ってますます難しくなる導通穴のエッチング工程において、非破壊でエッチング状態を定量的に評価することが可能となり、エッチングの条件だし、QCにチェックに役立ち、電子部品製造の歩留り向上に寄与する、有用な発明である。
本発明の実施例1となる導通穴エッチング状態の計測に用いるパターンの説明用断面図である。 従来の計測の対象となる導通穴エッチング状態の説明用断面図である。 本発明の実施例2となる穴深さと膜厚測定の併用による導通穴エッチング状態の計測方法の説明用断面図である。 本発明の実施例3となる穴深さと抵抗測定の併用による導通穴エッチング状態の計測方法の説明用断面図である。 本発明の実施例2となる穴深さと膜厚測定の併用による導通穴エッチング状態の計測結果のプロセスフィードバックの説明図である。 本発明の実施例2となる穴深さと膜厚測定の併用による導通穴エッチング状態の計測に関するGUI例図である。 本発明の実施例1となる今回提案したダミーパターンによる,オーバーエッチ量の計測に関するGUI例図である。 本発明の実施例3となる穴深さと抵抗測定の併用による導通穴エッチング状態の計測方法に関するGUI例図である。 本発明に用いられる原子間力顕微鏡装置の一構成図である。 本発明に用いられる光学式膜厚測定装置の一構成図である。 本発明の実施例4となる導通穴エッチング状態の計測結果のプロセスフィードバックの説明図である。 本発明の実施例4となる導通穴エッチング状態の計測とそのプロセスフィードバックに必要な装置構成の説明図である。 本発明の実施例5となる穴深さ計測用の走査パターンの説明図である。 本発明の実施例5となる穴深さ計測用の詳細走査パターンの説明図である。 本発明の実施例6となる、露光パターンの説明図である。 本発明で用いられる、投影露光装置の説明図である。 本発明で用いられる、直接描画装置の説明図である。
符号の説明
100…絶縁膜
101…下地配線層
102…導通穴
103…ダミー穴
150…試料
200…探針(触針)
201…全体制御器・コンソール
202…Z軸制御系
203…XY軸制御系
204…XYZ軸ステージ
205…位置センサ
206…レーザダイオード
208…XY軸圧電素子
209…Z軸圧電素子
210…抵抗測定手段
230…分光計
231…膜厚計算手段
232…観察用カメラ
234…光源
235…照明レンズ
236…ハーフミラー
237…絞り
238…ズームレンズ
250…電流計
251…直流電圧
252…交流電圧
400…原子間力顕微鏡あるいは触針式段差計
410…エッチャー
411…CMP装置
413…膜厚測定装置
420…ウェーハカセット
421…ロボットアーム
600…投影露光装置
601…光源(可視光源、紫外光源、電子線源、X線源)
602…露光マスク
603…投影光学系
700…直接描画装置
701…光源(レーザ光源、電子線源)
704…ブランキング手段
705…偏向手段
703…光学系
710…制御手段
711…設計データ記憶手段。

Claims (18)

  1. 基板上に、導電体層からなる下地層パターンと、前記下地層パターンを含む基板表面全体に形成された絶縁層とを備えた試料に、下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む露光マスクを用いて露光・エッチングすることにより所定深さの穴を形成する方法であって、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さとを計測・比較することにより、これら穴のエッチング状態を判断して適正深さの穴を形成するエッチングの条件出し工程を有することを特徴とするエッチング方法。
  2. 半導体基板上に、導電体層からなる下地層パターンと、前記下地層パターンを含む基板表面全体に形成された絶縁層とを備えた試料に、下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む露光マスクを用いて露光・エッチングすることにより所定深さの穴を形成する工程を有する半導体装置の製造方法であって、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さとを計測・比較することにより、これら穴のエッチング状態を判断して適正深さの穴を形成するエッチングの条件出し工程を有することを特徴とする半導体装置の製造方法。
  3. 請求項2において、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さの差がオーバーエッチ量と比例関係にあることを用いて、オーバーエッチ状態を検出することを特徴とする半導体装置の製造方法。
  4. 請求項3において、穴の深さを探針式の微細立体形状計測装置で計測することを特徴とする半導体装置の製造方法。
  5. 請求項3において、下地導電体層に導通孔がつながっているかどうかの計測のため、探針式の微細立体形状計測装置を用いて、形状と同時に探針と試料の間に電圧を掛けたときの電流を計測することを特徴とする半導体装置の製造方法。
  6. 請求項3において、探針式の微細立体形状計測装置による穴深さ計測結果と膜厚計測装置による膜厚計測結果を用いて、これらの結果を比較対照することによって、下地層に穴が到達しているかどうかを判定し、あるいは、下地層に対して穴の削りすぎ量あるいは削り足りない量を計測することを特徴とする半導体装置の製造方法。
  7. 基板上に、導電体層からなる下地層パターンと、前記下地層パターンを含む基板表面全体に形成された絶縁層とを備えた試料に、下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む露光マスクを用いて露光・エッチングすることにより形成した所定穴の深さを、探針と試料を相対的に走査することにより計測する計測装置であって、前記下地層の存在する領域に形成された穴の深さと、前記下地層が存在しない領域に形成された穴の深さとを計測・比較する手段を備え、穴のエッチング状態を判断して適正深さの穴を形成するエッチング条件を出力するようにしたことを特徴とする穴の深さ計測装置。
  8. 上記下地層上の穴の深さとその近傍の下地層がない穴の深さとを計測し、これらの差からオーバーエッチ量を計算し出力する手段を有していることを特徴とする請求項7記載の計測装置。
  9. オーバーエッチ量・下地層上の穴深さ・下地層がない箇所の穴深さのうち少なくとも1種類の試料上分布を表示する手段を有していることを特徴とする請求項7記載の計測装置。
  10. 探針と試料を相対的に走査することにより、試料上の指定された箇所の局所的な高さを計測することが可能な計測装置であって、高さ計測と同時に試料と探針の間に電圧をかけた結果流れる電流を同時に計測し、高さ分布データと比較することが可能なデータを出力する手段を有していることを特徴とする請求項7記載の計測装置。
  11. 探針と試料を相対的に走査することにより、試料上の指定された箇所の局所的な高さを計測することが可能な計測装置の出力と、試料上の最上層の膜厚を計測することが可能な計測装置の出力を得て、これらのデータを比較表示することが可能な手段を備えていることを特徴とするデータ処理装置。
  12. 探針と試料を相対的に走査することにより、試料上の指定された箇所の局所的な高さを計測することが可能な計測装置と試料上の最上層の膜厚を計測することが可能な計測装置をともに搭載し、これらのデータを比較表示することが可能な手段を備えていることを特徴とする計測装置。
  13. 下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンを少なくとも含む半導体装置。
  14. 上記下地層は導電体層パターンであり、上記穴は導通孔パターンであることを特徴とする請求項13記載の半導体装置。
  15. 下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計データを有することを特徴とする露光データ。
  16. 上記下地層は導電体層パターンであり、上記穴は導通孔パターンであることを特徴とする請求項15に記載の露光データ。
  17. 下地層の存在する領域と、その近傍の下地層が存在しない領域に同時に穴をエッチングするよう設計されたパターンあるいはこのパターンを少なくとも含む露光マスク。
  18. 上記下地層は導電体層パターンであり、上記穴は導通孔パターンであることを特徴とする請求項17に記載のパターンあるいはこのパターンを含む露光マスク。
JP2003384818A 2003-11-14 2003-11-14 エッチング条件だし方法およびその装置 Pending JP2005150340A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003384818A JP2005150340A (ja) 2003-11-14 2003-11-14 エッチング条件だし方法およびその装置
US10/986,878 US7243441B2 (en) 2003-11-14 2004-11-15 Method and apparatus for measuring depth of holes formed on a specimen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003384818A JP2005150340A (ja) 2003-11-14 2003-11-14 エッチング条件だし方法およびその装置

Publications (1)

Publication Number Publication Date
JP2005150340A true JP2005150340A (ja) 2005-06-09

Family

ID=34693094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384818A Pending JP2005150340A (ja) 2003-11-14 2003-11-14 エッチング条件だし方法およびその装置

Country Status (2)

Country Link
US (1) US7243441B2 (ja)
JP (1) JP2005150340A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200373A (ja) * 2008-02-25 2009-09-03 Sharp Corp 半導体装置の製造方法
CN103363944A (zh) * 2012-04-01 2013-10-23 深南电路有限公司 一种去钻污咬蚀率及均匀度的测试方法
JP2014504456A (ja) * 2010-12-16 2014-02-20 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 閉ループシリコンエッチング制御方法及びシステム
CN114743893A (zh) * 2022-06-13 2022-07-12 绍兴中芯集成电路制造股份有限公司 导电插塞的深度的监控方法、检测结构
KR20220148688A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법
JP7491651B2 (ja) 2019-10-08 2024-05-28 インターナショナル・ビジネス・マシーンズ・コーポレーション オン・ウェーハ測定を予測するための多段lstmを用いたツール制御

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041283B4 (de) * 2005-08-31 2017-12-14 Globalfoundries Inc. Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
KR100706811B1 (ko) * 2006-02-08 2007-04-12 삼성전자주식회사 실리콘 식각량 측정을 위한 테스트 패턴, 그리고 이를이용한 실리콘 식각량 측정 방법
JP5021014B2 (ja) * 2009-10-30 2012-09-05 日本碍子株式会社 積層体の形成方法
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
KR20120103025A (ko) * 2011-03-09 2012-09-19 삼성전자주식회사 식각 모니터링 테그 및 이를 이용한 반도체 소자의 제조 방법
CN103165486B (zh) * 2011-12-08 2015-09-02 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN103000578A (zh) * 2012-11-28 2013-03-27 上海华力微电子有限公司 一种表征通孔刻蚀后关键尺寸的方法
US9961818B2 (en) * 2013-12-23 2018-05-01 Fuji Machine Mfg. Co., Ltd. Electronic component mounting machine including a film thickness gauge
US10252350B1 (en) * 2018-06-17 2019-04-09 Arevo, Inc. Fiducial marks for articles of manufacture with non-trivial dimensional variations
US11362007B2 (en) 2020-01-21 2022-06-14 Winbond Electronics Corp. Fin height monitoring structure and fin height monitoring method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US490860A (en) * 1893-01-31 Yhe norbie peters co
JPS5822084Y2 (ja) * 1978-02-22 1983-05-11 株式会社三豊製作所 形状測定器
JPS60105908A (ja) * 1983-11-14 1985-06-11 Hitachi Constr Mach Co Ltd 掘削深さ表示装置
US4516326A (en) * 1984-01-12 1985-05-14 The United States Of America As Represented By The Secretary Of The Army Electronic depth gage
JPS60247103A (ja) * 1984-05-23 1985-12-06 Nec Corp 簡易平面度測定装置
JPS61114117A (ja) * 1984-11-09 1986-05-31 Hitachi Ltd 微小穴の深さ計測装置
GB9107890D0 (en) * 1991-04-13 1991-05-29 T & N Technology Ltd Mapping a surface of a workpiece
US5736457A (en) * 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US5747380A (en) * 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
NL1005718C2 (nl) * 1997-04-03 1998-10-07 Ir Reginald Galestien Methode voor het nauwkeurig meten van schroefdraad en aanverwante geometrieën.
DE19740141C1 (de) * 1997-09-12 1999-04-29 Daimler Chrysler Ag Verfahren zur Ermittlung einer Drallstruktur in der Oberflächenrauheit eines feinbearbeiteten Wellenzapfens
JP4460659B2 (ja) 1997-10-22 2010-05-12 株式会社ルネサステクノロジ 薄膜の膜厚計測方法及びその装置並びにそれを用いた薄膜デバイスの製造方法及びその製造装置
EP1049641A4 (en) * 1998-01-16 2004-10-13 Pri Automation Inc CASSETTE POSITIONING AND DETECTION SYSTEM FOR SEMICONDUCTOR WAFER
JPH11340321A (ja) * 1998-05-27 1999-12-10 Sony Corp 半導体装置およびその製造方法
US6284642B1 (en) * 1999-08-11 2001-09-04 Taiwan Semiconductor Manufacturing Company Integrated method of damascene and borderless via process
US6516528B1 (en) * 2000-10-24 2003-02-11 Advanced Micro Devices, Inc. System and method to determine line edge roughness and/or linewidth
US7162386B2 (en) * 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200373A (ja) * 2008-02-25 2009-09-03 Sharp Corp 半導体装置の製造方法
JP2014504456A (ja) * 2010-12-16 2014-02-20 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 閉ループシリコンエッチング制御方法及びシステム
CN103363944A (zh) * 2012-04-01 2013-10-23 深南电路有限公司 一种去钻污咬蚀率及均匀度的测试方法
JP7491651B2 (ja) 2019-10-08 2024-05-28 インターナショナル・ビジネス・マシーンズ・コーポレーション オン・ウェーハ測定を予測するための多段lstmを用いたツール制御
KR20220148688A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법
KR102594037B1 (ko) 2021-04-29 2023-10-25 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법
CN114743893A (zh) * 2022-06-13 2022-07-12 绍兴中芯集成电路制造股份有限公司 导电插塞的深度的监控方法、检测结构

Also Published As

Publication number Publication date
US7243441B2 (en) 2007-07-17
US20050183282A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
TWI575549B (zh) 加工程序中的晶片內及晶片間電性分析與使用線內奈米探測的製程控制
JP2005150340A (ja) エッチング条件だし方法およびその装置
US6986280B2 (en) Integrated measuring instrument
JP4262592B2 (ja) パターン計測方法
JP2004264039A (ja) 走査プローブ顕微鏡及びcd・断面プロファイル計測方法並びに半導体デバイス製造方法
US6949765B2 (en) Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
KR20150102119A (ko) 하전 입자 비임을 이용한 경사지거나 비스듬한 밀 작업들을 위한 기준 설계
EP1216412A1 (en) Method and apparatus for characterization of microelectronic feature quality
WO2004113833A1 (ja) 立体形状計測装置、加工装置、および半導体デバイス製造方法
EP0720216B1 (en) Linewidth metrology of integrated circuit structures
JP4991099B2 (ja) Icプロセスを監視する方法およびシステム
JP2011215112A (ja) 多探針afmナノプローバとそれを用いた測定方法
US6573498B1 (en) Electric measurement of reference sample in a CD-SEM and method for calibration
US6573497B1 (en) Calibration of CD-SEM by e-beam induced current measurement
JP4090657B2 (ja) プローブ装置
JP2004221249A (ja) 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置
US7397252B2 (en) Measurement of critical dimension and quantification of electron beam size at real time using electron beam induced current
JP2010103320A (ja) 半導体検査装置
JP3353051B2 (ja) 集積回路構造の線幅測定
JP4754623B2 (ja) 半導体デバイス製造方法
KR20050045892A (ko) Ic 공정을 모니터링하는 방법 및 시스템
JP2001024038A (ja) プローブの位置決め方法および装置およびこれを利用した部材の評価方法
US11385187B1 (en) Method of fabricating particle size standards on substrates
US7319223B2 (en) Method and apparatus for characterizing a recess located on a surface of a substrate
TWI785152B (zh) 原子力顯微術系統、用以對映位於半導體裝置中之一或多個子表面結構或用以監控半導體裝置中之微影術參數之方法、及此原子力顯微術系統之用途

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211