JP2009200373A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 金属配線を埋設する層間絶縁膜の厚さを精度良く制御可能な半導体装置の製造方法を提供する。
【解決手段】 素子が形成された半導体基板１上に、金属配線膜を堆積する工程と、金属配線膜を所定の配線パターンに加工して金属配線１０を形成する工程と、金属配線１０の上面と金属配線１０の周囲の下地層６の上面の高低差で規定される段差値を測定する工程と、金属配線１０と下地層６を被覆する絶縁膜１１を、段差値の測定値と目標値の差分に基づいて設定された膜厚で堆積する工程と、絶縁膜１１を化学的機械研磨により平坦化する工程を有し、絶縁膜１１を堆積する工程において、段差値の測定値が目標値より大きい場合には、絶縁膜１１の膜厚を段差値の測定値が目標値である場合の絶縁膜１１の基準膜厚より厚く設定し、段差値の測定値が目標値より小さい場合には、絶縁膜１１の膜厚を基準膜厚より薄く設定する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関し、より詳細には、配線工程における層間絶縁膜の厚さを精度良く形成可能な半導体装置の製造方法に関する。

従来の半導体装置の製造方法について図１３を用いて説明する。先ず、シリコンウェハ１の表面及び裏面に、例えば熱酸化法によりシリコン酸化膜（図示せず）を夫々形成する。次いで、シリコンウェハ１の表面及び裏面に形成されたシリコン酸化膜に、例えば縦型炉を用いた熱ＣＶＤ（化学気相成長）法により、シリコン窒化膜（図示せず）を夫々形成する。次いで、フォトリソグラフィーにより、シリコンウェハ１の表面上のシリコン窒化膜上に、素子分離膜の形成領域を露出し、他の領域を覆うフォトレジスト膜（図示せず）を形成する。次いで、フォトレジスト膜をマスクとして、シリコン窒化膜をエッチングする。これにより、シリコン窒化膜に開口部を形成する。次いで、フォトレジスト膜及びシリコン窒化膜をマスクとして、シリコンウェハ１の表面側からシリコン酸化膜及びシリコンウェハ１を夫々エッチングする。これにより、シリコン酸化膜に開口部を形成するとともに、シリコンウェハ１の表面に溝を形成する。シリコンウェハ１の表面に溝を形成した後、例えばアッシングにより、フォトレジスト膜を除去する。次いで、シリコンウェハ１の表面の全面に、例えばＣＶＤ法により、シリコン酸化膜を形成する。次いで、例えばＣＭＰ（化学的機械研磨）法により、シリコン窒化膜の表面が露出するまでシリコン酸化膜を研磨し、シリコン窒化膜上のシリコン酸化膜を除去する。この結果、シリコンウェハ１に形成された溝、シリコン酸化膜及びシリコン窒化膜に形成された開口部の夫々にシリコン酸化膜が埋め込まれ、シリコン酸化膜よりなる素子分離膜２が形成される。次いで、ウェットエッチングにより、シリコンウェハ１の表面上のシリコン窒化膜を除去する。このとき、シリコンウェハ１の裏面のシリコン窒化膜もエッチング除去される。次いで、ウェットエッチングにより、シリコンウェハ１の表面に露出したシリコン酸化膜を除去する。このとき、シリコンウェハ１の裏面のシリコン酸化膜もエッチング除去される。

上記要領で素子分離膜２により素子領域（活性領域）が画定されたシリコンウェハ１の表面上には、ＭＯＳＦＥＴ等の半導体素子が形成される（符号３はゲート酸化膜、符号４はゲート電極、符号５はソースまたはドレイン領域を夫々示す）。半導体素子は、層間絶縁膜６で被覆され、ゲート電極４、ソースまたはドレイン領域５と、後述する金属配線１０との電気的接続を形成するために、層間絶縁膜６に、ゲート電極４、或いは、ソースまたはドレイン領域５の表面にまで貫通するコンタクト孔７を開口して、その内部に導電材料（コンタクトプラグ）を充填し、金属配線１０との電気的接続を形成する。以下、コンタクト孔とその内部に充填された導電材料を総称してビアと言う。

図１３に示す例では、半導体素子が形成されたシリコンウェハ１の表面上（層間絶縁膜６の表面上）には、１層目の金属配線１０と、１層目の金属配線１０を埋め込んだ層間絶縁膜１１が形成され、更に、層間絶縁膜１１の表面上には、２層目の金属配線２０と、２層目の金属配線２０を埋め込んだ層間絶縁膜２１が形成され、更に、層間絶縁膜２１の表面上には、３層目の金属配線３０と、３層目の金属配線３０を埋め込んだ層間絶縁膜３１が形成されている。また、層間絶縁膜１１には、１層目と２層目の金属配線１０，２０を電気的に接続するビア１２が形成され、層間絶縁膜２１には、２層目と３層目の金属配線２０，３０を電気的に接続するビア２２が形成されている。尚、金属配線と層間絶縁膜とビアの形成を適宜繰り返すことで、任意の層数の多層金属配線が形成される。

各金属配線層において、層間絶縁膜の膜厚をその内部に金属配線が埋め込まれているか否かに拘わらず規定の膜厚にするために、層間絶縁膜成膜後の表面の凹凸を、化学的機械研磨（ＣＭＰ）を用いて平坦化する技術が使用されている。この化学的機械研磨工程において、絶縁膜等の被研磨面を傷なく高速に研磨することが可能な酸化セリウム研磨剤を用いた研磨方法が下記の特許文献１に開示されている。

特開平１０−１５２６７３号公報

近年、半導体装置に対するウェハ面積の増大に伴い半導体基板上に形成される多層配線を構成する配線層の膜厚ばらつきは大きくなる傾向にあるが、半導体装置の高速化の要請に伴い配線間の容量を均一に作成する必要がある。また、配線層の層間絶縁膜を厚く堆積させ、化学的機械研磨する工程はコストが多く掛かるため、できる限り薄く層間絶縁膜を堆積することが望ましい。これらの課題より、配線層の層間膜厚をより精度良く制御する必要がある。

本発明は、上記問題点に鑑みてなされたもので、その目的は、金属配線を埋設する層間絶縁膜の厚さを精度良く制御可能な半導体装置の製造方法を提供することである。

上記目的を達成するための本発明に係る半導体装置の製造方法は、素子が形成された半導体基板上に、金属配線膜を堆積する工程と、前記金属配線膜を所定の配線パターンに加工して金属配線を形成する工程と、前記金属配線の上面と前記金属配線の周囲の下地層の上面の高低差で規定される段差値を測定する工程と、前記金属配線と前記下地層を被覆する絶縁膜を、前記段差値の測定値と目標値の差分に基づいて設定された膜厚で堆積する工程と、前記絶縁膜を化学的機械研磨により平坦化する工程と、を有し、前記絶縁膜を堆積する工程において、前記段差値の測定値が前記目標値より大きい場合には、前記絶縁膜の膜厚を前記段差値の測定値が前記目標値である場合の前記絶縁膜の基準膜厚より厚く設定し、前記段差値の測定値が前記目標値より小さい場合には、前記絶縁膜の膜厚を前記基準膜厚より薄く設定することを第１の特徴とする。

上記第１の特徴の半導体装置の製造方法は、更に、前記絶縁膜を堆積する工程において、前記段差値の測定値が前記目標値より大きい場合には、前記絶縁膜の膜厚を前記基準膜厚より前記段差値の差分の絶対値だけ厚く設定し、前記段差値の測定値が前記目標値より小さい場合には、前記絶縁膜の膜厚を前記基準膜厚より前記段差値の差分の絶対値だけ薄く設定することを第２の特徴とする。

上記第１または第２の特徴の半導体装置の製造方法によれば、金属配線を被覆する絶縁膜を堆積する前に、金属配線の段差値を測定することにより、段差値の目標値からのずれを把握し、絶縁膜を堆積する際に、段差値の測定値と目標値の差分に基づいて設定された膜厚で堆積することにより、前記絶縁膜を化学的機械研磨により平坦化した後の当該ずれに起因する金属配線上の膜厚の目標値からの変動を軽減或いは補正することができ、金属配線の段差に起因する絶縁膜の基準膜厚からのずれを軽減或いは回避することができる。これにより、例えば、多層金属配線間の配線容量を狙い通りに形成することが可能となる。尚、第２の特徴の半導体装置の製造方法によれば、絶縁膜を堆積する際の堆積膜厚の設定時に段差値の目標値からのずれを完全に吸収できるため、金属配線の段差に起因する絶縁膜の基準膜厚からのずれを回避することができる。

また、上記第１または第２の特徴の半導体装置の製造方法は、更に、前記金属配線膜を堆積する工程、前記金属配線を形成する工程、前記段差値を測定する工程、前記絶縁膜を堆積する工程、及び、前記平坦化する工程の一連の工程を２回以上繰り返すことを第３の特徴とする。

上記第３の特徴の半導体装置の製造方法によれば、３層以上の多層金属配線構造において、中間層の金属配線の下層側及び上層側の各金属配線との間の配線容量を狙い通りに形成することが可能となる。

また、上記第１乃至第３の何れかの特徴の半導体装置の製造方法は、更に、前記段差値を測定する工程において、原子間力顕微鏡、光学式ＣＤ測定装置、触針式段差測定装置の内の少なくとも何れか１つを用いることを第４の特徴とする。

また、上記第１乃至第４の何れかの特徴の半導体装置の製造方法は、更に、前記絶縁膜を堆積する工程において、前記絶縁膜を高密度プラズマ化学気相成長法で形成することを第５の特徴とする。

また、上記第１乃至第５の何れかの特徴の半導体装置の製造方法は、更に、前記平坦化する工程において、化学的機械研磨の研磨剤として酸化セリウムを用いることを第６の特徴とする。

上記第４乃至第６の特徴の半導体装置の製造方法によれば、具体的に、金属配線の段差に起因する絶縁膜の基準膜厚からのずれを軽減或いは回避するのに好適な金属配線の段差値の測定方法、絶縁膜の成膜方法、及び、絶縁膜の研磨方法が実現できる。

また、上記第１乃至第６の何れかの特徴の半導体装置の製造方法は、更に、前記平坦化する工程後における前記金属配線上の前記絶縁膜の膜厚が、前記金属配線膜の膜厚の２分の１以下となるように、前記金属配線膜の膜厚と前記絶縁膜の堆積膜厚を設定することを第７の特徴とする。

上記第７の特徴の半導体装置の製造方法によれば、先ず、第１或いは第２の特徴によって、金属配線の段差に起因する絶縁膜の基準膜厚からのずれを軽減或いは回避することができるため、金属配線上の絶縁膜の膜厚を薄くでき、結果として絶縁膜の堆積膜厚を薄くでき、半導体装置の製造コスト及び製造時間を削減できる。

また、上記第１乃至第７の何れかの特徴の半導体装置の製造方法は、更に、前記金属配線膜を堆積する工程において、前記金属配線膜の材料が、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮの中から選択される金属を少なくとも含むことを第８の特徴とする。

また、上記第１乃至第８の何れかの特徴の半導体装置の製造方法は、更に、前記絶縁膜を堆積する工程において、前記絶縁膜が、ＳｉＯ_２、ＦＳＧ、ＰＳＧ、ＳｉＯＣ、ＳｉＯＣＨから選択される少なくとも何れか１つであることを第９の特徴とする。

上記第８または第９の特徴の半導体装置の製造方法によれば、具体的に、金属配線の段差に起因する絶縁膜の基準膜厚からのずれを軽減或いは回避するのに好適な金属配線の膜種、及び、絶縁膜の膜種を選択できる。

次に、本発明に係る半導体装置の製造方法（以下、適宜「本発明方法」と略称する）について、図面を参照して説明する。

先ず、本発明方法の金属配線とそれを被覆埋設する層間絶縁膜の形成に関する主要工程部分について説明する。本発明方法の当該主要工程は、１層分の金属配線と層間絶縁膜を形成するのに、素子（下層の金属配線を含む）が形成された半導体基板上に、金属配線膜を堆積する第１堆積工程と、金属配線膜を所定の配線パターンに加工して金属配線を形成するパターニング工程と、金属配線の上面と金属配線の周囲の下地層の層間絶縁膜の上面の高低差で規定される段差値を測定する測定工程と、金属配線と下地層を被覆する絶縁膜を、段差値の測定値と目標値の差分に基づいて設定された膜厚で堆積する第２堆積工程と、絶縁膜を化学的機械研磨（ＣＭＰ）により平坦化する研磨工程を備える。

本発明方法の特徴は、上述の測定工程を有し、第２堆積工程において、層間絶縁膜の膜厚を段差値の測定値と目標値Ｂの差分に基づいて設定する点にある。具体的には、層間絶縁膜の膜厚設定は、段差値の測定値が目標値Ｂより大きい場合には、層間絶縁膜の膜厚を段差値の測定値が目標値である場合の層間絶縁膜の基準膜厚Ａより厚く、より好ましくは、基準膜厚Ａより段差値の差分の絶対値αだけ厚く設定し、段差値の測定値が目標値Ｂより小さい場合には、層間絶縁膜の膜厚を基準膜厚Ａより薄く、より好ましくは、基準膜厚Ａより段差値の差分の絶対値αだけ薄く設定するようにして行われる。

次に、上述の測定工程を有し、第２堆積工程において、絶縁膜の膜厚を段差値の測定値と目標値Ｂの差分αに基づいて設定する効果について、絶縁膜の膜厚を差分αに基づいて設定する場合としない場合を比較して、図７〜図１２を参照して説明する。尚、各図の図中の記号は、Ａが層間絶縁膜の堆積膜厚の基準膜厚、Ａ’が金属配線の段差値が目標値の場合の金属配線上の層間絶縁膜の膜厚、Ａ”が金属配線の段差値が目標値より厚めの場合の金属配線上の層間絶縁膜の膜厚、Ｂが金属配線の段差値の目標値、Ｂ^＋が目標値Ｂより厚めの場合の金属配線の段差値、αが段差値の測定値と目標値の差分の絶対値を夫々示している。

ここで、上記研磨工程の化学的機械研磨は非プレストン特性（閾値圧力以下では殆ど研磨能を有さず、閾値圧力を超えると急激に研磨能が増大する特性）を有している例えば酸化セリウムを砥粒として用いたスラリーを使用し、層間絶縁膜の凸部のみを選択的に除去する。

図７と図８は、金属配線１０の段差値が目標値Ｂに形成された場合の、第２堆積工程後と研磨工程後の金属配線１０と層間絶縁膜１１の各断面構造を模式的に示す概略断面図である。

図９と図１０は、金属配線１０の段差値が目標値Ｂより厚めに形成された場合で、層間絶縁膜１１の膜厚を差分に基づいて設定せずに基準膜厚Ａで層間絶縁膜１１を堆積した場合の、第２堆積工程後と研磨工程後の金属配線１０と層間絶縁膜１１の各断面構造を模式的に示す概略断面図である。

図１１と図１２は、金属配線１０の段差値が目標値Ｂより厚めに形成された場合で、層間絶縁膜１１の膜厚を差分に基づいて設定した膜厚（Ａ＋α）で層間絶縁膜１１を堆積した場合の、第２堆積工程後と研磨工程後の金属配線１０と層間絶縁膜１１の各断面構造を模式的に示す概略断面図である。

図７と図８に示す金属配線１０の段差値が目標値Ｂに形成された場合では、金属配線１０上の層間絶縁膜１１の膜厚Ａ’は、下記の数１に示すように、層間絶縁膜１１の堆積膜厚（基準膜厚Ａ）から化学的機械研磨により研磨される金属配線１０の段差値（目標値Ｂ）に等しい膜厚を差し引いた値となる。当該膜厚Ａ’が、金属配線１０上の層間絶縁膜１１の目標膜厚となる。

［数１］
Ａ’＝Ａ−Ｂ

図９と図１０に示す金属配線１０の段差値が目標値Ｂより厚めに形成され、且つ、層間絶縁膜１１の膜厚を差分に基づいて設定せずに基準膜厚Ａで層間絶縁膜１１を堆積した場合では、金属配線１０上の層間絶縁膜１１の膜厚Ａ”は、下記の数２に示すように、層間絶縁膜１１の堆積膜厚（基準膜厚Ａ）から化学的機械研磨により研磨される金属配線１０の段差値Ｂ^＋（Ｂ^＋＝Ｂ＋α）に等しい膜厚を差し引いた値となり、金属配線１０上の層間絶縁膜１１の目標膜厚Ａ’より金属配線１０の段差の測定値と目標値の差分の絶対値αだけ薄くなる。

［数２］
Ａ”＝Ａ−（Ｂ＋α）＝Ａ’−α

ここで、図９と図１０は、金属配線１０の段差値が目標値Ｂより厚めに形成された場合を示しているが、逆に、金属配線１０の段差値が目標値Ｂより薄めに形成された場合では、上記とは逆に、金属配線１０上の層間絶縁膜１１の膜厚は、金属配線１０上の層間絶縁膜１１の目標膜厚Ａ’より金属配線１０の段差の測定値と目標値の差分の絶対値αだけ厚くなる。

図１１と図１２に示す金属配線１０の段差値が目標値Ｂより厚めに形成され、且つ、層間絶縁膜１１の膜厚を差分に基づいて設定した膜厚（Ａ＋α）で層間絶縁膜１１を堆積した場合では、金属配線１０上の層間絶縁膜１１の膜厚Ａｘは、下記の数３に示すように、層間絶縁膜１１の堆積膜厚（Ａ＋α）から化学的機械研磨により研磨される金属配線１０の段差値Ｂ^＋（Ｂ^＋＝Ｂ＋α）に等しい膜厚を差し引いた値となり、金属配線１０上の層間絶縁膜１１の目標膜厚Ａ’と同じ膜厚となる。

［数３］
Ａｘ＝Ａ＋α−（Ｂ＋α）＝Ａ’

ここで、図１１と図１２は、金属配線１０の段差値が目標値Ｂより厚めに形成された場合を示しているが、逆に、金属配線１０の段差値が目標値Ｂより薄め（Ｂ−α）に形成された場合でも、層間絶縁膜１１の膜厚を差分に基づいて設定した膜厚（Ａ−α）に設定することにより、金属配線１０上の層間絶縁膜１１の膜厚Ａｘは、下記の数４に示すように、層間絶縁膜１１の堆積膜厚（Ａ−α）から化学的機械研磨により研磨される金属配線１０の段差値（Ｂ−α）に等しい膜厚を差し引いた値となり、金属配線１０上の層間絶縁膜１１の目標膜厚Ａ’と同じ膜厚となる。

［数４］
Ａｘ＝Ａ−α−（Ｂ−α）＝Ａ’

次に、上述の本発明方法の主要工程を含む製造方法で作製された本実施形態の半導体装置と、当該製造方法の各工程について、図１〜図６を参照して説明する。図１は、本発明方法の主要工程を含む製造方法で作製された半導体装置の要部断面構造の一例を模式的に示す概略断面図である。図２〜図６は、本実施形態における製造方法（以下、単に「本製造方法」と称す）の工程を模式的に示す工程断面図である。

先ず、本実施形態の半導体装置（以下、単に「本半導体装置」と称す）の断面構造について図１を用いて説明する。図１に示すように、本半導体装置は、半導体素子としてのＭＯＳＦＥＴが表面に形成されたシリコンウェハ（半導体基板）１と、シリコンウェハ１の上面側に形成された層間絶縁膜６，１１，２１，３１と複数の金属配線１０，２０，３０からなる多層金属配線構造体と、層間絶縁膜６，１１，２１を夫々貫通するビア７，１２，２２を備えて構成されている。ＭＯＳＦＥＴは、ゲート酸化膜３、ゲート電極４、ソース及びドレイン領域６を夫々備えて構成され、ビア７は、層間絶縁膜６に、ゲート電極４、或いは、ソースまたはドレイン領域５の表面にまで貫通するコンタクト孔を開口して、その内部に導電材料（コンタクトプラグ）を充填して形成され、１層目の金属配線１０とＭＯＳＦＥＴの各電極間を電気的に接続する。ビア１２は、層間絶縁膜１１に、１層目の金属配線１０の表面にまで貫通するコンタクト孔を開口して、その内部に導電材料（コンタクトプラグ）を充填して形成され、２層目の金属配線２０と１層目の金属配線１０間を電気的に接続する。ビア２２は、層間絶縁膜２１に、２層目の金属配線２０の表面にまで貫通するコンタクト孔を開口して、その内部に導電材料（コンタクトプラグ）を充填して形成され、３層目の金属配線３０と２層目の金属配線２０間を電気的に接続する。

次に、図２〜図６を参照して本製造方法について詳細に説明する。図２に示すように、シリコンウェハ１の表面に、公知の手法を用いて、例えば、図１３に例示した従来の半導体装置の製造方法と同様の要領で、素子領域を画定する素子分離膜２を形成する。シリコンウェハ１の表面の素子分離膜２で画定された活性領域に、ＭＯＳＦＥＴ等の半導体素子が形成される。

更に、図２に示すように、シリコンウェハ１の表面の活性領域に、ゲート酸化膜３を介してゲート電極４が形成される。ゲート電極４の側壁部分には、サイドウォール絶縁膜が形成される。ゲート電極４の両側のシリコンウェハ１の表面に、ソース／ドレイン領域５が形成される。ソース／ドレイン領域５は、ゲート電極４の側端部がサイドウォール絶縁膜下まで延在する浅く低濃度の不純物拡散領域と、ゲート電極４の側端部がサイドウォール絶縁膜端部まで延在する深く高濃度の不純物拡散領域とを有する。ソース／ドレイン領域５のチャネル領域側には、ポケット領域が形成される。ゲート電極４上及びソース／ドレイン領域５上には、夫々金属シリサイド膜（図示せず）が形成される。このようにして、ゲート電極４とソース／ドレイン領域５とを有するＭＯＳＦＥＴが形成される。

更に、図２に示すように、ＭＯＳＦＥＴの形成されたシリコンウェハ１上には、シリコン窒化膜とシリコン酸化膜とが順次積層されてなる層間絶縁膜６を成膜し、ＭＯＳＦＥＴと上部の１層目の金属配線１０を接続するためのビア７を形成する。

次に、図３に示すように図２で示した素子形成後の半導体基板（層間絶縁膜６）上にスパッタリング法により、例えばＴｉＮ膜、Ａｌ膜（Ｃｕを０〜１％含有）、ＴｉＮ膜を夫々５０ｎｍ、４００ｎｍ、１００ｎｍの膜厚（総膜厚５５０ｎｍ）で積層することにより、１層目の金属配線１０用の金属配線膜を堆積し（第１堆積工程）、フォトリソグラフィー工程、エッチング工程を経て金属配線１０をパターニングする（パターニング工程）。上記エッチング工程は、例えばＣｌ_２、ＢＣｌ_３、ＣＨＦ_３の混合ガスを用いドライエッチング法で行い、金属配線１０がパターニング後に隣接する配線間で短絡しないように下地層の層間絶縁膜６を５０ｎｍオーバーエッチングする。当該オーバーエッチングにより、金属配線１０の段差（金属配線１０の上面と金属配線１０の周囲のオーバーエッチング後の下地層６の上面の高低差）は、金属配線１０の膜厚５５０ｎｍより５０ｎｍ大きい６００ｎｍとなる。この段差値６００ｎｍが本製造方法における段差値の目標値となる。

次に、パターニング工程後のウェハを光学式ＣＤ測定装置（ＯＣＤ）によりウェハ面内数点、例えば９点において、金属配線１０の段差値を測定し、９点の測定値の平均値を求める（測定工程）。本実施形態では、測定結果の１例として、当該平均値は６５０ｎｍとする。

次に、図４に示すように、金属配線１０と下地層の層間絶縁膜６を被覆する層間絶縁膜１１を堆積する（第２堆積工程）。本実施形態では高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法によりＳｉＨ_４、Ｏ_２、Ａｒの混合ガスを用い、３００〜４８０℃の成膜温度でＳｉＯ_２膜を形成する。堆積する層間絶縁膜１１の膜厚は、金属配線１０の段差値が目標値６００ｎｍである場合の目標膜厚（基準膜厚と称す）を例えば８００ｎｍとしたとき、本実施形態では金属配線１０の段差値（６５０ｎｍ）が目標値６００ｎｍより５０ｎｍ大きいため、成膜レートより換算して基準膜厚より５０ｎｍ大きい８５０ｎｍを狙った成膜時間で層間絶縁膜１１を堆積する。

次に、図５に示すように、化学的機械研磨により層間絶縁膜１１の平坦化を行う（研磨工程）。化学的機械研磨による層間絶縁膜１１の凸部の上方部分の除去は、例えば、凸部を選択的に除去する特性を有する絶縁層研磨用スラリーを用いて化学機械研磨することよって行うことができる。凸部を選択的に除去する特性を有する絶縁層研磨用スラリーは、例えば酸化セリウムを砥粒として含むスラリーで、非プレストン特性を有しているため、第１薄膜の凸部のみを選択的に除去する。本研磨工程により金属配線１０上の層間絶縁膜１１の厚さは約２００ｎｍとなる。本膜厚は、金属配線１０の段差値が目標値６００ｎｍの場合に、層間絶縁膜１１を基準膜厚８００ｎｍで堆積し、化学機械研磨した場合の金属配線１０上の層間絶縁膜１１の厚さ２００ｎｍに一致する。ここで、金属配線１０上の層間絶縁膜１１の厚さは、金属配線１０の膜厚（５５０ｎｍ）の２分の１以下が好ましく、本実施形態では当該条件を満たしている。

次に、図６に示すように、１層目の金属配線１０と後工程で形成される２層目の金属配線２０を接続するためのビア１２を、研磨工程後の層間絶縁膜１１に形成する。引き続いて、図２〜図５に示した方法と同様に、２層目の金属配線２０と層間絶縁膜２１とビア２２を順次形成する。２層目の金属配線２０と層間絶縁膜２１についても、上記測定工程を実施し、第２堆積工程において、上記と同じ要領で、層間絶縁膜２１の膜厚を金属配線２０の段差値の測定値と目標値の差分に基づいて設定することで、金属配線２０上の層間絶縁膜２１の厚さを、金属配線２０の段差値が目標値の場合に、層間絶縁膜２１を層間絶縁膜２１の基準膜厚で堆積し、化学的機械研磨した場合の金属配線２０上の層間絶縁膜２１の目標膜厚に一致させることができる。引き続いて、図２〜図５に示した方法と同様に、３層目の金属配線３０と層間絶縁膜３１を順次形成する。但し、本実施形態では、３層目の金属配線３０が最上層の金属配線であるので、必ずしも、上記測定工程を実施し、第２堆積工程において、上記と同じ要領で、層間絶縁膜３１の膜厚を金属配線３０の段差値の測定値と目標値の差分に基づいて設定する必要はない。

以上、図２〜図６に示す各工程を経て、本半導体装置が作製される。本実施形態によれば、金属配線の段差の目標値からのずれを測定することにより、そのずれ量を把握し、次の第２堆積工程において、層間絶縁膜の堆積膜厚を金属配線の段差値の測定値と目標値の差分に基づいて設定することで、そのずれ量を相殺し、化学的機械研磨後に金属配線上の層間絶縁膜の膜厚を目標値にすることが可能となり、本実施形態では金属配線上の層間絶縁膜の膜厚の目標値からのずれを解消できた。また、本発明方法では、金属配線の段差のばらつきを相殺可能なため、化学的機械研磨後に金属配線が露出しない層間絶縁膜の最低膜厚を低減することができ、例えば、本実施形態では、従来は金属配線上の層間絶縁膜の膜厚の目標値からのずれを解消できた。また、本発明方法では、金属配線の段差のばらつきを考慮して１０００ｎｍ必要であった層間絶縁膜の膜厚を８００ｎｍまで低減することができた。この結果、上述の通り、金属配線１０上の層間絶縁膜１１の厚さを、金属配線１０の膜厚（５５０ｎｍ）の２分の１以下に薄膜化できた。

次に、本発明方法の別実施形態について説明する。

〈１〉上記実施形態では、測定工程後に、金属配線の段差値の測定値と目標値の差分を求める際に、測定工程でウェハ面内の数点で測定した測定値の平均値を使用したが、平均値に代えて、測定値の最大値と最小値の中間値を使用しても構わない。

上記実施形態では、測定値と目標値の差分を求める際に、平均値或いは中間値を使用するため、金属配線の個々の段差における実際の値とは異なるため、完全には個々の段差における段差値の目標値からのずれを補正して、金属配線上の層間絶縁膜の膜厚を目標値に一致できない場合もあり得るが、少なくとも何も補正しない場合と比較すれば、金属配線上の層間絶縁膜の膜厚を目標値により近づけることができる。

〈２〉上記実施形態において、金属配線１０，２０，３０がＴｉＮ膜とＡｌ膜とＴｉＮ膜の３層構造である場合を説明したが、各金属配線１０，２０，３０は、夫々の配線材料として、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮの中から選択される金属を含むその他の金属膜を用いても構わない。また、各金属配線１０，２０，３０の成膜方法及び膜厚も上記実施形態の条件に限定されるものではない。

〈３〉上記実施形態では、測定工程において金属配線の段差を測定するのに光学式ＣＤ測定装置を用いたが、光学式ＣＤ測定装置に代えて、或いは、追加して原子間力顕微鏡（ＡＦＭ）、触針式段差測定装置の何れかを用いても構わない。

〈４〉上記実施形態では、層間絶縁膜１１，２１，３１はＳｉＯ_２膜である場合を説明したが、第１薄膜１０１はＦＳＧ膜、ＰＳＧ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜を用いても構わない、また、層間絶縁膜１１，２１，３１の成膜方法として、高密度プラズマＣＶＤ法である場合を説明したが、成膜方法及び膜厚も上記実施形態の条件に限定されるものではない。

〈５〉上記実施形態では、化学的機械研磨により層間絶縁膜１１，２１，３１を平坦化する研磨工程において、研磨剤として酸化セリウムを用いる場合を説明したが、研磨剤は、層間絶縁膜１１，２１，３１に使用する膜材に対して非プレストン特性を持つ研磨材であればよく、上記実施形態の酸化セリウムに限定されるものではない。

〈６〉上記実施形態では、半導体素子としてのＭＯＳＦＥＴが形成された多層金属配線構造体を備える半導体装置を想定したが、シリコンウェハ１に形成する半導体素子は、ＭＯＳＦＥＴに限定されるものではない。また、多層配線構造体の有する配線層の層数も、上記実施形態で例示した層数に限定されるものではない。

本発明に係る半導体装置の製造方法は、配線金属膜の段差のずれを次工程の層間絶縁膜の堆積工程で相殺することにより、層間絶縁膜の厚さを精度良く制御することが可能であり、電気特性のばらつきを軽減可能な半導体装置の製造方法に利用可能である。

本発明に係る半導体装置の製造方法で作製された半導体装置の要部断面構造の一例を模式的に示す概略断面図 本発明に係る半導体装置の製造方法の一実施形態における工程途中（第１堆積工程前）の要部断面構造を模式的に示す工程断面図 本発明に係る半導体装置の製造方法の一実施形態における工程途中（パターニング工程後）の要部断面構造を模式的に示す工程断面図 本発明に係る半導体装置の製造方法の一実施形態における工程途中（第２堆積工程後）の要部断面構造を模式的に示す工程断面図 本発明に係る半導体装置の製造方法の一実施形態における工程途中（研磨工程後）の要部断面構造を模式的に示す工程断面図 本発明に係る半導体装置の製造方法の一実施形態における工程途中（多層金属配線構造体の完成状態）の要部断面構造を模式的に示す工程断面図 パターニング工程において金属配線の段差値が目標値に形成された場合の第２堆積工程後の金属配線と層間絶縁膜の各断面構造を模式的に示す概略断面図 パターニング工程において金属配線の段差値が目標値に形成された場合の研磨工程後の金属配線と層間絶縁膜の各断面構造を模式的に示す概略断面図 パターニング工程において金属配線の段差値が目標値より厚めに形成され、層間絶縁膜を基準膜厚で堆積した場合の第２堆積工程後の金属配線と層間絶縁膜の各断面構造を模式的に示す概略断面図 パターニング工程において金属配線の段差値が目標値より厚めに形成され、層間絶縁膜を基準膜厚で堆積した場合の研磨工程後の金属配線と層間絶縁膜の各断面構造を模式的に示す概略断面図 パターニング工程において金属配線の段差値が目標値より厚めに形成され、層間絶縁膜の膜厚を差分に基づいて設定した膜厚で層間絶縁膜を堆積した場合の第２堆積工程後の金属配線と層間絶縁膜の各断面構造を模式的に示す概略断面図 パターニング工程において金属配線の段差値が目標値より厚めに形成され、層間絶縁膜の膜厚を差分に基づいて設定した膜厚で層間絶縁膜を堆積した場合の研磨工程後の金属配線と層間絶縁膜の各断面構造を模式的に示す概略断面図 従来の半導体装置の要部断面構造の一例を模式的に示す概略断面図

符号の説明

１： シリコンウェハ（半導体基板）
２： 素子分離膜
３： ゲート酸化膜
４： ゲート電極
５： ソース領域／ドレイン領域
６： 層間絶縁膜（下地層）
７，１２，２２： ビア（コンタクトプラグ）
１０，２０，３０： 金属配線
１１，２１，３１： 層間絶縁膜
Ａ： 絶縁膜の堆積膜厚の基準膜厚
Ａ’： 絶縁膜の金属配線上の膜厚（金属配線の段差値が目標値の場合）
Ａ”： 絶縁膜の金属配線上の膜厚（金属配線の段差値が目標値より厚めの場合）
Ｂ： 金属配線の段差値の目標値
Ｂ^＋： 金属配線の段差値（目標値より厚めの場合）
α： 段差値の測定値と目標値の差分の絶対値

Claims (9)

1. 素子が形成された半導体基板上に、金属配線膜を堆積する工程と、
   前記金属配線膜を所定の配線パターンに加工して金属配線を形成する工程と、
   前記金属配線の上面と前記金属配線の周囲の下地層の上面の高低差で規定される段差値を測定する工程と、
   前記金属配線と前記下地層を被覆する絶縁膜を、前記段差値の測定値と目標値の差分に基づいて設定された膜厚で堆積する工程と、
   前記絶縁膜を化学的機械研磨により平坦化する工程と、を有し、
   前記絶縁膜を堆積する工程において、前記段差値の測定値が前記目標値より大きい場合には、前記絶縁膜の膜厚を前記段差値の測定値が前記目標値である場合の前記絶縁膜の基準膜厚より厚く設定し、前記段差値の測定値が前記目標値より小さい場合には、前記絶縁膜の膜厚を前記基準膜厚より薄く設定することを特徴とする半導体装置の製造方法。
2. 前記絶縁膜を堆積する工程において、前記段差値の測定値が前記目標値より大きい場合には、前記絶縁膜の膜厚を前記基準膜厚より前記段差値の差分の絶対値だけ厚く設定し、前記段差値の測定値が前記目標値より小さい場合には、前記絶縁膜の膜厚を前記基準膜厚より前記段差値の差分の絶対値だけ薄く設定することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記金属配線膜を堆積する工程、前記金属配線を形成する工程、前記段差値を測定する工程、前記絶縁膜を堆積する工程、及び、前記平坦化する工程の一連の工程を２回以上繰り返すことを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記段差値を測定する工程において、原子間力顕微鏡、光学式ＣＤ測定装置、触針式段差測定装置の内の少なくとも何れか１つを用いることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
5. 前記絶縁膜を堆積する工程において、前記絶縁膜を高密度プラズマ化学気相成長法で形成することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
6. 前記平坦化する工程において、化学的機械研磨の研磨剤として酸化セリウムを用いることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
7. 前記平坦化する工程後における前記金属配線上の前記絶縁膜の膜厚が、前記金属配線膜の膜厚の２分の１以下となるように、前記金属配線膜の膜厚と前記絶縁膜の堆積膜厚を設定することを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
8. 前記金属配線膜を堆積する工程において、前記金属配線膜の材料が、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮの中から選択される金属を少なくとも含むことを特徴とする請求項１〜７の何れか１項に記載の半導体装置の製造方法。
9. 前記絶縁膜を堆積する工程において、前記絶縁膜が、ＳｉＯ_２、ＦＳＧ、ＰＳＧ、ＳｉＯＣ、ＳｉＯＣＨから選択される少なくとも何れか１つであることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
   
   

Images