JP2004221249A - 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 - Google Patents
配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 Download PDFInfo
- Publication number
- JP2004221249A JP2004221249A JP2003005883A JP2003005883A JP2004221249A JP 2004221249 A JP2004221249 A JP 2004221249A JP 2003005883 A JP2003005883 A JP 2003005883A JP 2003005883 A JP2003005883 A JP 2003005883A JP 2004221249 A JP2004221249 A JP 2004221249A
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- wiring pattern
- metal
- pattern groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を簡易な構成でかつ高速に評価する。
【解決手段】ウェーハＷの金属膜ＭＦの成膜時における狙い膜厚を参照して渦電流損失測定センサ１１に供給する高周波電流の周波数を設定し（ステップＳ１）、配線パターン溝Ｇｒが形成されている領域Ｂを横切るようにウェーハＷ上を渦電流損失測定センサ１１で走査して金属膜ＭＦのうちウェーハＷの表面と同一面から上方部分の膜厚を測定し（ステップＳ２）、測定結果から渦電流損失測定センサ１１の走査領域における膜厚差の最大値を算出する（ステップＳ３）。予めデータベースＤ２として用意した最大膜厚差と配線パターン溝の埋め込み率との関係を参照し、算出された最大膜厚差から配線パターン溝Ｇｒ内への金属の埋め込み率を算出する（ステップＳ４）。
【選択図】 図１１
【解決手段】ウェーハＷの金属膜ＭＦの成膜時における狙い膜厚を参照して渦電流損失測定センサ１１に供給する高周波電流の周波数を設定し（ステップＳ１）、配線パターン溝Ｇｒが形成されている領域Ｂを横切るようにウェーハＷ上を渦電流損失測定センサ１１で走査して金属膜ＭＦのうちウェーハＷの表面と同一面から上方部分の膜厚を測定し（ステップＳ２）、測定結果から渦電流損失測定センサ１１の走査領域における膜厚差の最大値を算出する（ステップＳ３）。予めデータベースＤ２として用意した最大膜厚差と配線パターン溝の埋め込み率との関係を参照し、算出された最大膜厚差から配線パターン溝Ｇｒ内への金属の埋め込み率を算出する（ステップＳ４）。
【選択図】 図１１
Description
【０００１】
【発明の属する技術分野】
本発明は、処理基板の表面に形成された配線パターン溝への金属の埋め込み状態の検査方法、これを用いた半導体装置の製造方法、および検査装置に関し、特に、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、超ＬＳＩの半導体製造工程の金属配線工程における配線パターン溝への金属の埋め込み状態の検査を対象とする。
【０００２】
【従来の技術】
従来より、配線パターン溝への金属の埋め込み状態を検査する工程においては、実配線パターンが微細であること、非接触の金属膜厚測定が難しいこと、などの理由から直接実配線パターンを測定することができなかった。このため、測定用パターンをウェーハ上に作り込み、これを測定することにより間接的に検査する方法が用いられてきた。このような間接的な検査方法の具体例として、接触法である４探針法を用いて測定用パターンのシート抵抗を測定する方法（例えば、特許文献１）、光学顕微鏡で測定用パターンを観察することで膜厚を管理する方法（例えば、特許文献２）、４探針法または渦電流法を用いてスルーホールへの埋め込み状態を層抵抗の変化で検査する方法（例えば、特許文献３）などがある。
【０００３】
特許文献１に開示された方法には、接触法である上、実配線パターンを直接測定できないという問題があり、また、特許文献２に開示された方法には、光学顕微鏡を用いた測定であるために自動化、定量化が難しいという問題があった。
【０００４】
さらに、特許文献３の方法は、金属配線内にボイドが生じた場合、このボイドが電流の流れに対して抵抗として寄与するという原理を用いており、ボイドが生じた不良品では層抵抗が高くなり、この一方、ボイドが無い良品では層抵抗が低くなる、という層抵抗の変化からビア（Ｖｉａ）の埋め込みを測定している。
【０００５】
しかし、近年の微細化の加速により、高アスペクト比でかつスルーホール径の小さなパターン、非常に幅が細くなったライン（Ｌｉｎｅ）等の微細パターンが増大している。このようなパターンについては、層抵抗の変化を測定しようとしても、電流が微細パターン内をほとんど流れないため、検出することが困難である。また、上述した方法のすべてに共通して、測定用パターンを作成する領域をウェーハ上に割り付けなければならないという問題点がある。
【０００６】
以上の問題を克服するため、近年では、配線パターンを直接検査する方法が開発されている。このような直接検査法の具体例として、破壊検査では所望の観察位置でウェーハを割って電子顕微鏡で観察する方法、非破壊検査ではバイアス電圧を印可したウェーハへ電子ビームを照射し、埋め込まれた配線材料の導通状態（抵抗変化）に依存して二次電子放出量が異なることから電位コントラストを取得することにより検査する方法（例えば、特許文献４）などがある。
【０００７】
【特許文献１】
特許第２５５９５１２号公報
【特許文献２】
特許第２５７０１３０号公報
【特許文献３】
特開平１０−１５４７３７号公報
【特許文献４】
特開２００１−３１３３２２号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献３に開示された方法では、測定までに複数のステップが必要であるために多大な時間とコストがかかるという問題点の他、破壊検査であるために製品ウェーハでは使用できないなどの制限がある。
【０００９】
また、特許文献４に開示の方法は、非接触で製品ウェーハにおける配線パターン溝への埋め込み状態を検査できる方法として期待されているが、検査装置として、真空系を含む複雑な構成が必要となるために非常に大型で高価な装置が必要になってしまうこと、スループットが遅いこと、検査が安定して行えないことなど、多くの問題点が指摘されている。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、非接触でかつ直接に製品ウェーハを測定することにより、高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を簡易な構成でかつ高速に評価できる検査方法、これを用いた半導体装置の製造方法、および検査装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１２】
即ち、本発明によれば、
配線パターン溝が表面に形成された基板上に金属膜を成膜することによりこの配線パターン溝を金属で埋め込んで配線パターンを形成する工程に用いられ、基板上に成膜された金属膜のうち、基板面と実質的に同一の面から上方に堆積した金属で構成される部分である基板上方部分の膜厚を選択的に測定する膜厚測定工程と、この膜厚測定工程により得られた膜厚測定結果に基づいて上記配線パターン溝への上記金属の埋め込み状態を評価する評価工程と、を備える配線パターンの埋め込み検査方法が提供される。
【００１３】
また、本発明によれば、
上述した配線パターンの埋め込み検査方法を用いる半導体装置の製造方法が提供される。
【００１４】
また、本発明によれば、
配線パターン溝が表面に形成された基板上に金属膜を成膜することによりこの配線パターン溝を金属で埋め込んで配線パターンを形成する工程に用いられ、上記配線パターン溝への上記金属の埋め込み状態を検査する検査装置であって、基板上に成膜された金属膜のうち、基板面と実質的に同一の面から上方に堆積した金属で構成される部分である基板上方部分の膜厚を選択的に測定する膜厚測定手段と、この膜厚測定手段により得られた膜厚測定結果に基づいて上記配線パターン溝への上記金属の埋め込み状態を評価する評価手段と、を備える検査装置が提供される。
【００１５】
【発明の実施の形態】
まず、本発明が依拠する検査原理について図１〜図５を参照しながら簡単に説明する。
【００１６】
図１〜図５は、ウェーハの表面に金属配線を形成する工程を具体的に説明する略示断面図である。
【００１７】
これらの断面図において、ウェーハＷの上面には予め配線を形成するためのラインパターンやビア（Ｖｉａ）の溝Ｇｒがエッチング加工により形成されている。ウェーハＷ上にスパッタリング法、めっき法、ＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ） 法等により、金属材料が配線パターン溝Ｇｒを埋め込んでなおその周辺領域上に延在するように金属膜ＭＦが成膜され、これにより、配線パターン溝Ｇｒに配線が形成される。図１および図４は、埋め込みが正しく行われた良品の例を示す。この一方、図２、図３および図５は埋め込みが正しく行われていない不良品の例を示す。なお、図１と図４同士、または図２と図５同士における膜形状の違いは、配線パターンＰｗの種類や形状（アスペクト比、サイズ）、パターン密度、成膜方法等に依存するものである。
【００１８】
図１〜図５において、領域ＢはウェーハＷの最上層に配線パターンＰｗの溝Ｇｒが形成されている領域であり、ウェーハＷ上に金属膜ＭＦを成膜することにより、領域Ｂで金属材料が配線パターン溝Ｇｒの中へ埋め込まれ、配線パターンＰｗが形成される。領域ＡおよびＣは、最上層に配線パターン溝Ｇｒが形成されない領域である。
【００１９】
正常に配線パターン溝Ｇｒへ金属が埋め込まれている場合は、例えば図１に示すように、領域Ｂにおいて金属膜ＭＦの表面に大きな凹凸が現れ、ウェーハＷの上面と同一の面、即ち、配線パターンＰｗが完全な埋め込み配線である場合の配線パターンＰｗの上面から金属膜ＭＦ表面の凹部底面までの膜厚ＴＢ１が領域Ａ，Ｃにおける金属膜ＭＦの膜厚ＴＡに比べ薄くなる。また、例えば図４に示すように、領域ＢにおいてウェーハＷの上面と同一の面から金属膜ＭＦの表面までの膜厚ＴＢ７が領域Ａ，Ｃにおける膜厚ＴＡに比べて薄くなる。
【００２０】
これとは反対に、埋め込みが正常に行われていない場合には、埋め込み不良の度合いが大きくなるほど、領域Ｂにおいて、ウェーハＷの上面と同一の面から上方に堆積した部分の金属膜の膜厚と、他の領域Ａ，Ｃにおける金属膜の膜厚との差が小さくなる。
【００２１】
例えば図１に示す膜形状について埋め込み不良が生じると、図２に示すように領域Ｂの金属膜表面の凸凹が小さくなっていくので、領域ＢにおいてウェーハＷの上面と同一面から金属膜ＭＦ３の凹部底面までの膜厚ＴＢ３は図１の膜厚ＴＢ１に比べて厚くなる。また、例えば図４に示す膜形状については、図５に示すようにウェーハＷの上面と同一面から金属膜ＭＦ７の表面までの膜厚ＴＢ９が単純に厚くなっていく。さらに、例えば図１に示す膜形状について配線パターン溝Ｇｒ内へ金属が全く埋め込まれていない場合は、図３に示すように、領域Ａ、Ｂ、Ｃ間に膜厚の差がなくなる。
【００２２】
従って、配線パターンＰｗが形成された領域Ｂにおける金属膜ＭＦのうち、配線パターン溝内の部分を除く、ウェーハＷの上面と同一面から上方に堆積した部分の膜厚変化をモニタすることにより配線パターン溝Ｇｒへの金属材料の埋め込み状態の情報を取得することが可能になる。ここで、配線パターン溝Ｇｒの密度が高いほど、（領域Ｂにおける）配線パターン溝Ｇｒを埋め込んでなおウェーハＷの上面と同一面から上方に堆積する金属の体積が大幅に減少し、膜厚ＴＡと膜厚ＴＢの差が大きくなる。従って、配線パターン溝Ｇｒの密度の高い領域で測定することにより、配線パターン溝Ｇｒへの金属材料の埋め込み状態に対しての膜厚ＴＡと膜厚ＴＢの変化分を大きくでき、測定精度を向上させることができる。このような検査のための代表的な測定法としては、接触方式では４探針式、非接触方式では光学式、光学音響式、Ｘ線式および渦電流式などがあるが、任意の測定方式による金属膜厚測定装置で測定可能である。
【００２３】
以下、本発明の実施の形態のいくつかについて図６乃至図１３を参照しながら説明する。以下の実施形態では、渦電流方式の膜厚測定装置を用いる場合を取り上げて説明する。
【００２４】
図６は、本発明にかかる検査装置の実施の一形態を概略的に示すブロック図である。同図に示す検査装置１は、渦電流損失測定センサユニット１０と、インピーダンスアナライザ２０と、変位センサコントローラ３０と、制御コンピュータ４０と、メモリＭＲと、Ｘ−Ｙ−Ｚステージ５０と、ステージドライバ６０とを備える。渦電流損失測定センサユニット１０は、渦電流損失測定センサ１１と、静電容量式変位センサ１３と、Ｚステージ１７とを含む。メモリＭＲは、制御コンピュータ４０に接続され、後述するデータベースＤ１およびＤ２を格納する。インピーダンスアナライザ２０、変位センサコントローラ３０およびステージドライバ６０は、制御コンピュータ４０に接続され、それぞれ指令信号を受け取る。Ｘ−Ｙ−Ｚステージ５０は、その上面でウェーハＷを支持し、ステージドライバ６０に接続されて駆動信号を受け、Ｘ−Ｙ−Ｚの３方向において自在にウェーハＷを移動させる。Ｚステージ１７もステージドライバ６０に接続され、駆動信号を受けて渦電流損失測定センサユニット１０をＺ方向に移動させる。渦電流損失測定センサユニット１０の静電容量式変位センサ１３は、変位センサコントローラ３０に接続され、静電容量式変位センサ電極１３ＥＬ（図７（ｂ）参照）−金属膜ＭＦ間の静電容量の変化を変位センサコントローラ３０が測定し、測定結果を制御コンピュータ４０に伝送する。
【００２５】
図７は、渦電流損失測定センサユニット１０のより詳細な説明図であり、（ａ）は、その正面図を、上面に金属膜ＭＦが形成されたウェーハＷの部分断面図とともに示し、（ｂ）は、渦電流損失測定センサユニット１０の底面図を示す。
【００２６】
渦電流損失測定センサ１１は、励起受信一体型コイルＬを有し、インピーダンスアナライザ２０に接続されてインピーダンスアナライザ２０から高周波電流の供給を受けてコイルＬにより高周波磁界を励起する。渦電流損失測定センサ１１は、ウェーハＷの金属膜ＭＦの上方に位置するときに、励起する磁界の磁束線ＭＦＬ（図７（ａ）参照）が金属膜ＭＦの表面部を局所的に通過するように構成されている。この磁界により金属膜ＭＦに渦電流が励起され、次式に表わされるように、高周波電流の周波数ｆの二乗と金属膜ＭＦの膜厚ｔとに比例し、かつ、金属膜ＭＦの抵抗率ρに反比例する渦電流損失Ｐが発生する。
【００２７】
Ｐ∝（ｆ２・ｔ）／ρ
この電流損失Ｐが金属膜ＭＦ内で発生すると、渦電流損失測定センサ１１が渦電流により発生した磁界とコイルＬにより励磁された磁界との合成磁界を受信し、この結果、金属膜ＭＦの膜厚ＴＡおよびＴＢに応じて渦電流損失測定センサ１１のインピーダンス、インピーダンスアナライザ２０から渦電流損失測定センサ１１のコイルＬに供給される高周波電流の電流値または位相が変化する。この変化をインピーダンスアナライザ２０が測定し、測定結果を制御コンピュータ４０に伝送する。
【００２８】
静電容量式変位センサ１３は、図７（ｂ）に示すように、励起受信一体型コイルＬを覆うように形成された絶縁材料１５を介して渦電流損失測定センサ１１のコイルＬの底部を周回するように設けられたセンサ電極１３ＥＬを有する。センサ電極１３ＥＬは変位センサコントローラ３０に接続され、変位センサコントローラ３０は図示しない配線によりグランド接続される。金属膜ＭＦも図示しない配線によりグランド接続される。これにより、静電容量式変位センサ電極１３ＥＬと導電性膜ＭＦとはコンデンサの両側の電極をなす。図７（ａ）に示すように、本実施形態において、センサ電極１３ＥＬは、その底面と渦電流損失測定センサ１１の底面とが同一の平面内に位置するように配置され、これにより、渦電流損失測定センサユニット１０および金属膜ＭＦ間の変位に応じて静電容量式変位センサ電極１３ＥＬ−金属膜ＭＦ間の静電容量が変化し、この静電容量の変化を変位センサコントローラ３０が検知してその結果を制御コンピュータ４０に伝送する。静電容量式変位センサ１３は、配線パターン形成部Ｂよりも十分広い領域で静電容量を測定でき、変位測定結果はセンサ電極１３ＥＬの面内で積分される。このため、配線パターン表面の凸凹による影響は非常に小さく抑えられている。
【００２９】
図６に戻り、制御コンピュータ４０は、インピーダンスアナライザ２０から高周波電流を渦電流損失測定センサ１１に供給させ、変位センサコントローラ３０を介して渦電流損失測定センサ１１および金属膜ＭＦ間の変位を静電容量式変位センサ１３により測定しながら、Ｘ−Ｙ−Ｚステージ５０もしくはＺステージ１７またはこれらの両方をステージドライバ６０を介して動作させることにより、ウェーハＷの表面領域を走査する。この走査中に、制御コンピュータ４０は、インピーダンスアナライザ２０から渦電流損失測定センサ１１の測定結果を受け取り、同時にメモリＭＲに格納されたデータベースＤ１およびＤ２を参照して金属膜ＭＦの膜厚を算出する。
【００３０】
静電容量式変位センサ１３の測定結果を利用したＸ−Ｙ−Ｚステージ５０およびＺステージ１７の制御方法としては、ウェーハＷ上の金属膜ＭＦと渦電流損失測定センサ１１との距離を一定に保持しながら渦電流損失を測定する方法の他、Ｚステージ１７を動作させることなく、渦電流損失測定センサ１１および金属膜ＭＦ間の変位の測定結果を用いて渦電流損失測定センサ１１により得られた渦電流損失測定値に補正処理を実行する方法もある。
【００３１】
配線パターンＰｗ内の部分や配線パターン領域Ｂの表面の凸凹部分（例えば図１参照）のように金属膜が小さな体積に分割されている領域では抵抗が高い。渦電流は原理的に、このような高抵抗の領域では非常に流れにくい特徴を持っている。この結果、配線パターンＰｗ内に埋め込まれた金属の厚さよりもウェーハＷの表面（金属膜ＭＦが成膜される面）と同一面から上方に堆積した金属で構成される部分（以下、単に基板上方部分という）の膜厚ＴＢおよび（ＴＢ＋ＴＰ）が選択的に測定されることになる。また、本実施形態のような渦電流損失に基づく膜厚測定では、比較的大きな領域が一括して測定され、測定領域全体の基板上方部分の膜厚を積分した測定結果が得られるため、配線パターンＰｗがより高密度かつ多数形成されている程、配線パターン溝Ｇｒへの金属材料の埋め込み状態に対しての膜厚ＴＡと膜厚ＴＢの変化分を大きくでき、測定精度を向上させることができるという利点がある。
【００３２】
メモリＭＲに格納され金属膜の基板上方部分の膜厚算出に用いられるデータベースＤ１およびＤ２について説明する。
データベースＤ１には、渦電流損失測定センサ１１のインピーダンスの変化、インピーダンスアナライザ２０からコイルＬに供給される高周波電流の電流量および位相の変化と、金属膜の基板上方部分の膜厚、抵抗率ρ、金属膜および渦電流損失測定センサ間の変位との関係を表すデータが予め測定されて作成されている。このようなデータの具体例を図８および図９に示す。図８は、渦電流損失測定センサ１１および金属膜ＭＦ間の変位に対する渦電流損失測定センサ１１のインダクタンスおよび抵抗の変化を、金属膜ＭＦの基板上方部分の膜厚をパラメータとしてプロットしたグラフの一例を示す。また、図９は、金属膜ＭＦの基板上方部分の膜厚と渦電流損失測定センサ１１のインダクタンスおよび抵抗の関係を、金属膜ＭＦの抵抗率ρの違いをパラメータとしてプロットしたグラフの一例を示す。制御コンピュータ４０は、このようなデータベースＤ１を参照することにより、インピーダンスアナライザ２０から供給された渦電流損失測定センサ１１の測定結果を金属膜ＭＦの基板上方部分の膜厚に換算する。
【００３３】
データベースＤ２には、金属膜ＭＦの基板上方部分の膜厚と配線パターン溝Ｇｒへの埋め込み率との関係を表すデータが予め測定されて作成されている。このようなデータの一例を図１０に示す。同図は、金属膜ＭＦの基板上方部分における最大膜厚差と配線パターン溝Ｇｒへの埋め込み率との相関関係をプロットしたグラフである。制御コンピュータ４０は、ウェーハＷの走査により得られた、金属膜ＭＦの基板上方部分の膜厚値から、配線パターン溝Ｇｒが形成されていない領域Ａ、Ｃと配線パターン溝Ｇｒが形成されている領域Ｂとの膜厚差を算出し、データベースＤ２を参照することにより、配線パターン溝Ｇｒ内への金属の埋め込み率を算出して出力する。
【００３４】
図６に示す検査装置１を用いた配線パターンの埋め込み検査方法の第１の実施の形態について、図１１のフローチャートを参照しながら説明する。
【００３５】
まず、ウェーハＷの金属膜ＭＦの成膜時に企図した狙い膜厚を参照し、インピーダンスアナライザ２０から渦電流損失測定センサ１１に供給する高周波電流の周波数を金属膜ＭＦの狙い膜厚に最適な値に設定する（ステップＳ１）。可変周波数の範囲は、例えば１ＭＨｚから１０ＭＨｚである。
【００３６】
次に、設定した周波数でインピーダンスアナライザ２０から高周波電流を渦電流損失測定センサ１１に供給して高周波磁界を励磁させながら、Ｘ−Ｙ−Ｚステージ５０もしくはＺステージ１７またはこれらの両方を駆動することにより、配線パターン溝Ｇｒが形成されていない領域Ａからスタートして配線パターン溝Ｇｒが形成されている領域Ｂを通り、配線パターン溝Ｇｒが形成されていない領域Ｃまでを渦電流損失測定センサ１１により走査し、金属膜ＭＦの基板上方部分の膜厚を測定する（ステップＳ２）。
【００３７】
次に、膜厚測定結果から渦電流損失測定センサ１１による走査領域における膜厚差の最大値を算出する（ステップＳ３）。このような膜厚測定結果の一例として、図２の領域Ａから領域Ｃまでを走査して得られた測定結果を図１２に示す。
【００３８】
最後に、データベースＤ２（図６参照）としてメモリＭＲに格納された金属膜の基板上方部分の最大膜厚差と配線パターン溝への埋め込み率との相関関係に基づいて、測定対象の配線パターンＰｗについて配線パターン溝Ｇｒへの金属の埋め込み率を出力する（ステップＳ４）。
【００３９】
ここで、製品の良否を判定する閾値として、例えば図１０における８０％の値を設定しておき、算出された埋め込み率が８０％を越える場合に良品と判定することもできる。
【００４０】
図１３は、検査装置１を用いた配線パターンの埋め込み検査方法の第２の実施の形態の概略手順を示すフローチャートである。本実施形態では、メモリＭＲに格納されるデータベースＤ２として、配線パターン溝Ｇｒが良好に埋め込まれた良品の領域Ｂについて測定された、金属膜ＭＦの基板上方部分の最小膜厚値と配線パターン溝Ｇｒへの埋め込み率との関係（図示せず）を予め準備しておく。
【００４１】
まず、前述した第１の実施形態と同様にして渦電流損失測定センサ１１に供給する高周波電流の周波数を金属膜ＭＦの狙い膜厚に最適な値に設定した後（ステップＳ１１）、配線パターン溝Ｇｒが形成されていない領域ＡおよびＣについては走査することなく、配線パターン溝Ｇｒが形成された領域Ｂのみを走査して金属膜ＭＦの基板上方部分の膜厚のみを測定する（ステップＳ１２）。最後に、得られた膜厚値から最小膜厚値を取り出し、データベースＤ２として準備された最小膜厚値と配線パターン溝Ｇｒへの埋め込み率との関係（図示せず）を参照し、領域Ｂにおける最小膜厚値から、測定対象の配線パターンＰｗについて配線パターン溝Ｇｒへの金属の埋め込み率を算出する（ステップＳ１３）。
【００４２】
このように、金属膜ＭＦのうち配線パターン溝Ｇｒが形成された領域Ｂにおける基板上方部分の膜厚のみを測定することによっても、配線パターン溝Ｇｒへの金属の埋め込み率を算出することができる。
【００４３】
上述した実施形態によれば、従来の技術では測定が困難であった高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を容易に評価することができる。また、非接触で製品ウェーハを直接測定することができるので、検査工程の大幅な簡略化が実現できる。
【００４４】
また、上述した実施形態によれば、渦電流方式を採用するので、簡易かつ小型の測定系で高速の測定が可能になり、成膜装置内での非接触のＩｎ−ｌｉｎｅ、Ｉｎ−ｓｉｔｕの測定および検査が可能になる。
【００４５】
さらに、上述した測定方法を用いて半導体装置を製造することにより、高い歩留まりでかつ高いスループットで半導体装置を製造することが可能になる。
【００４６】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限られるものでは決して無く、その技術的範囲内で種々変更して実施することができることは勿論である。上述した測定方法では、製品パターンを直接測定した場合について説明したが、検査用のパターンを測定する場合にも用いることができる。
【００４７】
また、図６に示す検査装置では、単一の渦電流損失測定センサ１１を備える場合について説明したが、複数の渦電流損失測定センサ１１を測定装置に配置すれば、スループットを向上させることができる上、ウェーハ面内の複数のチップを同時に測定し検査することも可能になる。
【００４８】
また、上述した検査装置を成膜装置へ組み込むことにより、真空中でのＩｎ−ｌｉｎｅ、Ｉｎ−ｓｉｔｕ測定も可能になる。なお、成膜中にＩｎ−ｓｉｔｕ測定を行うためには、渦電流損失測定センサ１１をウェーハＷの裏面側に配置すればよい。
【００４９】
さらに、上述した実施形態では、渦電流方式について詳細に説明したが、他の方式の金属膜厚測定装置を用いても、上述した測定方法、測定アルゴリズムを用いることにより同様にパターンの埋め込み状態を容易に測定することができる。
【００５０】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
【００５１】
即ち、本発明によれば、高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を製品ウェーハに接触することなく直接に評価することができる。これにより、配線パターンの埋め込み検査の工程を大幅に簡略化することができる。
【００５２】
また、本発明によれば、上記効果を奏する配線パターンの埋め込み検査方法を用いるので、高い歩留まりおよびスループットで半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図２】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図３】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図４】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図５】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図６】本発明にかかる検査装置の実施の一形態を概略的に示すブロック図である。
【図７】（ａ）は、図６に示す検査装置が備える渦電流損失測定センサユニットのより詳細な構成を示す断面図であり、（ｂ）は図６に示す検査装置の渦電流損失測定センサユニットの底面図である。
【図８】図６に示す検査装置が備えるメモリに格納されたデータベースＤ１のデータ内容の一部を例示するグラフである。
【図９】図６に示す検査装置が備えるメモリに格納されたデータベースＤ１のデータ内容の他の一部を例示するグラフである。
【図１０】図６に示す検査装置が備えるメモリに格納されたデータベースＤ２のデータ内容の一部を例示するグラフである。
【図１１】本発明にかかる配線パターンの埋め込み検査方法の第１の実施の形態の概略手順を示すフローチャートである。
【図１２】図２に示す領域Ａから領域Ｃまでを渦電流損失測定センサで走査して膜厚測定した結果の一例を示す。
【図１３】本発明にかかる配線パターンの埋め込み検査方法の第２の実施の形態の概略手順を示すフローチャートである。
【符号の説明】
１ 検査装置
１０ 渦電流損失測定センサユニット
１１ 渦電流損失測定センサ
１３ 静電容量式変位センサ
１５ 絶縁材料
１７ Ｚステージ
２０ インピーダンスアナライザ
３０ 変位センサコントローラ
４０ 制御コンピュータ
５０ Ｘ−Ｙ−Ｚステージ
６０ ステージドライバ
Ｄ１，Ｄ２ データベース
Ｇｒ 配線パターン溝
Ｌ コイル
ＭＦ 金属膜
ＭＦＬ 磁束線
ＭＲ メモリ
Ｐｗ 配線パターン
ＴＡ，ＴＢ１，ＴＢ３，ＴＢ９，ＴＢ７ 膜厚
ＶＤ ボイド
Ｗ ウェーハ
【発明の属する技術分野】
本発明は、処理基板の表面に形成された配線パターン溝への金属の埋め込み状態の検査方法、これを用いた半導体装置の製造方法、および検査装置に関し、特に、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、超ＬＳＩの半導体製造工程の金属配線工程における配線パターン溝への金属の埋め込み状態の検査を対象とする。
【０００２】
【従来の技術】
従来より、配線パターン溝への金属の埋め込み状態を検査する工程においては、実配線パターンが微細であること、非接触の金属膜厚測定が難しいこと、などの理由から直接実配線パターンを測定することができなかった。このため、測定用パターンをウェーハ上に作り込み、これを測定することにより間接的に検査する方法が用いられてきた。このような間接的な検査方法の具体例として、接触法である４探針法を用いて測定用パターンのシート抵抗を測定する方法（例えば、特許文献１）、光学顕微鏡で測定用パターンを観察することで膜厚を管理する方法（例えば、特許文献２）、４探針法または渦電流法を用いてスルーホールへの埋め込み状態を層抵抗の変化で検査する方法（例えば、特許文献３）などがある。
【０００３】
特許文献１に開示された方法には、接触法である上、実配線パターンを直接測定できないという問題があり、また、特許文献２に開示された方法には、光学顕微鏡を用いた測定であるために自動化、定量化が難しいという問題があった。
【０００４】
さらに、特許文献３の方法は、金属配線内にボイドが生じた場合、このボイドが電流の流れに対して抵抗として寄与するという原理を用いており、ボイドが生じた不良品では層抵抗が高くなり、この一方、ボイドが無い良品では層抵抗が低くなる、という層抵抗の変化からビア（Ｖｉａ）の埋め込みを測定している。
【０００５】
しかし、近年の微細化の加速により、高アスペクト比でかつスルーホール径の小さなパターン、非常に幅が細くなったライン（Ｌｉｎｅ）等の微細パターンが増大している。このようなパターンについては、層抵抗の変化を測定しようとしても、電流が微細パターン内をほとんど流れないため、検出することが困難である。また、上述した方法のすべてに共通して、測定用パターンを作成する領域をウェーハ上に割り付けなければならないという問題点がある。
【０００６】
以上の問題を克服するため、近年では、配線パターンを直接検査する方法が開発されている。このような直接検査法の具体例として、破壊検査では所望の観察位置でウェーハを割って電子顕微鏡で観察する方法、非破壊検査ではバイアス電圧を印可したウェーハへ電子ビームを照射し、埋め込まれた配線材料の導通状態（抵抗変化）に依存して二次電子放出量が異なることから電位コントラストを取得することにより検査する方法（例えば、特許文献４）などがある。
【０００７】
【特許文献１】
特許第２５５９５１２号公報
【特許文献２】
特許第２５７０１３０号公報
【特許文献３】
特開平１０−１５４７３７号公報
【特許文献４】
特開２００１−３１３３２２号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献３に開示された方法では、測定までに複数のステップが必要であるために多大な時間とコストがかかるという問題点の他、破壊検査であるために製品ウェーハでは使用できないなどの制限がある。
【０００９】
また、特許文献４に開示の方法は、非接触で製品ウェーハにおける配線パターン溝への埋め込み状態を検査できる方法として期待されているが、検査装置として、真空系を含む複雑な構成が必要となるために非常に大型で高価な装置が必要になってしまうこと、スループットが遅いこと、検査が安定して行えないことなど、多くの問題点が指摘されている。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、非接触でかつ直接に製品ウェーハを測定することにより、高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を簡易な構成でかつ高速に評価できる検査方法、これを用いた半導体装置の製造方法、および検査装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１２】
即ち、本発明によれば、
配線パターン溝が表面に形成された基板上に金属膜を成膜することによりこの配線パターン溝を金属で埋め込んで配線パターンを形成する工程に用いられ、基板上に成膜された金属膜のうち、基板面と実質的に同一の面から上方に堆積した金属で構成される部分である基板上方部分の膜厚を選択的に測定する膜厚測定工程と、この膜厚測定工程により得られた膜厚測定結果に基づいて上記配線パターン溝への上記金属の埋め込み状態を評価する評価工程と、を備える配線パターンの埋め込み検査方法が提供される。
【００１３】
また、本発明によれば、
上述した配線パターンの埋め込み検査方法を用いる半導体装置の製造方法が提供される。
【００１４】
また、本発明によれば、
配線パターン溝が表面に形成された基板上に金属膜を成膜することによりこの配線パターン溝を金属で埋め込んで配線パターンを形成する工程に用いられ、上記配線パターン溝への上記金属の埋め込み状態を検査する検査装置であって、基板上に成膜された金属膜のうち、基板面と実質的に同一の面から上方に堆積した金属で構成される部分である基板上方部分の膜厚を選択的に測定する膜厚測定手段と、この膜厚測定手段により得られた膜厚測定結果に基づいて上記配線パターン溝への上記金属の埋め込み状態を評価する評価手段と、を備える検査装置が提供される。
【００１５】
【発明の実施の形態】
まず、本発明が依拠する検査原理について図１〜図５を参照しながら簡単に説明する。
【００１６】
図１〜図５は、ウェーハの表面に金属配線を形成する工程を具体的に説明する略示断面図である。
【００１７】
これらの断面図において、ウェーハＷの上面には予め配線を形成するためのラインパターンやビア（Ｖｉａ）の溝Ｇｒがエッチング加工により形成されている。ウェーハＷ上にスパッタリング法、めっき法、ＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ） 法等により、金属材料が配線パターン溝Ｇｒを埋め込んでなおその周辺領域上に延在するように金属膜ＭＦが成膜され、これにより、配線パターン溝Ｇｒに配線が形成される。図１および図４は、埋め込みが正しく行われた良品の例を示す。この一方、図２、図３および図５は埋め込みが正しく行われていない不良品の例を示す。なお、図１と図４同士、または図２と図５同士における膜形状の違いは、配線パターンＰｗの種類や形状（アスペクト比、サイズ）、パターン密度、成膜方法等に依存するものである。
【００１８】
図１〜図５において、領域ＢはウェーハＷの最上層に配線パターンＰｗの溝Ｇｒが形成されている領域であり、ウェーハＷ上に金属膜ＭＦを成膜することにより、領域Ｂで金属材料が配線パターン溝Ｇｒの中へ埋め込まれ、配線パターンＰｗが形成される。領域ＡおよびＣは、最上層に配線パターン溝Ｇｒが形成されない領域である。
【００１９】
正常に配線パターン溝Ｇｒへ金属が埋め込まれている場合は、例えば図１に示すように、領域Ｂにおいて金属膜ＭＦの表面に大きな凹凸が現れ、ウェーハＷの上面と同一の面、即ち、配線パターンＰｗが完全な埋め込み配線である場合の配線パターンＰｗの上面から金属膜ＭＦ表面の凹部底面までの膜厚ＴＢ１が領域Ａ，Ｃにおける金属膜ＭＦの膜厚ＴＡに比べ薄くなる。また、例えば図４に示すように、領域ＢにおいてウェーハＷの上面と同一の面から金属膜ＭＦの表面までの膜厚ＴＢ７が領域Ａ，Ｃにおける膜厚ＴＡに比べて薄くなる。
【００２０】
これとは反対に、埋め込みが正常に行われていない場合には、埋め込み不良の度合いが大きくなるほど、領域Ｂにおいて、ウェーハＷの上面と同一の面から上方に堆積した部分の金属膜の膜厚と、他の領域Ａ，Ｃにおける金属膜の膜厚との差が小さくなる。
【００２１】
例えば図１に示す膜形状について埋め込み不良が生じると、図２に示すように領域Ｂの金属膜表面の凸凹が小さくなっていくので、領域ＢにおいてウェーハＷの上面と同一面から金属膜ＭＦ３の凹部底面までの膜厚ＴＢ３は図１の膜厚ＴＢ１に比べて厚くなる。また、例えば図４に示す膜形状については、図５に示すようにウェーハＷの上面と同一面から金属膜ＭＦ７の表面までの膜厚ＴＢ９が単純に厚くなっていく。さらに、例えば図１に示す膜形状について配線パターン溝Ｇｒ内へ金属が全く埋め込まれていない場合は、図３に示すように、領域Ａ、Ｂ、Ｃ間に膜厚の差がなくなる。
【００２２】
従って、配線パターンＰｗが形成された領域Ｂにおける金属膜ＭＦのうち、配線パターン溝内の部分を除く、ウェーハＷの上面と同一面から上方に堆積した部分の膜厚変化をモニタすることにより配線パターン溝Ｇｒへの金属材料の埋め込み状態の情報を取得することが可能になる。ここで、配線パターン溝Ｇｒの密度が高いほど、（領域Ｂにおける）配線パターン溝Ｇｒを埋め込んでなおウェーハＷの上面と同一面から上方に堆積する金属の体積が大幅に減少し、膜厚ＴＡと膜厚ＴＢの差が大きくなる。従って、配線パターン溝Ｇｒの密度の高い領域で測定することにより、配線パターン溝Ｇｒへの金属材料の埋め込み状態に対しての膜厚ＴＡと膜厚ＴＢの変化分を大きくでき、測定精度を向上させることができる。このような検査のための代表的な測定法としては、接触方式では４探針式、非接触方式では光学式、光学音響式、Ｘ線式および渦電流式などがあるが、任意の測定方式による金属膜厚測定装置で測定可能である。
【００２３】
以下、本発明の実施の形態のいくつかについて図６乃至図１３を参照しながら説明する。以下の実施形態では、渦電流方式の膜厚測定装置を用いる場合を取り上げて説明する。
【００２４】
図６は、本発明にかかる検査装置の実施の一形態を概略的に示すブロック図である。同図に示す検査装置１は、渦電流損失測定センサユニット１０と、インピーダンスアナライザ２０と、変位センサコントローラ３０と、制御コンピュータ４０と、メモリＭＲと、Ｘ−Ｙ−Ｚステージ５０と、ステージドライバ６０とを備える。渦電流損失測定センサユニット１０は、渦電流損失測定センサ１１と、静電容量式変位センサ１３と、Ｚステージ１７とを含む。メモリＭＲは、制御コンピュータ４０に接続され、後述するデータベースＤ１およびＤ２を格納する。インピーダンスアナライザ２０、変位センサコントローラ３０およびステージドライバ６０は、制御コンピュータ４０に接続され、それぞれ指令信号を受け取る。Ｘ−Ｙ−Ｚステージ５０は、その上面でウェーハＷを支持し、ステージドライバ６０に接続されて駆動信号を受け、Ｘ−Ｙ−Ｚの３方向において自在にウェーハＷを移動させる。Ｚステージ１７もステージドライバ６０に接続され、駆動信号を受けて渦電流損失測定センサユニット１０をＺ方向に移動させる。渦電流損失測定センサユニット１０の静電容量式変位センサ１３は、変位センサコントローラ３０に接続され、静電容量式変位センサ電極１３ＥＬ（図７（ｂ）参照）−金属膜ＭＦ間の静電容量の変化を変位センサコントローラ３０が測定し、測定結果を制御コンピュータ４０に伝送する。
【００２５】
図７は、渦電流損失測定センサユニット１０のより詳細な説明図であり、（ａ）は、その正面図を、上面に金属膜ＭＦが形成されたウェーハＷの部分断面図とともに示し、（ｂ）は、渦電流損失測定センサユニット１０の底面図を示す。
【００２６】
渦電流損失測定センサ１１は、励起受信一体型コイルＬを有し、インピーダンスアナライザ２０に接続されてインピーダンスアナライザ２０から高周波電流の供給を受けてコイルＬにより高周波磁界を励起する。渦電流損失測定センサ１１は、ウェーハＷの金属膜ＭＦの上方に位置するときに、励起する磁界の磁束線ＭＦＬ（図７（ａ）参照）が金属膜ＭＦの表面部を局所的に通過するように構成されている。この磁界により金属膜ＭＦに渦電流が励起され、次式に表わされるように、高周波電流の周波数ｆの二乗と金属膜ＭＦの膜厚ｔとに比例し、かつ、金属膜ＭＦの抵抗率ρに反比例する渦電流損失Ｐが発生する。
【００２７】
Ｐ∝（ｆ２・ｔ）／ρ
この電流損失Ｐが金属膜ＭＦ内で発生すると、渦電流損失測定センサ１１が渦電流により発生した磁界とコイルＬにより励磁された磁界との合成磁界を受信し、この結果、金属膜ＭＦの膜厚ＴＡおよびＴＢに応じて渦電流損失測定センサ１１のインピーダンス、インピーダンスアナライザ２０から渦電流損失測定センサ１１のコイルＬに供給される高周波電流の電流値または位相が変化する。この変化をインピーダンスアナライザ２０が測定し、測定結果を制御コンピュータ４０に伝送する。
【００２８】
静電容量式変位センサ１３は、図７（ｂ）に示すように、励起受信一体型コイルＬを覆うように形成された絶縁材料１５を介して渦電流損失測定センサ１１のコイルＬの底部を周回するように設けられたセンサ電極１３ＥＬを有する。センサ電極１３ＥＬは変位センサコントローラ３０に接続され、変位センサコントローラ３０は図示しない配線によりグランド接続される。金属膜ＭＦも図示しない配線によりグランド接続される。これにより、静電容量式変位センサ電極１３ＥＬと導電性膜ＭＦとはコンデンサの両側の電極をなす。図７（ａ）に示すように、本実施形態において、センサ電極１３ＥＬは、その底面と渦電流損失測定センサ１１の底面とが同一の平面内に位置するように配置され、これにより、渦電流損失測定センサユニット１０および金属膜ＭＦ間の変位に応じて静電容量式変位センサ電極１３ＥＬ−金属膜ＭＦ間の静電容量が変化し、この静電容量の変化を変位センサコントローラ３０が検知してその結果を制御コンピュータ４０に伝送する。静電容量式変位センサ１３は、配線パターン形成部Ｂよりも十分広い領域で静電容量を測定でき、変位測定結果はセンサ電極１３ＥＬの面内で積分される。このため、配線パターン表面の凸凹による影響は非常に小さく抑えられている。
【００２９】
図６に戻り、制御コンピュータ４０は、インピーダンスアナライザ２０から高周波電流を渦電流損失測定センサ１１に供給させ、変位センサコントローラ３０を介して渦電流損失測定センサ１１および金属膜ＭＦ間の変位を静電容量式変位センサ１３により測定しながら、Ｘ−Ｙ−Ｚステージ５０もしくはＺステージ１７またはこれらの両方をステージドライバ６０を介して動作させることにより、ウェーハＷの表面領域を走査する。この走査中に、制御コンピュータ４０は、インピーダンスアナライザ２０から渦電流損失測定センサ１１の測定結果を受け取り、同時にメモリＭＲに格納されたデータベースＤ１およびＤ２を参照して金属膜ＭＦの膜厚を算出する。
【００３０】
静電容量式変位センサ１３の測定結果を利用したＸ−Ｙ−Ｚステージ５０およびＺステージ１７の制御方法としては、ウェーハＷ上の金属膜ＭＦと渦電流損失測定センサ１１との距離を一定に保持しながら渦電流損失を測定する方法の他、Ｚステージ１７を動作させることなく、渦電流損失測定センサ１１および金属膜ＭＦ間の変位の測定結果を用いて渦電流損失測定センサ１１により得られた渦電流損失測定値に補正処理を実行する方法もある。
【００３１】
配線パターンＰｗ内の部分や配線パターン領域Ｂの表面の凸凹部分（例えば図１参照）のように金属膜が小さな体積に分割されている領域では抵抗が高い。渦電流は原理的に、このような高抵抗の領域では非常に流れにくい特徴を持っている。この結果、配線パターンＰｗ内に埋め込まれた金属の厚さよりもウェーハＷの表面（金属膜ＭＦが成膜される面）と同一面から上方に堆積した金属で構成される部分（以下、単に基板上方部分という）の膜厚ＴＢおよび（ＴＢ＋ＴＰ）が選択的に測定されることになる。また、本実施形態のような渦電流損失に基づく膜厚測定では、比較的大きな領域が一括して測定され、測定領域全体の基板上方部分の膜厚を積分した測定結果が得られるため、配線パターンＰｗがより高密度かつ多数形成されている程、配線パターン溝Ｇｒへの金属材料の埋め込み状態に対しての膜厚ＴＡと膜厚ＴＢの変化分を大きくでき、測定精度を向上させることができるという利点がある。
【００３２】
メモリＭＲに格納され金属膜の基板上方部分の膜厚算出に用いられるデータベースＤ１およびＤ２について説明する。
データベースＤ１には、渦電流損失測定センサ１１のインピーダンスの変化、インピーダンスアナライザ２０からコイルＬに供給される高周波電流の電流量および位相の変化と、金属膜の基板上方部分の膜厚、抵抗率ρ、金属膜および渦電流損失測定センサ間の変位との関係を表すデータが予め測定されて作成されている。このようなデータの具体例を図８および図９に示す。図８は、渦電流損失測定センサ１１および金属膜ＭＦ間の変位に対する渦電流損失測定センサ１１のインダクタンスおよび抵抗の変化を、金属膜ＭＦの基板上方部分の膜厚をパラメータとしてプロットしたグラフの一例を示す。また、図９は、金属膜ＭＦの基板上方部分の膜厚と渦電流損失測定センサ１１のインダクタンスおよび抵抗の関係を、金属膜ＭＦの抵抗率ρの違いをパラメータとしてプロットしたグラフの一例を示す。制御コンピュータ４０は、このようなデータベースＤ１を参照することにより、インピーダンスアナライザ２０から供給された渦電流損失測定センサ１１の測定結果を金属膜ＭＦの基板上方部分の膜厚に換算する。
【００３３】
データベースＤ２には、金属膜ＭＦの基板上方部分の膜厚と配線パターン溝Ｇｒへの埋め込み率との関係を表すデータが予め測定されて作成されている。このようなデータの一例を図１０に示す。同図は、金属膜ＭＦの基板上方部分における最大膜厚差と配線パターン溝Ｇｒへの埋め込み率との相関関係をプロットしたグラフである。制御コンピュータ４０は、ウェーハＷの走査により得られた、金属膜ＭＦの基板上方部分の膜厚値から、配線パターン溝Ｇｒが形成されていない領域Ａ、Ｃと配線パターン溝Ｇｒが形成されている領域Ｂとの膜厚差を算出し、データベースＤ２を参照することにより、配線パターン溝Ｇｒ内への金属の埋め込み率を算出して出力する。
【００３４】
図６に示す検査装置１を用いた配線パターンの埋め込み検査方法の第１の実施の形態について、図１１のフローチャートを参照しながら説明する。
【００３５】
まず、ウェーハＷの金属膜ＭＦの成膜時に企図した狙い膜厚を参照し、インピーダンスアナライザ２０から渦電流損失測定センサ１１に供給する高周波電流の周波数を金属膜ＭＦの狙い膜厚に最適な値に設定する（ステップＳ１）。可変周波数の範囲は、例えば１ＭＨｚから１０ＭＨｚである。
【００３６】
次に、設定した周波数でインピーダンスアナライザ２０から高周波電流を渦電流損失測定センサ１１に供給して高周波磁界を励磁させながら、Ｘ−Ｙ−Ｚステージ５０もしくはＺステージ１７またはこれらの両方を駆動することにより、配線パターン溝Ｇｒが形成されていない領域Ａからスタートして配線パターン溝Ｇｒが形成されている領域Ｂを通り、配線パターン溝Ｇｒが形成されていない領域Ｃまでを渦電流損失測定センサ１１により走査し、金属膜ＭＦの基板上方部分の膜厚を測定する（ステップＳ２）。
【００３７】
次に、膜厚測定結果から渦電流損失測定センサ１１による走査領域における膜厚差の最大値を算出する（ステップＳ３）。このような膜厚測定結果の一例として、図２の領域Ａから領域Ｃまでを走査して得られた測定結果を図１２に示す。
【００３８】
最後に、データベースＤ２（図６参照）としてメモリＭＲに格納された金属膜の基板上方部分の最大膜厚差と配線パターン溝への埋め込み率との相関関係に基づいて、測定対象の配線パターンＰｗについて配線パターン溝Ｇｒへの金属の埋め込み率を出力する（ステップＳ４）。
【００３９】
ここで、製品の良否を判定する閾値として、例えば図１０における８０％の値を設定しておき、算出された埋め込み率が８０％を越える場合に良品と判定することもできる。
【００４０】
図１３は、検査装置１を用いた配線パターンの埋め込み検査方法の第２の実施の形態の概略手順を示すフローチャートである。本実施形態では、メモリＭＲに格納されるデータベースＤ２として、配線パターン溝Ｇｒが良好に埋め込まれた良品の領域Ｂについて測定された、金属膜ＭＦの基板上方部分の最小膜厚値と配線パターン溝Ｇｒへの埋め込み率との関係（図示せず）を予め準備しておく。
【００４１】
まず、前述した第１の実施形態と同様にして渦電流損失測定センサ１１に供給する高周波電流の周波数を金属膜ＭＦの狙い膜厚に最適な値に設定した後（ステップＳ１１）、配線パターン溝Ｇｒが形成されていない領域ＡおよびＣについては走査することなく、配線パターン溝Ｇｒが形成された領域Ｂのみを走査して金属膜ＭＦの基板上方部分の膜厚のみを測定する（ステップＳ１２）。最後に、得られた膜厚値から最小膜厚値を取り出し、データベースＤ２として準備された最小膜厚値と配線パターン溝Ｇｒへの埋め込み率との関係（図示せず）を参照し、領域Ｂにおける最小膜厚値から、測定対象の配線パターンＰｗについて配線パターン溝Ｇｒへの金属の埋め込み率を算出する（ステップＳ１３）。
【００４２】
このように、金属膜ＭＦのうち配線パターン溝Ｇｒが形成された領域Ｂにおける基板上方部分の膜厚のみを測定することによっても、配線パターン溝Ｇｒへの金属の埋め込み率を算出することができる。
【００４３】
上述した実施形態によれば、従来の技術では測定が困難であった高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を容易に評価することができる。また、非接触で製品ウェーハを直接測定することができるので、検査工程の大幅な簡略化が実現できる。
【００４４】
また、上述した実施形態によれば、渦電流方式を採用するので、簡易かつ小型の測定系で高速の測定が可能になり、成膜装置内での非接触のＩｎ−ｌｉｎｅ、Ｉｎ−ｓｉｔｕの測定および検査が可能になる。
【００４５】
さらに、上述した測定方法を用いて半導体装置を製造することにより、高い歩留まりでかつ高いスループットで半導体装置を製造することが可能になる。
【００４６】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限られるものでは決して無く、その技術的範囲内で種々変更して実施することができることは勿論である。上述した測定方法では、製品パターンを直接測定した場合について説明したが、検査用のパターンを測定する場合にも用いることができる。
【００４７】
また、図６に示す検査装置では、単一の渦電流損失測定センサ１１を備える場合について説明したが、複数の渦電流損失測定センサ１１を測定装置に配置すれば、スループットを向上させることができる上、ウェーハ面内の複数のチップを同時に測定し検査することも可能になる。
【００４８】
また、上述した検査装置を成膜装置へ組み込むことにより、真空中でのＩｎ−ｌｉｎｅ、Ｉｎ−ｓｉｔｕ測定も可能になる。なお、成膜中にＩｎ−ｓｉｔｕ測定を行うためには、渦電流損失測定センサ１１をウェーハＷの裏面側に配置すればよい。
【００４９】
さらに、上述した実施形態では、渦電流方式について詳細に説明したが、他の方式の金属膜厚測定装置を用いても、上述した測定方法、測定アルゴリズムを用いることにより同様にパターンの埋め込み状態を容易に測定することができる。
【００５０】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
【００５１】
即ち、本発明によれば、高アスペクト比の微細な配線パターン溝への金属の埋め込み状態を製品ウェーハに接触することなく直接に評価することができる。これにより、配線パターンの埋め込み検査の工程を大幅に簡略化することができる。
【００５２】
また、本発明によれば、上記効果を奏する配線パターンの埋め込み検査方法を用いるので、高い歩留まりおよびスループットで半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図２】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図３】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図４】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図５】本発明による配線パターンの埋め込み検査方法の検査原理を説明するためのウェーハの略示断面図である。
【図６】本発明にかかる検査装置の実施の一形態を概略的に示すブロック図である。
【図７】（ａ）は、図６に示す検査装置が備える渦電流損失測定センサユニットのより詳細な構成を示す断面図であり、（ｂ）は図６に示す検査装置の渦電流損失測定センサユニットの底面図である。
【図８】図６に示す検査装置が備えるメモリに格納されたデータベースＤ１のデータ内容の一部を例示するグラフである。
【図９】図６に示す検査装置が備えるメモリに格納されたデータベースＤ１のデータ内容の他の一部を例示するグラフである。
【図１０】図６に示す検査装置が備えるメモリに格納されたデータベースＤ２のデータ内容の一部を例示するグラフである。
【図１１】本発明にかかる配線パターンの埋め込み検査方法の第１の実施の形態の概略手順を示すフローチャートである。
【図１２】図２に示す領域Ａから領域Ｃまでを渦電流損失測定センサで走査して膜厚測定した結果の一例を示す。
【図１３】本発明にかかる配線パターンの埋め込み検査方法の第２の実施の形態の概略手順を示すフローチャートである。
【符号の説明】
１ 検査装置
１０ 渦電流損失測定センサユニット
１１ 渦電流損失測定センサ
１３ 静電容量式変位センサ
１５ 絶縁材料
１７ Ｚステージ
２０ インピーダンスアナライザ
３０ 変位センサコントローラ
４０ 制御コンピュータ
５０ Ｘ−Ｙ−Ｚステージ
６０ ステージドライバ
Ｄ１，Ｄ２ データベース
Ｇｒ 配線パターン溝
Ｌ コイル
ＭＦ 金属膜
ＭＦＬ 磁束線
ＭＲ メモリ
Ｐｗ 配線パターン
ＴＡ，ＴＢ１，ＴＢ３，ＴＢ９，ＴＢ７ 膜厚
ＶＤ ボイド
Ｗ ウェーハ
Claims (15)
- 配線パターン溝が表面に形成された基板上に金属膜を成膜することにより前記配線パターン溝を金属で埋め込んで配線パターンを形成する工程に用いられ、
基板上に成膜された金属膜のうち、基板面と実質的に同一の面から上方に堆積した金属で構成される部分である基板上方部分の膜厚を選択的に測定する膜厚測定工程と、
前記膜厚測定工程により得られた膜厚測定結果に基づいて前記配線パターン溝への前記金属の埋め込み状態を評価する評価工程と、
を備える配線パターンの埋め込み検査方法。 - 前記評価工程は、良品の前記基板上方部分について予め測定された基準膜厚値と、前記膜厚測定工程により得られた前記膜厚の値とを比較することにより、前記配線パターン溝への前記金属の埋め込み率を算出する工程を含むことを特徴とする請求項１に記載の配線パターンの埋め込み検査方法。
- 前記膜厚測定工程は、前記配線パターン溝を横切るように前記基板面を走査して前記膜厚を測定する工程を含み、
前記評価工程は、測定された前記膜厚の値のうち最小の膜厚値を取り出す工程と、取り出した前記最小膜厚値と、良品の前記基板上方部分について予め測定された基準最小膜厚値と、を比較することにより、前記配線パターン溝への前記金属の埋め込み率を算出する工程とを含む、ことを特徴とする請求項１に記載の配線パターンの埋め込み検査方法。 - 前記膜厚測定工程は、前記配線パターン溝が形成された領域を横切るように前記基板面を走査して前記膜厚を測定する工程を含み、
前記評価工程は、測定された前記膜厚の値から最大膜厚差を算出する工程と、予め測定され準備された、前記金属膜の前記基板上方部分の最大膜厚差とパターン溝への埋め込み率との相関関係に基づいて、算出された前記最大膜厚差から前記配線パターン溝への前記金属の埋め込み率を算出する工程とを含む、ことを特徴とする請求項１に記載の配線パターンの埋め込み検査方法。 - 前記膜厚測定工程は、前記金属膜の表面に渦電流を励起させ、これにより生ずる渦電流損失を測定し、得られた渦電流損失の値に基づいて前記金属膜の前記基板上方部分の膜厚を算出する工程を含むことを特徴とする請求項１乃至４のいずれかに記載の配線パターンの埋め込み検査方法。
- 前記渦電流は、高周波電流を受けて高周波磁界を励磁する渦電流損失測定センサを用いて励起され、
前記高周波電流の周波数は、前記金属膜の成膜時における狙いの膜厚に応じて設定される、ことを特徴とする請求項５に記載の配線パターンの埋め込み検査方法。 - 前記膜厚測定工程と前記評価工程とは、前記配線パターンを形成する工程と並行して実行されることを特徴とする請求項１乃至６のいずれかに記載の配線パターンの埋め込み検査方法。
- 請求項１乃至７のいずれかに記載の配線パターンの埋め込み検査方法を用いる半導体装置の製造方法。
- 配線パターン溝が表面に形成された基板上に金属膜を成膜することにより前記配線パターン溝を金属で埋め込んで配線パターンを形成する工程に用いられ、前記配線パターン溝への前記金属の埋め込み状態を検査する検査装置であって、
基板上に成膜された金属膜のうち、基板面と実質的に同一の面から上方に堆積した金属で構成される部分である基板上方部分の膜厚を選択的に測定する膜厚測定手段と、
前記膜厚測定手段により得られた膜厚測定結果に基づいて前記配線パターン溝への前記金属の埋め込み状態を評価する評価手段と、
を備える検査装置。 - 良品の前記基板上方部分について予め測定された基準膜厚値を格納する記憶手段をさらに備え、
前記評価手段は、前記基準膜厚値と、前記膜厚測定手段により得られた前記膜厚の値とを比較することにより、前記配線パターン溝への前記金属の埋め込み率を算出する、ことを特徴とする請求項９に記載の検査装置。 - 良品の前記基板上方部分について予め測定された基準最小膜厚値を格納する記憶手段をさらに備え、
前記膜厚測定手段は、前記配線パターン溝を横切るように前記基板面を走査して前記膜厚を測定し、
前記評価手段は、前記基準最小膜厚値と、測定された前記膜厚の値のうち最小の膜厚値とを比較することにより、前記配線パターン溝への前記金属の埋め込み率を算出する、ことを特徴とする請求項９に記載の検査装置。 - 予め測定され準備された、前記金属膜の前記基板上方部分の最大膜厚差とパターン溝への埋め込み率との相関関係を表すデータを格納する記憶手段をさらに備え、
前記膜厚測定手段は、前記配線パターン溝が形成された領域を横切るように前記基板面を走査して前記膜厚を測定し、
前記評価手段は、測定された前記膜厚の値から最大膜厚差を算出し、前記相関関係を表すデータに基づいて、算出された前記最大膜厚差から前記配線パターン溝への前記金属の埋め込み率を算出する、ことを特徴とする請求項９に記載の検査装置。 - 前記膜厚測定手段は、高周波電流を受けて高周波磁界を励磁し、前記金属膜の表面に渦電流を励起させ、これにより生ずる渦電流損失を測定する渦電流損失測定センサを含むことを特徴とする請求項９乃至１２のいずれかに記載の検査装置。
- 前記高周波電流の周波数は、前記金属膜の成膜時における狙いの膜厚に応じて設定されることを特徴とする請求項１３に記載の検査装置。
- 前記基板を受け入れて前記基板上に金属膜を成膜する成膜装置内に設けられ、前記配線パターンの形成工程と並行して前記配線パターン溝への前記金属の埋め込み状態を検査することを特徴とする請求項９乃至１５のいずれかに記載の検査装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005883A JP3961427B2 (ja) | 2003-01-14 | 2003-01-14 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
| US10/754,609 US7047154B2 (en) | 2003-01-14 | 2004-01-12 | Interconnection pattern inspection method, manufacturing method of semiconductor device and inspection apparatus |
| CNB2004100006108A CN1321444C (zh) | 2003-01-14 | 2004-01-13 | 布线图形埋入检查方法、半导体器件制造方法及检查装置 |
| US11/387,822 US7640138B2 (en) | 2003-01-14 | 2006-03-24 | Interconnection pattern inspection method, manufacturing method of semiconductor device and inspection apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005883A JP3961427B2 (ja) | 2003-01-14 | 2003-01-14 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221249A true JP2004221249A (ja) | 2004-08-05 |
| JP3961427B2 JP3961427B2 (ja) | 2007-08-22 |
Family
ID=32896432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005883A Expired - Fee Related JP3961427B2 (ja) | 2003-01-14 | 2003-01-14 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7047154B2 (ja) |
| JP (1) | JP3961427B2 (ja) |
| CN (1) | CN1321444C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019531612A (ja) * | 2016-06-30 | 2019-10-31 | シナプティクス インコーポレイテッド | デルタシグマ変調器を備えた入力装置レシーバ |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961427B2 (ja) * | 2003-01-14 | 2007-08-22 | 株式会社東芝 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
| US7034563B1 (en) * | 2005-01-26 | 2006-04-25 | Ahbee 2, L.P., A California Limited Partnership | Apparatus for measuring of thin dielectric layer properties on semiconductor wafers with contact self aligning electrodes |
| JP5424675B2 (ja) * | 2008-03-18 | 2014-02-26 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2010149146A (ja) * | 2008-12-25 | 2010-07-08 | Hitachi High-Technologies Corp | レーザ加工装置 |
| US8080463B2 (en) * | 2009-01-23 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and silicon oxide film forming method |
| KR101253916B1 (ko) * | 2009-02-03 | 2013-04-16 | 큐셉트 테크놀로지스 인크. | 비 진동 접촉 전위차 센서를 이용한 패터닝된 웨이퍼 검사 시스템 |
| JP2013036941A (ja) * | 2011-08-10 | 2013-02-21 | Yamaha Corp | 磁気センサの検査装置及び検査方法 |
| CN103346117B (zh) * | 2013-06-13 | 2015-10-14 | 华进半导体封装先导技术研发中心有限公司 | 基于涡流技术的tsv晶圆背面减薄控制方法及系统 |
| CN109975398B (zh) * | 2017-12-27 | 2022-10-21 | 核动力运行研究所 | 一种传热管涡流检测探头磁通量线圈布线检测方法 |
| JP7220625B2 (ja) * | 2019-06-05 | 2023-02-10 | 東京エレクトロン株式会社 | 基板検査方法、基板検査システム及び制御装置 |
| CN112908225B (zh) * | 2021-01-22 | 2022-08-16 | 合肥维信诺科技有限公司 | 显示面板的检测方法 |
| EP4053495B1 (en) * | 2021-03-03 | 2024-07-17 | ABB Schweiz AG | Tilt and curvature measurements of metal sheets in a rolling mill |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2559512B2 (ja) | 1990-01-17 | 1996-12-04 | 富士通株式会社 | 金属膜の膜厚測定方法 |
| US5416411A (en) * | 1993-01-08 | 1995-05-16 | Lockheed Fort Worth Company | System and method for measuring the thickness of a ferromagnetic layer |
| JP2570130B2 (ja) | 1993-09-02 | 1997-01-08 | 日本電気株式会社 | 膜厚測定用パターンおよび膜厚測定方法 |
| JP2956830B2 (ja) * | 1996-11-21 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2967755B2 (ja) * | 1997-04-17 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2962281B2 (ja) * | 1997-06-06 | 1999-10-12 | 日本電気株式会社 | 半導体装置の検査パターンおよび半導体装置の検査方法 |
| JP2001156138A (ja) | 1999-11-25 | 2001-06-08 | Nec Corp | 埋め込み成膜のモニタパターンおよび埋め込み成膜のモニタ方法 |
| JP4015352B2 (ja) | 2000-02-22 | 2007-11-28 | 株式会社日立製作所 | 荷電粒子ビームを用いた検査方法 |
| JP4874465B2 (ja) | 2000-03-28 | 2012-02-15 | 株式会社東芝 | 渦電流損失測定センサ |
| US6906423B1 (en) * | 2001-06-05 | 2005-06-14 | Kabushiki Kaisha Toshiba | Mask used for exposing a porous substrate |
| US6649516B2 (en) * | 2001-06-05 | 2003-11-18 | Kabushiki Kaisha Toshiba | Method for manufacturing a composite member from a porous substrate by selectively infiltrating conductive material into the substrate to form via and wiring regions |
| US6651325B2 (en) * | 2002-02-19 | 2003-11-25 | Industrial Technologies Research Institute | Method for forming cantilever beam probe card and probe card formed |
| IL153894A (en) * | 2003-01-12 | 2010-05-31 | Nova Measuring Instr Ltd | Method and system for measuring the thickness of thin conductive layers |
| JP3961427B2 (ja) * | 2003-01-14 | 2007-08-22 | 株式会社東芝 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
-
2003
- 2003-01-14 JP JP2003005883A patent/JP3961427B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-12 US US10/754,609 patent/US7047154B2/en not_active Expired - Lifetime
- 2004-01-13 CN CNB2004100006108A patent/CN1321444C/zh not_active Expired - Fee Related
-
2006
- 2006-03-24 US US11/387,822 patent/US7640138B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019531612A (ja) * | 2016-06-30 | 2019-10-31 | シナプティクス インコーポレイテッド | デルタシグマ変調器を備えた入力装置レシーバ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7640138B2 (en) | 2009-12-29 |
| CN1518087A (zh) | 2004-08-04 |
| US7047154B2 (en) | 2006-05-16 |
| CN1321444C (zh) | 2007-06-13 |
| US20040196031A1 (en) | 2004-10-07 |
| JP3961427B2 (ja) | 2007-08-22 |
| US20060167650A1 (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640138B2 (en) | Interconnection pattern inspection method, manufacturing method of semiconductor device and inspection apparatus | |
| JP3732738B2 (ja) | 半導体デバイス検査装置 | |
| US6549006B2 (en) | Eddy current measurements of thin-film metal coatings using a selectable calibration standard | |
| EP1711801B1 (en) | Surface inspection using a non-vibrating contact potential probe | |
| JP4891036B2 (ja) | 半導体装置の製造方法および半導体検査装置 | |
| JP4991099B2 (ja) | Ｉｃプロセスを監視する方法およびシステム | |
| US7243441B2 (en) | Method and apparatus for measuring depth of holes formed on a specimen | |
| JP4953590B2 (ja) | 試験装置、及びデバイス製造方法 | |
| US7403001B1 (en) | Methods and apparatus for measuring morphology of a conductive film on a substrate | |
| JP4220335B2 (ja) | 立体形状測定装置 | |
| KR100593654B1 (ko) | 검사대상 패턴의 3차원 이미지 형성방법 및 이를 수행하는장치 | |
| JP2002026100A (ja) | 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法 | |
| KR20050045892A (ko) | Ｉｃ 공정을 모니터링하는 방법 및 시스템 | |
| JP2008034475A (ja) | 半導体装置の製造方法 | |
| US7242185B1 (en) | Method and apparatus for measuring a conductive film at the edge of a substrate | |
| TWI386618B (zh) | 用於特性化微電子工件層之厚度及表面起伏的系統和方法 | |
| US20040070393A1 (en) | Differential measurement method using eddy-current sensing to resolve a stack of conducting films on substrates | |
| JP2011014798A (ja) | 半導体検査装置および半導体検査方法 | |
| JP4286821B2 (ja) | 半導体デバイス検査装置 | |
| US7319223B2 (en) | Method and apparatus for characterizing a recess located on a surface of a substrate | |
| JP2009206295A (ja) | 半導体欠陥検査装置、および半導体欠陥検査方法 | |
| JP2004319721A (ja) | 半導体検査用標準ウエハ、半導体の検査方法および半導体検査装置 | |
| TW202403813A (zh) | 藉由電壓對比帶電粒子束使用平衡容量目標之依解析度疊對量測 | |
| JP2013040842A (ja) | 電気特性取得評価方法 | |
| Amster et al. | Nanoscale capacitance and capacitance-voltage curves for advanced characterization of electrical properties of silicon and GaN structures using scanning microwave impedance microscopy (sMIM) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3961427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |