JP2962281B2 - 半導体装置の検査パターンおよび半導体装置の検査方法 - Google Patents
半導体装置の検査パターンおよび半導体装置の検査方法Info
- Publication number
- JP2962281B2 JP2962281B2 JP9149586A JP14958697A JP2962281B2 JP 2962281 B2 JP2962281 B2 JP 2962281B2 JP 9149586 A JP9149586 A JP 9149586A JP 14958697 A JP14958697 A JP 14958697A JP 2962281 B2 JP2962281 B2 JP 2962281B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- opening
- metal material
- semiconductor device
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 31
- 239000007769 metal material Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 239000011800 void material Substances 0.000 claims description 8
- 239000000956 alloy Substances 0.000 description 19
- 229910000838 Al alloy Inorganic materials 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000010953 base metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の検査方
法に関し、特にコンタクトホール又はスルーホール内の
ボイドの有無を検出する方法に関する。
法に関し、特にコンタクトホール又はスルーホール内の
ボイドの有無を検出する方法に関する。
【０００２】
【従来の技術】半導体集積回路の微細化にともない、コ
ンタクトホールやスルーホールの金属配線、特にＡｌ合
金配線のステップカバレッジが低下し、導通不良、配線
抵抗の増大が問題となっている。そこで、基板にコンタ
クトホールやスルーホールにＡｌ合金材料をスパッタ法
で埋め込む方法が使用されるようになってきた。スパッ
タ法により合金材料を埋め込む方法は、半導体基板を数
百度（通常４００度以上）に加熱した状態でＡｌ合金材
料をスパッタ成膜することにより、Ａｌ合金材料をリフ
ロー、またはそれに近い挙動を示す状態にしてコンタク
トホール又はスルーホールに埋め込み、成膜する方法が
ある（以下、「高温スパッタ法」という。）。しかし高
温スパッタ法では、いくつかの要因、例えば、スパッタ
中、チャンバー大気リークがあった場合や、半導体基板
の加熱温度が装置故障で低い場合に埋め込み不良が発生
する。
ンタクトホールやスルーホールの金属配線、特にＡｌ合
金配線のステップカバレッジが低下し、導通不良、配線
抵抗の増大が問題となっている。そこで、基板にコンタ
クトホールやスルーホールにＡｌ合金材料をスパッタ法
で埋め込む方法が使用されるようになってきた。スパッ
タ法により合金材料を埋め込む方法は、半導体基板を数
百度（通常４００度以上）に加熱した状態でＡｌ合金材
料をスパッタ成膜することにより、Ａｌ合金材料をリフ
ロー、またはそれに近い挙動を示す状態にしてコンタク
トホール又はスルーホールに埋め込み、成膜する方法が
ある（以下、「高温スパッタ法」という。）。しかし高
温スパッタ法では、いくつかの要因、例えば、スパッタ
中、チャンバー大気リークがあった場合や、半導体基板
の加熱温度が装置故障で低い場合に埋め込み不良が発生
する。
【０００３】ここで埋め込み不良の検出が必要となる
が、高温スパッタ法により埋め込み形成した場合、図４
（Ａ）に示す様にＡｌ合金材料がコンタクトホール部で
平坦化されない不良と、図４（Ｂ）に示す様にＡｌ合金
材料がコンタクトホール内でボイドとなる不良の２種が
ある。
が、高温スパッタ法により埋め込み形成した場合、図４
（Ａ）に示す様にＡｌ合金材料がコンタクトホール部で
平坦化されない不良と、図４（Ｂ）に示す様にＡｌ合金
材料がコンタクトホール内でボイドとなる不良の２種が
ある。
【０００４】図４（Ａ）のタイプの埋め込み不良は外観
検査にて判定できるが、図４（Ｂ）のタイプの埋め込み
不良は、コンタクトホール部をへき開してＳＥＭ観察す
るという方法が従来行われていた。しかし、この方法で
は多数のサンプルについて観察しなければ正確な評価を
行い得ず、多大な時間と労力を要する点で問題があっ
た。そこで、へき開確認以外の手段として以下のような
検査方法が提案されている。
検査にて判定できるが、図４（Ｂ）のタイプの埋め込み
不良は、コンタクトホール部をへき開してＳＥＭ観察す
るという方法が従来行われていた。しかし、この方法で
は多数のサンプルについて観察しなければ正確な評価を
行い得ず、多大な時間と労力を要する点で問題があっ
た。そこで、へき開確認以外の手段として以下のような
検査方法が提案されている。
【０００５】特開平６−６９３０７号公報には、図５
（Ａ）に示す様に、埋め込み性を良くする為スパッタし
たＴｉ等の下地金属９とその後高温スパッタするＡｌ合
金材料との反応合金層１０の有無を反応合金層上のＡｌ
合金材料をエッチング除去することにより確認し、この
存在の有無により埋め込み不良を検査する方法が提案さ
れている。
（Ａ）に示す様に、埋め込み性を良くする為スパッタし
たＴｉ等の下地金属９とその後高温スパッタするＡｌ合
金材料との反応合金層１０の有無を反応合金層上のＡｌ
合金材料をエッチング除去することにより確認し、この
存在の有無により埋め込み不良を検査する方法が提案さ
れている。
【０００６】また特開平７−２９７２７７号公報には、
図５（Ｂ）に示す様に、Ａｌ合金材料埋め込み形成後の
コンタクトホールの上部Ａｌ合金材料をエッチング除去
してコンタクトホールの中のボイドをＳＥＭ等で検査す
る方法が提案されている。
図５（Ｂ）に示す様に、Ａｌ合金材料埋め込み形成後の
コンタクトホールの上部Ａｌ合金材料をエッチング除去
してコンタクトホールの中のボイドをＳＥＭ等で検査す
る方法が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来技術はいずれもコンタクトホール又はスルーホール上
のＡｌ合金材料をエッチング除去することが必要とな
り、工程数が増加するという問題があった。これは、コ
ンタクトホール又はスルーホール上のＡｌ合金材料をエ
ッチング除去する条件と、Ａｌ合金材料の配線形成のエ
ッチング条件が異なることによる。
来技術はいずれもコンタクトホール又はスルーホール上
のＡｌ合金材料をエッチング除去することが必要とな
り、工程数が増加するという問題があった。これは、コ
ンタクトホール又はスルーホール上のＡｌ合金材料をエ
ッチング除去する条件と、Ａｌ合金材料の配線形成のエ
ッチング条件が異なることによる。
【０００８】また、Ａｌ合金材料と下地金属との反応合
金属の有無の確認により埋め込み性を検査する方法は、
所定の下地金属が存在しない場合には反応合金層が形成
されないため適用できない。また、反応合金層が形成さ
れた場合であっても埋め込み不良が発生していることも
あり、検査の精度の点で問題が生じることがあった。そ
の理由は、高温スパッタ中にチャンバー大気リークが発
生した場合やスパッタ中に何らかの理由で半導体基板温
度が低下した場合には、埋め込み不良が発生した場合で
あっても反応合金層が形成されるからである。
金属の有無の確認により埋め込み性を検査する方法は、
所定の下地金属が存在しない場合には反応合金層が形成
されないため適用できない。また、反応合金層が形成さ
れた場合であっても埋め込み不良が発生していることも
あり、検査の精度の点で問題が生じることがあった。そ
の理由は、高温スパッタ中にチャンバー大気リークが発
生した場合やスパッタ中に何らかの理由で半導体基板温
度が低下した場合には、埋め込み不良が発生した場合で
あっても反応合金層が形成されるからである。
【０００９】
【課題を解決するための手段】上記課題を解決する本発
明の半導体の検査パターンは、半導体基板上に、一また
は二以上の溝状開口部が設けられた絶縁膜を有し、該溝
状開口部に金属材料が埋め込まれ、前記溝状開口部と交
差するように前記金属材料の断面が露出したことを特徴
とする。
明の半導体の検査パターンは、半導体基板上に、一また
は二以上の溝状開口部が設けられた絶縁膜を有し、該溝
状開口部に金属材料が埋め込まれ、前記溝状開口部と交
差するように前記金属材料の断面が露出したことを特徴
とする。
【００１０】本発明の半導体の検査パターンは、前記溝
状開口部と前記検査パターンとを金属材料で埋め込んだ
後、前記金属材料を選択的にエッチングして前記検査パ
ターンの前記溝に埋め込まれた前記金属材料の断面を露
出させることにより作製され、該断面をＳＥＭ等により
観察することで前記製品領域の前記金属材料による埋め
込みの良否を正確かつ簡便に検査することができる。
状開口部と前記検査パターンとを金属材料で埋め込んだ
後、前記金属材料を選択的にエッチングして前記検査パ
ターンの前記溝に埋め込まれた前記金属材料の断面を露
出させることにより作製され、該断面をＳＥＭ等により
観察することで前記製品領域の前記金属材料による埋め
込みの良否を正確かつ簡便に検査することができる。
【００１１】また本発明の半導体装置の検査方法は、半
導体基板上に絶縁膜を形成し、該絶縁膜に一または二以
上の溝状開口部を設ける工程と、該溝状開口部を金属材
料で埋め込みつつ金属膜を成膜する工程と、前記金属材
料を選択的にエッチングすることにより、前記溝状開口
部に埋め込まれた前記金属材料の断面を前記溝状開口部
と交差するように露出させる工程と、前記断面のボイド
の有無を検査する工程とを含むことを特徴とする。
導体基板上に絶縁膜を形成し、該絶縁膜に一または二以
上の溝状開口部を設ける工程と、該溝状開口部を金属材
料で埋め込みつつ金属膜を成膜する工程と、前記金属材
料を選択的にエッチングすることにより、前記溝状開口
部に埋め込まれた前記金属材料の断面を前記溝状開口部
と交差するように露出させる工程と、前記断面のボイド
の有無を検査する工程とを含むことを特徴とする。
【００１２】また本発明の半導体装置の検査方法は、半
導体基板上に製品領域と検査領域とを形成し、前記製品
領域に開口部を設け、前記検査領域に一または二以上の
溝状開口部を設ける工程と、前記製品領域の前記開口部
と前記溝状開口部とを金属材料で埋め込みつつ金属膜を
成膜する工程と、前記金属材料を選択的にエッチングす
ることにより、前記溝状開口部に埋め込まれた前記金属
材料の断面を前記溝状開口部と交差するように露出させ
る工程と、前記断面のボイドの有無を検査する工程とを
含むことを特徴とする。
導体基板上に製品領域と検査領域とを形成し、前記製品
領域に開口部を設け、前記検査領域に一または二以上の
溝状開口部を設ける工程と、前記製品領域の前記開口部
と前記溝状開口部とを金属材料で埋め込みつつ金属膜を
成膜する工程と、前記金属材料を選択的にエッチングす
ることにより、前記溝状開口部に埋め込まれた前記金属
材料の断面を前記溝状開口部と交差するように露出させ
る工程と、前記断面のボイドの有無を検査する工程とを
含むことを特徴とする。
【００１３】
【発明の実施の形態】本発明における半導体基板とは、
特に限定されないが例えばシリコン基板等をいう。
特に限定されないが例えばシリコン基板等をいう。
【００１４】本発明における溝状開口部には、金属材料
が埋め込まれ、選択エッチングによりその金属材料の断
面を露出させることにより検査パターンが形成される。
が埋め込まれ、選択エッチングによりその金属材料の断
面を露出させることにより検査パターンが形成される。
【００１５】本発明における製品領域とは、スルーホー
ルやコンタクトホール等の開口部を有する半導体装置が
形成される領域である。また本発明における検査領域と
は、製品領域の開口部の埋め込み性を検査するために製
品領域以外の部分に形成される領域である。検査領域に
は、後の工程で金属材料により埋め込みを行うための溝
状開口部が設けられる。製品領域の開口部および溝状開
口部は、ＣＶＤ法等により層間絶縁膜を成膜した後、フ
ォトレジスト、選択エッチングを行うことにより形成さ
れる。エッチングは通常、塩素系のドライエッチングに
よる方法が用いられる。なお、この選択エッチングは工
程数削減のため同一工程で形成されることが望ましい。
ルやコンタクトホール等の開口部を有する半導体装置が
形成される領域である。また本発明における検査領域と
は、製品領域の開口部の埋め込み性を検査するために製
品領域以外の部分に形成される領域である。検査領域に
は、後の工程で金属材料により埋め込みを行うための溝
状開口部が設けられる。製品領域の開口部および溝状開
口部は、ＣＶＤ法等により層間絶縁膜を成膜した後、フ
ォトレジスト、選択エッチングを行うことにより形成さ
れる。エッチングは通常、塩素系のドライエッチングに
よる方法が用いられる。なお、この選択エッチングは工
程数削減のため同一工程で形成されることが望ましい。
【００１６】溝状開口部の形状・寸法は、製品領域の開
口部と、金属材料による埋め込み性が実質的に同等とな
るように選択される。ここで金属材料による埋め込み性
とは、金属材料による埋め込みの良否の程度をいい、開
口部のアスペクト比、形状、スパッタ条件等により変動
する。
口部と、金属材料による埋め込み性が実質的に同等とな
るように選択される。ここで金属材料による埋め込み性
とは、金属材料による埋め込みの良否の程度をいい、開
口部のアスペクト比、形状、スパッタ条件等により変動
する。
【００１７】本発明における検査パターンの形状は、一
または二以上の溝状開口部を含む形態とする。このよう
な形態とすることにより、金属材料による埋め込み部の
断面を容易に観察することができる。
または二以上の溝状開口部を含む形態とする。このよう
な形態とすることにより、金属材料による埋め込み部の
断面を容易に観察することができる。
【００１８】また、製品領域の開口部と溝状開口部とで
は、形状が異なるため埋め込み性も異なるが、製品領域
の開口部の形状等に対応して溝状開口部の溝幅を適宜設
定することにより埋め込み性を同等にすることができ、
これにより検査の精度を高めることができる。このよう
な目的のため、製品領域の開口部の埋め込み性と溝状開
口部の埋め込み性は、あらかじめ予備検査を行うことに
よりその相関性を把握しておくことが望ましい。これに
より、与えられた製品領域の開口部の形状・寸法に対
し、適切な溝幅を設定することができる。また、溝状開
口部は、溝幅の異なる二以上の溝状開口部を含むことと
し、溝幅は製品領域に設けられた開口部の金属材料によ
る埋め込み性に応じて設定することが好ましい。このよ
うにすることにより、製品領域の開口部における埋め込
み不良の発生と、溝状開口部における埋め込み不良の発
生との相関が良好となる。
は、形状が異なるため埋め込み性も異なるが、製品領域
の開口部の形状等に対応して溝状開口部の溝幅を適宜設
定することにより埋め込み性を同等にすることができ、
これにより検査の精度を高めることができる。このよう
な目的のため、製品領域の開口部の埋め込み性と溝状開
口部の埋め込み性は、あらかじめ予備検査を行うことに
よりその相関性を把握しておくことが望ましい。これに
より、与えられた製品領域の開口部の形状・寸法に対
し、適切な溝幅を設定することができる。また、溝状開
口部は、溝幅の異なる二以上の溝状開口部を含むことと
し、溝幅は製品領域に設けられた開口部の金属材料によ
る埋め込み性に応じて設定することが好ましい。このよ
うにすることにより、製品領域の開口部における埋め込
み不良の発生と、溝状開口部における埋め込み不良の発
生との相関が良好となる。
【００１９】本発明において製品領域の開口部と検査領
域の溝状開口部は、同一工程で金属材料により埋め込ま
れる。金属材料としては、例えば、Ａｌ合金やＣｕ含有
Ａｌ合金を用いることができる。
域の溝状開口部は、同一工程で金属材料により埋め込ま
れる。金属材料としては、例えば、Ａｌ合金やＣｕ含有
Ａｌ合金を用いることができる。
【００２０】このようにして製品領域の開口部と検査領
域の溝状開口部を埋め込みつつ半導体基板の表面全体に
金属膜が成膜される。
域の溝状開口部を埋め込みつつ半導体基板の表面全体に
金属膜が成膜される。
【００２１】金属材料による埋め込み部を形成した後、
金属膜は選択的にエッチングされる。これにより、製品
領域に金属配線を形成するとともに金属材料により埋め
込まれた溝状開口部の断面を露出させる。このとき、図
１（ｃ）のように溝の方向と交差する方向の断面を露出
させるように金属埋め込み部の一部を残す。図では、溝
の方向と断面を露出する方向はほぼ垂直となっている
が、垂直ではなく一定の角度の斜めの方向とすることも
できる。このようにすることにより、露出させた断面の
観察が容易になるという効果がある。ここで、一定の角
度とは、溝の方向と断面を露出する方向のなす角度をい
い、３０度〜９０度、好ましくは４５度〜９０度とす
る。
金属膜は選択的にエッチングされる。これにより、製品
領域に金属配線を形成するとともに金属材料により埋め
込まれた溝状開口部の断面を露出させる。このとき、図
１（ｃ）のように溝の方向と交差する方向の断面を露出
させるように金属埋め込み部の一部を残す。図では、溝
の方向と断面を露出する方向はほぼ垂直となっている
が、垂直ではなく一定の角度の斜めの方向とすることも
できる。このようにすることにより、露出させた断面の
観察が容易になるという効果がある。ここで、一定の角
度とは、溝の方向と断面を露出する方向のなす角度をい
い、３０度〜９０度、好ましくは４５度〜９０度とす
る。
【００２２】本発明の半導体装置の検査方法は、上記の
ように断面を露出させた後、断面中のボイドの有無を検
査することによって行う。ボイドの有無の確認手段は、
ＳＥＭにより検査する方法が好ましい。
ように断面を露出させた後、断面中のボイドの有無を検
査することによって行う。ボイドの有無の確認手段は、
ＳＥＭにより検査する方法が好ましい。
（実施例１）本発明の実施例を図面を参照して詳細に説
明する。まず、半導体装置のシリコン基板１上にＣＶＤ
法により酸化膜（層間絶縁膜３）を１μｍの厚さで形成
した後、フォトレジスト、選択エッチングにより、製品
領域には直径１μｍのコンタクトホール４、検査パター
ン領域には、それぞれ０．８、０．９、１．０μｍの幅
で５μｍの長さの検査パターン溝１１を同時に形成する
（図１（Ａ））。
明する。まず、半導体装置のシリコン基板１上にＣＶＤ
法により酸化膜（層間絶縁膜３）を１μｍの厚さで形成
した後、フォトレジスト、選択エッチングにより、製品
領域には直径１μｍのコンタクトホール４、検査パター
ン領域には、それぞれ０．８、０．９、１．０μｍの幅
で５μｍの長さの検査パターン溝１１を同時に形成する
（図１（Ａ））。
【００２３】次に図１（Ｂ）に示す様に、Ａｌ−０．５
ｗｔ％Ｃｕの金属材料５を温度４５０℃、スパッタレー
ト０．１μｍ／ｍｉｎの条件にて高温スパッタすること
により、コンタクトホール４と検査パターン溝１１を埋
め込みつつ、厚さ１μｍで全面成膜する。
ｗｔ％Ｃｕの金属材料５を温度４５０℃、スパッタレー
ト０．１μｍ／ｍｉｎの条件にて高温スパッタすること
により、コンタクトホール４と検査パターン溝１１を埋
め込みつつ、厚さ１μｍで全面成膜する。
【００２４】次に図１（Ｃ）に示す様にフォトレジス
ト、選択エッチングを行い、製品領域の金属配線６を形
成すると同時に、検査パターン領域では、検査パターン
溝１１にクロスする様にＡｌ−０．５％Ｃｕの金属材料
５を形成する。このときのエッチング条件は一般の選択
エッチング条件と同じで、金属配線６の厚さ１μｍに対
して２０％のオーバーエッチを行う。検査パターン溝１
１の部分では、フォトレジストの無い部分において、Ａ
ｌ−０．５％Ｃｕ（金属材料）５がエッチングされ、層
間絶縁膜３の表面が露出した時点でエッチング過多とな
り、検査パターン溝１１の底までエッチングされる。
ト、選択エッチングを行い、製品領域の金属配線６を形
成すると同時に、検査パターン領域では、検査パターン
溝１１にクロスする様にＡｌ−０．５％Ｃｕの金属材料
５を形成する。このときのエッチング条件は一般の選択
エッチング条件と同じで、金属配線６の厚さ１μｍに対
して２０％のオーバーエッチを行う。検査パターン溝１
１の部分では、フォトレジストの無い部分において、Ａ
ｌ−０．５％Ｃｕ（金属材料）５がエッチングされ、層
間絶縁膜３の表面が露出した時点でエッチング過多とな
り、検査パターン溝１１の底までエッチングされる。
【００２５】エッチング後にＳＥＭにて検査パターン溝
１１の断面露出部を斜めから観察することで溝部の埋め
込み状態を検査する。図１（Ｃ）では全部の検査パター
ン溝１１が埋め込まれているが、埋め込み不良が発生し
た場合は図２に示す様にボイド７が検査パターン溝１１
の断面露出部に検出できる。
１１の断面露出部を斜めから観察することで溝部の埋め
込み状態を検査する。図１（Ｃ）では全部の検査パター
ン溝１１が埋め込まれているが、埋め込み不良が発生し
た場合は図２に示す様にボイド７が検査パターン溝１１
の断面露出部に検出できる。
【００２６】本実施例では、製品のコンタクトホールが
直径１μｍであるのに対して、検査パターン溝の溝幅を
０．８、０．９、１．０μｍとしている。これは、製品
のコンタクトホールが円柱形状であるのに対し検査パタ
ーンが溝状であり、これらの形状の相違による埋め込み
性の差が生じないようにするためである。この検査パタ
ーン溝の幅と製品のコンタクトホールの直径との関係、
すなわち検査パターン溝と製品のコンタクトホールの埋
め込み性の関係は、コンタクトホールと検査パターンの
アスペクト比、形状、高温スパッタ条件等により変化す
る為、目的とする製品での検査パターン溝の幅は、あら
かじめ求めておく必要がある。
直径１μｍであるのに対して、検査パターン溝の溝幅を
０．８、０．９、１．０μｍとしている。これは、製品
のコンタクトホールが円柱形状であるのに対し検査パタ
ーンが溝状であり、これらの形状の相違による埋め込み
性の差が生じないようにするためである。この検査パタ
ーン溝の幅と製品のコンタクトホールの直径との関係、
すなわち検査パターン溝と製品のコンタクトホールの埋
め込み性の関係は、コンタクトホールと検査パターンの
アスペクト比、形状、高温スパッタ条件等により変化す
る為、目的とする製品での検査パターン溝の幅は、あら
かじめ求めておく必要がある。
【００２７】（実施例２）図３は、本発明の半導体装置
の検査方法をスルーホール部の埋め込みの良否の検査に
適用した例を示す。下層配線８上には層間絶縁膜３が形
成され、層間絶縁膜３には所定の幅の検査パターン溝１
１が形成される。検査パターン溝１１には金属材料５
が、製品領域のスルーホール（不図示）と同時に埋め込
まれ、金属膜が形成される。この金属膜を実施例１と同
様にエッチングした後、ＳＥＭにて検査パターン溝１１
の断面露出部を斜めから観察することで溝部の埋め込み
状態を検査する。
の検査方法をスルーホール部の埋め込みの良否の検査に
適用した例を示す。下層配線８上には層間絶縁膜３が形
成され、層間絶縁膜３には所定の幅の検査パターン溝１
１が形成される。検査パターン溝１１には金属材料５
が、製品領域のスルーホール（不図示）と同時に埋め込
まれ、金属膜が形成される。この金属膜を実施例１と同
様にエッチングした後、ＳＥＭにて検査パターン溝１１
の断面露出部を斜めから観察することで溝部の埋め込み
状態を検査する。
【００２８】
【発明の効果】本発明の半導体装置の検査パターンによ
れば、コンタクトホールやスルーホールへの金属材料に
よる埋め込み性の良否を、簡便な方法で正確に検査する
ことができる。
れば、コンタクトホールやスルーホールへの金属材料に
よる埋め込み性の良否を、簡便な方法で正確に検査する
ことができる。
【００２９】また、本発明の半導体装置の検査方法によ
れば、煩雑な工程を経ることなく、コンタクトホールや
スルーホールへの金属材料による埋め込み性の良否を、
非破壊で正確に検査することができる。
れば、煩雑な工程を経ることなく、コンタクトホールや
スルーホールへの金属材料による埋め込み性の良否を、
非破壊で正確に検査することができる。
【００３０】また、製品領域の開口部と検査領域の検査
パターンとを同時に形成し金属材料で埋め込み、さらに
選択エッチングすることにより、半導体装置の製造の工
程数を増やすことなく、製品領域と検査領域の埋め込み
性を正確に比較し検査することができる。
パターンとを同時に形成し金属材料で埋め込み、さらに
選択エッチングすることにより、半導体装置の製造の工
程数を増やすことなく、製品領域と検査領域の埋め込み
性を正確に比較し検査することができる。
【００３１】また、製品領域の開口部の形状等に対応し
て検査パターンの溝幅を適宜設定することにより、製品
領域に設けられた開口部と検査パターン溝の埋め込み性
を同等にすることができ、検査の精度を高めることがで
きる。
て検査パターンの溝幅を適宜設定することにより、製品
領域に設けられた開口部と検査パターン溝の埋め込み性
を同等にすることができ、検査の精度を高めることがで
きる。
【図１】本発明の半導体装置の検査方法を示す図であ
る。
る。
【図２】本発明の半導体装置の検査方法を示す図であ
る。
る。
【図３】本発明の半導体装置の検査方法を示す図であ
る。
る。
【図４】埋め込み不良の形態を示す図である。
【図５】従来の半導体装置の検査方法を示す図である。
１ シリコン基板 ２ 拡散層 ３ 層間絶縁膜 ４ コンタクトホール ５ 金属材料 ６ 金属配線 ７ ボイド ８ 下層配線 ９ 下地金属 １０ 反応合金層 １１ 検査パターン １２ 下層層間絶縁膜
Claims (11)
- 【請求項１】 半導体基板上に、一または二以上の溝状
開口部が設けられた絶縁膜を有し、該溝状開口部に金属
材料が埋め込まれ、前記溝状開口部と交差するように前
記金属材料の断面が露出したことを特徴とする半導体装
置の検査パターン。 - 【請求項２】 前記断面が、前記溝開口部の形成された
方向に対して略直角の方向に形成された請求項１に記載
の半導体装置の検査パターン。 - 【請求項３】 前記断面が、前記溝開口部の形成された
方向に対して斜めの方向に形成された請求項１または２
に記載の半導体装置の検査パターン。 - 【請求項４】 半導体基板上に絶縁膜を形成し、該絶縁
膜に一または二以上の溝状開口部を設ける工程と、該溝
状開口部を金属材料で埋め込みつつ金属膜を成膜する工
程と、前記金属材料を選択的にエッチングすることによ
り、前記溝状開口部に埋め込まれた前記金属材料の断面
を前記溝状開口部と交差するように露出させる工程と、
前記断面のボイドの有無を検査する工程とを含むことを
特徴とする半導体装置の検査方法。 - 【請求項５】 半導体基板上に製品領域と検査領域とを
形成し、前記製品領域に開口部を設け、前記検査領域に
一または二以上の溝状開口部を設ける工程と、前記製品
領域の前記開口部と前記溝状開口部とを金属材料で埋め
込みつつ金属膜を成膜する工程と、前記金属材料を選択
的にエッチングすることにより、前記溝状開口部に埋め
込まれた前記金属材料の断面を前記溝状開口部と交差す
るように露出させる工程と、前記断面のボイドの有無を
検査する工程とを含むことを特徴とする半導体装置の検
査方法。 - 【請求項６】 前記一または二以上の溝状開口部の溝幅
を、前記製品領域に設けられた前記開口部の前記金属材
料による埋め込み性に応じて設定する請求項５に記載の
半導体装置の検査方法。 - 【請求項７】 前記一または二以上の溝状開口部が、溝
幅の異なる二以上の溝状開口部を含む請求項４乃至６い
ずれかに記載の半導体装置の検査方法。 - 【請求項８】 前記断面を、前記溝開口部の形成された
方向に対して略直角の方向に形成する請求項４乃至７い
ずれかに記載の半導体装置の検査方法。 - 【請求項９】 前記断面を、前記溝開口部の形成された
方向に対して斜めの方向に形成する請求項４乃至８いず
れかに記載の半導体装置の検査方法。 - 【請求項１０】 前記製品領域に設けられた前記開口部
がスルーホールまたはコンタクトホールである請求項４
乃至９いずれかに記載の半導体装置の検査方法。 - 【請求項１１】 前記ボイドの有無をＳＥＭにより検査
する請求項４乃至１０いずれかに記載の半導体装置の検
査方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149586A JP2962281B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置の検査パターンおよび半導体装置の検査方法 |
| TW087108666A TW494522B (en) | 1997-06-06 | 1998-06-02 | Inspection pattern and method for semiconductor device |
| US09/090,876 US6210980B1 (en) | 1997-06-06 | 1998-06-05 | Inspection pattern and method for semiconductor device |
| KR1019980020917A KR100267409B1 (ko) | 1997-06-06 | 1998-06-05 | 반도체 장치 검사 패턴 및 방법 |
| CN98102364A CN1202002A (zh) | 1997-06-06 | 1998-06-08 | 半导体器件的检测图形及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149586A JP2962281B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置の検査パターンおよび半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340936A JPH10340936A (ja) | 1998-12-22 |
| JP2962281B2 true JP2962281B2 (ja) | 1999-10-12 |
Family
ID=15478448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9149586A Expired - Lifetime JP2962281B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置の検査パターンおよび半導体装置の検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6210980B1 (ja) |
| JP (1) | JP2962281B2 (ja) |
| KR (1) | KR100267409B1 (ja) |
| CN (1) | CN1202002A (ja) |
| TW (1) | TW494522B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961427B2 (ja) * | 2003-01-14 | 2007-08-22 | 株式会社東芝 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
| JP5313474B2 (ja) * | 2007-09-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN102222631B (zh) * | 2010-04-13 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的金属互连层的方法 |
| US8796048B1 (en) * | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| CN102931170B (zh) * | 2011-08-08 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
| CN114088752B (zh) * | 2021-11-02 | 2023-12-01 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669307A (ja) | 1992-03-26 | 1994-03-11 | Sony Corp | Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法 |
| JPH07297277A (ja) | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の検査方法 |
| JP2956830B2 (ja) * | 1996-11-21 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-06 JP JP9149586A patent/JP2962281B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-02 TW TW087108666A patent/TW494522B/zh active
- 1998-06-05 KR KR1019980020917A patent/KR100267409B1/ko not_active IP Right Cessation
- 1998-06-05 US US09/090,876 patent/US6210980B1/en not_active Expired - Fee Related
- 1998-06-08 CN CN98102364A patent/CN1202002A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6210980B1 (en) | 2001-04-03 |
| JPH10340936A (ja) | 1998-12-22 |
| TW494522B (en) | 2002-07-11 |
| KR19990006705A (ko) | 1999-01-25 |
| KR100267409B1 (ko) | 2000-11-01 |
| CN1202002A (zh) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214283A (en) | Method of determining the cause of open-via failures in an integrated circuit | |
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| JP2962281B2 (ja) | 半導体装置の検査パターンおよび半導体装置の検査方法 | |
| JP2967755B2 (ja) | 半導体装置の製造方法 | |
| KR100983457B1 (ko) | 집적 회로 검사 방법 | |
| US6756241B2 (en) | Method of manufacturing semiconductor device and system for manufacturing the same | |
| US6294396B1 (en) | Monitoring barrier metal deposition for metal interconnect | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JPH0243750A (ja) | 不活性化層の欠陥を識別する方法および腐食耐性ボンディング・パッドを製作する方法 | |
| JP2880974B2 (ja) | 半導体装置の製造方法 | |
| JPH0669307A (ja) | Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法 | |
| JP3796852B2 (ja) | 配線の検査方法、配線の検査用試料、半導体基板および半導体チップ | |
| JPH06163665A (ja) | 孔内の埋込み状態の検査方法 | |
| US20070109008A1 (en) | Novel test structure for speeding a stress-induced voiding test and method of using the same | |
| JP2004274065A (ja) | ボイドのないビアの形成法 | |
| JPH10326815A (ja) | 半導体デバイスの多層ポリシリコン膜の誤整列分析方法 | |
| JPH07297277A (ja) | 半導体装置の検査方法 | |
| US7943508B2 (en) | Fabricating method of a semiconductor device | |
| JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
| US20080102637A1 (en) | Method and semiconductor structure for reliability characterization | |
| JP4591927B2 (ja) | ビアホール形成方法 | |
| US20050010455A1 (en) | Early detection of contact liner integrity by chemical reaction | |
| KR101175276B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| JP2001338961A (ja) | 半導体装置の不良解析方法 |