CN1202002A - 半导体器件的检测图形及方法 - Google Patents
半导体器件的检测图形及方法 Download PDFInfo
- Publication number
- CN1202002A CN1202002A CN98102364A CN98102364A CN1202002A CN 1202002 A CN1202002 A CN 1202002A CN 98102364 A CN98102364 A CN 98102364A CN 98102364 A CN98102364 A CN 98102364A CN 1202002 A CN1202002 A CN 1202002A
- Authority
- CN
- China
- Prior art keywords
- resembles
- groove
- opening portion
- metal material
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000007689 inspection Methods 0.000 title abstract description 8
- 239000007769 metal material Substances 0.000 claims abstract description 28
- 238000012360 testing method Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000011800 void material Substances 0.000 abstract 1
- 239000000956 alloy Substances 0.000 description 15
- 230000002950 deficient Effects 0.000 description 15
- 229910000838 Al alloy Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002389 environmental scanning electron microscopy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
用于半导体装置的检测图形包括至少一个检测图形槽和一个空置互连。检测图形槽形成于覆盖半导体基片的表面的层间隔离膜内或下部的互连。通过在检测图形槽中埋入金属材料形成与检测图形槽相交的空置互连。互连具有一暴露于象凹槽的开口部分的侧壁且其用于检测这里是否存在空隙。同时,揭示出了用于半导体装置的一种检测方法。
Description
本发明涉及半导体器件的检测方法，尤其是检测在接触孔或通孔中空隙的存在/不存在的方法。
随着半导体集成电路变成越来越微细的图形，金属互连的分级覆盖范围，尤其是在接触孔或通孔中的铝金属互连在降低，并且导致了传导失效的问题，以及增加了互连电阻。由于这个原因，在基片的接触孔或通孔中通过溅射埋置铝(Al)合金材料的方法已被实际使用。通过溅射埋合金材料的方法包括一种高温溅射方法。按照这个方法，半导体基片被加热到几百摄氏度(通常约400℃或更高)，并通过溅射形成一层铝合金材料膜。铝合金材料被埋入接触孔或通孔中，同时它是设在回溶状态或是在表现出接近回溶的特征的一种状态，以形成一层膜。
对于高温溅射方法，埋入缺陷是由几个因素产生的，例如，在溅射过程中腔室气压泄漏或者由于设备故障使半导体基片的加热温度较低。
在这种情况下，必须要检测出埋入缺陷。在用高温溅射形成一埋入膜时，产生两种缺陷，即，一种缺陷是如图4A所示的在接触孔4的上部分之上的铝合金材料5没有被极化，一个缺陷是如图4B所示铝合金材料5在接触孔4中形成一间隙7。数字1表示硅基片，数字3表示层间隔离膜。
图4A所示类型的埋入缺陷可以通过外部特性检测确定。图4B所示类型的缺陷可以通过劈开接触孔部分和用SEM(扫描电镜)观察劈开的部分方便地检测。对于这种方法，如果不进行大量的样品观察，是不能进行精确的测定的，并且需要大量的时间和劳动。由于这个原因，除了采用劈开确认的方法，已提出了下面的探测方法。
日本公开的专利No.6-69307中公布了一种方法，如图5A所示。按照此方法，起作用的合金层10的存在/不存在被确认。此起作用的合金10是由打底金属9，即为了改善埋入性通过溅射形成的Ti层，与通过高温溅射埋入接触孔4中的Al合金材料之间的反应而形成的。根据起作用的合金层10的存在/不存在，检测出埋入缺陷。起作用的Al合金层10的存在/不存在是通过蚀刻除去起作用合金层10上的Al合金材料确认的。
公开的日本专利No.7-297277中公布了一种方法，如图5B所示。按照此方法，埋入了Al合金材料5。然后通过蚀刻除去接触孔4上的Al合金材料5。用SEM或类似装置探测出接触孔4中的空隙7。
在前面所述的每一已有技术中，接触孔4或通孔上的Al合金材料5必须用蚀刻除去，因此增加了步骤数。这是因为采用蚀刻除去接触孔4或通孔上Al合金材料5的情况和用于Al合金材料5互连形成的蚀刻情况是不同的。
如果不存在预定的打底金属9，则不能采用通过确认由Al合金材料5和打底金属9间反应生成的起作用的合金层10的存在/不存在而检测埋入特性的方法，这是因为没有形成任何可用的合金层10。即使形成了可用合金层10，由于埋入缺陷可能已经产生，所以在探测精度上可能产生问题。
这是由于下面的原因造成的。当在高温溅射期间腔空气压泄漏时，或是在溅射过程中由于某些原因使半导体基片的温度下降时，即使产生了埋入缺陷，也还是形成了一层起作用的合金层10。
本发明的目的是提供一种半导体器件的检测图形和方法，它能够在很短的时间内方便地检测接触孔或通孔的埋入缺陷。
为了实现上述目的，本发明提供了一种用于半导体器件的检测图形，它至少包括一个像凹槽的形成在覆盖半导体基片表面的隔离膜中的开口部分，以及通过在像凹槽开口部分埋入金属材料形成的贯穿像凹槽开口部分的凸出部，该凸出部具有一侧壁，其暴露在像凹槽开口部分中，并且被检测空隙是否存在。
图1A至1C示出了本发明第一实施例的半导体器件检测方法；
图2是用图1A至1C所示的检测方法检测的半导体器件的主要部分剖视的透视图；
图3示出了本发明另一实施例的半导体器件检测方法；
图4A和图4B是显示出一埋入缺陷的半导体器件的主要部分的剖视图；
图5A和5B示出了半导体器件的常规检测方法。
下面将参照附图对本发明进行详细的描述。
图1A至1C示出了本发明实施例的半导体器件检测方法。通过CVD(化学汽相沉积)在一硅基片101上形成由氧化膜构成的1μm(微米)厚的层间隔离膜103。如图1A所示，采用光致抗蚀剂和选择的蚀刻，在硅基片101的产生区中形成的扩散层102上的层间隔离膜103中形成直径1μm的接触孔104。同时，多个具有5微米的长度的检测图形槽(象凹槽的开口部分)111形成于硅基片101的检测图形区域的层间隔离膜103上且分别具有0.8微米、0.9微米和1.0微米的宽度。关于蚀刻，通常采用氯基干法蚀刻，为了减少步骤数，进行选择性蚀刻以同时形成孔103和槽111。
产品区域是形成具有一开口部分，如一通孔或一接触孔的半导体器件的一区域。为了检测产品区域的开口部分的埋入性能，检测区域是形成于产品区域外的部分上的区域。在一个硅基片101上，产品区域和检测图形区域指的是不同区域。
检测图形槽111的形状和尺寸是这样选择的，也就是使由金属材料获得的检测图形槽111的埋入性能变得与产品区域的开口部分的埋入性能基本上相同。由金属材料获得的埋入性能意味着什么金属材料的埋入程度好，且根据开口部分的表面比例和形状，溅射条件等等而变化。
如图1B所示，在结构的整个表面上，在450℃温度及0.1微米/分钟的溅射速率通过高温溅射沉积一种铝-0.5重量百分比的Cu金属材料105以达到1微米的厚度，而同时埋入接触孔104和检测图形槽111。
如图1C中所示，进行光刻胶形成和选择刻蚀以形成扩展到上述产品区域的接触孔104上方的金属互连106，同时由铝-0.5％铜制成的凸出虚设空置互连115形成于检测图形区域且与检测图形槽111相交。这里的刻蚀条件和通常选择的刻蚀条件相同。相对于1微米厚的金属互连106完成20％过刻蚀。
因此，在检测图形区域，没有由光刻胶掩盖的并且除去空置互连115的金属材料105部分被蚀刻。进行蚀刻直到层间隔离膜103的表面暴露出为止，这就是过蚀刻。连续进行刻蚀直至硅基片101的表面暴露于检测图形槽111的底部。
在刻蚀之后，用扫描式电子显微镜非垂直地观察暴露于检测图形槽111的空置互连115的侧壁以检测在检测图形槽111中的埋入状态。图1C显示一良好状态其中所有检测图形槽111由埋入充填。当发生埋入缺陷，检测暴露于检测图形槽111的空置互连115的侧壁上的空隙107，也就是，如图2所示，在金属材料105的暴露的截面部分。此时，采用扫描式电子显微镜确认间隙107存在/不存在。
在本实施例中，由于以下的理由在产品区域的接触孔104具有1微米的直径，而在检测图形区域的检测图形槽的槽的宽度为0.8微米、0.9及1.0微米。在产品区域的接触孔104具有一圆柱形状，而检测图形槽111具有象凹槽的形状。槽宽度的不同目的的在于防止由于接触孔104和检测图形槽111之间的形状差别引起的埋入性能的差别。
检测图形槽111的宽度和孔104的直径之间的关系，也就是，在检测图形槽111和接触孔104之间的埋入性能的关系根据接触孔104和检测图形槽111的表面的比例和形状，及高温溅射条件等等而变化。因此，必须预先获得目标产品中检测图形槽111的宽度。
在这种方式中，由于在产品区域的开口部分(接触孔)和在检测图形区域的象凹槽的开口部分(检测图形槽)具有不同的形状。它们的埋入性能也不同。当根据在产品区域的开口部分的形状等适当设置象凹槽的开口部分的槽的宽度时，埋入性能可以做的相同，且可以改进检测准确度。为了达到这个目的，必须预先通过进行预检测以获得在产品区域的开口部分的埋入性能和象凹槽的开口部分的埋入性能的关系。然后，可以对应于给出的产品区域的开口部分的形状和尺寸设置适当的槽的宽度。
注意到象凹槽的开口部分包括具有不同槽宽度的两个或更多个象凹槽的开口部分。最好是按照根据形成于产品区域的，由金属材料获得的开口部分的埋入性能设置槽的宽度。这改进了发生在产品区域的开口部分的埋入缺陷的和发生在象凹槽的开口部分的埋入缺陷之间关系。
在本实施例中，在产品区域的开口部分和检测区域的象凹槽的开口部分在同一步骤中充填入金属材料。作为金属材料，可以使用如铝合金或含有铜的铝合金。
图3显示了用于本发明的另一个实施例的半导体装置的检测方法，其中本发明被用于检测通孔是否充填完好。一下部的互连108通过一下部的层间隔离膜112形成于硅基片101上，层间隔离膜103形成于下部的互连108之上。具有预定宽度的检测图形槽111形成于层间隔离膜103内。如图1B所示同样的方法，在检测图形槽111和在产品区域的通孔(未显示)同时埋入金属材料以形成一层金属膜。以如图1C所示相同的方法刻蚀这个金属膜以形成空置互连115。此后，用扫描式电子显微镜斜度观察暴露于检测图形槽111的空置互连115的侧壁以检测在检测图形槽111中的埋入状态。
在上述实施例中，尽管检测图形槽111的方向和空置互连115的方向彼此垂直相交，它们也可以以一预定的角度非垂直地彼此相交。这通常有助于对空置互连115的暴露的侧壁的观察。预定的角度是30°至90°，且最好是45°至90°。
按照本发明，如上面已描述的，可以用一简单的方法准确地检测接触孔或通孔是否已由金属材料填充好。
不需进行麻烦的步骤以非破坏的方法就可准确地检测是否由埋入金属材料将一接触孔或通孔填充好。
在产品区域的开口部分和检测区域的检测图形槽是同时形成的且充填一种金属材料，且是有选择地对检测区域刻蚀。因此，且在不增加半导体装置制造步骤的情况下可以准确比较和检测产品区域的埋入性能和检测区域的埋入性能。
根据在产品区域的开口部分的形状等适当地设置检测图形槽的槽的宽度。因此，形成在产品区域的开口部分的埋入性能和检验图形槽的埋入性能可以设置为彼此相等。因此可以提高检测准确度。
Claims (15)
1、一种用于半导体装置的检测图形，其特征在于，它包括：
形成于覆盖半导体基片表面的隔离膜(103，108)内的至少一个象凹槽的开口部分(111)；且
通过在所说的象凹槽开口部分埋入金属材料形成的与所说的象凹槽开口部分相交的一凸部(115)，所说的凸部具有被暴露于所说的象凹槽的开口部分内且被检测是否存在一空隙(107)的一侧壁。
2、按照权利要求1所说的一图形，其特征在于，其中所说的凸部基本上与所说的象凹槽的开口的槽的方向垂直相交。
3、按照权利要求1所说的一图形，其特征在于，其中所说的凸部形成基本上与所说的开口部分的槽的方向以一预定的角度相交。
4、按照权利要求1所说的一图形，其特征在于，
所说半导体基片具有一检测区和一产品区域，
所说的检测区域是由象凹槽的开口部分和所说的凸部构成，且
所说的产品区域是由半导体元件构成。
5、按照权利要求1所说的一图形，其特征在于，
所说的图形还包含一下部空置互连(108)形成于所说的隔离膜中，且
所说的象凹槽的开口部分形成为在它的底部暴露所说的下部互连表面。
6、一种用于半导体装置的检测方法，其特征在于，它包含的步骤有：
在覆盖半导体基片(101)表面的隔离膜(103，108)中至少形成一象凹槽开口部分(111)；
通过在所说的象凹槽的开口部分埋入金属材料在所说的隔离膜的整个表面形成一金属膜；
通过有选择地刻蚀所说的金属膜在所说的象凹槽的开口部分中暴露一部分埋入所说的象凹槽的开口部分的所说的金属材料；
检测在所说的金属材料的所说的暴露部分中间隙(107)的存在/不存在。
7、按照权利要求6所说的方法，其特征在于，暴露所说的金属材料的所说的部分的步骤包含：通过有选择地刻蚀所说的金属膜形成具有暴露于所说的象凹槽开口部分的一侧壁，与所说的象凹槽的开口部分相交的一凸部(115)的步骤。
8、按照权利要求6所说的方法，其特征在于，
形成所说的象凹槽的开口部分的步骤包含分别对应于所说的半导体基片的检测区域和产品区域在所说的隔离膜上形成所说的象凹槽开口部分和一开口部分(104)的步骤，
形成所说的金属膜的步骤包含通过在所说的象凹槽开口部分和所说的开口部分埋入所说的金属材料，在所说的检测区域和所说的产品区域的所说的隔离膜上形成所说金属膜的步骤，
暴露所说的金属材料的所说的部分的步骤包含通过有选择地刻蚀所说的金属膜在所说的象凹槽开口部分中暴露在所说的检测区域的所说的象凹槽开口部分中埋入的所说的金属的所说的部分，及在所说的产品区域形成一延扩展至所说的开口部分上的一金属互连(106)的步骤。
9、按照权利要求8所说的方法，其特征在于：
暴露所说的金属材料的所说的部分的步骤包含在所说的产品区域形成作为所说的开口部分的一通孔及一接触孔中的一个的步骤。
10、按照权利要求8所说的方法，其特征在于所说的象凹槽开口部分具有一根据由所说的金属材料得到的所说的开口部分的埋入性能设置的槽的宽度。
11、按照权利要求6所说的方法，其特征在于：形成所说的象凹槽开口部分的步骤包含形成具有不同槽宽度的多个检测槽的步骤。
12、按照权利要求6所说的方法，其特征在于：形成所说的象凹槽开口部分的步骤包含形成具有一底部的部分的步骤，在底部所说的隔离膜中形成的下部互连层(108)的表面是暴露的。
13、按照权利要求6所说的方法，其特征在于，暴露所说的金属材料的所说的部分的步骤包含形成基本上与所说的象凹槽开口部分的槽方向垂直的所说的金属材料的所说的部分的步骤。
14、按照权利要求6所说的方法，其特征在于：暴露所说的金属材料的所说的部分的步骤包含形成以一预定角度与所说的象凹槽开口部分的槽的方向相交的所说的金属材料的所说的部分的步骤。
15、按照权利要求6所说的方法，其特征在于，检测所说的间隙存在/不存在的步骤包含通过使用扫描式电子显微镜(SEM)进行检测的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP149586/97 | 1997-06-06 | ||
| JP9149586A JP2962281B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置の検査パターンおよび半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1202002A true CN1202002A (zh) | 1998-12-16 |
Family
ID=15478448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98102364A Pending CN1202002A (zh) | 1997-06-06 | 1998-06-08 | 半导体器件的检测图形及方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6210980B1 (zh) |
| JP (1) | JP2962281B2 (zh) |
| KR (1) | KR100267409B1 (zh) |
| CN (1) | CN1202002A (zh) |
| TW (1) | TW494522B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321444C (zh) * | 2003-01-14 | 2007-06-13 | 株式会社东芝 | 布线图形埋入检查方法、半导体器件制造方法及检查装置 |
| CN102222631A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的金属互连层的方法 |
| CN114088752A (zh) * | 2021-11-02 | 2022-02-25 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5313474B2 (ja) * | 2007-09-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US8796048B1 (en) * | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| CN102931170B (zh) * | 2011-08-08 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669307A (ja) | 1992-03-26 | 1994-03-11 | Sony Corp | Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法 |
| JPH07297277A (ja) | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の検査方法 |
| JP2956830B2 (ja) * | 1996-11-21 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-06 JP JP9149586A patent/JP2962281B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-02 TW TW087108666A patent/TW494522B/zh active
- 1998-06-05 US US09/090,876 patent/US6210980B1/en not_active Expired - Fee Related
- 1998-06-05 KR KR1019980020917A patent/KR100267409B1/ko not_active IP Right Cessation
- 1998-06-08 CN CN98102364A patent/CN1202002A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321444C (zh) * | 2003-01-14 | 2007-06-13 | 株式会社东芝 | 布线图形埋入检查方法、半导体器件制造方法及检查装置 |
| CN102222631A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的金属互连层的方法 |
| CN102222631B (zh) * | 2010-04-13 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的金属互连层的方法 |
| CN114088752A (zh) * | 2021-11-02 | 2022-02-25 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
| CN114088752B (zh) * | 2021-11-02 | 2023-12-01 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006705A (ko) | 1999-01-25 |
| JP2962281B2 (ja) | 1999-10-12 |
| TW494522B (en) | 2002-07-11 |
| JPH10340936A (ja) | 1998-12-22 |
| US6210980B1 (en) | 2001-04-03 |
| KR100267409B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1106688C (zh) | 用于集成电路的互连结构及其形成方法 | |
| US6552438B2 (en) | Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same | |
| Murdoch et al. | Semidamascene Interconnects for 2nm node and Beyond | |
| US5214283A (en) | Method of determining the cause of open-via failures in an integrated circuit | |
| US6518643B2 (en) | Tri-layer dielectric fuse cap for laser deletion | |
| KR970007381A (ko) | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 | |
| CN1202002A (zh) | 半导体器件的检测图形及方法 | |
| US7632737B2 (en) | Protection in integrated circuits | |
| US6225227B1 (en) | Method for manufacturing semiconductor device | |
| US8344510B2 (en) | Semiconductor device with void detection monitor | |
| US7176127B2 (en) | Method of manufacturing semiconductor device having through hole with adhesion layer thereon | |
| DE102006004428B4 (de) | Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen | |
| KR100983457B1 (ko) | 집적 회로 검사 방법 | |
| CN100435308C (zh) | 改进的半导体晶片结构及其制造方法 | |
| GB2368973A (en) | Integrated circuit with conductive region at periphery of substrate and bond pads for measuring to detect failure | |
| Wang et al. | Step coverage comparison of Ti/TiN deposited by collimated and uncollimated physical vapor deposition techniques | |
| JP2004274065A (ja) | ボイドのないビアの形成法 | |
| US6083823A (en) | Metal deposition process for metal lines over topography | |
| Zschech et al. | Failures in copper interconnects-localization, analysis and degradation mechanisms | |
| CN115881696A (zh) | 一种检测金属底部内切缺陷的测试结构和测试方法 | |
| US20020047184A1 (en) | Electronic component having a semiconductor chip | |
| KR100505614B1 (ko) | 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| TWI274392B (en) | Method of analyzing integrated circuit | |
| Garvin Jr et al. | Fast yield learning using e-beam wafer inspection | |
| JPH10135297A (ja) | 配線の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |