KR100267409B1 - 반도체 장치 검사 패턴 및 방법 - Google Patents
반도체 장치 검사 패턴 및 방법 Download PDFInfo
- Publication number
- KR100267409B1 KR100267409B1 KR1019980020917A KR19980020917A KR100267409B1 KR 100267409 B1 KR100267409 B1 KR 100267409B1 KR 1019980020917 A KR1019980020917 A KR 1019980020917A KR 19980020917 A KR19980020917 A KR 19980020917A KR 100267409 B1 KR100267409 B1 KR 100267409B1
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- inspection
- groove
- metal material
- semiconductor device
- Prior art date
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000007769 metal material Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 abstract description 9
- 239000000956 alloy Substances 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 15
- 229910000838 Al alloy Inorganic materials 0.000 description 14
- 230000007547 defect Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
반도체 장치 검사 패턴은 적어도 하나의 검사 패턴 그루브와 더미 배선을 포함한다. 상기 검사 패턴 그루브는 층간 절연막 또는 반도체 기판의 표면을 덮는 하부 배선 내에 형성된다. 상기 더미 배선은 검사 패턴 그루브 내에 금속 재료를 매립함으로써 검사 패턴 그루브를 교차하도록 형성된다. 더미 배선은 그루브형 개구부에 노출되며 공극이 내부에 존재하는지 여부가 검사되는 측벽을 갖는다. 또한, 반도체 장치용 검사 방법도 기술하고 있다.
Description
본 발명은 반도체 장치의 검사 방법에 관한 것으로 더 상세히는, 콘택트 홀(contact hole) 또는 스루홀(through hole)내에 공극(void)의 유무를 검출하기 위한 방법에 관한 것이다.
반도체 집적 장치가 점점 소형 패턴화됨에 따라, 콘택트 홀 또는 스루홀에서의 금속 배선 특히, Al 금속 배선의 스텝 커버리지(step coverage)가 저하되고, 도전 불량, 배선 저항(interconnection resistance)이 증대되는 문제가 제기되었다. 이러한 이유로, 스퍼터링법(sputtering)을 이용하여 기판의 콘택트 홀 또는 스루홀 내에 Al 금속 재료를 매립하는 방법이 실용화되고 있다. 스퍼터링에 의해 금속 재료를 매립하는 방법은 고온 스퍼터링 방법을 포함한다. 이 방법에 따르면, 반도체 기판을 수백 ℃(통상 400℃ 이상)로 가열하고, 스퍼터링에 의해 Al 합금 재료막을 형성한다. Al 합금 재료는 콘택트 홀 또는 스루홀에 매립되면서, 막을 형성하기 위하여 리플로우 상태 또는 이에 근접하는 특성을 나타내는 상태로 설정된다.
고온 스퍼터링 방법에 있어서, 수개의 요소 예를 들어, 스퍼터링 중에 챔버 대기 누설이 발생되는 경우 또는 장치의 고장으로 인해 반도체 기판의 가열 온도가 저하되는 경우에 의해 매립 불량(burying defect)이 야기된다.
이 경우, 매립 불량을 검출해야만 한다. 고온 스퍼터링에 의해 매립막이 형성될 경우, 두가지 유형의 불량 즉, 도 4a에 도시된 바와 같이 Al 합금 재료(5)가 콘택트 홀(4)의 상부면 상에서 평면화되지 않는다는 불량과, 도 4b에 도시된 바와 같이 Al 합금 재료(5)가 콘택트 홀(4) 내에 공극(7)을 형성하는 불량이 발생한다. 참조 번호(1)은 실리콘 기판을 나타내고 (3)은 층간 절연막을 나타낸다.
도 4a에 도시된 유형의 매립 불량은 외관 검사(outer-appearance inspection)에 의해 판정될 수 있다. 도 4b에 도시된 유형의 매립 불량은 통상적으로는 콘택트 홀부를 쪼갬(cleaving)으로써 그 쪼갠 부분을 SEM(Scanning Electron Microscope)로 관찰함으로써 그 불량이 검출된다. 이 방법에 있어서, 다수의 샘플에 대해 관찰을 수행하지 않으면 정확한 평가가 이루어질 수 없어, 이 때문에 많은 시간과 노동력이 요구되는 문제점이 있다. 이러한 이유로, 클리비지 컨퍼메이션(cleavage confirmation)을 사용하는 것과는 다른 방법으로서, 다음의 검사 방법이 제안되어 왔다.
일본국 특허 공개 번호 6-69307호는 도 5a에 도시된 바와 같은 방법을 공개한다. 이 방법에 따르면, 반응 합금층(10)의 유무가 확인된다. 반응 합금층(10)은 하부 금속(9) 예를 들어, 매립 특성을 향상시키기 위해 스퍼터링에 의해 형성된 Ti층과, 고온 스퍼터링에 의해 콘택트 홀(4) 내에 매립된 Al 합금 재료와의 사이의 반응에 의해 형성된다. 매립 불량은 반응 합금층(10)의 유무에 따라 검사된다. 반응 합금층(10)의 유무는 에칭에 의해 반응 합금층(10) 상에 Al 합금 재료를 제거함으써 확인된다.
일본국 특허 공개 번호 7-297277호 공보에는 도 5b에 도시된 방법을 공개한다. 이 방법에 따르면, Al 합금 재료(5)가 매립된다. 그 다음 상기 콘택트 홀(4) 상부의 Al 합금 재료(5)가 에칭에 의해 제거된다. 콘택트 홀(4) 내의 공극(7)은 SEM 등으로 검사한다.
상술한 각 종래 기술에서, 콘택트 홀(4) 또는 스루홀 상의 Al 합금 재료(5)는 에칭에 의해 제거되어야만 함으로써, 공정수가 증가되는 문제가 있었다. 이는 상기 콘택트 홀(4) 또는 스루홀 상에 Al 합금 재료(5)를 에칭에 의해 제거하기 위한 조건과, Al 합금 재료(5)의 배선 형성을 위한 에칭 조건이 다르기 때문이다.
만약 선정된 하부 금속(9)이 존재하지 않는다면 반응 합금층(10)이 형성되지 않기 때문에, Al 합금 재료(5)와 하부 금속(9) 간에 반응에 의해 형성된 반응 합금층(10)의 유무를 확인함으로써 매립 특성을 검사하는 방법을 사용할 수 없다. 반응 합금층(10)이 형성된다 하더라도 매립 불량이 발생할 수 있기 때문에, 검사 정확도에는 문제가 발생할 수 있다.
이는 다음의 이유에서 기인한다. 매립 불량이 발생하더라도, 고온 스퍼터링 중에 챔버 대기 누설이 발생하는 경우 또는 스퍼터링 동안 임의의 이유로 반도체 기판(1)의 온도가 저하되는 경우에는 반응 합금층(10)이 형성된다.
본 발명의 목적은 콘택트 홀 또는 스루홀의 매립 불량을 단시간 내에 쉽게 검출할 수 있는 반도체 장치용 검사 패턴 및 방법을 제공하는데 있다.
상기 목적을 달성하기 위해, 본 발명에 따르면 반도체 기판의 표면을 덮는 절연막 내에 형성된 적어도 하나의 그루브형의 개구부, 및 그루브형의 개구부내에 금속 재료를 매립함으로써 그루브형의 개구부를 교차하도록 형성되고, 그루브형의 개구부에 노출되고 공극이 존재하는지 여부가 검사되는 측벽을 갖고 있는 돌출부(projection)를 포함하는 반도체 장치용 검사 패턴을 제공한다.
도 1a 내지 1c는 본 발명의 실시예에 따른 반도체 장치용 검사 방법을 도시하는 도면.
도 2는 도 1a 내지 1c에 도시된 검사 방법으로 검사되는 반도체 장치의 주요 부분의 사시도.
도 3은 본 발명의 실시예에 따른 반도체 장치에 대한 검사 방법을 도시하는 도면.
도 4a 내지 4b는 매립 불량을 나타내는 반도체 장치의 주요 부분의 단면도.
도 5a 내지 5b는 종래의 반도체 장치에 대한 검사 방법을 도시하는 도면.
＜도면의 주요 부분에 대한 부호의 설명＞
103,108: 절연막
107: 공극
104, 111: 개구부
115: 돌출부
이하 본 발명을 첨부된 도면을 참조하여 기술하기로 한다.
도 1a 내지 1c는 본 발명의 실시예에 따른 반도체 장치에 대한 검사 방법을 도시한다. 산화막으로 구성된 1㎛ 두께의 층간 절연막(103)이 CVD(화학적 기상 증착법)에 의해 실리콘 기판(101)상에 형성된다. 도 1a에 도시된 바와 같이, 직경 1㎛인 콘택트 홀(104)이 포토레지스트 및 층간 절연막(103)의 선택적 에칭에 의해 실리콘 기판(101)의 제품 영역에 형성된 확산층(102) 상에 형성된다. 동시에, 길이 5㎛인 복수의 검사 패턴 그루브(그루브형 개구부)(111)가 실리콘 기판(101)의 검사 패턴 영역 내의 층간 절연막(103) 내에 형성되어 각각이 0.8㎛, 0.9㎛ 및 1.0㎛의 폭을 갖는다. 에칭을 고려하면, 클로린계(chlorine-based) 건식 에칭이 통상 사용된다. 이 선택적 에칭은 공정수를 줄이기 위해 홀(103)과 그루브(111)를 동시에 형성하도록 수행된다.
제품 영역은 개구부 예를 들어, 스루홀 또는 콘택트 홀을 갖는 반도체 소자가 형성되는 영역이다. 검사 영역은 제품 영역 이외의 부분에 형성되어 제품 영역의 개구부의 매립 특성을 검사하는 영역이다. 제품 영역과 검사 패턴 영역은 하나의 실리콘 기판(101) 상에 다른 영역들을 언급한다.
검사 패턴 그루브(111)의 형상과 크기는 금속 재료에 의해 달성되는 검사 패턴 그루브(111)의 매립 특성이 제품 영역의 개구부의 매립 특성과 실질적으로 같아지도록 선택된다. 금속 재료에 의해 달성되는 매립 특성은 금속 재료가 어느 정도로 양호하게 매립되는지를 나타내고, 개구부의 면비(aspect ratio)와 형상, 스퍼터링 조건 등에 따라 변화된다.
도 1b에 도시된 바와 같이, Al-0.5wt% Cu 금속 재료(105)는 컨택트 홀(104) 및 검사 패턴 그루브(111)를 매립하면서, 450℃ 온도의 고온 스퍼터링 및 0.1㎛/min의 스퍼터링 비율로 구조의 전체면 상에 1㎛ 두께로 피착된다.
도 1c에 도시된 바와 같이, 제품 영역의 컨택트 홀(104) 상에 확장하는 금속 배선(106)을 형성하기 위해 포토레지스트 형성 및 선택적 에칭을 수행한다. 동시에, Al- 0.5% Cu로 된 돌출 더미 배선(115)이 검사 패턴 그루브(111)를 교차하기 위해 검사 패턴 영역 내에 형성된다. 이에 대한 에칭 조건은 일반적인 선택적 에칭 조건과 동일하다. 금속 배선(106)의 1㎛ 두께에 대해 20% 오버에칭을 수행한다.
그 결과, 검사 패턴 영역에서 포토레지스트로 마스크되지 않고 더미 배선(115)에서 제외된 금속 재료(105)가 에칭된다. 층간 절연막(103)의 표면이 노출될때까지 에칭이 수행될 경우 이를 오버 에칭이라 한다. 실리콘 기판(101)의 표면이 검사 패턴 그루브(111)의 바닥부에 노출될때 까지 에칭을 계속힌다.
에칭후, 검사 패턴 그루브(111)에 노출된 더미 배선(115)의 측벽은 SEM에 의해 비스듬한 각도로 관찰되어 검사 패턴 그루브(111)의 매립된 상태를 검사하게 된다. 도 1c는 모든 검사 패턴 그루브(111)가 매립에 의해 채워지는 양호한 상태를 도시한다. 매립 불량이 발생하는 경우, 도 2에 도시된 바와 같이 공극(107)이 검사 패턴 그루브(111)로 부터 노출된 더미 배선(115)의 측벽 즉, 금속 재료(105)의 노출된 단면 부분에서 검출된다. 이때, SEM으로의 검사를 통하여 공극(107)의 유무를 확인하게 된다.
본 실시예에서, 제품 영역에서의 콘택트 홀(104)이 직경 1㎛를 갖는 한편, 다음과 같은 이유로 검사 패턴 영역에서의 검사 패턴 그루브의 그루브 폭은 0.8㎛, 0.9㎛ 및 1.0㎛이다. 제품 영역의 콘택트 홀(104)은 원통 형상인 한편, 검사 패턴 그루브(111)는 그루브형 형상이다. 그루브 폭의 차는 콘택트 홀(104)과 검사 패턴 그루브(111) 간의 형상 차에 의해 매립 특성차가 야기되는 것을 방지하는데 목적이 있다.
검사 패턴 그루브(111)의 폭과 콘택트 홀(104)의 직경 사이의 관계 즉, 검사 패턴 그루브(111)와 콘택트 홀(104) 사이의 매립 특성 관계는 콘택트 홀(104)과 검사 패턴 그루브(111)의 면비와 형상, 고온 스퍼터링 조건 등에 따라 변화한다. 따라서, 타겟 제품에서 검사 패턴 그루브(111)의 폭을 미리 설정하여야 한다.
이러한 방법에서, 제품 영역에서의 개구부(콘택트 홀)와 검사 패턴 영역의 그루브형 개구부(검사 패턴 그루브)는 다른 형상을 가지기 때문에, 이들의 매립 특성 또한 다르다. 그루브형 개구부의 그루브 폭이 제품 영역에서의 개구부의 형상 등에 따라 적절하게 설정될 경우, 매립 특성이 동일해질 수 있고, 검사 정확도가 향상될 수 있다. 이를 목적으로, 제품 영역에서의 개구부의 매립 특성과, 그루브형 개구부의 매립 특성을 예비 검사함으로써 미리 달성되어야만 한다. 그러면, 주어진 제품 영역의 개구부의 형상과 크기에 따라 적절한 그루브 폭을 설정할 수 있다.
그루브형 개구부는 그루브 폭이 다른 두개 이상의 그루브형 개구부를 포함하는 것을 주지하기 바란다. 제품 영역에 형성되고 금속 재료에 의해 달성되는 개구부의 매립 특성에 따라 그루브 폭을 바람직하게 설정한다. 이는 제품 영역의 개구부에서의 매립 불량의 발생과, 그루브형 개구부에서의 매립 불량 발생과의 사이의 관계를 향상시킨다.
본 실시예에서, 제품 영역의 개구부와 검사 영역에서의 그루브형 개구부는 동일한 공정에서 금속 재료로 채워진다. 금속 재료로서, 예를 들어, Al 합금 또는 Cu 함유 Al 합금을 사용할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치에 대한 검사 방법을 도시하는데, 본 발명은 스루홀이 양호하게 채워지는지 여부를 검사하는데 이용된다. 하부 배선(108)이 하부 층간 절연막(112)을 통하여 실리콘 기판(101) 상에 형성되고, 층간 절연막(103)은 하부 배선(108) 상에 형성된다. 선정된 폭을 갖는 검사 패턴 그루브(111)는 층간 절연막(103) 내에 형성된다. 금속 재료가 도 1b에서와 동일한 방법으로 검사 패턴 그루브(111)와 제품 영역의 스루홀(도시 안됨)에 동시에 매립되어 금속막을 형성하게 된다. 이 금속막은 도 1c에서와 동일한 방법으로 에칭되어 더미 배선(115)을 형성하게 된다. 그런 다음, 검사 패턴 그루브(111)에 노출된 더미 배선(115)의 측벽이 SEM에 의해 비스듬한 각도로 관찰되어 검사 패턴 그루브(111)의 매립된 상태를 검출하게 된다.
상술한 실시예에서 검사 패턴 그루브(111)의 방향과 더미 배선(115)의 방향이 상호 수직으로 교차하더라도, 선정된 각도로 상호 비스듬하게 교차할 수도 있다. 이는 종종 더미 배선(115)의 노출된 측벽 관찰을 용이하게 한다. 선정된 각도는 30° 내지 90°이고, 바람직하게는 45°내지 90°이다.
상술한 바와 같이, 본 발명에 따르면 콘택트 홀 또는 스루홀이 금속 재료를 매립함으로서 양호하게 채워지는지 여부를 간단한 방법으로 정확하게 검사할 수 있다.
금속 재료를 매립함으로써 콘택트 홀 또는 스루홀이 양호하게 채워지는지 여부는 복잡한 공정을 수행하지 않고도 비파괴적(non-destructive)인 방법으로 정확하게 검사될 수 있다.
제품 영역의 개구부와, 검사 영역의 검사 패턴 그루브는 동시에 형성되어 금속 재료로 채워지며, 검사 영역은 선택적으로 에칭된다. 따라서, 제품 영역의 매립 특성과 검사 영역의 매립 특성을 비교할 수 있고 반도체 장치 제조 공정 수를 증가시키지 않고도 정확하게 검사될 수 있다.
검사 패턴 그루브의 그루브 폭은 제품 영역 등의 개구부의 형상에 따라 적절하게 설정된다. 따라서, 제품 영역에 형성된 개구부의 매립 특성과 검사 패턴 그루브의 매립 특성을 상호 동일하게 설정할 수 있으므로써 검사 정확도가 향상될 수 있다.
Claims (15)
- 반도체 장치 검사 패턴에 있어서,반도체 기판의 표면을 덮는 절연막(103, 108) 내에 형성된 적어도 하나의 그루브형 개구부(111); 및상기 그루브형의 개구부 내에 금속 재료를 매립함으로써 상기 그루브형의 개구부를 교차하도록 형성되며, 상기 그루브형의 개구부 내에 노출되고 공극(107)이 있는지 여부가 검사되는 측벽(side wall)을 갖고 있는 돌출부(projection; 115)를포함하는 것을 특징으로 하는 반도체 장치용 검사 패턴.
- 제1항에 있어서, 상기 돌출부는 상기 그루브형 개구부의 그루브 방향과 실질적으로 수직하게 교차하도록 형성되는 것을 특징으로 하는 반도체 장치용 검사 패턴.
- 제1항에 있어서, 상기 돌출부는 선정된 각도로 상기 개구부의 그루브 방향을 비스듬하게 교차하도록 형성되는 것을 특징으로 하는 반도체 장치용 검사 패턴.
- 제1항에 있어서, 상기 반도체 기판은 검사 영역(inspection region)과 제품 영역(product region)을 가지며,상기 검사 영역은 상기 그루브형의 개구부 및 상기 돌출부로 형성되며,상기 제품 영역은 반도체 소자로 형성되는것을 특징으로 하는 반도체 장치용 검사 패턴.
- 제1항에 있어서, 상기 패턴은 상기 절연막 내에 형성된 하부 더미 배선(108)을 더 포함하고,상기 그루브형 개구부는 바닥부에서 상기 하부 배선의 표면을 노출시키도록 형성되는것을 특징으로 하는 반도체 장치 검사 패턴.
- 반도체 장치 검사 방법에 있어서,반도체 기판(101)의 표면을 덮는 절연막(103, 108) 내에 적어도 하나의 그루브형 개구부(111)를 형성하는 단계;상기 그루브형의 개구부 내에 금속 재료를 매립함으로써 상기 절연막의 전체면에 금속막을 형성하는 단계;상기 금속막을 선택적으로 에칭함으로써 상기 그루브형의 개구부 내에 매립된 상기 금속 재료 부분을 상기 그루브형의 개구부내에서 노출시키는 단계; 및상기 금속 재료의 상기 노출부 내에 형성된 공극(107)의 유무를 검사하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 금속 재료부를 노출시키는 단계는상기 그루브형 개구부 내에 노출된 측벽을 갖는 돌출부(115)를, 상기 금속막을 선택적으로 에칭함으로써 상기 그루브형 개구부와 교차하도록 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 그루브형의 개구부를 형성하는 단계는상기 반도체 기판의 검사 영역 및 제품 영역에 각각 대응하는 상기 절연막에 상기 그루브형 개구부 및 개구부(104)를 형성하는 단계를 포함하고,상기 금속막 형성 단계는상기 그루브형 개구부와 상기 개구부 내에 상기 금속 재료를 매립함으로써 상기 검사 영역과 상기 제품 영역 내의 상기 절연막 상에 상기 금속막을 형성하는 단계를 포함하며,상기 금속 재료부를 노출시키는 단계는상기 검사 영역 내의 상기 그루브형 개구부 내에 매립된 상기 금속 재료부를 상기 그루브형 개구부 내에서 노출시키는 단계와, 상기 금속막을 선택적으로 에칭함으로써 상기 제품 영역 내의 상기 개구부 상에 확장하는 금속 배선(106)을 형성하는 단계를 포함하는것을 특징으로 하는 반도체 장치 검사 방법.
- 제8항에 있어서, 상기 금속 재료부를 노출시키는 단계는상기 제품 영역 내의 상기 개구부로서 스루홀과 컨택트 홀중 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제8항에 있어서, 상기 그루브형 개구부는 상기 금속 재료에 의해 얻어진 상기 개구부의 매립 특성에 따라 설정된 그루브 폭을 갖는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 그루브형 개구부를 형성하는 단계는그루브 폭이 다른 복수개의 검사 그루브를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 그루브형 개구부를 형성하는 단계는상기 절연막 내에 형성된 하부 배선층(108)의 표면이 노출되는 바닥부를 갖는 상기 그루브형 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 금속 재료부를 노출시키는 단계는상기 금속 재료부를 상기 그루브형 개구부의 그루브 방향에 거의 수직하도록 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 금속 재료부를 노출시키는 단계는선정된 각도로 상기 그루브형 개구부의 그루브 방향에 비스듬하게 되도록 상기 금속 재료부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
- 제6항에 있어서, 상기 공극의 유무를 검사하는 단계는SEM (Scanning Electron Microscope)를 사용함으로써 검사를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 검사 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-149586 | 1997-06-06 | ||
| JP9149586A JP2962281B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置の検査パターンおよび半導体装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006705A KR19990006705A (ko) | 1999-01-25 |
| KR100267409B1 true KR100267409B1 (ko) | 2000-11-01 |
Family
ID=15478448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020917A KR100267409B1 (ko) | 1997-06-06 | 1998-06-05 | 반도체 장치 검사 패턴 및 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6210980B1 (ko) |
| JP (1) | JP2962281B2 (ko) |
| KR (1) | KR100267409B1 (ko) |
| CN (1) | CN1202002A (ko) |
| TW (1) | TW494522B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961427B2 (ja) * | 2003-01-14 | 2007-08-22 | 株式会社東芝 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
| JP5313474B2 (ja) * | 2007-09-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN102222631B (zh) * | 2010-04-13 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的金属互连层的方法 |
| US8796048B1 (en) * | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| CN102931170B (zh) * | 2011-08-08 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
| CN114088752B (zh) * | 2021-11-02 | 2023-12-01 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669307A (ja) | 1992-03-26 | 1994-03-11 | Sony Corp | Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法 |
| JPH07297277A (ja) | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の検査方法 |
| JP2956830B2 (ja) * | 1996-11-21 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-06 JP JP9149586A patent/JP2962281B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-02 TW TW087108666A patent/TW494522B/zh active
- 1998-06-05 KR KR1019980020917A patent/KR100267409B1/ko not_active IP Right Cessation
- 1998-06-05 US US09/090,876 patent/US6210980B1/en not_active Expired - Fee Related
- 1998-06-08 CN CN98102364A patent/CN1202002A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW494522B (en) | 2002-07-11 |
| KR19990006705A (ko) | 1999-01-25 |
| JPH10340936A (ja) | 1998-12-22 |
| JP2962281B2 (ja) | 1999-10-12 |
| CN1202002A (zh) | 1998-12-16 |
| US6210980B1 (en) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2956830B2 (ja) | 半導体装置の製造方法 | |
| US8093074B2 (en) | Analysis method for semiconductor device | |
| US5214283A (en) | Method of determining the cause of open-via failures in an integrated circuit | |
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| KR100267409B1 (ko) | 반도체 장치 검사 패턴 및 방법 | |
| KR100325499B1 (ko) | 반도체 장치의 제조방법 | |
| US6645781B1 (en) | Method to determine a complete etch in integrated devices | |
| US20120231564A1 (en) | Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same | |
| KR100607408B1 (ko) | 반도체 기판의 신뢰성 평가방법 | |
| KR100983457B1 (ko) | 집적 회로 검사 방법 | |
| US20090250697A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20090212794A1 (en) | Test key for semiconductor structure | |
| US6995074B2 (en) | Method for manufacturing a semiconductor wafer | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| US7205167B2 (en) | Method to detect photoresist residue on a semiconductor device | |
| US7078247B2 (en) | Early detection of contact liner integrity by chemical reaction | |
| JPH0669307A (ja) | Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法 | |
| KR100684448B1 (ko) | 반도체 소자의 비아 검사법 | |
| US20080102637A1 (en) | Method and semiconductor structure for reliability characterization | |
| JP3788422B2 (ja) | 半導体装置の検査方法 | |
| KR100807044B1 (ko) | 반도체 장치 제조 공정 검사 방법 | |
| JPH10326815A (ja) | 半導体デバイスの多層ポリシリコン膜の誤整列分析方法 | |
| KR100685128B1 (ko) | 시편 제작 방법 | |
| KR20010066391A (ko) | 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법 | |
| JPH06163665A (ja) | 孔内の埋込み状態の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |