KR100290483B1 - 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 - Google Patents
테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 Download PDFInfo
- Publication number
- KR100290483B1 KR100290483B1 KR1019980059345A KR19980059345A KR100290483B1 KR 100290483 B1 KR100290483 B1 KR 100290483B1 KR 1019980059345 A KR1019980059345 A KR 1019980059345A KR 19980059345 A KR19980059345 A KR 19980059345A KR 100290483 B1 KR100290483 B1 KR 100290483B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- test pattern
- interlayer insulating
- plug
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극 검출 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
반도체 소자의 제조 공정중 층간 절연막 형성 공정에서 공극의 생성 여부를 파악하기 위해 칩의 원하는 단면 부위를 정확히 절단하여 전자가 투과할 수 있는 두께로 시료를 준비하여야 하므로 발생되는 여러 가지 문제점을 해결하고자 한다.
3. 발명의 해결 방법의 요지
반도체 기판에 전극 배선을 형성하고 층간 절연막을 형성한 후 콘택을 형성하여 플러그를 형성하고, 플러그와 접촉되도록 패드 전극을 형성하여 패드 전극의 어느 한쪽에 전압을 인가하고 다른 한쪽의 전극 패드에서 출력되는 전류의 양으로 공극의 생성 여부, 공극의 크기 및 전기적인 불량 여부를 검출할 수 있도록 한다.
Description
본 발명은 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극 검출 방법에 관한 것으로, 특히 층간 절연막 형성 공정에서 생성되는 공극 생성 여부, 생성된 공극의 크기 및 전기적인 불량 유발 여부를 전기적인 방법에 의해 판단할 수 있도록하여 층간 절연막 형성 공정의 신뢰성을 향상시킬 수 있는 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극 검출 방법에 관한 것이다.
미세한 배선간의 절연을 목적으로 증착하는 층간 절연막의 공극 생성 여부와 그 크기를 알아내기 위한 종래의 방법으로는 층간 절연막의 단면을 투과 전자 현미경을 이용하여 육안으로 관찰할 수밖에 없었다. 이 방법은 단지 단면이 형성되는 부위에서의 공극 생성 여부를 매우 국부적으로 관찰할 수밖에 없는 문제점이 있다. 또한 이 방법은 오로지 공극 발생 여부를 알기 위해서 원하지 않는 칩의 손상을 가져오기 때문에 쉽게 사용할 수 없다. 그리고 투과 전자 현미경의 시편을 만들기 위해서 많은 시간과 비용이 소요된다는 문제점도 있다.
도 1(a)는 층간 절연막에 사이에 공극이 형성된 상태를 도시한 레이아웃도이다. 반도체 기판 상부에 배선 전극이 형성되고, 배선 전극 상부에 절연막(13)이 형성된 상태에서 전체 구조 상부에 형성된 층간 절연막(14)에 공극(15)이 형성되어, 이후 층간 절연막(14)의 선택된 영역을 식각하여 콘택 홀을 형성하고 콘택 홀이 매립되도록 플러그(17)를 형성할 때 플러그(17)와 플러그(17) 사이에 브리지를 유발한다. 이의 단면을 투과 전자 현미경으로 관찰한 것을 도 1(b)에 나타낸다.
상기와 같은 종래의 방법에 의해 공극 또는 플러그의 브리지를 알아내기 위해서는 우선 칩의 원하는 단면 부위를 정확히 절단하여야 하며, 전자가 투과할 수 있는 두께로 시료를 준비하여야 하므로 시간과 노력이 많이 소요된다.
따라서, 본 발명은 칩에 손상을 가하지 않으면서 층간 절연막의 미세 공극을 효과적으로 검출할 수 있는 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극 검출 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 테스트 패턴 형성 방법은 반도체 기판 상부의 선택된 영역에 배선 전극을 형성한 후 상기 배선 전극을 포함한 전체 구조 상부에 절연막을 형성하는 단계와, 상기 절연막이 형성된 전체 구조 상부에 제 1 층간 절연막을 형성하는 단계와, 상기 제 1 층간 절연막의 선택된 영역을 식각하여 제 1 콘택 홀을 형성한 후 상기 제 1 콘택 홀에 플러그를 형성하는 단계와, 전체 구조 상부에 제 2 층간 절연막을 형성한 후 상기 제 2 층간 절연막의 선택된 영역을 식각하여 상기 플러그를 노출시키는 제 2 콘택 홀을 형성하는 단계와, 상기 제 2 콘택 홀이 매립되도록 금속층을 증착한 후 패터닝하여 전극 패드를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 테스트 패턴을 이용한 절연막의 공극 검출 방법은 반도체 기판 상부의 선택된 영역에 형성된 배선 전극과, 상기 배선 전극을 포함한 전체 구조 상부에 형성된 절연막과, 상기 절연막 상부에 형성된 제 1 층간 절연막과, 상기 제 1 층간 절연막의 선택된 영역에 형성된 플러그와, 상기 플러그를 노출시키도록 상기 제 1 층간 절연막 상부에 형성된 제 2 층간 절연막 상부에 상기 플러그와 접촉되도록 형성된 전극 패드로 이루어져 상기 전극 패드의 어느 하나에 전압을 인가하여 다른 하나의 전극 패드에서 출력되는 전류의 양으로 상기 제 1 층간 절연막에 생성된 공극을 검출하는 것을 특징으로 한다.
도 1(a)는 층간 절연막에 사이에 공극이 형성된 상태를 도시한 소자의 평면도.
도 1(b)는 도 1(a)의 1-1' 부분을 절단한 단면도로서, A 부분을 투과 전자 현미경으로 관찰한 사진.
도 2는 본 발명에 따라 형성된 테스트 패턴의 레이아웃도.
도 3(a) 내지 도 3(e)는 도 2의 2-2'선을 따라 절취한 상태로 본 발명에 따른 테스트 패턴 형성 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 4는 도 2의 3-3'선을 따라 절취한 상태의 단면도.
도 5는 도 2의 4-4'선을 따라 절취한 상태의 단면도.
도 6(a) 및 도 6(b)는 공극이 생성되었을 경우의 테스트 패턴의 단면도 및 이에 의한 입출력 전류의 그래프.
도 7(a) 및 도 7(b)는 공극이 생성되지 않았을 경우의 테스트 패턴의 단면도 및 이에 의한 입출력 전류의 그래프.
<도면의 주요 부분에 대한 부호 설명>
11 및 21 : 반도체 기판 21 및 22 : 절연막
13 및 23 : 배선 전극 14 및 24 : 제 1 층간 절연막
15 및 25 : 공극 17 및 27 : 플러그
26 : 제 1 콘택 홀 28 : 제 2 층간 절연막
29 : 금속 패드
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따라 형성된 테스트 패턴의 레이아웃도, 도 3(a) 내지 도 3(e)는 도 2의 2-2'선을 따라 절취한 상태로 본 발명에 따른 테스트 패턴 형성 방법을 설명하기 위해 순서적으로 도시한 단면도, 도 4는 도 2의 3-3'선을 따라 절취한 상태의 단면도, 도 5는 도 2의 4-4'선을 따라 절취한 상태의 단면도로서, 여기서는 도 3(a) 내지 도 3(e)에 도시된 단면도를 위주로 설명하기로 한다.
도 2 및 도 3(a)를 참조하면, 반도체 기판(21) 상부에 배선 전극(22)을 형성한다. 배선 전극(22)은 폴리실리콘을 500 내지 4000Å 증착하고, 식각 방지 마스크를 형성하여 건식식각하므로써 형성한다. 이때, 배선 전극(22)으로 사용되는 폴리실리콘상에 텅스텐실리사이드를 500 내지 3000Å의 두께로 증착하여 전극 배선(22)의 저항을 낮추어 준다. 배선 전극(22)을 포함한 전체 구조 상부에 절연막(23)을 증착한다. 절연막(23)은 후속 공정인 플러그 형성 공정을 실시할 때 플러그로부터 전극 배선을 절연하고, 반도체 기판(21)과 플러그를 절연하는 역할을 하는 것으로, 질화막 또는 산화막으로 200 내지 1500Å의 두께로 형성하며, 절연막(23)으로 질화막을 사용할 경우에는 그 하층에 응력 완충용 산화막을 50 내지 200Å의 두께로 형성한다. 이때, 전극 배선(22)의 간격과 높이에 의해 전극 배선(22) 사이에 매립되는 층간 절연막에 공극의 형성이 좌우되므로 전극 배선의 간격 또는 높이를 다양하게 변화시켜 공극의 생성 및 크기를 변화시킨다. 배선의 폭과 간격은 0.1 내지 2.0㎛ 정도로 한다.
도 2 및 도 3(b)를 참조하면, 전체 구조 상부에 제 1 층간 절연막(24)을 형성한다. 제 1 층간 절연막(24)은 1000 내지 10000Å의 두께로 산화막을 증착하여 형성하며, 이때 전극 배선(22) 사이에 매립된 제 1 층간 절연막(24)에 미세한 공극(25)이 생성된다. 제 1 층간 절연막(24)으로 사용되는 산화막은 상압 CVD 방법, 플라즈마 활성(PE) CVD 방법, 고온저압(LP) CVD 방법에 의해 형성하며, 증착 방식에 따라 층덮힘성이 다르고, 이로 인해 전극 배선(23) 사이의 공극(25) 발생 정도가 달라진다.
도 2 및 도 3(c)를 참조하면, 제 1 층간 절연막(24)의 선택된 영역을 식각하여 제 1 콘택 홀(26)을 형성한다. 제 1 콘택 홀(26)은 플러그를 형성하기 위한 것으로, 전극 배선(22) 사이의 넓은 곳에 원형의 식각 마스크를 사용하여 층간 절연막(24)을 식각하므로써 형성한다. 이때, 제 1 층간 절연막(24)의 식각에 대하여 절연막(23)은 전극 배선(22)을 보호하도록 되어 있고, 반도체 기판(21) 상부에 형성된 절연막(23)은 반도체 기판(21)과 플러그와의 절연막의 역할을 할 수 있도록 층간 절연막(24) 식각시 손상되지 않도록 한다.
도 2, 도 3(d) 및 도 4를 참조하면, 제 1 콘택 홀(26)이 매립되도록 전체 구조 상부에 폴리실리콘막을 증착한 후 전면 식각 공정 또는 CMP 공정을 실시하여 층간 절연막(24) 상부에 잔류하는 폴리실리콘막을 제거하여 제 1 콘택 홀(26)내에 플러그(27)를 형성한다. 플러그(25)를 형성하기 전에 제 1 콘택 홀(26)을 BOE 또는 HF 용액을 이용하여 세정한다. 또한, 플러그(27)를 형성하기 위한 폴리실리콘에 5가 이온을 첨가하여 저항을 낮추어 준다. 도 3(d)는 플러그(27)를 중심으로 절취한 상태의 단면도이고, 도 4는 플러그(27)와 플러그(27) 사이를 절취한 상태의 단면도이다. 도 4를 보면, 전극 배선(22)의 좁은 부위에서 플러그(27)와 플러그(27)를 연결시켜 주는 미세한 공극(25)이 전극 배선(22) 사이를 따라 형성되어 있다.
여기서 형성된 플러그(27)는 본 발명에서 테스트 패턴으로 형성하고자 하는 것중 하나로서 플러그(27)와 플러그(27)의 절연 여부를 측정하므로써 공극(25)의 생성 여부를 판단하기 위한 것이다. 실제로 소자의 제조중에 다층 배선 형성시 플러그를 형성하는데 전극 배선 사이에 공극이 존재할 경우 플러그와 플러그의 공극에 의한 접촉은 소자 불량의 주요 원인이 된다. 본 발명은 이와 같은 플러그와 플러그의 접촉 여부를 테스트 패턴을 형성하여 판단하고자 함이며, 결국 공극 생성 여부에 대한 공정의 신뢰도 판단도 가능하게 된다.
도 2 및 도 3(e)를 참조하면, 전체 구조 상부에 제 2 층간 절연막(28)을 형성한 후 플러그(27)가 노출되도록 제 2 층간 절연막(28)의 선택된 영역을 식각하여 제 2 콘택 홀을 형성한다. 제 2 층간 절연막(28)은 산화막을 이용하여 100 내지 5000Å의 두께로 형성한다. 제 2 콘택 홀은 플러그(27)와 같거나 작은 원형의 식각 마스크를 이용한 사진 및 식각 공정에 의해 형성한다. 금속층을 제 2 콘택 홀이 매립되도록 형성한 후 패터닝하여 사각형 모양의 패드 전극(29)을 형성한다. 패드 전극은 알루미늄 또는 텅스텐을 사용하여 1000 내지 5000Å의 두께로 형성한다.
도 5는 도 2의 4-4'선을 따라 절취한 상태의 단면도로서, 전극 배선 사이의 공극을 따라 절취한 상태의 단면도이다. 한쪽의 금속 패드(29)에 전압을 인가하여 다른쪽의 금속 패드(29)에서 출력되는 전류의 세기가 플러그와 플러그 사이에 형성된 층간 절연막에 공극의 존재 여부 및 크기에 의해서 결정되도록 한 것이 본 발명의 요지이다. 입력 단자(IN)에 0 내지 2.5V의 전압을 인가하여 출력 단자(OUT)에 출력되는 전류가 10-15A 이상이면 공극이 형성된 것으로 판단하고, 그 이하이면 공극이 형성되지 않은 것으로 판단한다.
도 6(a) 및 도 6(b)은 본 발명에 따른 테스트 패턴에 공극이 발생된 경우의 단면도 및 이에 의한 입출력 전류의 특성 그래프이고, 도 7(a) 및 도 7(b)는 본 발명에 다른 테스트 패턴에 공극이 발생되지 않은 경우의 단면도 및 이에 의한 입출력 전류의 특성 그래프이다.
도시된 바와 같이 테스트 패턴의 입력 단자(IN)에 전류를 인가하여 출력 단자(OUT)로 출력되는 전류를 측정한다. 이때, 배선 사이에 공극이 존재하여 플러그 사이의 공극을 따라서 폴리실리콘이 증착되었을 경우 입력 전류(X)에 비례하여 출력 전류(Y)가 나오게 된다. 곡선(Z1)의 기울기 정도에 따라서 공극(25)의 크기도 결정되는데 도 6(a)에 도시된 바와 같이 공극이 클수록 전류 흐름이 강해서 출력 전류(Z1)의 크기가 증가하게 된다.
도면 7(a)에는 공극이 형성되지 않았을 경우를 나타낸 것으로 플러그(27)와 플러그(27) 사이에는 공극이 없어 절연막(24)에 의해 완전히 절연되므로 입력 전류(X)에 대해 출력 전류(Z2)는 나타나지 않게 된다.
상술한 바와 같이 본 발명에 의하면 배선간을 절연하기 위한 층간 절연막 형성시 발생하는 미세 공극을 전기적인 방법에 의해 판단하므로써 공극의 생성 여부, 공극의 크기 및 전기적인 불량 여부를 알 수 있도록 하여 층간 절연막 형성 공정의 신뢰도를 측정할 수 있도록 한다. 특히, 배선의 폭, 배선간의 간격 및 배선의 높이 등에 의해 생성되는 공극의 발생 정도 및 크기를 전기적인 방법에 의해 정량적으로 판단할 수 있도록 하여 체계적인 공정 한계 설정 및 공정 개선 실험에 매우 유용하게 사용될 수 있다.
Claims (19)
- 반도체 기판 상부의 선택된 영역에 배선 전극을 형성한 후 상기 배선 전극을 포함한 전체 구조 상부에 절연막을 형성하는 단계와,상기 절연막이 형성된 전체 구조 상부에 제 1 층간 절연막을 형성하는 단계와,상기 제 1 층간 절연막의 선택된 영역을 식각하여 제 1 콘택 홀을 형성한 후 상기 제 1 콘택 홀에 플러그를 형성하는 단계와,전체 구조 상부에 제 2 층간 절연막을 형성한 후 상기 제 2 층간 절연막의 선택된 영역을 식각하여 상기 플러그를 노출시키는 제 2 콘택 홀을 형성하는 단계와,상기 제 2 콘택 홀이 매립되도록 금속층을 증착한 후 패터닝하여 전극 패드를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 배선 전극은 폴리실리콘으로 형성된 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 2 항에 있어서, 상기 폴리실리콘은 500 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 배선 전극은 폴리실리콘 및 텅스텐실리사이드로 이루어진 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 4 항에 있어서, 상기 텅스텐실리사이드는 500 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 절연막은 질화막 또는 산화막으로 형성되는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 절연막은 200 내지 1500Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항 및 제 6 항에 있어서, 상기 절연막으로 상기 질화막을 사용할 경우에는 상기 질화막 하부에 응력 완충용 산화막을 50 내지 200Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 전극 배선의 폭 및 간격은 0.1 내지 2.0㎛인 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 제 1 층간 절연막은 산화막을 1000 내지 10000Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 10 항에 있어서, 상기 산화막은 상압 CVD 방법, 플라즈마 활성 CVD 방법 및 고온저압 CVD 방법에 의해 형성되는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 제 1 콘택 홀은 상기 전극 배선 사이의 넓은 곳에 원형의 식각 마스크를 사용하여 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 플러그는 폴리실리콘으로 형성되는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항 및 제 13 항에 있어서, 상기 플러그를 형성하기 위한 폴리실리콘에 5가 이온을 첨가하여 상기 플러그의 저항을 낮추는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 제 2 층간 절연막은 산화막을 이용하여 100 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 패드 전극은 알루미늄 또는 텅스텐을 사용하여 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 16 항에 있어서, 상기 알루미늄 또는 텅스텐은 1000 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 테스트 패턴 형성 방법.
- 제 1 항에 있어서, 상기 전극 패드에 인가되는 전압은 0 내지 2.5V인 것을 특징으로 하는 테스트 패턴 형성 방법.
- 반도체 기판 상부의 선택된 영역에 형성된 배선 전극과,상기 배선 전극을 포함한 전체 구조 상부에 형성된 절연막과,상기 절연막 상부에 형성된 제 1 층간 절연막과,상기 제 1 층간 절연막의 선택된 영역에 형성된 플러그와,상기 플러그를 노출시키도록 상기 제 1 층간 절연막 상부에 형성된 제 2 층간 절연막 상부에 상기 플러그와 접촉되도록 형성된 전극 패드로 이루어져 상기 전극 패드의 어느 하나에 전압을 인가하여 다른 하나의 전극 패드에서 출력되는 전류의 양으로 상기 제 1 층간 절연막에 생성된 공극을 검출하는 것을 특징으로 하는 테스트 패턴을 이용한 절연막의 공극 검출 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059345A KR100290483B1 (ko) | 1998-12-28 | 1998-12-28 | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059345A KR100290483B1 (ko) | 1998-12-28 | 1998-12-28 | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043042A KR20000043042A (ko) | 2000-07-15 |
| KR100290483B1 true KR100290483B1 (ko) | 2001-08-07 |
Family
ID=19566296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059345A KR100290483B1 (ko) | 1998-12-28 | 1998-12-28 | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290483B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403319B1 (ko) * | 2001-12-20 | 2003-10-30 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 형성 방법 |
| KR100476985B1 (ko) * | 2002-08-09 | 2005-03-18 | 김용욱 | 전자부품의 회로패턴 오픈장치 |
| KR100476983B1 (ko) * | 2002-08-09 | 2005-03-17 | (주)시티엠 | 전자부품의 회로패턴 오픈방법 |
| US7679083B2 (en) * | 2007-03-30 | 2010-03-16 | Samsung Electronics Co., Ltd. | Semiconductor integrated test structures for electron beam inspection of semiconductor wafers |
-
1998
- 1998-12-28 KR KR1019980059345A patent/KR100290483B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043042A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| US5780870A (en) | Semiconductor device and a process of manufacturing the same | |
| US8697455B2 (en) | Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| KR19980081493A (ko) | 반도체 장치의 제조방법 | |
| KR101030295B1 (ko) | 반도체 소자의 소자 분리막 검사용 필드 트랜지스터 | |
| US6380556B1 (en) | Test structure used to measure metal bottom coverage in trenches and vias/contacts and method for creating the test structure | |
| JPH09213759A (ja) | 半導体装置 | |
| JPH11145281A (ja) | 半導体装置の製造方法 | |
| US6204073B1 (en) | Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements | |
| JP2962281B2 (ja) | 半導体装置の検査パターンおよび半導体装置の検査方法 | |
| JP3094945B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007123755A (ja) | ボイド検出装置、その製造方法及び評価方法 | |
| KR100293828B1 (ko) | 반도체 소자의 패턴 손상 검출방법 | |
| KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
| US20210109051A1 (en) | Inspection Structure and Inspection Method | |
| KR100871756B1 (ko) | 반도체 소자의 모니터링용 패턴 및 형성방법 | |
| JP3332022B2 (ja) | 半導体装置のダメージ評価方法 | |
| KR100369349B1 (ko) | 지문인식용 집적소자 | |
| JPH0758082A (ja) | コンタクト構造のオーバエッチング量測定方法 | |
| KR100272262B1 (ko) | 게이트 산화막의 특성 및 손상 측정용 테스트패턴 | |
| US20020047184A1 (en) | Electronic component having a semiconductor chip | |
| KR100672764B1 (ko) | 반도체 메모리 장치의 테스트 패턴 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |