KR19980081493A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR19980081493A
KR19980081493A KR1019980013729A KR19980013729A KR19980081493A KR 19980081493 A KR19980081493 A KR 19980081493A KR 1019980013729 A KR1019980013729 A KR 1019980013729A KR 19980013729 A KR19980013729 A KR 19980013729A KR 19980081493 A KR19980081493 A KR 19980081493A
Authority
KR
South Korea
Prior art keywords
hole
formation region
based alloy
insulating film
manufacturing
Prior art date
Application number
KR1019980013729A
Other languages
English (en)
Other versions
KR100325499B1 (ko
Inventor
아이자와가즈오
Original Assignee
가네코히사시
닛폰덴키(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코히사시, 닛폰덴키(주) filed Critical 가네코히사시
Publication of KR19980081493A publication Critical patent/KR19980081493A/ko
Application granted granted Critical
Publication of KR100325499B1 publication Critical patent/KR100325499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 목적은 Al계 합금을 구멍내에 매립하는 고온 스패터의 종료후, 즉시, 비파괴 상태로 매립불량을 검출할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
웨이퍼상에 소자 형성영역과 검사 패턴 형성영역을 설치하고, 반도체 기판(1) 및 절연막(2)상에 배선층(3)을 형성하고, 배선층(3) 및 반도체 기판(1)상에 층간 절연막(4)을 형성하고, 소자 형성영역의 층간 절연막(4)에 배선층(3)을 노출시키는 제 1 구멍을 형성하고, 검사 패턴 영역의 층간 절연막에 반도체 기판(1)을 노출시키는 제 1 구멍과 동일한 형상의 제 2 구멍을 형성하고, 제 1 및 제 2 구멍내에 Al계 합금을 매립하고, 제 2 구멍을 관찰하고, 제 1 구멍에 보이드가 발생하고 있는지 아닌지를 검사한다.

Description

반도체 장치의 제조방법
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히, Al계 합금을 고온 공정을 사용하여 구멍내에 매립할때 구멍내의 불량 매립을 매립공정 종료직후에 용이하게, 또한, 단시간에 검출가능한 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 미세화에 따라 하층배선과 상층배선을 접속하는 구멍의 치수도 미세화되고 있다. 하층 및 상층배선에는 통상 Al계 합금이 사용되고 있는데 이 Al계 합금은 통상 스패터법으로 형성하고 있다. 구멍칫수의 미세화가 진전되고 구멍칫수의 가로세로비(aspect ratio; 구멍깊이/구멍지름)가 약 0.8을 초과하면 구멍내에서의 Al계 합금의 스텝 커버리지(step coverage)가 저하되고 때로는 접속할 수 없는 경우가 발생한다. 이 결과 배선의 신뢰성이 저하되고 또는 도통불량을 발생시키고 디바이스의 신뢰성이 문제로 된다. 그래서 Al계 합금보다 스텝 커버리지가 양호한 Ti, TiN 등을 Al계 합금을 매립하기 전에 적층하는 것에 의해서 전기적 접속을 확보하는 방법도 있으나 공정수가 증가된다.
이 문제를 해결하기 위해서 미세구멍내의 Al계 합금의 스텝 커버리지를 향상시키기 위한 매립 방법 몇 가지가 제안되어 있다. 그 방법의 하나인 고온 Al 스패터를 도 5a, 5b, 5c를 사용하여 공정순으로 설명한다.
도 5a에 도시된 바와 같이 제 1 배선층(3)을 Si기판(1) 및 그위의 절연막(2)상에 형성한다. 제 1 배선층(3) 및 절연막(2)상에 층간 절연막(4)을 CVD법 등으로 형성하고, 그 층간 절연막(4)에 리소그래피 공정 및 드라이에칭 공정을 실시하여 관통구멍(5)을 제조한다. 다음에, Al계 합금과 반응성이 양호한 재료인 Ti막(7)을 층간절연막(4)상 및 관통구멍(5)내에 일체로 형성한 후(도 5b), 동일한 진공중에서 Al계 합금(14)을 우선 150℃ 이하의 저온으로 소망하는 막 두께의 약 1/3 ∼ 1/2 정도 스패터에 의해 퇴적한 후, 나머지 막 두께의 Al계 합금(14)을 400 ∼ 500℃의 온도로 가열한 상태에서 스패터하므로서 구멍내에 Al계 합금(14)을 매립하는 것이 가능해진다(도 5c).
그런데, 이같은 고온 스패터로 관통구멍(5)내에 Al계 합금(14)을 매립하는 방법에서 때로는 도 6에 도시된 것 같은 구멍내에 보이드(12)를 가진 불량 매립 구멍(15)이 발생하는 경우가 있다. 이같은 매립불량은 장치내 진공도의 저하나 히터온도의 저하에 의해서 Al계 합금(14)의 유동성이 나빠지며 돌출 형상이 성장하여 Al계 합금(14)이 구멍입구를 막은 결과로 발생하는 등 매립과정의 초기에 구멍 상부가 폐쇄된 것에 의해서 발생한다. 이같은 불량 매립 구멍(15)이 발생하면, 구멍내의 Al계 합금의 스텝 커버리지가 저하된 경우와 마찬가지로 배선의 신뢰성 저하를 유도하는 결과가 된다. 따라서 구멍내에 불량 매립의 보이드(12)를 발생시켜서는 안된다. 또는, 발생시켰다 하더라도 불량 매립의 유무를 검출하는 것이 중요하다. 그런데, 불량 매립의 유무는 도 6에 도시된 바와 같이 구멍상부가 Al계 합금(14)으로 막혀있기 때문에 구멍상부를 관찰해도 알 수 없다. 이때문에 종래에는 매립종료후 곧바로 웨이퍼를 절개하고 SEM 관찰하므로서 불량 매립 유무를 확인할 필요가 있었다. 이 방법에서는 수많은 구멍을 확인하는 것이 곤란하다는 것과, 매립공정이 종료된 제품칩을 절개하는 일은 사실상 할 수 없다는 것과, 모니터용의 웨이퍼를 사용한 검출방법으로는 실제 제품과의 대응을 취하기 어렵고, 또한, 비용이 증가된다는 몇가지 문제점이 있었다.
이 문제점을 피하기 위해서 비파괴 상태로 제품상에서 Al계 합금의 매립불량을 검출하는 방법이 특개평 6-69037호 공보에 제안되어 있다. 도 7a, 7b에 그 방법을 도면에 따라서 도시한다. 도 7a 및 도 7b는 웨이퍼 상에 제품패턴과 동시에 콘텍트구멍으로의 Al계 합금의 매립에 있어서의 불량 검출 관찰패턴이며 기층 금속(71)은 기판중에 Al이 돌출하여 빠져나가는 것을 방지하기 위해서 Ti/TiON/Ti 구조로 되어 있다. 도 7a에는 Al계 합금의 매립공정 종료후의 불량 검출 관찰패턴을 도시한다. 양호하게 매립되어 있는 구멍(17)에서는 Al계 합금, 여기에서는 AlSi(18) 및 기층금속(71)의 상층의 Ti와의 반응생성물 Al-Si-Ti(19)가 구멍내 및 배선 하층부에 형성되어 있다. 한편, 불량 매립이 발생하고 있는 구멍(20)에서는 반응생성물(19)이 구멍내에는 생성되지 않으며 미반응 Ti가 남는다. 다음에, 리소그래피 공정에 의해서 불량검출 관찰패턴을 노출시키고 습식 에칭에 의해서 Al계 합금(18)만 선택적으로 제거한다(도 7b, Al계 합금(18) 제거후 SEM 등으로 구멍 표면을 관찰하면 양호하게 매립된 구멍(17)내에 남은 Al-Si-Ti 합금(19)은 표면 요철이 크고 한편 매립불량의 구멍(20)내에 남은 미반응 Ti는 표면이 매끄러우며 양자의 차이는 그 표면 형상으로 판단할 수 있다.
이 방법에 의하면 비파괴 상태로도 제품상에서 불량 매립의 유무를 검출하는 것이 가능하게 된다.
그러나, 상기의 방법으로는 비파괴상태로도 제품상에서 매립불량을 검출할 수 있으나, 불량을 검출하기 위해서는 리소그래피 공정에 의해서 검출패턴만 노출시키는 공정과 Al을 에칭하는 공정을 필요로 하고 있으며 공정수의 증가나 제조비용의 증가라는 단점이 있다. 또한, 검출까지 시간을 요하기 때문에 비록 불량 매립이 검출된다고 해도 검출까지 동안에 Al의 매립을 행한 제품에까지 불량 매립이 파급될 우려가 있고 제조로의 손상이 확대된다는 문제가 있다. 이같은 문제들은 Al 매립을 행한 후, 즉시, 불량 매립을 검출할 수 없다는 점에 문제점이 있다.
따라서, 본 출원 발명의 목적은 고온 스페터 종료후 즉시, 또한, 용이하게 불량 매립을 검출할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명의 반도체 장치의 제조방법은 소자 형성영역 및 검사 패턴 형성영역을 갖는 반도체 웨이퍼의 상기 소자 형성영역에 배선층을 형성하는 한편, 상기 검사 패턴 형성영역에는 배선층을 형성하지 않는 공정과, 전체면에 층간 절연막을 형성하는 공정과, 상기 층간 절연막을 선택적으로 제거하는 것에 의해서 상기 소자 형성영역에 형성된 상기 배선층의 일부를 노출시키는 제 1 구멍 및 상기 검사 패턴 형성영역의 실리콘층의 일부를 노출시키는 제 2 구멍을 형성하는 공정과, 상기 제 1 및 제 2 구멍내에 Al계 합금을 매립하는 공정을 갖는 것을 특징으로 하고 있다.
또한, 본 발명의 반도체 장치의 제조방법은 상기 제 1 구멍은 복수개의 제 1 구멍군으로서 형성되고, 상기 제 2 구멍은 복수개의 제 2 구멍군으로서 형성되며, 상기 제 1 구멍군의 각 구멍의 크기 및 간격은 상기 제 2 구멍군의 각 구멍의 크기 및 간격과 실질적으로 동일하다는 것을 특징으로 하고 있다.
본 발명에 의하면 검사 패턴 영역에 형성된 제 2 구멍에 Al계 합금이 양호하게 매립되면 그 구멍에서는 실리콘층과 Al이 상호 확산을 일으키고 소위 스파이크 현상이 일어난다. 이 결과, 구멍 상부는 평탄화되지 않고 구멍내에 Al이 없어진다. 또한 패임이 생긴다. 한편, 불량 매립(보이드)이 발생한 경우, 구멍내부에 Al이 유동하지 않으므로 Al과 실리콘층은 상호확산하지 않으며 구멍상부는 평탄화된 상태가 된다. 이 제 2 구멍의 상부를 SEM등으로 관찰하므로서 Al계 합금의 고온 스패터 종료후, 즉시 비파괴 상태로 소자 형성영역의 제 1 구멍의 매립불량을 검출할 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예를 설명하기 위한 공정 단면도.
도 2a 내지 도 2c는 본 발명의 실시예를 설명하기 위한 공정 단면도.
도 3은 본 발명의 실시예를 설명하기 위한 공정 단면도.
도 4는 본 발명의 실시예를 설명하기 위한 공정 단면도.
도 5a 내지 도 5c는 구멍내에 Al계 합금을 매립하는 방법의 일예를 설명하기 위한 공정 단면도.
도 6은 구멍내에 Al계 합금을 매립하는 방법에 있어서 발생한 불량 매립을 도시하는 단면도.
도 7a 및 7b는 종래의 불량 매립 검출방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : Si 기판 2 : 절연막
3 : 제 1 배선층 4 : 층간 절연막
5 : 관통구멍 7 : Ti
8 : AlCu 12 : 보이드
14 : Al계 합금 18 : AlSi
19 : Al-Si-Ti 합금 71 : Ti/TiON/Ti
90 : Al-Cu-Ti 합금
이하, 본 발명의 상기 목적, 특징 및 이점을 명확하게 하도록 첨부된 도면을 사용하여 본 발명의 실시예에 대해서 설명한다.
본 발명의 제 1 실시예를 도 1a 내지 도 4를 사용하여 설명한다.
도 1에 있어서 좌측이 검사 패턴 형성영역, 우측이 이 패턴 형성영역을 도시하고 있다.
우선, 도 1a에 도시된 바와 같이 제 1 배선층(3)을 Si 기판 및 그 위의 절연막(2)상에 형성한다. 절연막(2)은 주로 SiO2로 구성되고 있는데 인이나 /*보론 등을 포함하고 있거나 또는 그것들을 적층하여 퇴적시킨 것도 무방하다. 제 1 배선층(3)은 반사방지막을 포함하는 Al계 합금과 장벽 금속의 적층막으로 구성되고 있으며, 예로서, TiN3a/Al계 합금 3b/TiN3C/Ti3d를 두께 약 500 ∼ 800nm정도 스패터법등으로 형성한다. 다음에 제 1 배선층(3)을 패터닝한다. 이때 검사 패턴 형성영역에서는 Si기판(1)을 노출시켜둔다. 계속해서 이 패턴 영역에서는 제 1 배선층(3) 및 절연막(2)상에 검사 패턴 영역에서는 Si기판(1)상에 층간 절연막(4)을 CVD법 등으로 형성한다. 이 층간 절연막(4)은 도포막이나 화학적 기계적 연마 등을 사용하여 평탄화하고 있다(도 1b). 그 후, 양 패턴 형성영역의 층간 절연막(4)에 리소그래피 공정 및 드라이에칭 공정을 실시하고, 도 1c에 도시하듯이 본 패턴 형성영역에 관통구멍(5)을, 검사 패턴 형성영역에 본 패턴과 동일한 형상의 구멍(6)을 개구한다. 검사 패턴 형성영역은 웨이퍼내에 1 개소 이상, 예로서, 도 4에 도시하듯이 웨이퍼 중앙이나 가장자리 4개소 등에 설치되게 작성한다. 또, 하나의 검사 패턴에 복수개의 구멍을 두고 형상뿐아니고 구멍끼리의 간격도 본 패턴과 동등하게 한다. 특히, 본 패턴의 여러가지 구멍 패턴 중에서 불량 매립이 일어나기 쉬운 패턴과 동등한 검사 패턴을 두어도 좋다.
다음에, Al의 젖음성 향상을 위한 기층 금속으로서 스패터법으로 Ti(7)를 양패턴상에 막으로 형성한다(도 2a). Ti(7)는 구멍 바닥의 Ti가 계속해서 2단계로 나뉘어 행해지는 Al계 합금의 매립공정이 1단계째의 공정으로 스패터되는 Al계 합금과 모두 반응하는 두께(약 20 ∼ 50nm정도)로 형성한다.
그후, 동일한 진공중에서 도 2b와 같이 Al계 합금으로서 AlCu(8)를 구멍바닥의 Ti(7)가 모두 AlCu와의 합금층이 되는 두께(약 200 ∼ 400nm 정도)로 Al가 응집하지 않는 온도(대체로 300℃ 이하)로 양패턴상에 막을 형성한다. 이때의 스패터는 약 1000nm/min 정도의 비율로 행한다. 절연막(4)상에는 도 2a에서 구멍내보다 조금 두껍게 Ti(7)가 형성되므로 합금층으로 되지 않은 Ti가 남아 있다. 양패턴이 더불어 이 공정에서는 동일 형상으로 되어 있다. 다음에 동일 진공중에서 소망하는 막 두께(약 600 ∼ 800nm)의 나머지의 AlCu(8)를 유동성이 양호하게 되는 온도(웨이퍼 온도가 약 400 ∼ 450℃의 범위)로 스패터 속도를 약 100 ∼ 200nm/min 정도로 느리게 해서 양패턴상에 막을 형성한다.
도 2c에 도시한 바와 같이 본 패턴에 있어서 구멍상부에서 AlCu(8)가 막히기 전에 AlCu(8)가 유동한 경우, 관통구멍(5)내에 AlCu(8)가 퇴적된다. 이 결과 양호하게 매립된 구멍(9)이 형성된다. 그런데, 구멍 상부에서 AlCu(8)가 막히고 구멍(5)내에 AlCu(8)가 유동하지 않았던 경우에는 불량 매립을 일으킨 보이드(12)를 갖는 구멍(10)이 형성된다. 불량 매립을 갖는 구멍(10) 및 없는 구멍(9)의 양자 모두 AlCu(8)의 표면은 평탄화되고 있으며 상부에서는 불량유무를 검출할 수 없다.
한편, 검사패턴에서는 구멍 상부에서 AlCu(8)가 막히지 않았던 경우, 즉 본 패턴에서는 구멍(9)과 같은 양호한 매립에 얻어지는 경우에는 구멍 바닥에 유동해온 AlCu(8)와 하늘의 Al-Cu-Ti 합금층(9) 및 또한 하층의 Si 기판(1)과 반응한다. 이때 AlCu(8)는 Si 기판(1)중에 확산되며 Si 기판내에 스파이크(21)를 형성한다. 이 스파이크(21)의 형성에 의해서 구멍 중에 유동해 온 AlCu(8)가 감소한다. 이 결과, AlCu(8)가 소정의 막두께에 이르렀을때 양호하게 매립된 검사 패턴의 구멍(11)에서는 구멍내에 AlCu가 없어진다. 또는, 도 3에 도시하듯이 패임이 발생한다. 그것에 대해서 구멍 상부에서 AlCu(8)가 막힌 경우, 즉, 본 패턴에서 구멍(10) 같은 불량 매립이 일어나는 경우에는 검사 패턴에 있어서도 구멍 바닥에 AlCu(8)가 유동하지 않고 AlCu(8)과 Al-Cu-Ti 및 Si 기판과의 반응이 일어나지 않는다. 이 결과, AlCu(8)가 구멍 상부에서 평탄화되고 보이드(12)가 발생한 불량 매립이 있는 검사 패턴의 구멍(13)이 형성된다.
이와같이 해서 형성된 검사 패턴의 구멍을 상부에서 SEM 등으로 관찰하는 것에 의해 구멍에 패임이 있으면 양호, 평탄화되고 있으면 불량 매립이라고 판단할 수 있다. 따라서, 매립공정 종료직후에 용이하고 단시간에 불량 매립의 유무를 검사하는 것이 가능하게 된다.
여기에서는 Al계 합금의 구멍 내측벽으로의 부착을 양호하게 하고, 또한, 구멍을 양호하게 매립하기 위해서 Al계 합금의 퇴적을 저온(Al가 응집하지 않는 온도)과 고온(Al의 유동성이 양호해지는 온도)의 2단계로 행하고 있다. 이 2단계의 막의 형성을 동일한 막형성실 내에서 행해도 또는 다른 막형성실 내에서 행해도 마찬가지의 효과가 일어난다. 동일한 막형성실 내에서 행하는 경우에는 300℃ 이하의 막형성은 웨이퍼 온도가 400 ∼ 450℃가 되게 가열 단계를 설정해 두지만 웨이퍼 뒷편으로부터 가스가 흐르지 않게 함으로서 실현한다. 스패터 파워는 100nm/min 정도가 되게 설정한다. 그 후, 웨이퍼 뒷면으로부터 가스를 흘리고 400 ∼ 450℃로 막을 형성한다. 스패터 파워를 100 ∼ 200nm/min 정도가 되게 설정한다.
또한, Al 매립방법은 고은 스패터법에 한하지 않으며 리플로법이나 고압 스패터법등 고온으로 Al을 유동시키는 방법이면 어떤 방법이어도 좋다.
또, 이 실시예에서는 Al계 합금으로서 AlCu를 사용했는데 Si나 Ge 등 다른 원소를 함유해도 무방하다. 또, 기층배선에 Al계 합금을 사용했는데 고융점 금속배선, 예로서, W여도 좋다.
또한, 이 실시예에서는 검사 패턴의 구멍을 Si 기판상에 형성하였으나 이것에 한하지 않으며, 예로서, 메모리 캐퍼시터의 폴리실리콘상에 형성해도 좋다.
이상, 설명한 바와 같이 본 발명에 의하면 이 패턴과 동일한 검사 패턴을 제품 웨이퍼상에 작성하므로서 고온 스패터 등에 의한 Al계 배선의 형성, 특히, Al 불량 매립의 검출을 비파괴 상태로, 또한, 매립공정후 즉시 용이하게, 또한, 단시간에 행할수 있는 반도체 장치의 제조방법을 제공할 수 있다. 이것에 의해, 레퍼런스 웨이퍼의 삭감이나 검출까지 사이에 제조되는 불량제품의 증가를 방지할 수 있고 제조비용을 감소시킬 수 있다. 또, 검사패턴이 본 패턴과 동일하다는 것에서 불량 매립 유무의 검사 정밀도가 향상한다는 효과도 얻어진다.

Claims (6)

  1. 반도체 장치의 제조방법에 있어서,
    소자 형성영역 및 검사 패턴 형성영역을 갖는 반도체 웨이퍼의 상기 소자 형성영역에 배선층을 형성하는 한편 상기 검사 패턴 형성영역에는 배선층을 형성하지 않는 공정과,
    전체면에 층간 절연막을 형성하는 공정과,
    상기 층간 절연막을 선택적으로 제거하므로서 상기 소자 형성영역에 형성된 상기 배선층의 일부를 노출시키는 제 1 구멍 및 상기 검사 패턴 형성영역의 실리콘층의 일부를 노출시키는 제 2 구멍을 형성하는 공정과,
    상기 제 1 및 제 2 구멍내에 Al계 합금을 매립하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 검사 패턴 형성영역은 상기 반도체 웨이퍼에서 중앙을 포함하여 복수개의 장소에 설치되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서, 상기 배선층은 Al계 배선 또는 W배선인 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 1 항에 있어서, 상기 실리콘층은 단결정 실리콘 기판 또는 폴리실리콘층인 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 구멍내에 Al계 합금을 매립한 후, 상기 검사 패턴 형성영역의 상기 제 2 구멍을 관찰하는 공정을 더 포함하며,
    이것에 의해 상기 소자 형성영역의 상기 제 1 구멍에 보이드가 발생하고 있는지 아닌지를 검사하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 구멍은 복수개의 제 1 구멍군으로서 형성되고,
    상기 제 2 구멍은 복수개의 제 2 구멍군으로서 형성되고,
    상기 제 1 구멍군의 각 구멍의 크기 및 간격은 상기 제 2 구멍군의 각 구멍의 크기 및 간격과 실질적으로 동일한 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019980013729A 1997-04-17 1998-04-17 반도체 장치의 제조방법 KR100325499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-100353 1997-04-17
JP9100353A JP2967755B2 (ja) 1997-04-17 1997-04-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19980081493A true KR19980081493A (ko) 1998-11-25
KR100325499B1 KR100325499B1 (ko) 2002-06-26

Family

ID=14271746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013729A KR100325499B1 (ko) 1997-04-17 1998-04-17 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6225227B1 (ko)
JP (1) JP2967755B2 (ko)
KR (1) KR100325499B1 (ko)
CN (1) CN1118870C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702127B1 (ko) * 2005-06-30 2007-03-30 주식회사 하이닉스반도체 반도체소자의 결함검사방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP3961427B2 (ja) * 2003-01-14 2007-08-22 株式会社東芝 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置
CN100339968C (zh) * 2004-03-26 2007-09-26 力晶半导体股份有限公司 一种管状缺陷的检测方式
TWI267183B (en) 2004-09-29 2006-11-21 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP2006310783A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 回路装置
US8772939B2 (en) 2008-08-04 2014-07-08 Micron Technology, Inc. Polishing systems and methods for removing conductive material from microelectronic substrates
CN104064487B (zh) * 2013-03-19 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种硅通孔质量检测方法
US20160104669A1 (en) * 2014-10-08 2016-04-14 Infineon Technologies Ag Semiconductor structure with improved metallization adhesion and method for manufacturing the same
KR20180085119A (ko) 2017-01-17 2018-07-26 삼성전자주식회사 기판 가공 방법 및 그를 이용한 반도체 소자의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288664A (en) * 1990-07-11 1994-02-22 Fujitsu Ltd. Method of forming wiring of semiconductor device
JP2907971B2 (ja) * 1990-08-14 1999-06-21 株式会社東芝 半導体素子用パターンの形成または試験方法
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JPH053143A (ja) * 1991-04-19 1993-01-08 Hitachi Ltd 位置合せ方法および装置
JPH0669307A (ja) 1992-03-26 1994-03-11 Sony Corp Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法
JP3154802B2 (ja) * 1992-03-31 2001-04-09 株式会社東芝 パターン欠陥検査装置
US5422498A (en) * 1993-04-13 1995-06-06 Nec Corporation Apparatus for diagnosing interconnections of semiconductor integrated circuits
JPH0766263A (ja) * 1993-08-26 1995-03-10 Sumitomo Metal Ind Ltd 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ
JPH07297277A (ja) 1994-04-22 1995-11-10 Nec Corp 半導体装置の検査方法
US5504017A (en) * 1994-12-20 1996-04-02 Advanced Micro Devices, Inc. Void detection in metallization patterns
JPH0997277A (ja) * 1995-09-29 1997-04-08 Sharp Corp 設計支援装置
US5545570A (en) * 1995-09-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of inspecting first layer overlay shift in global alignment process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702127B1 (ko) * 2005-06-30 2007-03-30 주식회사 하이닉스반도체 반도체소자의 결함검사방법

Also Published As

Publication number Publication date
KR100325499B1 (ko) 2002-06-26
JPH10294347A (ja) 1998-11-04
CN1204149A (zh) 1999-01-06
JP2967755B2 (ja) 1999-10-25
CN1118870C (zh) 2003-08-20
US6225227B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
EP0523856A2 (en) Method of via formation for multilevel interconnect integrated circuits
EP0127020A2 (en) Method of manufacturing multi-layer semiconductor device
KR100325499B1 (ko) 반도체 장치의 제조방법
CN1168739A (zh) 新型通孔外形及其制造方法
EP0318954A2 (en) Semiconductor device having a composite insulating interlayer
US6660624B2 (en) Method for reducing fluorine induced defects on a bonding pad surface
US7737027B2 (en) Method of manufacturing a semiconductor device
US7638424B2 (en) Technique for non-destructive metal delamination monitoring in semiconductor devices
KR100607408B1 (ko) 반도체 기판의 신뢰성 평가방법
KR100267409B1 (ko) 반도체 장치 검사 패턴 및 방법
KR100290483B1 (ko) 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법
US20010014528A1 (en) Method of manufacturing unlanded via plug
US20070166998A1 (en) Interconnecting process and method for fabricating complex dielectric barrier alyer
KR100486219B1 (ko) 반도체제조공정모니터링패턴
JPH07297277A (ja) 半導体装置の検査方法
JPH0669307A (ja) Ａｌ系材料形成不良検出方法及びＡｌ系材料形成方法
JPH0837235A (ja) 金属配線形成方法
KR0156122B1 (ko) 반도체장치의 제조방법
US20080102637A1 (en) Method and semiconductor structure for reliability characterization
KR0135254B1 (ko) 반도체 소자의 배선층 상호 연결방법
KR100505614B1 (ko) 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
KR20000059710A (ko) 반도체 소자의 금속 배선 테스트 패턴
JPH06163665A (ja) 孔内の埋込み状態の検査方法
KR20030073996A (ko) 메탈 라인 제조 방법
KR20000018996A (ko) 콘택 비아의 충전 매립 능력이 향상된 다층 배선 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee