KR100486219B1 - 반도체제조공정모니터링패턴 - Google Patents

Abstract

반도체장치의 금속배선을 위한 배선패턴을 형성하는 공정을 모니터링하기 위하여 반도체 웨이퍼의 스크라이브 라인 내에 형성된 필드산화막 상부에 구비된 반도체 제조 공정 모니터링 패턴과 그 제조방법 및 이를 이용한 반도체 제조 공정 모니터링 방법에 관하여 개시한다. 반도체 제조 공정 모니터링 패턴은 반도체 웨이퍼의 칩 내부에 반도체장치의 소정 패턴을 형성하기 위하여 진행하는 반도체 제조 공정을 모니터링하기 위하여 상기 반도체 웨이퍼의 칩과 칩 사이를 구분하는 스크라이브 라인 내에 형성된 필드산화막 상부에 구비한다.

Description

반도체 제조 공정 모니터링 패턴{Pattern for monitoring semiconductor fabricating process}

본 발명은 반도체장치의 금속배선을 위한 배선패턴을 형성하는 공정을 모니터링하기 위하여 반도체 웨이퍼의 스크라이브 라인 내에 형성된 필드산화막 상부에 구비된 반도체 제조 공정 모니터링 패턴과 그 제조방법 및 이를 이용한 반도체 제조 공정 모니터링 방법에 관한 것이다.

반도체 제조 공정이라 함은 웨이퍼라 불리는 반도체기판 상에 반도체 장치를 제조하는 일련의 제조과정을 일컫는 말이며, 반도체기판 중 반도체장치의 단위소자를 형성하는 부위를 활성영역(active region)이라 하며, 통상 필드산화막을 단위소자간 분리막으로 이용하여 활성영역을 한정한다. 한편, 동일 반도체기판(또는 웨이퍼) 상에는 스크라이브 라인(S/L; scribe line)에 의하여 구분되는 복수 개의 다이 (die)가 형성되며, 그 중 일부는 시험용(TEG; Test Element Group)으로 분류된다. 이러한 시험용 다이는 동일한 반도체기판 상의 정상적인 다이와 같은 공정으로 형성되며, 이들 내부에는 공정 테스트를 위한 특별한 테스트 소자가 내장되어 있다. 즉, 집적된 반도체 장치, 예컨대 트랜지스터, 다이오드, 저항 및 커패시터는 너무 작아서 공정 중에 테스트하기가 어려우므로, 이러한 테스트 다이(test die)를 이용하여 간접적으로 제조된 반도체 장치의 성능을 테스트함으로써 효율적인 공정 관리를 이룩할 수 있다. 즉, 반도체기판에 대한 제조 공정이 진행된 후, 공정 불량이 심한 경우에는 공정이 함께 진행된 테스트 다이를 통하여 공정의 불량도를 측정함으로써 공정의 피드백(feed back) 작용을 원활하게 진행할 수 있다.

한편, 반도체 장치의 집적도가 높지 않은 경우에는 문제가 되지 않았던 공정 진행시 발생되는 결함들이 반도체 장치의 고집적화에 따라 미세한 소자를 형성함에 따라 경우에 따라서는 반도체 제조 공정에 장애를 초래하거나 반도체 제조 공정의 공정 수율에 큰 영향을 미칠 수 있다. 따라서, 이들에 대한 정확한 검출이 필요하게 되었다. 그러나, 종래의 테스트 다이를 이용해서는 용이하게 검출할 수 없는 문제가 있다. 한편, 이러한 문제를 해결함과 동시에 공정 효율을 증대함과 아울러 반도체 기판 상의 최대 면적을 활용하기 위하여 종래 기술에 대한 대체 방안이 연구되고 있다.

보다 구체적인 예를 들면, 반도체장치의 단위소자간 전기적 배선을 위하여 반도체 기판 상에 수직적으로 형성된 다층의 물질층을 관통하는 배선패턴으로 대표적인 예로 콘택홀과 비어홀을 들 수 있다. 일반적으로 콘택홀은 반도체 기판 상에 적층된 물질층을 관통하여 반도체 기판의 상부면을 노출하는 패턴을 말하며, 비어홀은 반도체 기판 상에 적층된 다수의 물질층 중 상부의 일부 물질층을 관통하여 하부의 다른 물질층의 상부면을 노출하는 패턴을 말한다. 대체로 반도체 기판의 활성영역에 형성된 반도체장치의 하부구조물과 전기적 배선을 형성하기 위하여 반도체 기판 상부에 형성된 절연물질층, 예컨대 층간절연층 또는 금속배선간절연층을 관통하는 배선패턴을 형성하는 일련의 공정은 단일한 공정에 의하여 진행할 수 없으며, 마스크패턴형성공정, 사진공정, 현상공정, 식각공정 및 세정공정 등 다수의 복합적인 일련의 공정 수행이 필요하며, 이들 각각의 공정을 여하히 적절하게 조절하느냐는 반도체제조공정 효율과 직결되기 때문에 각각의 공정 조절에 세심한 주의를 요하고 있다.

이중, 반도체 기판 또는 그 상부에 형성된 물질층에 패턴을 형성하기 위한 가장 직접적인 공정으로 식각마스크를 이용한 식각공정을 들 수 있으며, 식각공정의 진행정도가 적절하게 조절되어야 목적하는 패턴을 얻을 수 있다. 즉, 식각이 부족하게 진행되거나 너무 과도하게 진행되는 경우에는 기대하는 반도체장치를 제조할 수 없게된다. 따라서, 반도체 기판 또는 그 상부의 물질층에 패턴, 특히 배선패턴으로 이용되는 콘택홀 또는 비어홀을 형성하기 위하여 필수적으로 진행되는 식각공정의 조절은 반도체장치를 제조하기 위한 전체 공정 중에서도 중요한 역할을 하고 있기 때문에 공정 진행도의 조절에 각별한 주의를 요하고 있다.

일반적으로, 식각공정에 이용되는 식각방법은 습식식각과 건식식각으로 대별되며, 반도체장치의 특성과 관련하여 두 가지 방법을 적절하게 조합하여 이용하거나 어느 하나의 방법만을 이용하여 식각공정을 진행하기도 한다. 그런데, 건식식각의 경우에는 각종 식각제(etchant)가 갖는 식각물질에 대한 식각 특성, 예컨대 식각률(etch ratio)에 차이를 가지며, 반도체 기판 또는 그 상부의 물질층의 막균일도(uniformity)에 따라 식각량이 변화될 수 있다. 따라서, 전술한 바와 같이 소정의 패턴, 예컨대 콘택홀 또는 비어홀을 형성하기 위한 식각공정의 진행시, 식각이 부족하게 진행되거나 너무 과도하게 진행되는 등의 식각공정의 조절 불량으로 인하여 목적하는 정밀도를 갖는 패턴을 형성할 수 없다.

한편, 식각공정 불량에 의한 불량패턴은 그 정도가 심각한 경우에는 불량 검출공정, 예컨대 반도체 기판 내에 형성하고자 하는 반도체장치와 동일한 패턴 내의 홀저항 측정하거나 전자투사현미경등을 이용하는 방법 등을 이용하여 용이하게 찾아내어 공정진행여부를 재조정(feed back)할 수 있지만, 고밀도 고집적화 추세에 있는 반도체장치의 제조에서는 중요한 불량요인으로 작용할 수도 있는 미세한 불량패턴이 발생하는 경우에는 기존의 검출공정에 의하여 검출할 수 없는 한계에 봉착할 수 있다.

본 발명이 이루고자 하는 기술적 과제는 반도체장치를 제조하는 공정, 특히 배선패턴, 예컨대 콘택홀 또는 비어홀을 형성하는 식각공정의 진행정도를 정확하게 검출할 수 있는 반도체제조공정 모니터링 패턴을 반도체 웨이퍼 상의 스크라이브 라인 내의 반도체기판의 활성영역을 한정하기 위하여 형성한 필드산화막 상부에 구비함으로써 필드산화막 또는 그 상부의 막질 두께를 측정하여 이미 진행된 식각공정의 진행정도를 정확하게 측정하고, 그 진행정도를 평가하는데 이용할 수 있는 반도체 제조 공정 모니터링 패턴과 그 제조방법 및 이를 이용한 반도체 제조 공정 모니터링 방법을 제공함에 있다.

전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 제조 공정 모니터링 패턴은, 반도체 웨이퍼의 칩 내부에 반도체장치의 소정 패턴을 형성하기 위하여 진행하는 반도체 제조 공정을 모니터링하기 위하여 상기 반도체 웨이퍼의 칩과 칩간을 구분하는 스크라이브 라인 내에 형성된 필드산화막 상부에 구비되는 것을 특징으로 한다.

한편, 상기 반도체 제조 공정 모니터링 패턴은 식각공정을 모니터링하기 위하여 이용될 수 있다. 상기 식각공정에 의하여 형성되는 반도체장치의 패턴은 반도체장치 소자간 전기적 연결을 위한 배선 패턴이며, 상기 배선패턴은 상기 반도체 웨이퍼 상부에 형성된 절연물질층을 관통하며, 상기 반도체 웨이퍼 상부면을 노출하는 콘택홀이거나 상기 반도체 웨이퍼 상부에 형성된 서로 다른 절연물질층 중 상부 절연물질층을 관통하며, 하부 절연물질층을 노출하는 비어홀인 경우에 바람직하다. 한편, 상기 필드산화막은 4 내지 6 킬로옴스트롱(kÅ)의 두께를 갖는 것이 바람직하다.

한편, 전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 제조 공정 모니터링 패턴 형성방법은 다음과 같다. 즉, 반도체 웨이퍼 상에 한정된 스크라이브 라인 내의 필드산화막 상부에 구비된 소정 패턴을 반도체 웨이퍼 상의 칩 내부에 형성된 반도체장치의 소정 패턴을 형성하기 위한 반도체 제조 공정을 모니터링하기 위한 패턴으로 이용하기 위한 반도체 제조 공정 모니터링 패턴 형성방법에 있어서, (a)반도체 웨이퍼 상부에 반도체장치의 활성영역을 한정하기 위하여 필드산화막을 형성한다. (b)상기 활성영역의 반도체기판 내에 반도체장치의 하부구조물을 형성한다. (c)상기 반도체장치의 하부구조물이 형성된 반도체기판 전면에 절연물질층을 형성한다. (d)상기 반도체장치의 하부구조물이 형성된 상기 반도체기판의 활성영역 상부 및 상기 필드산화막 상부의 층간절연층에 소정 패턴을 형성한다. (e)상기 필드산화막 상부의 소정 패턴이 형성된 층간절연층을 포함하는 소정 영역을 스크라이브 라인으로 한정하는 단계;를 포함하여 진행하는 것을 특징으로 한다.

한편, 상기 반도체 제조 공정 모니터링 패턴 형성방법은 다음에 의해 실시되는 경우에 더욱 바람직하다. 상기 (d)단계의 층간절연층에 형성된 소정 패턴은 상기 반도체기판의 활성영역 내에 형성된 반도체장치의 하부구조물과 전기적 연결을 이루기 위하여 형성한 배선패턴으로, 예컨대 콘택홀 또는 비어홀인 것이 바람직하다. 상기 (b)단계의 절연물질층은 상기 반도체기판의 활성영역에 형성된 반도체장치의 하부구조물이 그 상부에 형성되는 반도체장치의 상부구조물과 전기적으로 절연되도록 하기 위한 층간절연층일 수 있으며, 상기 (b)단계의 절연물질층은 상기 반도체기판의 활성영역에 형성된 반도체장치의 하부구조물이 그 상부에 형성된 반도체장치의 상부구조물과 전기적으로 연결되도록 하는 금속배선층과 이에 인접하며 층을 달리하여 형성되는 다른 금속배선층이 상호 절연되도록 하기 위한 금속배선간절연층일 수 있다. 한편, 상기 (a)단계의 반도체기판의 활성영역을 한정하는 필드산화막은 4 내지 6 킬로옴스트롱(kÅ)의 두께로 형성하는 것이 바람직하다.

전술한 본 발명이 이루고자 하는 기술적 과제들 달성하기 위한 반도체 제조 공정 모니터링 방법은 다음과 같다. 즉, 반도체 웨이퍼 상의 소정 영역에 형성된 필드산화막에 의하여 한정된 반도체기판의 활성영역 상에 형성된 반도체장치의 하부구조물에 금속배선을 형성하기 위한 배선패턴을 형성하는 반도체 제조 공정을 모니터링하는 방법에 있어서, 상기 반도체기판의 활성영역 상에 배선패턴을 형성하는 공정시, 상기 반도체기판의 비활성영역에 형성된 필드산화막 상부에 상기 배선패턴과 동일한 반도체 제조 공정 모니터링 패턴을 형성한다. 이후, 상기 반도체 제조 공정 모니터링 패턴에 의하여 노출된 하부막질의 잔여 두께를 측정한다.

한편, 상기 반도체 제조 공정 모니터링 방법은 다음과 같이 실시하면 더욱 바람직하다. 상기 하부막질의 잔여 두께는 전자투사현미경(SEM)을 이용하여 측정한다. 상기 반도체 제조 공정 모니터링 방법은 상기 반도체기판의 스크라이브 라인 내에 형성된 반도체 제조 공정 모니터링 패턴을 이용하여 진행한다. 상기 반도체 제조 공정 모니터링 방법은 상기 반도체기판의 활성영역 상부에 소정의 배선패턴을 형성하기 위하여 진행하는 식각공정을 모니터링하기 위하여 이용한다. 상기 배선패턴은 콘택홀 또는 비어홀인 경우에 더욱 바람직하다.

이하, 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 이하의 도면을 참조한 설명은 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.

도 1은 본 발명에 따른 일 실시예를 설명하기 위한 평면도이다.

도 1에 따르면, 반도체 기판 내의 비활성영역에 형성된 필드산화막(12)에 의하여 서로 인접한 활성영역의 메인 셀(10과 11)을 구분하며, 필드산화막(12) 상의 층간절연층(미도시)을 관통하는 콘택홀(14)을 채우면서 형성된 금속 배선 패턴(13)을 도시한다. 한편, 중심선을 표시한 절개부(1-1)를 따라 그 단면도를 도 2에 도시한다.

도 2는 도 1의 1-1에 따른 단면도이다.

도 2에 따르면, 반도체 기판(15) 상의 비활성 영역을 한정하는 필드산화막(12)이 형성된 기판 전면에 층간 절연층(16)을 형성한 후, 필드산화막(12) 상부의 층간 절연층(16)을 관통하는 콘택홀(14)을 형성한다. 이어서, 콘택홀(14)을 포함한 기판 전면에 금속 배선층을 형성한 후, 패턴을 형성함으로써 금속 배선 패턴(13)을 형성한다. 한편, 콘택홀(14)을 형성하기 위하여 층간 절연층(13)을 관통하며, 그 하부의 필드 산화막(12)의 상부 두께를 제거함으로써 잔존하는 필드산화막(12)의 하부두께(17)를 소정의 수단을 이용하여 측정함으로써, 콘택홀(14)을 형성하기 위한 식각공정의 진행정도를 정확하게 모니터링할 수 있다.

도 1과 도 2의 금속 배선 패턴(13)은 반도체 기판의 비활성 영역 상부에 형성된 필드산화막 상부에 형성되며, 이는 복수 개의 다이를 분리하기 위한 스크라이브 라인 내에 형성되며, 이는 메인 셀(10 또는 11)에 형성된 배선 패턴을 형성하기 위하여 층간 절연층을 식각하는 공정의 진행 정도를 모니터링하기 위하여 이용된다.

도 3은 본 발명에 따른 다른 실시예를 설명하기 위한 평면도이다.

도 3에 따르면, 반도체 기판 내의 비활성 영역에 형성된 필드산화막(32)에 의하여 서로 인접한 활성영역의 메인 셀(30과 31)을 구분하며, 필드산화막(32) 상의 층간 절연층(미도시)을 관통하는 콘택홀(34)을 채우면서 형성된 금속 배선 패턴(33)을 도시한다. 한편, 중심선을 표시한 절개부(3-3)를 따라 그 단면도를 도 4에 도시한다.

도 4는 도 3의 3-3에 따른 단면도이다.

도 3에 따르면, 반도체 기판(35) 상의 비활성 영역을 한정하는 필드산화막(32)이 형성된 기판 전면에 층간 절연층(36)을 형성한 후, 층간 절연층(36) 상부에 금속간 절연층(37)을 형성하며, 필드산화막(32) 상부의 층간 절연층(36)을 노출하면서 금속간 절연층(37)을 관통하는 콘택홀(34)을 형성한다. 이어서, 콘택홀(34)을 포함한 기판 전면에 금속 배선층을 형성한 후, 패턴을 형성함으로써 금속 배선 패턴(33)을 형성한다. 한편, 콘택홀(34)을 형성하기 위하여 금속간 절연층(37)을 관통하며, 그 하부의 층간 절연층(36)의 상부 두께를 제거함으로써 잔존하는 층간절연층(36)과 그 하부의 필드산화막(32)의 하부 두께(38)를 소정의 수단을 이용하여 측정함으로써, 콘택홀(34)을 형성하기 위한 식각공정의 진행정도를 정확하게 모니터링할 수 있다.

도 3과 도 4의 금속 배선 패턴(33)은 반도체 기판의 비활성 영역 상부에 형성된 필드산화막 상부에 형성되며, 이는 복수 개의 다이를 분리하기 위한 스크라이브 라인 내에 형성되며, 이는 메인 셀(30 또는 31)에 형성된 배선 패턴을 형성하기 위하여 층간 절연층을 식각하는 공정의 진행 정도를 모니터링하기 위하여 이용된다.

이상의 첨부 도면을 참조하여 설명한 본 발명의 실시예들은 최적의 실시예들이다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 상세하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용한 것이 아니다.

전술한 본 발명에 따르면, 반도체장치를 제조하는 공정, 특히 소정 패턴, 예컨대 콘택홀 또는 비어홀을 형성하기 위하여 진행하는 식각공정이 완료된 후 공정의 진행정도를 평가할 수 있으며, 팹아웃(FAB OUT) 후의 공정 불량을 분석하는 공정, 즉 이디에스(EDS;Electrical Die Sorting) 공정에 식각공정의 진행상태에 따른 패턴형성의 양호도를 검출할 수 있으며, 식각공정의 진행정도에 따른 엔지니어의 판단을 용이하게 할 수 있는 효과가 있다. 한편, 반도체장치의 제품별 패턴형성을 위한 식각조건을 셋업(set-up)시부터 정확하게 조절할 수 있으며, 실제 패턴이 형성되는 반도체 기판 상에 반도체제조공정 모니터링 패턴을 형성함으로써, 거의 동일한 조건하에서 진행된 식각공정에 대한 평가의 신뢰성을 향상시킨다.

도 1은 본 발명에 따른 일 실시예를 설명하기 위한 평면도이다.

도 2는 도 1의 1-1에 따른 단면도이다.

도 3은 본 발명에 따른 다른 실시예를 설명하기 위한 평면도이다.

도 4는 도 3의 3-3에 따른 단면도이다.

Claims (6)

1. 반도체 웨이퍼 상의 소정 영역에 형성된 필드산화막에 의하여 한정된 반도체 기판의 활성영역 상에 형성된 반도체장치의 하부구조물에 금속배선을 형성하기 위한 배선패턴을 형성하는 반도체 제조 공정을 모니터링하는 방법에 있어서,

   상기 반도체 기판의 활성영역 상에 배선패턴을 형성하는 공정시, 상기 반도체 기판의 비활성 영역에 형성된 필드산화막 상부에 상기 배선패턴과 동일한 반도체 제조 공정 모니터링 패턴을 형성하는 단계; 및

   상기 반도체 제조 공정 모니터링 패턴에 의하여 노출된 하부막질의 잔여 두께를 측정하는 단계;를 포함하여 진행하는 것을 특징으로 하는 반도체 제조 공정 모니터링 방법.
2. 제 1항에 있어서, 상기 하부막질의 잔여 두께는 전자투사현미경(SEM)을 이용하여 측정하는 것을 특징으로 하는 반도체 제조 공정 모니터링 방법.
3. 제 1항에 있어서, 상기 반도체 제조 공정 모니터링 방법은 상기 반도체 기판의 스크라이브 라인 내에 형성된 반도체 제조 공정 모니터링 패턴을 이용하여 진행하는 것을 특징으로 하는 반도체 제조 공정 모니터링 방법.
4. 제 2항에 있어서, 상기 반도체 제조 공정 모니터링 방법은 상기 반도체 기판의 활성영역 상부에 소정의 배선패턴을 형성하기 위하여 진행하는 식각공정을 모니터링하기 위한 것을 특징으로 하는 반도체 제조 공정 모니터링 방법.
5. 제 4항에 있어서, 상기 배선패턴은 콘택홀인 것을 특징으로 하는 반도체 제조 공정 모니터링 방법.
6. 제 4항에 있어서, 상기 배선패턴은 콘택홀인 것을 특징으로 하는 반도체 제조 공정 모니터링 방법.

Images