KR970030384A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970030384A
KR970030384A KR1019950041458A KR19950041458A KR970030384A KR 970030384 A KR970030384 A KR 970030384A KR 1019950041458 A KR1019950041458 A KR 1019950041458A KR 19950041458 A KR19950041458 A KR 19950041458A KR 970030384 A KR970030384 A KR 970030384A
Authority
KR
South Korea
Prior art keywords
monitoring box
depth
trench
contact hole
forming
Prior art date
Application number
KR1019950041458A
Other languages
English (en)
Other versions
KR0172047B1 (ko
Inventor
백인혁
이정석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950041458A priority Critical patent/KR0172047B1/ko
Publication of KR970030384A publication Critical patent/KR970030384A/ko
Application granted granted Critical
Publication of KR0172047B1 publication Critical patent/KR0172047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법이 개시된다. 본 발명은 모니터링 박스 영역의 실리콘 기판에 트랜치를 형성하고, 트랜치 내부에 필드 산화막을 형성시킴에 의해 콘택홀이 형성될 부분의 전체 절연막 두께보다 모니터링 박스가 형성될 부분의 전체 절연막 두께가 더 두껍게 형성되어 결국 콘택홀이 완성된 시점의 콘택홀의 식각 깊이와 모니터링 박스의 식각 깊이는 같게 된다. 따라서, 본 발명은 콘택홀의 식각 깊이와 동일한 깊이인 모니터링 박스의 깊이를 측정함에 의해 콘택홀의 깊이를 정확히 추정할 수 있어, 콘택홀 형성시 정확한 식각 타겟으로 공정을 실시할 수 있으므로, 이로인하여 소자의 신뢰성을 향상시킬 수 있고, 또한 반도체 소자의 고집적화를 실현할 수 있다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 2d도는 본 발명의 실시예에 의해 모니터링 박스를 형성하는 방법을 설명하기 위한 소자의 단면도.

Claims (9)

  1. 반도체 소자의 제조방법에 있어서, 셀 영역과 모니터링 박스 영역이 확정된 실리콘 기판이 제공되는 단계와 상기 모니터링 박스 영역의 실리콘 기판에 트랜치가 형성되는 단계와, 상기 트랜치에 필드 산화막이 형성되는 단계와, 상기 셀 영역에 형성되는 셀을 전기적으로 절연시키고 보호하기 위한 층간 절연막 형성공정 동안에 상기 필드 산화막을 포함한 상기 모니터링 박스 영역의 상기 실리콘 기판상에도 동일한 상기 층간 절연막이 형성되는 단계와, 상기 셀영역에서 콘택홀을 형성하기 위한 마스크 공정시 상기 모니터링 박스 영역의 상기 층간 절연막 일부도 개방되도록 하는 단계와, 상기 마스크를 사용한 상기 층간 절연막 식각 공정을 통해 콘택홀과 모니터링 박스를 동시에 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 트랜치는 1000 내지 4000Å의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 모니터링 박스는 스크라이브 라인에 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 충간 절연막은 BPSG막을 포함한 산화막으로 형성되는 것을 특징으로 하는반도체 소자의 제조방법
  5. 제4항에 있어서, 상기 BPSG막은 750 내지 900℃의 온도에서 플로우 공정을 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 콘택홀의 깊이와 상기 모니터링 박스의 깊이는 동일한 깊이인 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 모니터링 박스의 저면에서는 상기 트랜치에 형성된 상기 필드 산화막이 남아 있게 되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항에 있어서, 상기 필드 산화막의 두께를 증가시키기 위하여 상기 트랜치부분의 상기 실리콘 기판에 불순물을 주입시키는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제8항에 있어서, 상기 불순물은 인이나 붕소인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950041458A 1995-11-15 1995-11-15 반도체 소자의 제조방법 KR0172047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041458A KR0172047B1 (ko) 1995-11-15 1995-11-15 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041458A KR0172047B1 (ko) 1995-11-15 1995-11-15 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970030384A true KR970030384A (ko) 1997-06-26
KR0172047B1 KR0172047B1 (ko) 1999-03-30

Family

ID=19434192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041458A KR0172047B1 (ko) 1995-11-15 1995-11-15 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0172047B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486219B1 (ko) * 1997-11-12 2005-09-30 삼성전자주식회사 반도체제조공정모니터링패턴

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120103025A (ko) 2011-03-09 2012-09-19 삼성전자주식회사 식각 모니터링 테그 및 이를 이용한 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486219B1 (ko) * 1997-11-12 2005-09-30 삼성전자주식회사 반도체제조공정모니터링패턴

Also Published As

Publication number Publication date
KR0172047B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US4740480A (en) Method for forming a semiconductor device with trench isolation structure
US4717682A (en) Method of manufacturing a semiconductor device with conductive trench sidewalls
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
GB1422033A (en) Method of manufacturing a semiconductor device
US4270136A (en) MIS Device having a metal and insulating layer containing at least one cation-trapping element
KR960039222A (ko) 반도체장치 및 그 제조방법
US4140547A (en) Method for manufacturing MOSFET devices by ion-implantation
KR880011925A (ko) 반도체장치 및 그 제조방법
KR970030838A (ko) 반도체 기억 장치 및 그 제조 방법
KR970030384A (ko) 반도체 소자의 제조방법
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
JPH0347588B2 (ko)
JP3921764B2 (ja) 半導体装置の製造方法
JPS60263446A (ja) 半導体装置およびその製造方法
JPS5764927A (en) Manufacture of semiconductor device
JPS6459940A (en) Manufacture of semiconductor device
JPS6249737B2 (ko)
KR100264517B1 (ko) 압력센서의 제조방법
KR100264518B1 (ko) 압력센서의 제조방법
KR19980051512A (ko) 반도체소자 및 그 제조방법
KR0164515B1 (ko) 반도체 장치의 소자 분리 구조 겸용 캐패시터 및 그 제조 방법
JPS6193641A (ja) 半導体装置
KR100275599B1 (ko) 트렌치 캐패시터의 형성 방법
KR930001439A (ko) 반도체 장치의 제조방법
JPH0414497B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee