KR100264518B1 - 압력센서의 제조방법 - Google Patents
압력센서의 제조방법 Download PDFInfo
- Publication number
- KR100264518B1 KR100264518B1 KR1019980018834A KR19980018834A KR100264518B1 KR 100264518 B1 KR100264518 B1 KR 100264518B1 KR 1019980018834 A KR1019980018834 A KR 1019980018834A KR 19980018834 A KR19980018834 A KR 19980018834A KR 100264518 B1 KR100264518 B1 KR 100264518B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal electrode
- region
- forming
- semiconductor substrate
- pressure sensor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 230000001681 protective effect Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 20
- 239000011241 protective layer Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- -1 Phospho Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
본 발명은 바이폴라 트랜지스터를 구비하는 압력센서의 제조방법에 관한 것으로서, 상기 반도체 기판의 이면 식각에 앞서 접촉부와 금속전극을 먼저 형성함으로써 웨이퍼의 파손을 막아 수율을 향상시킬 수 있으며, 또한 상기 보호막이 상기 반도체 기판의 이면 식각시 상기 금속전극을 포함한 상부구조물들 실리콘 식각액으로부터 보호할뿐 아니라 소자의 최종 보호막으로도 사용함으로써 종래와 같은 별도의 전극보호막을 형성할 필요가 없으므로 공정이 용이하며 공정시간을 단축할 수 있는 효과가 있다.
Description
본 발명은 압력센서의 제조방법에 관한 것으로서, 특히 공정시간을 단축하고 수율을 증가시킬 수 있는 압력센서의 제조방법에 관한 것이다.
압력센서소자의 제조공정 중 실리콘 식각공정은 매우 중요한데, 종래의 경우 바이폴라( bipolar)의 에미터(emitter) 영역 형성하고, 이 에미터 영역을 포함한 바이폴라가 형성되어 있는 반도체 기판의 상부 전면을 마스크(mask)로 보호한 후 반도체 기판의 반대면을 식각하는 방법을 사용하였다.
도 1a 내지 도 1c를 참조하여 이를 개략적으로 설명하면, 먼저 도 1a 에서는 도시한 바와 같이 반도체기판(1) 내에 통상적인 바이폴라 트랜지스터의 제조방법을 이용하여 매립층(2)과, 에피텍셜층(3), 소자분리영역(4), 베이스 영역(5) 및 에미터 영역(6)을 형성하고, 결과물의 전면에 절연물질로서 예를들어 PSG(Phospho Silicated Glass) 또는 CVD(Chemical Vapor deposition) 실리콘산화막으로 제 2 절연막(10)을 형성한 후 다시 상기 제 2 절연막(10) 위에 LPCVD(Low Pressure Chemical Vapor deposition) Si3N4을 침전시켜 반도체 기판의 이면 식각공정시 상부 구조물들을 보호하기 위한 보호막(11)을 형성한다.
이때 상기 반도체 기판(1)의 이면에는 실리콘 나이트라이드(Si3N4)로 이루어진 제 3 절연막(12)이 형성되어 있으며, 미설명부호 7,8은 적층순서대로 실리콘을 열산화시킨 제 1 및 제 2 산화막이고, 9는 CVD 실리콘 산화막을 침전(deposition )시켜 형성한 제 1 절연막이다.
이어서 도 1b 에서는 상기 반도체 기판 이면의 제 3 절연막(12)을 사진식각방법을 이용하여 선택적으로 식각하고 이를 마스크로 하여 상기 반도체 기판 이면을 식각액을 이용하여 소정 깊이까지 식각한다.
이어서 도 1c 에서는 상기 반도체 기판 이면의 제 3 절연막과 상기 반도체 기판 표면의 보호막을 동시에 제거하고, 반도체 기판의 표면 상부에 순차적층된 제 1, 제 2 산화막(7,8)과 제 1, 제 2 절연막(9,10)을 선택적으로 식각하여 접촉부(contact hole)를 형성한 후 금속전극(13)을 형성하며, 다시 상기 금속전극(13) 위에 금속전극을 보호하기 위한 전극보호막(14)을 형성한다.
그러나 상기와 같은 종래의 압력센서는, 상기 반도체 기판의 이면 식각시 상기 반도체 기판 표면의 상부구조물들을 보호하기 위해 일반적으로 LPCVD에 의한 실리콘 나이트라이드 형성공정이 추가되어 공정이 복잡하고 그에 따른 공정시간이 증가할뿐만 아니라, 도 1b 에 도시한 바와 같이 반도체 기판의 식각된 부분이 가공되는 웨이퍼의 대부분의 면적을 차지하므로 반도체 기판 이면 식각 후의 접촉부 및 금속전극 형성시 웨이퍼가 파손됨으로써 수율이 저하되는 등 많은 문제점들이 있다.
따라서 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 접촉부 및 금속전극을 형성한 후 반도체 기판의 이면을 식각함으로써 공정시간을 단축하고 수율을 향상시킬 수 있는 압력센서의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 압력센서 제조방법은, 바이폴라 트랜지스터를 구비하는 압력센서의 제조방법에 있어서, 반도체 기판에 소자분리영역을 형성하여 소자분리영역과 소자형성영역을 정의하는 단계와, 상기 소자형성영역에 상기 바이폴라 트랜지스터의 베이스 영역 및 에미터 영역을 형성하는 단계와, 상기 구조물들과 상부에 형성될 금속전극을 절연시키기 위한 제 1 절연막을 형성하는 단계와, 상기 베이스 영역 및 에미터 영역과 상기 금속전극을 연결하기 위한 접촉부를 형성하는 단계와, 상기 접촉부와 연결되는 금속전극을 형성하는 단계와, 상기 금속전극 형성 후 결과물 전면에 상기 금속전극을 포함한 반도체 기판의 상부 구조물들을 보호하기 위한 보호막을 형성하는 단계와, 상기 바이폴라 트랜지스터가 형성되지 않은 반도체 기판의 이면 중 상기 바이폴라 트랜지스터에 대응되는 면을 제외한 일부영역을 소정깊이로 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 종래의 기술에 의한 압력센서의 제조방법을 도시한 순서도들이고,
도 2a 및 도 2c 는 본 발명에 의한 압력센서의 제조방법을 도시한 순서도들이다.
*도면의 주요 부분에 대한 부호의 설명*
51 : 반도체 기판 52 : 매립층
53 : 에피텍셜층 54 : 소자분리영역
55 : 베이스 영역 56 : 에미터 영역
57 : 제 1 산화막 58 : 제 2 산화막
59 : 제 1 절연막 60 : 제 2 절연막
61 : 금속층 62 : 보호막
63 : 제 3 절연막
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.
도 2a 는 통상적인 방법으로 바이폴라의 에미터 영역을 형성한 상태를 도시한 것으로, 먼저 반도체기판(51)의 도전형(제 1 도전형)과 다른 도전형(제 2 도전형)의 물질로 매립층(52)을 형성한 후 상기 매립층(52)과 동일한 제 2 도전형 에피텍셜층(53)을 형성하며, 다시 상기 제 1 도전형의 물질을 상기 에피텍셜층(53)에 선택적으로 확산시켜 소자분리영역(54)을 형성함으로써 소자형성영역과 소자분리영역을 정의한다.
이어서 상기 결과물 전면에 실리콘 열산화공정을 이용하여 제 1 산화막(57)을 형성한 후 선택적으로 사진식각하고 이를 마스크로 하여 상기 에피텍셜층(53) 내에 제 1 도전형 물질을 확산시켜 베이스 영역(55)를 형성하며, 다시 상기 결과물 전면에 실리콘 열산화 공정을 이용한 제 2 산화막(58)과 실리콘 CVD 공정을 이용한 제 1 절연막(59)을 순차적층시킨 후 선택적으로 이 두 층을 사진식각하고 이를 마스크로 하여 상기 베이스 영역(55) 내에 제 2 도전형의 물질을 확산시켜 에미터 영역(56)을 형성한다.
이어서, 상기 에미터 영역(56)이 형성된 결과물 전면에 절연물질로서 예를들면 PSG(Phospho Silicated Glass) 또는 CVD(Chemical Vapor deposition) 실리콘산화물을 침전(deposition)시켜 제 2 절연막(60)을 형성한다.
도 2b 에서는, 금속전극 마스크 패턴을 이용한 사진식각방법으로 상기 제 1, 제 2 산화막(57,58), 제 1, 제 2 절연막(59,60)을 반응성 이온식각하여 접촉부를 형성하고, 상기 접촉부가 형성된 결과물 전면에 금속물질로서 예를들면 알루미늄을 소정의 두께로 침전시켜 금속층(61)을 형성하며 이를 사진식각법으로 식각하여 금속전극을 형성한다.
이어서 후속공정시 반도체 기판의 모든 구조물들을 보호하기 위해 상기 금속전극이 형성된 결과물의 전,후면에 상기 금속층(61)보다 낮은 온도에서 형성할 수 있는 절연물질로서 예를들면 PECVD(Plasma Etched CVD) 실리콘 나이트라이드를 소정의 두께로 침전시켜 상기 반도체 기판 상부구조물의 전면에는 보호막(62)을 형성하고 상기 반도체 기판 이면에는 제 3 절연막(63)을 형성한다. 이때 상기 보호막(62)은 다른 구조물들뿐만 아니라 상기 금속전극도 함께 보호하게 되므로 종래와 같이 상기 금속전극을 보호하기 위한 별도의 전극보호막이 필요없다.
도 2c 에서는, 반도체 기판 이면의 상기 제 3 절연막을 사진식각공정을 이용하여 선택적으로 식각하고, 이를 마스크로 적용하여 다시 상기 반도체 기판(51)을 식각한 후 상기 제 3 절연막을 제거한다.
더 상세하게는, 상기 바이폴라 트랜지스터에 대응되는 면을 제외한 반도체 기판의 이면을 남은 부분이 약 20 마이크로미터( μm )정도의 두께가 되도록 식각하는데, 실제 이 부분이 압력인가시 휘어지기 때문에 이 휘어짐의 정도를 저항값으로 환산하여 압력을 측정할 수 있다.
이상에서와 같이 본 발명에 의하면, 상기 반도체 기판의 이면 식각에 앞서 접촉부와 금속전극을 먼저 형성함으로써 웨이퍼의 파손을 막아 수율을 향상시킬 수 있으며, 또한 상기 보호막이 상기 반도체 기판의 이면 식각시 상기 금속전극을 포함한 상부구조물들 보호함으로써 종래와 같은 별도의 전극보호막을 형성할 필요가 없기 때문에 공정시간을 단축할 수 있는 효과가 있다.
Claims (3)
- 바이폴라 트랜지스터를 구비하는 압력센서의 제조방법에 있어서,반도체 기판에 소자분리영역을 형성하여 소자분리영역과 소자형성영역을 정의하는 단계와,상기 소자형성영역에 상기 바이폴라 트랜지스터의 베이스 영역 및 에미터 영역을 형성하는 단계와,상기 구조물들과 상부에 형성될 금속전극을 절연시키기 위한 절연막을 형성하는 단계와,상기 베이스 영역 및 에미터 영역과 상기 금속전극을 연결하기 위한 접촉부를 형성하는 단계와,상기 접촉부와 연결되는 금속전극을 형성하는 단계와,상기 금속전극 형성 후 결과물 전면에 상기 금속전극을 포함한 반도체 기판의 상부 구조물들을 보호하기 위한 보호막을 형성하는 단계와,상기 바이폴라 트랜지스터가 형성되지 않은 반도체 기판의 이면 중 상기 바이폴라 트랜지스터에 대응되는 면을 제외한 일부영역을 소정깊이로 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 압력센서의 제조방법.
- 제 1 항에 있어서, 상기 보호막은 상기 금속전극을 형성할때 보다 낮은 온도에서 형성하는 것을 특징으로 하는 압력센서의 제조방법.
- 제 2 항에 있어서, 상기 보호막은 PECVD 실리콘 나이트라이드임을 특징으로 하는 압력센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018834A KR100264518B1 (ko) | 1998-05-25 | 1998-05-25 | 압력센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980018834A KR100264518B1 (ko) | 1998-05-25 | 1998-05-25 | 압력센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990086049A KR19990086049A (ko) | 1999-12-15 |
| KR100264518B1 true KR100264518B1 (ko) | 2000-10-02 |
Family
ID=19537713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980018834A KR100264518B1 (ko) | 1998-05-25 | 1998-05-25 | 압력센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100264518B1 (ko) |
-
1998
- 1998-05-25 KR KR1019980018834A patent/KR100264518B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990086049A (ko) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4625561A (en) | Silicon capacitive pressure sensor and method of making | |
| CA1271270A (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| EP0340022A1 (en) | Mechanical sensor for high temperature environments | |
| JP3418548B2 (ja) | 回路基板およびその製造方法 | |
| KR950030308A (ko) | 반도체 장치 제조방법 | |
| KR100264518B1 (ko) | 압력센서의 제조방법 | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPH0481868B2 (ko) | ||
| KR100264517B1 (ko) | 압력센서의 제조방법 | |
| US4318936A (en) | Method of making strain sensor in fragile web | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JPS5764927A (en) | Manufacture of semiconductor device | |
| KR100517288B1 (ko) | 압력센서 및 그 제조 방법 | |
| JP3016177B2 (ja) | 半導体センサにおける波状支持部材の製造方法 | |
| JPH06260660A (ja) | 半導体歪みセンサ | |
| JPS6398156A (ja) | 半導体圧力センサの製造方法 | |
| KR0161774B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2897581B2 (ja) | 半導体歪みセンサの製造方法 | |
| EP0056482B1 (en) | Glass passivation semiconductor device and method of manufacturing the same | |
| JPH01268150A (ja) | 半導体装置 | |
| KR970030384A (ko) | 반도체 소자의 제조방법 | |
| KR0122506B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR100422362B1 (ko) | 반도체소자의제조방법 | |
| JP2018146518A (ja) | 検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090525 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |