JP3154802B2 - パターン欠陥検査装置 - Google Patents

パターン欠陥検査装置

Info

Publication number
JP3154802B2
JP3154802B2 JP10567392A JP10567392A JP3154802B2 JP 3154802 B2 JP3154802 B2 JP 3154802B2 JP 10567392 A JP10567392 A JP 10567392A JP 10567392 A JP10567392 A JP 10567392A JP 3154802 B2 JP3154802 B2 JP 3154802B2
Authority
JP
Japan
Prior art keywords
pattern
bit
phase shift
data
design data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10567392A
Other languages
English (en)
Other versions
JPH05281153A (ja
Inventor
利之 渡辺
英雄 土屋
徹 東條
智英 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10567392A priority Critical patent/JP3154802B2/ja
Priority to US08/040,852 priority patent/US5379348A/en
Publication of JPH05281153A publication Critical patent/JPH05281153A/ja
Application granted granted Critical
Publication of JP3154802B2 publication Critical patent/JP3154802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
工程において使用されるフォトマスク等のようにパター
ンの形成されている試料のパターン欠陥を検査する装置
に関する。
【０００２】
【従来の技術】大規模集積回路（ＬＳＩ）の製造プロセ
スにおいて、歩留りを低下させる大きな原因の１つは、
使用したフォトマスクに生じているパターン欠陥であ
る。このため、このようなパターン欠陥を検査する装置
の開発が盛んに行われ、すでに実用化されている。
【０００３】図１１には、そのようなパターン欠陥検査
装置の一例が示されている。
【０００４】この装置では顕微鏡等を用いてフォトマス
ク１に形成されているパターンを拡大し、この拡大パタ
ーンを図１２に示すように幅(W) ５００μｍ程度の細い
短冊状に分割し、この分割部分を連続的（実際はテーブ
ルが連続的に動く）に走査することによって検査してい
る。
【０００５】すなわち、ＸＹθテーブル２上にフォトマ
スク１を設置し、適切な光源３によってフォトマスク１
に形成されているパターンを照明する。フォトマスク１
を透過した光は拡大光学系４を介してフォトダイオード
アレイ５に入射する。したがって、フォトダイオードア
レイ５上にパターンの光学像が結像される。
【０００６】フォトダイオードアレイ５上に結像された
パターンの像は、フォトダイオードアレイ５によって光
電変換され、さらにセンサ回路６によってＡ／Ｄ変換さ
れる。このセンサ回路６から出力された測定パターンデ
ータは、位置回路７から出力されたＸＹθテーブル２上
におけるフォトマスク１の位置を示すデータと共に比較
回路８に送られる。
【０００７】一方、フォトマスク１へのパターン形成時
に用いたパターン設計データが磁気デスク装置９から制
御計算機１０を通してビット展開回路１１に読出され
る。ビット展開回路１１は、パターン設計データを２値
のビットデータに変換し、このビットデータを比較回路
８へ送る。
【０００８】比較回路８は、送られきた図形のビットデ
ータに適切なフィルタ処理を施して多値化データにす
る。これは、センサ回路６から得られた測定パターンデ
ータは、拡大光学系４の解像特性やフォトダイオードア
レイ５のアパーチャ効果等によってフィルタが作用した
状態にあるため、設計側のデータにもフィルタ処理を施
して測定パターンデータに合せるためである。比較回路
８は、測定パターンデータと適切なフィルタ処理の施さ
れた設計データとを適切なアルゴリズムにしたがって比
較し、一致しない場合には欠陥有りと判定している。
【０００９】ところで、最近ではさらに集積度の高いＬ
ＳＩの出現が望まれ、これに伴って光転写装置の解像度
をさらに向上させることが望まれている。この要望を実
現する手段として、フォトマスクに光の干渉を利用する
位相シフトパターンを設けることが提案されている。す
なわち、フォトマスク１に形成されるパターンは、図１
３に示すように、周辺パターン２１と、回路パターン２
２とに分けられる。回路パターン２２は、さらにロジッ
ク、コントローラ部２３と、メモリ部２４とに分けられ
る。メモリ部２４には、特に微細パターンの形成が要求
され、この部分に位相シフトパターンを形成することが
必要となっている。
【００１０】通常のフォトマスクは、ガラス基板の表面
に遮光機能のあるクロム層を所定のパターン（以後、ク
ロムパターンと呼ぶ）に設けたものとなっている。位相
シフトパターンは、通常、ＳｉＯ2 などの透光性材料で
形成される。
【００１１】位相シフトの構造には種々の方式が考えら
れており、図１４(a) に示すレベンソン方式、(b) に示
す補助パターン方式、(c) に示すエッジ強調方式、(d)
に示すクロムレス方式、(e) に示すハーフトーン方式な
どがある。なお、これらの図において、２５はガラス基
板を示し、２６はクロムパターンを示し、２７は位相シ
フトパターンを示している。
【００１２】このような事情から、パターン欠陥検査装
置には、位相シフトパターンの欠陥を含むパターン欠陥
を正確に検出できる機能が要求されている。
【００１３】しかしながら、図１１に示した従来のパタ
ーン欠陥検査装置では、クロムパターンと位相シフトパ
ターンとの混在したフォトマスクのような試料の場合に
は両方のパターンの欠陥検出を同時に行えないという問
題があった。
【００１４】
【発明が解決しようとする課題】上述の如く、パターン
を形成するときに用いられたパターン設計データと実際
に測定された測定データとを比較してパターン欠陥を検
出する従来のパターン欠陥検査装置にあっては、クロム
パターンと位相シフトパターンとの混在したフォトマス
クのような試料の場合には両方のパターンの欠陥検出を
同時に行えない問題があった。
【００１５】そこで本発明は、クロムパターンと位相シ
フトパターンとの混在したフォトマスクのような試料に
ついても、両方のパターンについて効率よく、同時に欠
陥を検査できるパターン欠陥検査装置を提供することを
目的としている。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、パターンの形成されている試料に光を照
射し、上記パターンの光学像を受光して光電変換する手
段と、この手段で得られた信号を基にして前記パターン
に対応した測定パターンデータを発生する手段と、前記
試料にパターンを形成するときに用いられたパターン設
計データを格納してなる記憶手段と、この記憶手段から
読出されたパターン設計データをビットデータに展開す
るビット展開手段と、この手段で展開されたビットデー
タと前記測定パターンデータとを比較して前記試料に形
成されているパターンの欠陥有無を判定する判定手段と
を備えたパターン欠陥検査装置において、前記記憶手段
には前記試料に遮光パターンを形成するときに用いられ
た遮光パターン設計データと位相シフトパターンを形成
するときに用いられた位相シフトパターン設計データと
を座標定義同一で、かつ識別可能に格納させ、さらに前
記ビット展開手段では前記遮光パターン設計データをビ
ット展開して得たビットデータと前記位相シフトパター
ン設計データを展開して得たビットデータとを合成した
ビットデータを出力させるようにしている。
【００１７】
【作用】上記構成であると、遮光パターン、つまりクロ
ムパターンの設計データと位相シフトパターンの設計デ
ータとを用いているので両方のパターンの欠陥検出を同
時に実行できる。また、記憶手段に格納されている位相
シフトパターンの設計データには識別可能な情報、つま
り位相シフトパターンの有無、位相シフトパターンの構
造や種類等を示す情報が付与されているので、この情報
を基に検査方法や検査アルゴリズム等の変更が検査実行
中において随時可能となる。
【００１８】
【実施例】図１には本発明の一実施例に係るパターン欠
陥検査装置の要部だけが示されている。この装置の基本
構成は図１１に示されている従来の装置と同じである。
したがって、この図では図１１と同一部分が同一符号で
示してある。また、重複する部分の詳しい説明は省略す
る。
【００１９】この装置が従来の装置と異なる点は、磁気
ディスク装置９に格納されるパターン設計データと、ビ
ット展開回路３１の構成とにある。
【００２０】すなわち、磁気ディスク装置９には、フォ
トマスク１に図１４に示したようにクロムパターン２６
および位相シフトパターン２７を形成するときに用いた
パターン設計データが座標定義同一に格納されている。
【００２１】パターン設計データは、台形を基本図形と
したもので、たとえば図３に示すように、底辺△ｌ、高
さ△ｈ、オフセット量△ｘ1 、△ｘ2 の寸法を表す図形
データである。位相シフトパターン２７を表す図形デー
タには、その先頭に位相シフトパターンの有無や種類な
どを定義する識別データおよびビット展開回路３１の動
作モードを指定する属性データが付与されている。この
情報によってクロムパターン２６だけの場合、位相シフ
トパターン２７だけの場合、両者が混在している場合の
検査アルゴリズム、各種検査に必要な設定値の変更が自
動的に行われる。検査に必要なアルゴリズム、各種設定
値の変更は、パターン設計データを受けとり検査に必要
なビットデータに展開するビット展開回路３１および制
御ソフト等で行われる。
【００２２】ビット展開回路３１は、図２に示すよう
に、磁気ディスク装置９から送られたパターン設計デー
タ、つまり図形データを一旦、メモリ部３２に格納す
る。この図形データの転送は適切な領域（セルと呼ぶ）
毎に行われる。
【００２３】送られた図形データはメモリ部３２から図
形解釈部３３に送られ、ここでその図形データが解釈さ
れる。図形データ中にクロムパターン２６の図形データ
が含まれている場合、このクロムパターン２６の図形デ
ータは斜め線発生部３４に送られる。そして、クロムパ
ターン２６の図形データに斜め線が含まれる場合は斜め
線発生部３４で斜め線を発生し、ビット展開部３５にお
いてビットデータに展開される。ビット展開部３５にお
いて展開されたビットデータはパターンメモリ部３６に
格納される。
【００２４】一方、図形解釈部３３に送られた図形デー
タ中に位相シフトパターン２７の図形データが含まれて
いる場合、この位相シフトパターン２７の図形データは
図２中破線で示すように位相ビット展開部３７に送ら
れ、位相ビットデータに展開される。位相ビット展開部
３７に送られるデータには先に述べたように、位相シフ
トパターンであることを示す情報および位相シフトパタ
ーンの種類を示す情報等が含まれている。そして、位相
ビット展開部３７で展開された位相ビットデータは、輪
郭ビット発生部３８に送られる。
【００２５】この輪郭ビット発生部３８は次のような理
由で設けられている。すなわち、図１４に示した各種の
位相シフトパターン２７の場合、ダイオードアレイ５側
で観察される光強度プロファイルは、それぞれ図７(a)
〜(e) に示す形態となる。また、クロムパターン２６の
みが存在する場合の光強度プロファイルは、それぞれ図
８(a) 〜(e) に示す形態となる。
【００２６】位相シフトパターン２７が存在する場合に
は明らかに光強度プロファイルが異なる。特に、図７
(c).(d) に示すように光強度プロファイルが位相シフト
パターン２７の輪郭部で大きく変化するものについて
は、この光強度プロファイルに対応させて輪郭のみを抽
出した位相ビットを発生させることが識別する上で都合
がよい。このために輪郭ビット発生部３８が設けられて
いる。なお、輪郭ビット発生部３８で発生する位相シフ
トパターン２７の輪郭を示す位相ビットの幅は適宜変更
できるようになっている。
【００２７】このようにして展開された位相シフトパタ
ーン２７の位相ビットデータとクロムパターン２６のビ
ットデータとは合成されてパターンメモリ部３６に格納
される。このパターンメモリ部３６は、適切な面積のビ
ットパターンを保持できるようにある程度の容量（たと
えば1024x1024 ビット）を備えている。
【００２８】パターンメモリ部３６への格納方法は、位
相シフトパターン２７の種類に応じて図４乃至図６に示
すように行われる。すなわち、この実施例では、クロム
パターン設計データの遮光部を示すビット（０と定義）
と位相シフトパターン設計データの位相シフト部を示す
ビット（１と定義）とが同一座標上にあるときには遮光
部を示すビットの値を取り、クロムパターン設計データ
の透明部を示すビットと位相シフトパターン設計データ
の位相シフト部を示すビットとが同一座標上にあるとき
には位相シフト部を示すビットの値を取り、クロムパタ
ーン設計データの透明部を示すビット群領域内に位相シ
フトパターン設計データの位相シフト部を示すビット群
が存在しているときには輪郭ビット発生部３８で発生し
た輪郭ビット（０と定義）の値を取るように合成して格
納される。そして、パターンメモリ部３６に格納された
ビットデータは読出し部３９を経て適切なフィルタを備
えている図示しない比較回路へと送られる。
【００２９】このように構成されているので、たとえば
図１４(c) に示すように、エッジ強調方式の位相シフト
パターン２７と通常のクロムパターン２６とが混在した
部分については次のように動作する。
【００３０】まず、クロムパターン２６および位相シフ
トパターン２７に対応したパターン設計データが磁気デ
ィスク装置９から読出される。この読出されたパターン
設計データ、つまり図形データは、ビット展開回路３１
の図形解釈部３３、斜め線発生部３４、ビット展開部３
５、位相ビット展開部３７、輪郭ビット発生部３８によ
ってクロムパターン２６のビットデータと位相シフトパ
ターン２７の輪郭のみを抽出した位相ビットデータに展
開される。そして、両展開データは上述したルールにし
たがって合成され、図５(a) に示すように、パターンメ
モリ部３６に格納される。
【００３１】図１４(a),(b) に示したレベンソン方式、
補助パターン方式の位相シフトパターン２７と通常のク
ロムパターン２６とが混在する部分については次のよう
に動作する。この場合も、読出されたパターン設計デー
タ、つまり図形データは、ビット展開回路３１の図形解
釈部３３、斜め線発生部３４、ビット展開部３５、位相
ビット展開部３７、輪郭ビット発生部３８によってクロ
ムパターン２６のビットデータと位相シフトパターン２
７の輪郭のみを抽出した位相ビットデータに展開され
る。両展開データは前記ルールにしたがって合成され、
図４(a),(b) に示すパターンメモリ部３６に格納され
る。
【００３２】同様に、図１４(e) に示したハーフトーン
方式の位相シフトパターン２７の存在する部分について
も同様な処理が行われ、展開された位相シフトパターン
２７の位相ビットデータが前述したルールにしたがって
図６に示すようにパターンメモリ部３６に格納される。
【００３３】このようにしてパターンメモリ部３６に格
納されたビットデータは読出し部３９を経て適切なフィ
ルタを備えている図示しない比較回路へと送られ、この
比較回路において測定パターンデータと比較される。し
たがって、フィルタを適切に設定しておくことによって
クロムパターン２６の欠陥と位相シフトパターン２７の
欠陥とを同時に検査できることになる。
【００３４】なお、上述した実施例では１つのビット展
開回路内において、斜め線発生機能を持った位相ビット
展開部を設けて位相シフトパターンの設計データを位相
ビットデータに展開しているが、ビット展開回路を並列
に設け、クロムパターンのパターン設計データおよび位
相シフトパターンのパターン設計データを別々にビット
パターンデータに展開し、それぞれのパターンメモリ部
３６から別々の読出し部によって読出し、同一座標のデ
ータとして比較回路に与えるように構成してもよい。
【００３５】図９には本発明の別の実施例に係るパター
ン欠陥検出装置における要部、ここにはビット展開回路
３１ａが示されている。
【００３６】この例において、クロムパターン設計デー
タは２値データとして、また位相シフトパターン設計デ
ータは多値データとして磁気ディスク装置９に格納され
ている。また、パターンメモリ部３６ａは、多値（２値
以上）のビットデータを格納できるように、（複数ビッ
ト長／ピクセル）×面積ビット数分の容量を備えてい
る。
【００３７】図形解釈部３３ａで位相シフトパターン２
７の図形データであることを認識すると、図形解釈部３
３ａは多値化指示信号４０を使ってビット展開部３５ａ
にハーフトーンに対応した多値（２値以上）化したビッ
トデータを発生するように指示する。多値（２値以上）
化するビット数は、図形解釈部３３ａが解釈するデータ
に盛り込まれているほか、コンソール４１からのオペレ
ータ入力によっても指示できる。また、多値（２値以
上）化データの取り得る値は、図８(a) に示す光強度プ
ロファイルにより決定され、クロムパターン２６とガラ
ス基板２５との中間の値に対応するのみでなく、これら
の取り得る範囲を越えるデータも表現可能である。
【００３８】クロムパターン２６とのデータ共存性を確
保するため、パターンメモリ部３６ａは、図１０に示す
ようにクロムパターン２６のビットデータを格納する２
値のビットパターンプレーン４２と、位相シフトパター
ン２７のビットデータを格納する多値（２値以上）のビ
ットパターンプレーン４３とに分離されている。この２
つのビットパターンプレーンに記憶されたビットデータ
は、読出し部３９ａによって読出されるとき合成され
る。さらに、多値（２値以上）のビットパターンプレー
ン４３上のデータが位相シフトパターン２７の位相ビッ
トかどうかを認識するために、アトリビュートプレーン
４４が付加されており、読出し部３９ａ以降の動作モー
ド制御に反映させている。つまり、アトリビュートプレ
ーン４４にアトリビュート情報４５がセットされている
場合には、読出し部３９ａは２値のビットパターンプレ
ーン４２に記憶されているクロムパターン２６のデータ
と多値（２値以上）のビットパターンプレーン４３に記
憶されている位相シフトパターン２７のデータとを合成
し、アトリビュート情報４５がセットされていない場合
には２値のビットパターンプレーン４２に記憶されたク
ロムパターン２６のデータを出力させている。
【００３９】このように構成しても前記実施例と同様の
効果が得られる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
フォトマスクにパターンを形成する際に用いられたクロ
ムパターンの設計データと位相シフトパターンの設計デ
ータとを用いることによってクロムパターンと位相シフ
トパターンの欠陥検査を同時に行うことができる。位相
シフトマスクは全面が位相シフトパターンを持った構造
ではなく、パターン線幅が非常に細い部分あるいは繰り
返しパターンの多く含まれている部分に形成されてい
る。すなわち、クロムパターンのみの部分と、クロムパ
ターンと位相シフトパターンが混在している部分との領
域に分かれて一枚のフォトマスクが製作されている。し
たがって、読出された設計データ中に位相シフトパター
ンデータが存在しているかの否かによって検査方法の変
更が検査実行中随時可能である。またクロムパターンの
みのフォトマスクあるいは位相シフトパターンのみのフ
ォトマスクでも独立に検査が可能である。さらに位相シ
フトの構造に合った必要な検査アルゴリズムを選択する
こともでき、様々な検査の要求に合わせた、より実用性
の高いパターン欠陥検査装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るパターン欠陥検査装置
における要部の概略構成図、
【図２】同装置におけるビットパターン展開回路の構成
図、
【図３】同装置の磁気ディスク装置に記憶される図形デ
ータ例を示す図、
【図４】同装置におけるビットデータの合成例を説明す
るための図、
【図５】同装置におけるビットデータの合成例を説明す
るための図、
【図６】同装置におけるビットデータの合成例を説明す
るための図、
【図７】クロムパターンと位相シフトパターンとが混在
している部分および位相シフトパターンだけが存在して
いる部分の透過光強度プロファイルを示す図、
【図８】クロムパターンだけが存在している部分の透過
光強度プロファイルを示す図、
【図９】本発明の別の実施例に係るパターン欠陥検査装
置における要部の概略構成図、
【図１０】同装置のビット展開回路に組込まれたパター
ンメモリ部の構成図、
【図１１】従来のパターン欠陥検査装置の構成図、
【図１２】同パターン欠陥検査装置でフォトマスクのパ
ターンを検査する方法を説明するための図、
【図１３】フォトマスク上のパターン形成領域を説明す
るための図、
【図１４】位相シフトの構造例を示す図。
【符号の説明】
１…フォトマスク ２…ＸＹθテー
ブル ３…照明用の光源 ４…拡大光学系 ５…フォトダイオードアレイ ６…センサ回路 ７…位置回路 ８…比較回路 ９…磁気ディスク装置 １０…制御計算機 ２５…ガラス基板 ２６…クロムパタ
ーン ２７…位相シフトパターン ３１，３１ａ…ビ
ット展開回路 ３２…メモリ部 ３３，３３ａ…図
形解釈部 ３４…斜め線発生部 ３５，３５ａ…ビ
ット展開部 ３６，３６ａ…パターンメモリ部 ３９，３９ａ…読
出し部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 智英 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 平２−210250（ＪＰ，Ａ) 特開 平４−318550（ＪＰ，Ａ) 特開 平４−34434（ＪＰ，Ａ) 特開 平４−177111（ＪＰ，Ａ) 特開 平５−60534（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01N 21/84 - 21/958 G03F 1/08 H01L 21/64 - 21/66 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】パターンの形成されている試料に光を照射
    し、上記パターンの光学像を受光して光電変換する手段
    と、この手段で得られた信号を基にして前記パターンに
    対応した測定パターンデータを発生する手段と、前記試
    料にパターンを形成するときに用いられたパターン設計
    データを格納してなる記憶手段と、この記憶手段から読
    出されたパターン設計データをビットデータに展開する
    ビット展開手段と、この手段で展開されたビットデータ
    にフィルタ処理を施して得たデータと前記測定パターン
    データとを比較して前記試料に形成されているパターン
    の欠陥有無を判定する判定手段とを備えたパターン欠陥
    検査装置において、前記記憶手段は前記試料に遮光パタ
    ーンを形成するときに用いられた遮光パターン設計デー
    タと位相シフトパターンを形成するときに用いられた位
    相シフトパターン設計データとを座標定義同一に、かつ
    識別可能に格納しており、前記ビット展開手段は前記遮
    光パターン設計データをビット展開して得たビットデー
    タと前記位相シフトパターン設計データを展開して得た
    ビットデータとを座標定義同一で合成したビットデータ
    を出力するものであることを特徴とするパターン欠陥検
    査装置。
  2. 【請求項２】前記記憶手段に格納される位相シフトパタ
    ーン設計データには、位相シフトパターンの構造に関す
    る情報あるいは位相シフトパターンの種類に関する情報
    が含まれていることを特徴とする請求項１に記載のパタ
    ーン欠陥検査装置。
  3. 【請求項３】前記ビット展開手段は、前記合成に際し
    て、前記遮光パターン設計データの遮光部を示すビット
    と前記位相シフトパターン設計データの位相シフト部を
    示すビットとが同一座標上にあるときには上記遮光部を
    示すビットの値を取り、上記遮光パターン設計データの
    透明部を示すビットと上記位相シフトパターン設計デー
    タの位相シフト部を示すビットとが同一座標上にあると
    きには上記位相シフト部を示すビットの値を取り、上記
    遮光パターン設計データの透明部を示すビット群領域内
    に上記位相シフトパターン設計データの位相シフト部を
    示すビット群が存在しているときには輪郭ビット発生手
    段で上記位相シフト部を示すビット群の輪郭を示す輪郭
    ビットを発生させ、この輪郭ビットの値を取るように合
    成していることを特徴とする請求項１に記載のパターン
    欠陥検査装置。
  4. 【請求項４】前記遮光パターン設計データの透明部を示
    すビットの値、前記遮光パターン設計データの遮光部を
    示すビットの値、及び前記位相シフトパターン設計デー
    タの位相シフト部を示すビットの値は互いに異なること
    を特徴とする請求項１に記載のパターン欠陥検査装置。
JP10567392A 1992-03-31 1992-03-31 パターン欠陥検査装置 Expired - Fee Related JP3154802B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10567392A JP3154802B2 (ja) 1992-03-31 1992-03-31 パターン欠陥検査装置
US08/040,852 US5379348A (en) 1992-03-31 1993-03-31 Pattern defects inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10567392A JP3154802B2 (ja) 1992-03-31 1992-03-31 パターン欠陥検査装置

Publications (2)

Publication Number Publication Date
JPH05281153A JPH05281153A (ja) 1993-10-29
JP3154802B2 true JP3154802B2 (ja) 2001-04-09

Family

ID=14413961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10567392A Expired - Fee Related JP3154802B2 (ja) 1992-03-31 1992-03-31 パターン欠陥検査装置

Country Status (2)

Country Link
US (1) US5379348A (ja)
JP (1) JP3154802B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883160B2 (en) 2001-09-26 2005-04-19 Kabushiki Kaisha Toshiba Pattern inspection apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237928B2 (ja) * 1992-12-04 2001-12-10 株式会社東芝 パターン検査方法及び装置
JP2667940B2 (ja) * 1992-04-27 1997-10-27 三菱電機株式会社 マスク検査方法およびマスク検出装置
JP3376082B2 (ja) * 1994-03-31 2003-02-10 株式会社東芝 パターン欠陥検査装置
US5744381A (en) * 1995-03-13 1998-04-28 Kabushiki Kaisha Toshiba Method of inspecting a pattern formed on a sample for a defect, and an apparatus thereof
US5801954A (en) * 1996-04-24 1998-09-01 Micron Technology, Inc. Process for designing and checking a mask layout
US5795688A (en) * 1996-08-14 1998-08-18 Micron Technology, Inc. Process for detecting defects in photomasks through aerial image comparisons
JPH10104168A (ja) 1996-09-26 1998-04-24 Toshiba Corp 設計データに基づく図形データ展開装置
JP2967755B2 (ja) * 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
US6466314B1 (en) * 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
US6018392A (en) * 1998-10-23 2000-01-25 Taiwan Semiconductor Manufacturing Company Apparatus and method for inspecting phase shifting masks
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
JP2001274209A (ja) 2000-03-28 2001-10-05 Toshiba Corp 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体
JP3443083B2 (ja) * 2000-09-12 2003-09-02 株式会社東芝 半導体装置のパターンの危険箇所情報の評価方法
JP2002204356A (ja) * 2000-10-27 2002-07-19 Canon Inc データ処理装置、プロセッサ、及びその制御方法
GB2373632B (en) * 2001-03-19 2005-04-27 Marconi Caswell Ltd Tuneable laser
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926489A (en) * 1983-03-11 1990-05-15 Kla Instruments Corporation Reticle inspection system
US5046109A (en) * 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US4809341A (en) * 1986-07-18 1989-02-28 Fujitsu Limited Test method and apparatus for a reticle or mask pattern used in semiconductor device fabrication
US5235400A (en) * 1988-10-12 1993-08-10 Hitachi, Ltd. Method of and apparatus for detecting defect on photomask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883160B2 (en) 2001-09-26 2005-04-19 Kabushiki Kaisha Toshiba Pattern inspection apparatus
US7209584B2 (en) 2001-09-26 2007-04-24 Kabushiki Kaisha Toshiba Pattern inspection apparatus

Also Published As

Publication number Publication date
JPH05281153A (ja) 1993-10-29
US5379348A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
JP3154802B2 (ja) パターン欠陥検査装置
JP4095621B2 (ja) 光学画像取得装置、光学画像取得方法、及びマスク検査装置
US7209584B2 (en) Pattern inspection apparatus
JPH10104168A (ja) 設計データに基づく図形データ展開装置
JP2001175857A (ja) 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
US9733640B2 (en) Method and apparatus for database-assisted requalification reticle inspection
JP2008112178A (ja) マスク検査装置
JPH0691003B2 (ja) レチクル／マスクの検査方法とその検査装置
US5850467A (en) Image data inspecting method and apparatus providing for equal sizing of first and second image data to be compared
JP2003215059A (ja) パターン検査装置及びその方法
CN108351596A (zh) 用于半导体掩模检验的基于多边形的几何分类
US4778745A (en) Defect detection method of semiconductor wafer patterns
JP3237928B2 (ja) パターン検査方法及び装置
JP2000105832A (ja) パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
JP4044297B2 (ja) パターン欠陥検査装置
JPH08254816A (ja) パターン欠陥検査方法およびその装置
JP3413110B2 (ja) パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
JP2000147748A (ja) フォトマスク外観検査装置
JPH08137092A (ja) マスクの検査方法及びマスクの検査装置
JPH07260699A (ja) 画像データ比較装置
JPH11174657A (ja) マスクパターン外観検査装置および方法
JP2000122265A (ja) フォトマスク外観検査装置
JP4199759B2 (ja) インデックス情報作成装置、試料検査装置、レビュー装置、インデックス情報作成方法及びプログラム
JP2000258352A (ja) フォトマスク外観検査装置
JP2000258349A (ja) フォトマスク外観検査装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees