JP3443083B2 - 半導体装置のパターンの危険箇所情報の評価方法 - Google Patents
半導体装置のパターンの危険箇所情報の評価方法Info
- Publication number
- JP3443083B2 JP3443083B2 JP2000277125A JP2000277125A JP3443083B2 JP 3443083 B2 JP3443083 B2 JP 3443083B2 JP 2000277125 A JP2000277125 A JP 2000277125A JP 2000277125 A JP2000277125 A JP 2000277125A JP 3443083 B2 JP3443083 B2 JP 3443083B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- information
- dangerous
- semiconductor device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
といった形状を有するパターンの検査に有効な半導体装
置のパターンの危険箇所情報の評価方法に関する。
析に必要な情報(欠陥情報)の一つとして、欠陥検査装
置等から得られる欠陥座標がある。欠陥1個に1座標が
与えられる。欠陥解析の際は欠陥解析装置にパターンと
それに対応する欠陥座標を入力し、欠陥座標を基にパタ
ーン上の欠陥を検索する。
状況(パターンのオープン/ショート、パーティクル付
着等)が生じているため、異常箇所の特定が容易であ
る。したがって、一般的な欠陥の場合、欠陥画像の取
得、寸法の測定を容易に行え、その結果として欠陥解析
も容易に行える。
を検索しても、部分的太り、細りといったショートニン
グのある配線パターンは、発生状況が極端な場合を除き
目視では、危険箇所の特定および解析が困難であるとい
う問題がある。
ート等の異常欠陥とは異なり、最初から欠陥であると判
断することが困難な箇所であって、実際にパターンを形
成してみないと、欠陥であるか否かの判断が困難な箇所
である。
右側の変形部分的太り、細りといったショートニングの
ある配線パターンは、欠陥座標(欠陥情報)を基に欠陥
を検索しても、危険箇所を容易に特定することができな
いという問題があった。
ので、その目的とするところは、危険箇所の特定や解析
を容易に行うことを可能にする半導体装置のパターンの
危険箇所情報の評価方法を提供することにある。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置のパターンの危険箇所情報
の評価方法は、半導体装置の同じパターンについて、第
1のパターンデータとしてのCADデータと第2のパタ
ーンデータとしてのシミュレーションデータとを比較す
る工程と、第1のパターンデータと第2のパターンデー
タとにずれがある箇所について、当該危険箇所の特徴を
示す特徴情報および当該危険箇所の座標を示す座標情報
を抽出する工程と、前記特徴情報を用いて前記ずれの大
きさおよび方向の少なくとも一方と前記危険箇所の座標
情報と前記第1のパターンデータに対応する第1のパタ
ーンとを可視的に表示する工程と、前記危険箇所の座標
情報に基づき顕微鏡により実際のパターンの画像を得る
工程と、前記第1のパターンと前記実際のパターンの画
像とを重ね合わせる工程と、前記危険箇所における前記
第1のパターンと前記実際のパターンの画像との乖離距
離を測定し、乖離距離が規定値内にあるか否かを判別す
る工程と、を有することを特徴とする。
することによって、目視での検出が困難な危険箇所の特
定や解析を容易に行うことが可能となる。
抽出した情報を用いることで、従来よりも効果的な定点
モニタ方法、パターンの危険箇所解析方法、危険箇所対
策方法等の評価方法を実現することができるようにな
る。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
の実施の形態(以下、実施形態という)を説明する。
る半導体装置のパターンの危険箇所情報の評価方法を説
明するためのフローチャートであり、図1は危険箇所情
報の生成方法を示し、図2は危険箇所対策方法を示して
いる。
報の生成方法を説明する。部分的太り、細りといった形
状を有する配線パターンは、欠陥検査装置による検査が
困難なパターンの一つである。本実施形態では、このよ
うなパターンから危険箇所情報を抽出するために、形状
シミュレーションを行う。そのために、まず、モチーフ
となるデバイスのCADデータ(第1のパターンデー
タ)と、より実際の形状に近い形状プロファイルを再現
するためのシミュレーションパラメータをシミュレータ
に入力する(ステップS1,S2)。上記CADデータ
は、理想パターン形状に対応したCADデータである。
CADデータおよびシミュレーションパラメータの入力
の順序は逆でも、あるいは同時でも良い。
を指定し(ステップS3)、その後形状シミュレーショ
ンを実行する(ステップS4)。
れたシミュレーションパターンデータ(第2のパターン
データ)とCADデータとを比較し、シミュレーション
パターンデータに対応したパターン(形状シミュレーシ
ョンパターン)の寸法とCADデータに対応した理想パ
ターン(CADパターン)の寸法との差が、規定寸法内
に収まっている否かを判定する(ステップS5)。
定寸法内に収まっていない場合、危険箇所情報として、
識別情報、座標情報、第1および第2の特徴情報を記録
する(ステップS6)。
のCADパターンと識別するための番号である。座標情
報は、規定寸法内に収まっていない部分(危険箇所)が
存在する箇所を示す座標である。第1の特徴情報は、形
状シミュレーションパターンのうち、CADパターンか
らずれた箇所に関しての、そのずれの大きさ(寸法違反
の度合い)である。第2の特徴情報は、形状シミュレー
ションパターンのうち、CADパターンからずれた箇所
に関しての、そのずれの方向である。
法が規定寸法内に収まっている場合には、問題なくパタ
ーンが形成されていることを記録し(ステップS7)、
シミュレーションを終了する。
情報は、危険箇所の座標情報等の他に危険箇所の特徴を
示す特徴情報として、可視化して表現することができ
る、寸法違反の度合いおよび寸法違反を示す方向を含ん
でいる。したがって、上記危険箇所情報を用いれば、シ
ョートニングといった目視での検出が困難な危険箇所を
有する配線パターン等のパターンの特定や解析を視覚的
に容易に行うことが可能となる。このような危険箇所情
報を用いることにより、製造工程のパターン形状モニタ
(定点モニタ)、パターンの危険箇所解析、危険箇所対
策等の評価方法を従来よりも効果的に実施することが可
能になる。
する。パターンの危険箇所情報は、前記図1のフローチ
ャートに示すような危険箇所情報の作成方法によって予
め作成されているとする。ここでは、配線パターン等の
細りというパターン形状の場合について説明する。
タおよび図1のフローチャートで得られた危険箇所情報
をディスプレイ上に可視化して同時に表示する(ステッ
プS11)。図3に、可視化されたCADデータおよび
危険箇所情報(CADデータおよび危険箇所情報の表示
方法)を示す。
ータ(矩形パターン)、2〜5は可視化された座標情
報、6〜9は可視化された危険箇所情報(矢印)を示し
ている。各矢印2〜5の向きはシミュレーションによっ
て示された寸法違反する方向(ここでは、細りの方向)
を示し、方向2〜5の長さは寸法違反の程度(ここでは
細りの程度)を示している。
険箇所情報の危険箇所位置に基づき、走査形電子顕微鏡
(SEM:Scanning Electron Microscope)により、実
際のサンプルであるウェハ上に形成した実際のパターン
の画像(SEM画像)を収得する(ステップS12)。
なお、ステップS11とステップS12の順序は逆でも
良い。
を他のパラメータとのバランスが取れるように重ね合わ
せ(ステップS13)、危険箇所情報の座標情報に対応
した箇所(危険箇所)において、危険箇所情報の寸法違
反を示す方向(ここでは、横方法および縦方向)に関し
て、CADデータとSEM画像との乖離分の寸法(乖離
寸法)を測定し、規定値を超える乖離寸法が存在する否
か、すなわち危険箇所が存在するか否かを判定する(ス
テップS14)。
および危険箇所情報と、SEM画像とを重ね合わせした
状態を示す。図中、10はSEM画像、L1およびL2
はCADデータとSEM画像との横方向の乖離寸法、L
3およびL4はCADデータとSEM画像との縦方向の
乖離寸法を示している。
図4で説明すれば、矢印2〜5の長さを越える乖離があ
る場合、その箇所のCADデータや、実際のパターンを
形成するときに使用したマスクデータのパターン寸法の
見直しを行い、乖離寸法が規定値内に収まるまで、すな
わち危険箇所が無くなるまで、ステップS11〜S14
を繰り返す。
いる場合、すなわち危険個所がない場合、実際のパター
ンを形成するときに使用したマスクデータを採用し(ス
テップS15)、対策を終了する。ここでは、本発明の
危険箇所情報を対策方法に適用したが、同様に定点モニ
タ方法、パターンの危険箇所解析方法にも適用できる。
すなわち、従来用いていた情報の代わりに本発明の危険
箇所情報を用いるか、もしくは併用する。
るものではない。実施形態では、配線パターン等の細り
の場合について説明したが、本発明は、目視では特定や
解析が困難な危険箇所を有する他のパターン(ショート
ニングを有するパターン)、例えば部分的太りなどを有
する配線パターン等に対しても効果を発揮する。
て、図形の大きさ(矢印の大きさ)、図形の向き(矢印
の向き)を用いた場合について説明したが、この組合せ
に限定されるものではなく、例えば図形の大きさ、図形
の向き、図形の色および図形の形からなる表示属性群の
中から選ばれた互いに異なる表示属性であれば良い。具
体的には、ずれの大きさを図形の面積(図形としては例
えば長方形)、ずれの方向を図形の色で可視化する方法
ほうがあげられる。
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題を解
決できる場合には、この構成要件が削除された構成が発
明として抽出され得る。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施できる。
視での危険箇所の特定が困難である危険箇所の特定や解
析を容易に行うことを可能にする半導体装置のパターン
の危険箇所情報の評価方法を実現できるようになる。
方法を示すフローチャート
対策方法を示すフローチャート
を示す図
とSEM画像とを重ね合わせした状態を示す図
Claims (6)
- 【請求項1】半導体装置の同じパターンについて、第1
のパターンデータとしてのCADデータと第2のパター
ンデータとしてのシミュレーションデータとを比較する
工程と、 第1のパターンデータと第2のパターンデータとにずれ
がある危険箇所について、当該危険箇所の特徴を示す特
徴情報および当該危険箇所の座標を示す座標情報を抽出
する工程と、 前記特徴情報を用いて前記ずれの大きさおよび方向の少
なくとも一方と前記危険箇所の座標情報と前記第1のパ
ターンデータに対応する第1のパターンとを可視的に表
示する工程と、前記危険箇所の座標情報に基づき顕微鏡により実際のパ
ターンの画像を得る工程と 、前記第1のパターンと前記実際のパターンの画像とを重
ね合わせる工程と、 前記危険箇所における前記第1のパターンと前記実際の
パターンの画像との乖離距離を測定し、乖離距離が規定
値内にあるか否かを判別する工程と、 を有することを特徴とする半導体装置のパターンの危険
箇所情報の評価方法。 - 【請求項2】前記特徴情報を用いて、前記ずれの大きさ
を第1の表示属性により可視化し、前記ずれの方向を第
2の表示属性により可視化して表示することを特徴とす
る請求項1に記載の半導体装置のパターンの危険箇所情
報の評価方法。 - 【請求項3】前記第1および第2の表示属性として、図
形の大きさ、図形の向き、図形の色および図形の形から
なる表示属性群の中から選択された互いに異なる表示属
性を用いることを特徴とする請求項2に記載の半導体装
置のパターンの危険箇所情報の評価方法。 - 【請求項4】前記第1の表示属性として印の大きさ、前
記第2の表示属性として印の向きを用いることを特徴と
する請求項2に記載の半導体装置のパターンの危険箇所
情報の評価方法。 - 【請求項5】前記第1の表示属性として矢印の長さ、前
記第2の表示属性として矢印の向きを用いることを特徴
とする請求項2に記載の半導体装置のパターンの危険箇
所情報の評価方法。 - 【請求項6】前記シミュレーションデータは、シミュレ
ーションパラメータをシミュレータに入力し、シミュレ
ーションを実行する対象のパターンを指定し、シミュレ
ーションすることによって得られることを特徴とする請
求項1に記載の半導体装置のパターンの危険箇所情報の
評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277125A JP3443083B2 (ja) | 2000-09-12 | 2000-09-12 | 半導体装置のパターンの危険箇所情報の評価方法 |
US09/931,091 US6657735B2 (en) | 2000-09-12 | 2001-08-17 | Method of evaluating critical locations on a semiconductor apparatus pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277125A JP3443083B2 (ja) | 2000-09-12 | 2000-09-12 | 半導体装置のパターンの危険箇所情報の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002093875A JP2002093875A (ja) | 2002-03-29 |
JP3443083B2 true JP3443083B2 (ja) | 2003-09-02 |
Family
ID=18762504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000277125A Expired - Fee Related JP3443083B2 (ja) | 2000-09-12 | 2000-09-12 | 半導体装置のパターンの危険箇所情報の評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6657735B2 (ja) |
JP (1) | JP3443083B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3881521B2 (ja) * | 2001-03-29 | 2007-02-14 | 株式会社東芝 | 半導体装置の製造プロセス評価方法 |
JP4068541B2 (ja) | 2003-09-25 | 2008-03-26 | 株式会社東芝 | 集積回路パターン検証装置と検証方法 |
JP2005172920A (ja) * | 2003-12-08 | 2005-06-30 | Toshiba Corp | 危険パターン抽出方法及び危険パターン抽出プログラム |
JP2005258080A (ja) * | 2004-03-11 | 2005-09-22 | Matsushita Electric Ind Co Ltd | レイアウトデータ検証方法、マスクパターン検証方法および回路動作検証方法 |
JP4887062B2 (ja) | 2006-03-14 | 2012-02-29 | 株式会社日立ハイテクノロジーズ | 試料寸法測定方法、及び試料寸法測定装置 |
JP4943304B2 (ja) * | 2006-12-05 | 2012-05-30 | 株式会社 Ngr | パターン検査装置および方法 |
JP5065943B2 (ja) * | 2008-02-29 | 2012-11-07 | 株式会社日立ハイテクノロジーズ | 製造プロセスモニタリングシステム |
CN103063152B (zh) * | 2012-12-28 | 2015-06-17 | 上海烟草集团有限责任公司 | 滤棒香料线中心距的定量检测方法 |
JP2017096625A (ja) * | 2014-02-21 | 2017-06-01 | 株式会社日立ハイテクノロジーズ | パターン測定装置、及びコンピュータープログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3187827B2 (ja) * | 1989-12-20 | 2001-07-16 | 株式会社日立製作所 | パターン検査方法および装置 |
JP3154802B2 (ja) * | 1992-03-31 | 2001-04-09 | 株式会社東芝 | パターン欠陥検査装置 |
JPH0612249A (ja) | 1992-06-24 | 1994-01-21 | Nec Corp | プログラム情報編集システム |
JP3376082B2 (ja) * | 1994-03-31 | 2003-02-10 | 株式会社東芝 | パターン欠陥検査装置 |
JPH10247245A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | パターン欠陥検査装置 |
JPH1174326A (ja) | 1997-08-29 | 1999-03-16 | Hitachi Ltd | 半導体断面観察装置 |
JP3913879B2 (ja) | 1998-02-03 | 2007-05-09 | 富士通株式会社 | 移動速度に基づく通信制御装置および方法 |
US6452677B1 (en) * | 1998-02-13 | 2002-09-17 | Micron Technology Inc. | Method and apparatus for detecting defects in the manufacture of an electronic device |
JP2000261411A (ja) | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | スペクトル拡散受信機、スペクトル拡散受信方法および記録媒体 |
-
2000
- 2000-09-12 JP JP2000277125A patent/JP3443083B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-17 US US09/931,091 patent/US6657735B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020030187A1 (en) | 2002-03-14 |
US6657735B2 (en) | 2003-12-02 |
JP2002093875A (ja) | 2002-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115169B2 (en) | Method and apparatus of pattern inspection and semiconductor inspection system using the same | |
US7681159B2 (en) | System and method for detecting defects in a semiconductor during manufacturing thereof | |
JP6629934B2 (ja) | 試験方策を生成する方法およびそのシステム | |
US20120257041A1 (en) | Method for defect inspection and apparatus for defect inspection | |
JP5556274B2 (ja) | パターン評価方法及びパターン評価装置 | |
TW201517192A (zh) | 晶片對資料庫的影像檢測方法 | |
TWI524079B (zh) | 晶片對資料庫的接觸窗檢測方法 | |
JP2016058465A (ja) | 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置 | |
JP3443083B2 (ja) | 半導体装置のパターンの危険箇所情報の評価方法 | |
CN107038697A (zh) | 用于诊断半导体晶圆的方法和系统 | |
KR101615843B1 (ko) | 반도체 계측 장치 및 기록 매체 | |
JP3699949B2 (ja) | パターン計測方法、このパターン計測方法を用いる半導体装置の製造方法、プログラムおよびコンピュータ読み取り可能な記録媒体、並びにパターン計測装置 | |
JP2003243470A (ja) | 異常検出システム、プログラムおよび記録媒体 | |
KR20160105082A (ko) | 기판 검사 장치 및 그 검사 방법 | |
KR100792687B1 (ko) | 반도체 기판 패턴 결함 검출 방법 및 장치 | |
US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
JP2001236500A (ja) | 画像判定方法および欠陥検査装置 | |
JP3575512B2 (ja) | パターン検査方法及び装置 | |
JP3808575B2 (ja) | 歩留まり解析方法及びその装置 | |
JPH1174326A (ja) | 半導体断面観察装置 | |
JP4723124B2 (ja) | ポジションデータの生成方法 | |
JP3237601B2 (ja) | メモリlsi検査装置及びメモリlsi検査方法 | |
JPH01131470A (ja) | Lsi故障解析装置 | |
JP2005277247A (ja) | 処理装置、表示方法および表示プログラム | |
KR100533705B1 (ko) | 탭 또는 씨오에프의 외형 검사 속도 향상 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |