KR100792687B1 - 반도체 기판 패턴 결함 검출 방법 및 장치 - Google Patents

반도체 기판 패턴 결함 검출 방법 및 장치 Download PDF

Info

Publication number
KR100792687B1
KR100792687B1 KR1020060108782A KR20060108782A KR100792687B1 KR 100792687 B1 KR100792687 B1 KR 100792687B1 KR 1020060108782 A KR1020060108782 A KR 1020060108782A KR 20060108782 A KR20060108782 A KR 20060108782A KR 100792687 B1 KR100792687 B1 KR 100792687B1
Authority
KR
South Korea
Prior art keywords
defect
pattern
defects
preliminary
semiconductor substrate
Prior art date
Application number
KR1020060108782A
Other languages
English (en)
Inventor
김종안
양유신
전충삼
강문식
김지혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060108782A priority Critical patent/KR100792687B1/ko
Priority to US11/934,972 priority patent/US8055056B2/en
Application granted granted Critical
Publication of KR100792687B1 publication Critical patent/KR100792687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 기판의 패턴 결함 검출 방법 및 장치는 반도체 기판의 패턴 형성시 패턴으로 이루어지는 회로의 작동에 영향을 미치는 기준 결함의 위치에 대한 정보를 미리 획득한다. 반도체 기판 상에 형성된 패턴의 예비 결함을 검출하고, 패턴의 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교하여 예비 결함 중 기준 결함과 동일한 위치에 존재하는 결함을 패턴의 결함으로 설정함으로써 결함을 검출한다.

Description

반도체 기판 패턴 결함 검출 방법 및 장치{Method and apparatus for detecting defects of patterns on a semconductor substrate}
도 1은 본 발명의 일실시예에 따른 반도체 기판 결함 검출 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일실시예에 따른 반도체 기판 결함 검출 방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 기준 결함의 위치를 나타내는 맵이다.
도 4는 본 발명의 일 실시예에 따른 예비 결함의 위치를 나타내는 맵이다.
도 5는 본 발명의 일 실시예에 따른 결함의 위치를 나타내는 맵이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 결함 검출 장치 110 : 획득부
120 : 검출부 130 : 비교부
140 : 설정부 150 : 표시부
본 발명은 반도체 기판 패턴 결함 검사 방법 및 장치에 관한 것으로, 보다 상세하게는 반도체 기판의 패턴에 발생하는 결함 중 상기 패턴이 형성하는 회로의 작동에 영향을 주는 결함만을 검출하기 하기 위한 결합 방법 및 장치에 관한 것이다.
일반적으로 반도체 기판의 패턴 결함을 검출하기 위한 결함 검출 장치에서 검사 감도는 결함의 개수와 비례한다. 구체적으로, 상기 결함 검출 장치의 검사 감도가 높으면 상기 반도체 기판의 패턴에서 검출되는 결함의 개수도 많아진다. 반면, 상기 결함 검출 장치의 검사 감도가 낮으면, 상기 반도체 기판의 패턴에서 검출되는 결함의 개수도 적어진다.
반도체 장치의 디자인 룰이 감소하고 패턴의 크기가 미세화됨에 따라 상기 패턴에서 발생하는 미세 결함을 검출하기 위해 상기 결함 검출 장치의 검사 감도를 높이게 된다. 따라서, 상기 결함 검출 장치에서 검출되는 결함의 개수가 증가하여 상기 결함들 중 상기 패턴에 영향을 주는 결함만을 선택적으로 검출하기 어렵다. 또한, 검사 감도를 높이지 않으면 상기 반도체 기판의 패턴 결함을 검출하지 못하게 된다.
본 발명의 실시예들은 반도체 기판의 패턴 결함을 높은 검사 감도로 정확하게 검출할 수 있는 반도체 기판의 패턴 결함 검출 방법을 제공하는데 목적이 있다.
본 발명의 실시예들은 반도체 기판의 패턴 결함을 높은 검사 감도로 정확하게 검출할 수 있는 반도체 기판의 패턴 결함 검출 장치를 제공하는데 목적이 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 기판의 패턴 결함 검출 방법은 반도체 기판 상에 형성된 패턴의 예비 결함을 검출한다. 상기 패턴의 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교한다. 상기 예비 결함 중 상기 기준 결함과 동일한 위치에 존재하는 결함을 상기 패턴의 결함으로 설정함으로써 반도체 기판의 패턴 결함을 검출한다.
본 발명의 일 실시예에 따르면, 상기 반도체 기판의 패턴 형성시 상기 패턴으로 이루어지는 회로의 작동에 영향을 미치는 기준 결함의 위치에 대한 정보를 획득하는 단계를 더 포함할 수 있다. 상기 기준 결함의 위치는 상기 패턴의 형성을 위한 노광 조건을 가변하더라도 반복적으로 결함이 발생하는 위치일 수 있다. 상기 기준 결함의 위치는 상기 패턴의 검출 결과 공통적으로 결함이 발생하는 위치일 수 있다. 상기 기준 결함의 위치는 상기 패턴을 형성하기 위한 노광 공정을 시뮬레이션하여 결함이 발생하는 위치일 수 있다. 상기 기준 결함은 상기 패턴의 선폭이 좁아지는 시닝(thinning) 결함, 인접한 패턴들이 서로 연결되는 브리지(bridge) 결함 및 상기 패턴의 끊어지는 노치(notch) 결함으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 패턴의 예비 결함의 위치가 표시된 맵과 미리 획득된 기준 결함의 위치가 표시된 맵을 오버랩하여 상기 패턴의 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 패턴의 예비 결함의 위치 좌표와 미리 획득된 기준 결함의 위치의 좌표를 비교하여 제1항에 있어서, 상기 패턴의 예 비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교할 수 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 기판의 패턴 결함 검출 장치는 획득부, 검출부, 비교부 및 설정부를 포함한다. 상기 획득부는 반도체 기판의 패턴 형성시 상기 패턴으로 이루어지는 회로의 작동에 영향을 미치는 기준 결함의 위치에 대한 정보를 획득한다. 상기 검출부는 상기 반도체 기판 상에 형성된 패턴의 예비 결함을 검출한다. 상기 비교부는 상기 패턴의 예비 결함의 위치와 상기 기준 결함의 위치를 비교한다. 상기 설정부는 상기 예비 결함 중 상기 기준 결함과 동일한 위치에 존재하는 결함을 상기 패턴의 결함으로 설정한다.
본 발명의 일 실시예에 따르면, 상기 설정부의 설정 결과를 표시하기 위한 표시부를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기준 결함의 위치는 상기 패턴의 형성을 위한 노광 조건을 가변하더라도 반복적으로 결함이 발생하는 위치일 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기준 결함의 위치는 상기 패턴의 검출 결과 공통적으로 결함이 발생하는 위치일 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기준 결함의 위치는 상기 패턴을 형성하기 위한 노광 공정을 시뮬레이션하여 결함이 발생하는 위치일 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기준 결함은 상기 패턴의 선폭이 좁아지는 시닝(thinning) 결함, 인접한 패턴들이 서로 연결되는 브리지(bridge) 결함 및 상기 패턴의 끊어지는 노치(notch) 결함으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 비교부는 상기 패턴의 예비 결함의 위치가 표시된 맵과 미리 획득된 기준 결함의 위치가 표시된 맵을 오버랩하여 비교할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 비교부는 상기 패턴의 예비 결함의 위치 좌표와 미리 획득된 기준 결함의 위치의 좌표를 비교할 수 있다.
이와 같이 구성된 본 발명에 따르면, 반도체 기판의 패턴에서 예비 결함을 정밀하게 검출하고, 검출된 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교하여 반도체 기판의 결함을 설정한다. 따라서, 상기 반도체 기판의 패턴에서 시닝 결함, 브리지 결함 및 노치 결함 등을 포함하는 결함을 정확하게 검출할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 기판의 패턴 결함 검출 방법 및 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일실시예에 따른 반도체 기판 결함 검출 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 상기 반도체기판 결함 검출 장치(100)는 획득부(110), 검 출부(120), 비교부(130), 설정부(140) 및 표시부(150)를 포함한다.
상기 획득부(110)는 반도체 기판의 패턴에서 발생하는 기준 결함에 대한 정보를 획득한다. 상기 기준 결함은 상기 반도체 기판에 패턴을 형성시 상기 패턴으로 이루어지는 회로의 작동에 영향을 미칠 수 있는 치명적인 결함이다. 상기 기준 결함의 예로는 시닝 결함, 브리지 결함, 노치 결함 등을 들 수 있다. 구체적으로, 상기 시닝 결함은 상기 패턴의 선폭이 기 설정된 패턴의 선폭보다 좁은 결함이다. 상기 브리지 결함은 인접한 상기 패턴들이 서로 연결되는 결함이다. 상기 노치 결함은 상기 패턴이 끊어지는 결함이다.
상기 획득부(110)에서 획득되는 상기 기준 결함의 정보에는 상기 기준 결함의 위치가 포함된다. 일예로, 상기 기준 결함 위치는 반도체 기판 상에 패턴을 형성하기 위한 노광 공정 조건을 미세하게 가변하여 다수의 반도체 기판 상에 각각 형성된 패턴들에서 동일한 위치에 반복적으로 결함이 발생하는 위치이다.
다른 예로, 상기 기준 결함의 위치는 동일한 레티클 패턴을 이용하여 다수의 반도체 기판 상에 형성된 각 패턴들의 결함 검출 결과 각 패턴에서 동일한 위치에 반복적으로 결함이 발생하는 위치이다.
또 다른 예로, 상기 기준 결함의 위치는 설계된 레티클 패턴을 이용하여 상기 패턴을 형성하기 위한 노광 공정을 반복적으로 시뮬레이션하여 획득된 각 패턴들에서 동일한 위치에 반복적으로 결함이 발생하는 위치이다.
상기 획득부(110)는 상기 반도체 기판 상에 형성된 패턴 중 하나의 다이에 대해 상기 기준 결함의 위치를 획득하고, 상기 획득 결과를 다른 다이에 복사하여 상기 반도체 기판의 패턴 전체에 대한 상기 기준 결함의 위치를 획득한다.
예를 들면, 상기 획득부(110)는 도 3에 도시된 바와 같이 상기 기준 결함(A)의 위치를 맵 형태로 표시할 수 있다. 다른 예로, 상기 획득부(110)는 상기 기준 결함의 위치를 좌표 형태로 표시할 수 있다.
상기 검출부(120)는 상기 반도체 기판 상에 형성된 패턴의 예비 결함을 검출한다. 일예로, 상기 검출부(120)는 상기 패턴이 형성된 반도체 기판으로 광을 조사하기 위한 광원과 상기 반도체 기판으로부터 반사 또는 산란되는 광을 검출하고 분석하는 디텍터를 포함할 수 있다. 상기 광원이 상기 반도체 기판을 스캐닝하도록 광을 조사하고, 상기 디텍터가 상기 패턴으로부터 반사 또는 산란되는 광을 검출 및 분석하여 상기 패턴의 예비 결함 유무를 확인하고 상기 예비 결함의 위치를 검출한다. 다른 예로, 상기 검출부(120)는 상기 반도체 기판 상에 형성된 패턴의 이미지를 촬상하기 위한 이미지 촬상 소자를 포함한다. 상기 이미지 촬상 소자의 예로는 CCD 카메라를 들 수 있다. 상기 이미지 촬상 소자에서 획득된 패턴 이미지와 정상 패턴의 이미지인 기준 패턴 이미지를 비교하여 상기 패턴의 예비 결함 유무를 확인하고 상기 예비 결함의 위치를 검출한다.
예를 들면, 상기 검출부(120)는 도 4에 도시된 바와 같이 상기 예비 결함(B)의 위치를 맵 형태로 표시할 수 있다. 다른 예로, 상기 검출부(120)는 상기 예비 결함의 위치를 좌표 형태로 표시할 수 있다.
상기 검출부(120)는 상기 패턴의 예비 결함을 정밀하게 검출한다. 따라서, 상기 예비 결함에는 시닝 결함, 브리지 결함, 노치 결함 등의 기준 결함뿐만 아니 라 디포커스(defocus) 결함, 랜덤(random) 결함, 폴스(false) 결함 등을 포함한다. 상기 디포커스 결함은 노광 공정시 광원의 초점이 부정확하게 형성되어 발생하는 결함이고, 상기 램덤 결함은 불규칙적으로 발생하는 결함이다. 상기 폴스 결함은 실제로는 결함이 아님에도 불구하고 결함 검사시 결함으로 검출되는 결함이다.
상기 비교부(130)는 상기 검출부(120)에서 검출된 상기 패턴의 예비 결함과 상기 획득부(110)에서 획득된 상기 패턴의 기준 결함을 비교한다. 구체적으로, 상기 비교부(130)는 상기 기준 결함의 위치를 기준으로 상기 기준 결함의 위치와 상기 예비 결함의 위치를 비교한다. 예를 들면, 상기 비교부(130)는 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 기준 결함의 위치가 표시된 맵을 오버랩하여 상기 예비 결함의 위치와 기준 결함의 위치를 비교한다. 다른 예로, 상기 비교부(130)는 상기 패턴의 예비 결함의 위치 좌표와 상기 기준 결함의 위치의 좌표를 비교하여 상기 예비 결함의 위치와 기준 결함의 위치를 비교한다.
상기 설정부(140)는 상기 비교부(130)의 비교 결과에 따라 상기 예비 결함 중에서 결함을 설정한다. 상기 예비 결함 중 상기 기준 결함과 동일한 위치에 존재하는 결함을 상기 패턴의 결함으로 설정한다. 예를 들면, 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 기준 결함의 위치가 표시된 맵의 오버랩 결과, 상기 설정부(140)는 도 5에 도시된 바와 같이 상기 기준 결함의 위치와 매칭되는 위치에 존재하는 상기 예비 결함을 상기 패턴의 결함(C)으로 설정한다. 다른 예로, 상기 패턴의 예비 결함의 위치 좌표와 상기 기준 결함의 위치의 좌표의 비교 결과, 상기 설정부(140)는 상기 기준 결함의 좌표와 동일한 좌표를 갖는 예비 결함을 상기 패 턴의 결함으로 설정한다.
상기 표시부(150)는 상기 설정부(140)에서 설정된 결함을 도 5와 같이 맵 형태로 표시한다. 상기 표시부(150)의 예로는 모니터를 들 수 있다. 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 기준 결함의 위치가 표시된 맵의 오버랩을 이용하여 상기 패턴의 결함을 설정하는 경우, 상기 표시부(150)는 상기 기준 결함의 위치와 매칭되는 위치에 존재하는 상기 예비 결함만을 맵 상에 표시한다. 상기 패턴의 예비 결함의 위치 좌표와 상기 기준 결함의 위치의 좌표를 비교하여 상기 패턴의 결함을 설정하는 경우, 상기 기준 결함의 좌표와 동일한 좌표를 갖는 예비 결함을 맵 상에 표시한다.
상기 반도체 기판 패턴 결함 검출 장치(100)는 상기 반도체 기판의 패턴을 정밀하게 검사하면서 상기 반도체 기판의 패턴에 치명적인 영향을 주는 결함만을 선택적으로 검출할 수 있다.
도 2는 본 발명의 일실시예에 따른 반도체 기판 결함 검출 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 우선, 반도체 기판의 패턴에서 발생하는 기준 결함에 대한 정보를 획득한다(S100). 상기 기준 결함은 상기 반도체 기판에 패턴을 형성시 상기 패턴으로 이루어지는 회로의 작동에 영향을 미칠 수 있는 치명적인 결함이다. 상기 기준 결함의 예로는 시닝 결함, 브리지 결함, 노치 결함 등을 들 수 있다. 상기 기준 결함의 정보에는 상기 기준 결함의 위치가 포함된다.
일예로, 상기 반도체 기판 상에 패턴을 형성하기 위한 노광 공정 조건을 미 세하게 가변하면서 다수의 반도체 기판 상에 각각 패턴을 형성한다. 상기 패턴들의 결함을 각각 검출한다. 상기 결함 중 상기 기준 결함의 종류에 포함되며 각 패턴들에 반복적으로 발생하는 상기 기준 결함을 확인한다. 상기 기준 결함에 대한 정보에서 상기 기준 결함의 위치 정보를 획득한다.
다른 예로, 동일한 레티클 패턴을 이용하여 다수의 반도체 기판에 각각 패턴들을 형성한다. 상기 패턴들의 결함을 각각 검출한다. 상기 결함들 중 각 패턴에서 동일한 위치에 반복적으로 발생하는 상기 기준 결함을 확인한다. 상기 기준 결함에 대한 정보에서 상기 기준 결함의 위치 정보를 획득한다.
또 다른 예로, 설계된 레티클 패턴을 이용하여 노광 공정을 반복적으로 시뮬레이션하여 다수의 시뮬레이션 패턴을 형성한다. 상기 시뮬레이션된 패턴들의 결함을 각각 검출한다. 상기 결함들 중 각 패턴에서 동일한 위치에 반복적으로 발생하는 상기 기준 결함을 확인한다. 상기 기준 결함에 대한 정보에서 상기 기준 결함의 위치 정보를 획득한다.
상기 기준 결함의 위치 정보는 상기 반도체 기판 상에 형성된 패턴 중 하나의 다이에 대해 상기 기준 결함의 위치를 획득하고, 상기 획득 결과를 다른 다이에 복사하여 상기 반도체 기판의 패턴 전체에 대한 상기 기준 결함의 위치를 획득할 수 있다.
예를 들면, 도 3에 도시된 바와 같이 상기 기준 결함(A)의 위치는 맵 형태로 표시될 수 있다. 다른 예로, 상기 기준 결함의 위치는 좌표 형태로 표시될 수 있다.
다음으로, 반도체 기판 상에 형성된 패턴의 예비 결함을 검출한다(S200). 상기 반도체 기판 상에 형성된 패턴은 상기 기준 결함에 대한 정보 획득시 이용되는 패턴과 동일한 레티클 패턴을 전사하여 형성된다. 상기 패턴의 예비 결함은 정밀하게 검출된다. 따라서, 상기 예비 결함에는 시닝 결함, 브리지 결함, 노치 결함 등의 기준 결함뿐만 아니라 디포커스 결함, 랜덤 결함, 폴스 결함 등을 포함한다.
일예로, 광원이 상기 반도체 기판을 스캐닝하도록 광을 조사하고, 디텍터가 상기 패턴으로부터 반사 또는 산란되는 광을 검출 및 분석하여 상기 패턴의 예비 결함 유무를 확인하고 상기 예비 결함의 위치를 검출한다. 다른 예로, 이미지 촬상 소자에서 획득된 패턴 이미지와 정상 패턴의 이미지인 기준 패턴 이미지를 비교하여 상기 패턴의 예비 결함 유무를 확인하고 상기 예비 결함의 위치를 검출한다.
예를 들면, 도 4에 도시된 바와 같이 상기 예비 결함(B)의 위치는 맵 형태로 표시될 수 있다. 다른 예로, 상기 예비 결함의 위치는 좌표 형태로 표시될 수 있다.
상기 패턴의 예비 결함의 위치와 상기 기준 결함의 위치를 비교한다(S300). 상기 기준 결함의 위치를 기준으로 상기 기준 결함의 위치와 상기 예비 결함의 위치를 비교한다. 예를 들면, 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 기준 결함의 위치가 표시된 맵을 오버랩하여 상기 예비 결함의 위치와 기준 결함의 위치를 비교한다. 다른 예로, 상기 패턴의 예비 결함의 위치 좌표와 상기 기준 결함의 위치의 좌표를 비교하여 상기 예비 결함의 위치와 기준 결함의 위치를 비교한다.
다음으로, 상기 예비 결함 중 상기 기준 결함과 동일한 위치에 존재하는 결함을 상기 패턴의 결함으로 설정한다(S400). 상기 예비 결함의 위치와 상기 기준 결함의 위치를 비교한 결과에 따라 상기 예비 결함 중 상기 기준 결함과 동일한 위치에 존재하는 결함을 상기 패턴의 결함으로 설정한다. 예를 들면, 도 5에 도시된 바와 같이 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 기준 결함의 위치가 표시된 맵의 오버랩 결과, 상기 기준 결함의 위치와 매칭되는 위치에 존재하는 상기 예비 결함을 상기 패턴의 결함(C)으로 설정한다. 다른 예로, 상기 패턴의 예비 결함의 위치 좌표와 상기 기준 결함의 위치의 좌표의 비교 결과 상기 기준 결함의 좌표와 동일한 좌표를 갖는 예비 결함을 상기 패턴의 결함으로 설정한다.
이후, 설정된 상기 패턴 결함을 표시한다(S500). 상기 패턴 결함은 도 5와 같이 맵 형태로 표시한다. 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 기준 결함의 위치가 표시된 맵의 오버랩을 이용하여 상기 패턴의 결함을 설정되는 경우, 상기 기준 결함의 위치와 매칭되는 위치에 존재하는 상기 예비 결함을 맵 상에 표시한다. 상기 패턴의 예비 결함의 위치 좌표와 상기 기준 결함의 위치의 좌표를 비교하여 상기 패턴의 결함을 설정하는 경우, 상기 기준 결함의 좌표와 동일한 좌표를 갖는 예비 결함을 맵 형태로 변환하여 표시한다.
상기 반도체 기판 패턴 결함 검출 방법은 상기 반도체 기판의 패턴을 정밀하게 검사하면서 상기 반도체 기판의 패턴에 치명적인 영향을 주는 결함만을 선택적으로 검출할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따르면 검출된 패턴의 예비 결함 위치와 기 획득된 기준 결함 위치를 비교하여 일치하는 결함만을 상기 패턴의 결함으로 검출한다. 따라서, 높은 검사 감도로 상기 패턴의 결함을 검사하더라도 상기 반도체 기판의 결함을 용이하게 검출할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 반도체 기판 상에 형성된 패턴의 예비 결함을 검출하는 단계;
    상기 패턴의 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교하는 단계; 및
    상기 기준 결함과 동일한 위치에 존재하는 예비 결함을 상기 패턴의 결함으로 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  2. 제1항에 있어서, 상기 반도체 기판의 패턴 형성시 상기 패턴으로 이루어지는 회로의 작동에 영향을 미치는 기준 결함의 위치에 대한 정보를 획득하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  3. 제2항에 있어서, 상기 기준 결함의 위치에 대한 정보를 획득하는 단계는,
    노광 공정 조건을 가변하면서 다수의 반도체 기판 상에 각각 패턴을 형성하는 단계;
    상기 패턴들의 결함을 각각 검출하는 단계; 및
    상기 결함들 중 각 패턴에서 동일한 위치에 반복적으로 발생하는 상기 기준 결함을 확인하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  4. 제2항에 있어서, 상기 기준 결함의 위치에 대한 정보를 획득하는 단계는,
    동일한 레티클 패턴을 이용하여 다수의 반도체 기판에 각각 패턴들을 형성하는 단계;
    상기 패턴들의 결함을 각각 검출하는 단계; 및
    상기 결함들 중 각 패턴에서 동일한 위치에 반복적으로 발생하는 상기 기준 결함을 확인하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  5. 제2항에 있어서, 상기 기준 결함의 위치에 대한 정보를 획득하는 단계는,
    설계된 레티클 패턴을 이용하여 노광 공정을 반복적으로 시뮬레이션하여 다수의 시뮬레이션 패턴을 형성하는 단계;
    상기 시뮬레이션된 패턴들의 결함을 각각 검출하는 단계; 및
    상기 결함들 중 각 패턴에서 동일한 위치에 반복적으로 발생하는 상기 기준 결함을 확인하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  6. 제2항에 있어서, 상기 기준 결함은 상기 패턴의 선폭이 좁아지는 시닝(thinning) 결함, 인접한 패턴들이 서로 연결되는 브리지(bridge) 결함, 상기 패턴의 끊어지는 노치(notch) 결함으로 이루어진 군에서 선택된 적어도 하나를 포함 하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  7. 제1항에 있어서, 상기 패턴의 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교하는 단계는 상기 패턴의 예비 결함의 위치가 표시된 맵과 미리 획득된 기준 결함의 위치가 표시된 맵을 오버랩하여 비교하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  8. 제1항에 있어서, 상기 패턴의 예비 결함의 위치와 미리 획득된 기준 결함의 위치를 비교하는 단계는 상기 패턴의 예비 결함의 위치 좌표와 미리 획득된 기준 결함의 위치의 좌표를 비교하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 설정된 패턴의 결함을 반도체 기판 형태의 맵으로 표시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 방법.
  10. 반도체 기판의 패턴 형성시 상기 패턴으로 이루어지는 회로의 작동에 영향을 미치는 기준 결함의 위치에 대한 정보를 획득하는 획득부;
    상기 반도체 기판 상에 형성된 패턴의 예비 결함을 검출하는 검출부;
    상기 패턴의 예비 결함의 위치와 상기 기준 결함의 위치를 비교하는 비교부; 및
    상기 예비 결함 중 상기 기준 결함과 동일한 위치에 존재하는 결함을 상기 패턴의 결함으로 설정하는 설정부를 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  11. 제10항에 있어서, 상기 설정부의 설정 결과를 표시하기 위한 표시부를 더 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  12. 제11항에 있어서, 상기 기준 결함의 위치는 상기 패턴의 형성을 위한 노광 조건을 가변하여 다수의 반도체 기판 상에 각각 형성된 패턴들에서 동일한 위치에 반복적으로 결함이 발생하는 위치인 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  13. 제11항에 있어서, 상기 기준 결함의 위치는 동일한 레티클 패턴을 이용하여 다수의 반도체 기판 상에 형성된 각 패턴들의 결함 검출 결과 각 패턴에서 동일한 위치에 반복적으로 결함이 발생하는 위치인 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  14. 제11항에 있어서, 상기 기준 결함의 위치는 설계된 레티클 패턴을 이용하여 상기 패턴을 형성하기 위한 노광 공정을 반복적으로 시뮬레이션하여 획득된 각 패 턴들에서 동일한 위치에 반복적으로 결함이 발생하는 위치인 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  15. 제11항에 있어서, 상기 기준 결함은 상기 패턴의 선폭이 좁아지는 시닝(thinning) 결함, 인접한 패턴들이 서로 연결되는 브리지(bridge) 결함, 상기 패턴의 끊어지는 노치(notch) 결함으로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  16. 제10항에 있어서, 상기 비교부는 상기 패턴의 예비 결함의 위치가 표시된 맵과 상기 획득된 기준 결함의 위치가 표시된 맵을 오버랩하여 비교하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
  17. 제10항에 있어서, 상기 비교부는 상기 패턴의 예비 결함의 위치 좌표와 상기 획득된 기준 결함의 위치의 좌표를 비교하는 것을 특징으로 하는 반도체 기판의 패턴 결함 검출 장치.
KR1020060108782A 2006-11-06 2006-11-06 반도체 기판 패턴 결함 검출 방법 및 장치 KR100792687B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060108782A KR100792687B1 (ko) 2006-11-06 2006-11-06 반도체 기판 패턴 결함 검출 방법 및 장치
US11/934,972 US8055056B2 (en) 2006-11-06 2007-11-05 Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108782A KR100792687B1 (ko) 2006-11-06 2006-11-06 반도체 기판 패턴 결함 검출 방법 및 장치

Publications (1)

Publication Number Publication Date
KR100792687B1 true KR100792687B1 (ko) 2008-01-09

Family

ID=39217108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108782A KR100792687B1 (ko) 2006-11-06 2006-11-06 반도체 기판 패턴 결함 검출 방법 및 장치

Country Status (2)

Country Link
US (1) US8055056B2 (ko)
KR (1) KR100792687B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI532116B (zh) * 2010-04-11 2016-05-01 肯提克有限公司 晶圓對齊方法及系統
JP5554620B2 (ja) * 2010-04-14 2014-07-23 株式会社ニューフレアテクノロジー 描画装置、描画方法および描画装置の異常診断方法
KR20120045774A (ko) * 2010-11-01 2012-05-09 삼성전자주식회사 웨이퍼 검사 방법
KR102507304B1 (ko) * 2017-10-30 2023-03-07 삼성전자주식회사 결함 검사 방법 및 이를 이용한 반도체 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176899A (ja) 1997-12-09 1999-07-02 Toshiba Corp 欠陥警告方法及び欠陥警告システム
KR19990049102A (ko) * 1997-12-11 1999-07-05 윤종용 웨이퍼 디펙트 분류 방법
KR20050030346A (ko) * 2003-09-25 2005-03-30 동부아남반도체 주식회사 결함 유형 분류 방법 및 시스템
KR20060005517A (ko) * 2004-07-13 2006-01-18 삼성전자주식회사 기판의 반복 결함 분류 방법 및 장치
KR20060008609A (ko) * 2004-07-22 2006-01-27 삼성전자주식회사 웨이퍼 검사 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272036B2 (ja) 1992-06-15 2002-04-08 アプライド マテリアルズ イスラエル リミテッド 物体表面の欠陥の光学的検査法とその装置
US6690469B1 (en) * 1998-09-18 2004-02-10 Hitachi, Ltd. Method and apparatus for observing and inspecting defects
JP2002131253A (ja) * 2000-10-18 2002-05-09 Applied Materials Inc 基板の欠陥検査方法および基板の欠陥検査システム
US6972576B1 (en) * 2002-05-31 2005-12-06 Advanced Micro Devices, Inc. Electrical critical dimension measurement and defect detection for reticle fabrication
JP4121849B2 (ja) * 2002-12-26 2008-07-23 オリンパス株式会社 欠陥検査装置及び欠陥検査方法
JP4029882B2 (ja) 2005-03-03 2008-01-09 株式会社日立製作所 欠陥検査方法および欠陥検査システム
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176899A (ja) 1997-12-09 1999-07-02 Toshiba Corp 欠陥警告方法及び欠陥警告システム
KR19990049102A (ko) * 1997-12-11 1999-07-05 윤종용 웨이퍼 디펙트 분류 방법
KR20050030346A (ko) * 2003-09-25 2005-03-30 동부아남반도체 주식회사 결함 유형 분류 방법 및 시스템
KR20060005517A (ko) * 2004-07-13 2006-01-18 삼성전자주식회사 기판의 반복 결함 분류 방법 및 장치
KR20060008609A (ko) * 2004-07-22 2006-01-27 삼성전자주식회사 웨이퍼 검사 방법

Also Published As

Publication number Publication date
US8055056B2 (en) 2011-11-08
US20080107329A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
CN104620097B (zh) 检验晶片及/或预测形成于晶片上的装置的一或多个特性
US8976348B2 (en) Wafer inspection system
TW201517192A (zh) 晶片對資料庫的影像檢測方法
TWI585398B (zh) Projection-type printed circuit board re-inspection system and methods, and marking the location of the defect
TWI524079B (zh) 晶片對資料庫的接觸窗檢測方法
KR20120068128A (ko) 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
JP2011524635A5 (ko)
TW201840991A (zh) 電路板點膠檢測裝置及檢測方法
KR20070077103A (ko) 화상 취입 방법 및 검사 방법 및 그 장치
US20080040064A1 (en) Surface inspection apparatus and surface inspection method
KR100792687B1 (ko) 반도체 기판 패턴 결함 검출 방법 및 장치
US20160110859A1 (en) Inspection method for contact by die to database
JP4910128B2 (ja) 対象物表面の欠陥検査方法
CN111007086A (zh) 缺陷检测方法和装置、存储介质
JP2010091361A (ja) 画像検査方法および画像検査装置
CN101210932B (zh) 一种可提高缺陷检验可靠性的方法
JP2005259830A (ja) 半導体デバイスのパターン形状評価方法及びその装置
KR20160105082A (ko) 기판 검사 장치 및 그 검사 방법
JP2004251781A (ja) 画像認識による不良検査方法
KR20040084710A (ko) 기판검사 시스템, 기판검사방법 및 기판검사장치
KR20080028278A (ko) 전기 회로 소자의 광학 검사 시스템 및 방법
JP4594833B2 (ja) 欠陥検査装置
JP2010091360A (ja) 画像検査方法および画像検査装置
JP2007147376A (ja) 検査装置
JP2006190844A (ja) 基板間の共通欠陥判別方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13