CN101210932B - 一种可提高缺陷检验可靠性的方法 - Google Patents
一种可提高缺陷检验可靠性的方法 Download PDFInfo
- Publication number
- CN101210932B CN101210932B CN2006101480904A CN200610148090A CN101210932B CN 101210932 B CN101210932 B CN 101210932B CN 2006101480904 A CN2006101480904 A CN 2006101480904A CN 200610148090 A CN200610148090 A CN 200610148090A CN 101210932 B CN101210932 B CN 101210932B
- Authority
- CN
- China
- Prior art keywords
- drawbacks
- defect
- mask
- standard unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种可提高缺陷检验可靠性的方法。现有的掩膜检验机台上仅有少数几种缺陷检验设定，其很难适合具有多样图形的掩膜，故难以确保每一经该检验机台检验的掩膜上的缺陷均被发现。本发明的方法首先在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元；接着存储该标准缺陷单元对应的基准图形及基本缺陷捕获图形；然后在该检验机台上检验该掩膜，且测得该标准缺陷单元的图形；之后将所测得的标准缺陷单元的图形与其基准图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形；最后判断该实际缺陷捕获图形是否完全包括该基本缺陷捕获图形并依据判断结果决定是否继续进行缺陷检验。采用本发明的所提供的方法能提高缺陷检验的可靠性。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种可提高缺陷检验可靠性的方法。
背景技术
在半导体制造领域，光刻是形成集成电路图形的重要工序。该工序首先在晶圆上涂敷一层光刻胶，然后在具有图形的掩膜遮蔽下在曝光光源下曝光，如此即将掩膜上的掩膜图形转移到光刻胶上，最后通过显影液与光刻胶反应而将掩膜图形显现出来。作为光刻工序的基准图形，掩膜对光刻以及后续的工序起着重要的影响，当掩膜上出现缺陷时，该些缺陷就会通过曝光、显影以及后续的刻蚀工艺而转移到数以万计的晶圆上而成为晶圆上的缺陷，故对掩膜质量的控制就成为控制半导体成品率的重要环节。
掩膜几乎无重复性的特点决定了掩膜上的缺陷所处的图形环境的多样性，但是检验机台上仅有的几种缺陷检验设定很难适合于每一片掩膜。另外，现通常在检验机台使用一段时间后就使用标准掩膜校准检验机台，使检验机台恢复到能准确检验出掩膜缺陷的条件，但是即使是在用标准掩膜校验过检验机台后所进行的掩膜检验时，也很难保证能完全检验出掩膜上的缺陷。如此会使存在着缺陷的掩膜通过检验而进入光刻工序，致使晶圆不良品的几率大大增加。
发明内容
本发明的目的在于提供一种可提高缺陷检验可靠性的方法，通过所述方法可避免具有可能影响晶圆质量的缺陷的掩膜进入光刻工艺。
本发明的目的是这样实现的：一种可提高缺陷检验可靠性的方法，该方法包括以下步骤：a.在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元；b.存储该标准缺陷单元对应的基准图形及基本缺陷捕获图形；c.将该掩膜设置在检验机台上进行缺陷检验并测得该标准缺陷单元的图形；d.将所测得的标准缺陷单元的图形与其基准图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形；e.判断该实际缺陷捕获图形是否完全包括该基本缺陷捕获图形并依据判断结果决定是否继续进行缺陷检验。
在上述的可提高缺陷检验可靠性的方法中，该方法的步骤e中如果判断结果为是则继续进行掩膜上其他区域的缺陷检验，如果判断结果为否则停止缺陷检验并依据实际缺陷捕获图形调节检验机台直至实际缺陷捕获图形完全包括该基本缺陷捕获图形。
在上述的可提高缺陷检验可靠性的方法中，该标准缺陷单元的图形与掩膜主图形具相同的设计规则。
在上述的可提高缺陷检验可靠性的方法中，该标准缺陷单元的缺陷尺寸为从左至右单调递变。
在上述的可提高缺陷检验可靠性的方法中，该标准缺陷单元每一行代表一种缺陷类型。
本发明还提供一种可提高缺陷检验可靠性的方法，该方法包括以下步骤：a.在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元及一对应的基准图形单元；b.存储该标准缺陷单元对应的基本缺陷捕获图形；c.将该掩膜设置在检验机台上进行缺陷检验并测得该标准缺陷单元及该基准图形单元的图形；d.将所测得的标准缺陷单元及该基准图形单元的图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形；e.判断实际缺陷捕获图形是否完全包括其基本缺陷捕获图形并依据判断结果决定是否继续进行缺陷检验。
在上述的可提高缺陷检验可靠性的方法中，该方法的步骤e中如果判断结果为是则继续进行掩膜上其他区域的缺陷检验，如果判断结果为否则停止缺陷检验并依据实际缺陷捕获图形调节检验机台直至实际缺陷捕获图形完全包括该基本缺陷捕获图形。
在上述的可提高缺陷检验可靠性的方法中，该标准缺陷单元的图形与掩膜主图形具相同的设计规则。
在上述的可提高缺陷检验可靠性的方法中，该标准缺陷单元的缺陷尺寸为从左至右单调递变。
在上述的可提高缺陷检验可靠性的方法中，该标准缺陷单元每一行代表一种缺陷类型。
与现有使用的检验机台上仅有的几种缺陷检验设定来进行掩膜缺陷检验相比，本发明在每一在检验机台上检验的掩膜上均制作一标准缺陷单元，当实际缺陷捕获图形并非完全包括基本缺陷捕获图形时，即可停止检验并调整检验机台直至实际缺陷捕获图形完全包括基本缺陷捕获图形时才可继续检验，如此可确保对每一掩膜所进行的缺陷检验的准确性，避免具有可能影响晶圆质量的缺陷的掩膜进入光刻工艺。
附图说明
本发明的可提高缺陷检验可靠性的方法由以下的实施例及附图给出。
图1为本发明的可提高缺陷检验可靠性的方法的第一实施例流程图；
图2a为完成图1中的步骤S10后的掩膜的结构示意图；
图2b为图2a中标准缺陷单元2的结构示意图；
图2c为图2b中的缺陷的结构示意图；
图2d为基准图形的微观结构示意图；
图3为本发明的可提高缺陷检验可靠性的方法的第二实施例流程图；
图4为完成图3中的步骤S20后的掩膜的结构示意图。
具体实施方式
以下将对本发明的可在检验掩膜时校验检验机台的方法作进一步的详细描述。
参见图1，其显示了本发明的可提高缺陷检验可靠性的方法的第一实施例流程图，所述方法首先进行步骤S10，在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元。
参见图2a，其显示了本实施例中经过步骤S10后的掩膜1的结构示意图，如图所示，标准缺陷单元2设置在掩膜1上最先进行检验且尚未到达掩膜主图形10的区域。需说明的是，标准缺陷单元2的特征图形与掩膜1的主图形10具相同的设计规则，例如采用相同的特征尺寸。
参见图2b，其显示了图2a中标准缺陷单元2的放大示意图，如图所示，本实施例中的标准缺陷单元2为6*13的缺陷阵列。该缺陷阵列中的六行缺陷代表 六种不同类型的缺陷种类，每行缺陷从左至右其缺陷尺寸逐渐增大；只有当标准缺陷单元2的实际缺陷捕获图形完全包括图2b中I区域中的所有缺陷时，检验机台基于该次检验设置所进行的缺陷检验的结果对于该片掩膜是可靠的，否则可能导致掩膜上的缺陷未被全部检验出来。在本发明的其他实施例中，图2中的每行缺陷从左至右其缺陷尺寸也可逐渐减小。
参见图2c，显示了图2b中缺陷阵列中每一缺陷的微观结构。需说明的是，本实施例中依据特征图形的不同而将缺陷划分为不同的种类。
再参见图1，在完成步骤S10后，接着继续进行步骤S11，即存储该标准缺陷单元对应的基准图形及基本缺陷捕获图形，其中，可将该标准缺陷单元对应的基准图形及基本缺陷捕获图形存储在检测机台的存储器中，也可储存在其他存储器中。
在本实施例中，基本缺陷捕获图形为图2b所示的I区域，基准图形为标准缺陷单元2上未人工生成缺陷前的图形，其微观结构示意图如图2d所示，通过对比标准缺陷单元2的图形与基准图形即可得出标准缺陷单元2的缺陷。
需说明的是，基本缺陷捕获图形的得出需实际地在晶圆上进行曝光，从而获得掩膜上的人工缺陷在晶圆上的成像结果。根据该成像结果可得知测试掩膜上每种不同类型的缺陷在何种尺寸时将对晶圆造成不良影响。如此需在对掩膜进行检验时，必须将该些大于或等于上述对晶圆造成不良影响的缺陷检验出来。
在完成步骤S11后，接着继续进行步骤S12，即将该掩膜设置在检验机台上进行缺陷检验并测得该标准缺陷单元的图形。接着继续步骤S13。
在步骤S13中，将所测得的标准缺陷单元的图形与其基准图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形。接着继续步骤S14。
在步骤S14中，判断该实际缺陷捕获图形是否完全包括该基本缺陷捕获图形，在本实施例中，即判断该实际缺陷捕获图形是否完全包括如图2b所示的I区域的缺陷，如果判断的结果为是则跳至步骤S15；如果判断的结果为否则跳至步骤S16。
在步骤S15中，继续进行掩膜上其他区域的缺陷检验。
在步骤S16中，停止缺陷检验并依据实际缺陷捕获图形调节检验机台，然后返回至步骤S12。
参见图3，其显示了本发明的可提高缺陷检验可靠性的方法的第二实施例流程图，所述方法首先进行步骤S20，在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元及一对应的基准图形单元。
参见图4，其显示了本实施例中经过步骤S20后的掩膜1的结构示意图，如图所示，标准缺陷单元2和基准图形单元3设置在掩膜1上最先进行检验且尚未达到掩膜主图形10的区域。
需说明的是，标准缺陷单元2和基准图形单元3与掩膜1的主图形10具相当的设计规则(例如相同的特征尺寸)，且基准图形单元3的图形为标准缺陷单元2上未人工生成缺陷前的图形，其微观结构示意图如图2d所示，通过对比标准缺陷单元2和基准图形单元3的图形可得出标准缺陷单元2的缺陷。
在本实施例中，标准缺陷单元2的结构及特征与第一实施例中的相同，故在此不再赘述。
再参见图3，在完成步骤S20后，接着继续进行步骤S21，即存储该标准缺陷单元对应的基本缺陷捕获图形。接着继续步骤S22。
在本实施例中，基本缺陷捕获图形的结构及特征与第一实施例中的相同，故在此不再赘述。
在步骤S22中，将该掩膜设置在检验机台上进行缺陷检验并测得该标准缺陷单元及该基准图形单元的图形。接着继续步骤S23。
在步骤S23中，将所测得的标准缺陷单元及该基准图形单元的图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形。接着继续步骤S24。
在步骤S24中，判断实际缺陷捕获图形是否完全包括其基本缺陷捕获图形，如果判断的结果为是则跳至步骤S25；如果判断的结果为否则跳至步骤S26。
在步骤S25中，继续进行掩膜上其他区域的缺陷检验。
在步骤S26中，停止缺陷检验并依据实际缺陷捕获图形调节检验机台，然后返回至步骤S22。
综上所述，本发明在每一在检验机台上检验的掩膜上均制作一标准缺陷单元，当实际缺陷捕获图形并非完全包括基本缺陷捕获图形时，即可停止检验并调整检验机台直至实际缺陷捕获图形完全包括基本缺陷捕获图形时才可继续检验，如此可确保对每一掩膜所进行的缺陷检验的准确性，避免具有可能影响晶 圆质量的缺陷的掩膜进入光刻工艺而造成巨大的经济损失。
Claims (10)
1.一种可提高缺陷检验可靠性的方法，其特征在于，该方法包括以下步骤：
a.在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元 ；
b.存储该标准缺陷单元对应的基准图形及基本缺陷 捕获图形；
c.将该掩膜设置在检验机台上进行缺陷检验并测得该标准缺陷单元的图形；
d.将所测得的标准缺陷单元的图形与其基准图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形；
e.判断该实际缺陷捕获图形是否完全包括该基本缺陷捕获图形并依据判断结果决定是否继续进行缺陷检验。
2.如权利要求1所述的可提高缺陷检验可靠性的方法，其特征在于：该方法的步骤e中如果判断结果为是则继续进行掩膜上其他区域的缺陷检验，如果判断结果为否则停止缺陷检验并依据实际缺陷捕获图形调节检验机台直至实际缺陷捕获图形完全包括该基本缺陷捕获图形。
3.如权利要求1所述的可提高缺陷检验可靠性的方法，其特征在于：该标准缺陷单元的图形与掩膜主图形具相同的设计规则。
4.如权利要求1所述的可提高缺陷检验可靠性的方法，其特征在于，该标准缺陷单元的缺陷尺寸为从左至右单调递变。
5.如权利要求1所述的可提高缺陷检验可靠性的方法，其特征在于，该标准缺陷单元每一行代表一种缺陷类型。
6.一种可提高缺陷检验可靠性的方法，其特征在于，该方法包括以下步骤：
a.在每一进行缺陷检验的掩膜的非图形区域上制作一标准缺陷单元及一对应的基准图形单元；
b.存储该标准缺陷单元对应的基本缺陷捕获图形；
c.将该掩膜设置在检验机台上进行缺陷检验并测得该标准缺陷单元及该基准图形单元的图形；
d.将所测得的标准缺陷单元及该基准图形单元的图形进行对比来得到该标准缺陷单元的实际缺陷捕获图形；
e.判断实际缺陷捕获图形是否完全包括其基本缺陷捕获图形并依据判断结果决定是否继续进行缺陷检验。
7.如权利要求6所述的可提高缺陷检验可靠性的方法，其特征在于：该方法的步骤e中如果判断结果为是则继续进行掩膜上其他区域的缺陷检验，如果判断结果为否则停止缺陷检验并依据实际缺陷捕获图形调节检验机台直至实际缺陷捕获图形完全包括该基本缺陷捕获图形。
8.如权利要求6所述的可提高缺陷检验可靠性的方法，其特征在于：该标准缺陷单元的特征图形与掩膜主图形具相同的设计规则。
9.如权利要求6所述的可提高缺陷检验可靠性的方法，其特征在于，该标准缺陷单元中的缺陷尺寸为从左至右单调递变。
10.如权利要求6所述的可提高缺陷检验可靠性的方法，其特征在于，该标准缺陷单元每一行代表一种缺陷类型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101480904A CN101210932B (zh) | 2006-12-27 | 2006-12-27 | 一种可提高缺陷检验可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101480904A CN101210932B (zh) | 2006-12-27 | 2006-12-27 | 一种可提高缺陷检验可靠性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101210932A CN101210932A (zh) | 2008-07-02 |
| CN101210932B true CN101210932B (zh) | 2011-07-13 |
Family
ID=39611096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101480904A Expired - Fee Related CN101210932B (zh) | 2006-12-27 | 2006-12-27 | 一种可提高缺陷检验可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101210932B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129164B (zh) | 2010-01-15 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版缺陷的判断方法及判断系统 |
| CN103489808B (zh) * | 2013-09-22 | 2017-05-10 | 上海华力微电子有限公司 | 一种可按照离子注入区域分类的电子束缺陷检测方法 |
| CN103887198B (zh) * | 2014-03-20 | 2016-08-24 | 上海华力微电子有限公司 | 对没有重复分界的存储区域进行扫描的方法 |
| CN106570280A (zh) * | 2016-11-08 | 2017-04-19 | 上海宇航系统工程研究所 | 基于函数单调性的卫星适配器可靠度区间推断方法 |
| CN111257327A (zh) * | 2020-02-17 | 2020-06-09 | 上海华力集成电路制造有限公司 | 图形缺陷检测方法及检测系统 |
| CN111812105B (zh) * | 2020-09-02 | 2020-12-08 | 歌尔股份有限公司 | 缺陷检测方法、装置、设备及计算机存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298203A (zh) * | 1999-11-29 | 2001-06-06 | 日本电气株式会社 | 掩膜检测装置和掩膜检测方法 |
| CN1828857A (zh) * | 2005-03-02 | 2006-09-06 | 盟图科技股份有限公司 | 检测光掩膜缺陷方法 |
-
2006
- 2006-12-27 CN CN2006101480904A patent/CN101210932B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298203A (zh) * | 1999-11-29 | 2001-06-06 | 日本电气株式会社 | 掩膜检测装置和掩膜检测方法 |
| CN1828857A (zh) * | 2005-03-02 | 2006-09-06 | 盟图科技股份有限公司 | 检测光掩膜缺陷方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101210932A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482557B1 (en) | Method and apparatus for evaluating the runability of a photomask inspection tool | |
| JP6282650B2 (ja) | ウェーハの検査、及び／又はウェーハ上に形成されるデバイスの一つ若しくは複数の特性の予測 | |
| US6784446B1 (en) | Reticle defect printability verification by resist latent image comparison | |
| US8976348B2 (en) | Wafer inspection system | |
| CN101210932B (zh) | 一种可提高缺陷检验可靠性的方法 | |
| JP2014239230A5 (zh) | ||
| JP2011524635A5 (zh) | ||
| US11688052B2 (en) | Computer assisted weak pattern detection and quantification system | |
| US7932004B1 (en) | Feature identification for metrological analysis | |
| US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
| US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
| US6972576B1 (en) | Electrical critical dimension measurement and defect detection for reticle fabrication | |
| US7020536B2 (en) | Method of building a defect database | |
| US12062166B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| KR100792687B1 (ko) | 반도체 기판 패턴 결함 검출 방법 및 장치 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP4503924B2 (ja) | ウエハ上に半導体デバイスを形成するリソグラフィー法および機器 | |
| US20220196580A1 (en) | Defect inspection methods of semiconductor wafers | |
| US11899065B2 (en) | System and method to weight defects with co-located modeled faults | |
| KR100755049B1 (ko) | 포토마스크의 결함 분석방법 | |
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| KR20240104175A (ko) | 다수의 기판 다이로부터의 스펙트럼 데이터에 기초한 반도체 기판 수율 예측 | |
| KR20110112722A (ko) | 반도체소자의 검사방법 | |
| KR20060064179A (ko) | 반도체소자의 패턴 검사방법 | |
| Erhardt et al. | A defect-to-yield correlation study for marginally printing reticle defects in the manufacture of a 16Mb flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110713 Termination date: 20181227 |