CN1828857A - 检测光掩膜缺陷方法 - Google Patents

Abstract

一种检测光掩膜缺陷的方法包含下列步骤：提供一图像，该图像包括一模拟的光掩膜设计图案、至少一模拟的光掩膜缺陷以及一模拟的芯片(或单元)阵列相互重叠；以及另一步骤：检测该模拟的光掩膜缺陷位于该模拟的芯片(或单元)阵列与位于该模拟的光掩膜设计图案上的位置，使得检测者不仅可确认一实体的光掩膜缺陷位于一晶圆的实体的芯片阵列(或位于一光电基板的实体的单元阵列)上的实际位置，更可进一步确认该实体的光掩膜缺陷位于转移在该芯片阵列(或单元阵列)的一实体的光掩膜设计图案上的实际位置。

Description

检测光掩膜缺陷方法

技术领域

本发明涉及一种检测光掩膜缺陷的方法，该方法提供一方式予检测者确认一实体的光掩膜缺陷位于一晶圆的实体的芯片阵列(或位于一光电基板的实体的单元阵列)上的实际位置，以及更进一步确认该实体的光掩膜缺陷位于转移在该芯片阵列(或该单元阵列)的一实体的光掩膜设计图案上的实际位置。

背景技术

于先前技术中，光掩膜设计者在制造光掩膜时，通常会依据半导体业或光电业中的IC(集成电路)/薄膜晶体管(TFT)/液晶显示器(LCD)/彩色滤光片(CF)/印刷电路板(PCB)设计者或客户的集成电路设计图、液晶显示器的薄膜晶体管设计图、彩色滤光片设计图或印刷电路板设计图而开始进行。在完成光掩膜后，光掩膜设计者通常会提供缺陷分布位置图(defect map)给IC/TFT/LCD/CF/PCB设计者或客户，用以显示光掩膜上所形成的光掩膜缺陷(mask defect)会转移至一对应晶圆或一光电基板(如：玻璃基板)上的相对位置。

光掩膜上的光掩膜缺陷指不同于一期望的光掩膜设计图案(designpattern)外的任何图形，其通常会出现在光掩膜的制作过程中。图1a至图1f为用以说明一简单集成电路或光电或印刷电路板设计的光掩膜10的示意图。该光掩膜10上通常会包括一些在光掩膜制作过程中所出现的光掩膜缺陷。该光掩膜10上包含有一不透光区域12(通常由铬制成)以及透光区域14、16，用以表示欲被转移至一晶圆或一光电基板上的几何图案。图1a显示了位于该光掩膜10的不透光区域12上的一孤立孔缺陷18。图1b显示了位于该光掩膜10的透光区域14上的一不透光点缺陷20。图1c显示了位于该光掩膜10的透光区域14、16上的边缘干扰缺陷22。图1d显示了位于该光掩膜10的不透光区域12上的边缘凸块缺陷24。图1e显示了位于该光掩膜10的透光区域16上的几何断裂缺陷26。最后，图1f显示了位于该光掩膜10的不透光区域12上的几何桥接缺陷28。

一般而言，上述的光掩膜缺陷可通过一高分辨率显微镜或一检测机器去扫描所完成的光掩膜的表面，并撷取该光掩膜的影像而被检测到。之后，所撷取到的光掩膜影像会由检测工程师或光掩膜制造人员去观测，以确认实体光掩膜上的光掩膜缺陷存在有哪些不同形式的样态(如图1a至图1f)。下一步骤决定该受检测的光掩膜是否合乎标准，以用在微影制程中；此步骤可由具经验的检测工程师或光掩膜制造人员并可配合利用检测软件的辅助而完成。若无发现任何光掩膜缺陷，或所发现的光掩膜缺陷落在可被制造者或使用者容许的范围内，则所完成的光掩膜可通过检测并被用以曝光一晶圆或一光学基板。反之，若光掩膜缺陷被发现且已超出容许范围外，则所完成的光掩膜并不能通过检测标准，因此便必须决定该光掩膜是否要进行清除及/或修复以去除该光掩膜缺陷，或决定该光掩膜缺陷是否太过于严重，以致于有必要重新制造一新的光掩膜。传统上，在光掩膜缺陷被发现后，无论其之后是否被修复或清除，检测工程师或光掩膜制造人员皆会制作一缺陷分布位置图给IC/TFT/LCD/CF/PCB设计者或客户以供检测或存盘纪录。

图2显示一已知的缺陷分布位置图100，其通常由光掩膜设计者提供给IC/TFT/LCD/CF/PCB设计者或客户。该缺陷分布位置图100可提供给IC/TFT/LCD/CF/PCB设计者或客户信息，用以追踪或寻找由光掩膜上的光掩膜缺陷所造成IC/TFT/LCD/CF/PCB的良率问题。该缺陷分布位置图100包含了一晶圆(或一光电基板)104上的芯片阵列或一单元阵列102以及复数个光掩膜缺陷106a、106b及106c，其中该芯片阵列或该单元阵列102由复数个芯片或单元102a所组成，且该光掩膜缺陷106a、106b及106c位于该芯片或单元102a上。该光掩膜缺陷106a、106b及106c可为任何如图1a至图1f中所示的光掩膜缺陷，且可能会发生于该芯片阵列或该单元阵列102中的任何芯片或单元102a上。于图2中，该光掩膜缺陷106a为一孤立孔缺陷，其位于该芯片阵列或该单元阵列102的编号为(2，3)的芯片或单元102a上；该光掩膜缺陷106b及106c为两不透光点缺陷，其位于该芯片阵列或该单元阵列102的编号为(2，1)的芯片或单元102a上。

然而，该缺陷分布位置图100仅能提供IC/TFT/LCD/CF/PCB设计者或客户该光掩膜缺陷106a、106b及106c位于芯片或单元102a上的概略位置，但并不能提供给设计者或客户该光掩膜缺陷106a、106b及106c位于所转移在该芯片或单元102a上的细部电路(即光掩膜设计图案)的实际位置。因此，当IC/TFT/LCD/CF/PCB的设计更复杂且更密集时，要追踪或寻找出由光掩膜上的光掩膜缺陷所造成的线路缺陷(如：短路或断路)，将会显得更为困难。

另外，在完成光掩膜布局或制作后，光掩膜设计者通常需要进行一看图程序，即将光掩膜布局图或缺陷分布位置图提供给IC/TFT/LCD/CF/PCB设计者或客户进行检视。为了执行看图程序，光掩膜设计者会通知IC/TFT/LCD/CF/PCB设计者或客户，并与其约定一特定时间及一特定地点而进行此看图程序。一般而言，看图程序往往会造成IC/TFT/LCD/CF/PCB设计者或客户的不便，同时亦会造成太多不必要的时间与人力的浪费。

因此，光掩膜设计者已发展出一计算机网络系统，以使IC/TFT/LCD/CF/PCB设计者或客户能够利用其个人计算机，并透过一网络而连上由光掩膜设计者所提供的计算机服务器，藉以观看已预先储存在该计算机服务器中的光掩膜布局图。该计算机网络系统给予IC/TFT/LCD/CF/PCB设计者或客户更多的便利，并因此而节省许多的时间及人力。此计算机网络系统可见于TW专利第154779号。

然而，该计算机网络系统仅提供光掩膜布局图给IC/TFT/LCD/CF/PCB设计者或客户观看，而并未提供任何信息，用以快速追踪或寻找由光掩膜上的光掩膜缺陷所造成IC/TFT/LCD/CF/PCB的良率问题。

有鉴于此，本发明提供一种检测光掩膜缺陷的方法，其提供一方式予检测者确认一光掩膜缺陷位于一晶圆的芯片阵列或位于一光电基板的单元阵列上的实际位置，以及更进一步确认该光掩膜缺陷位于转移在该芯片阵列或该单元阵列的一光掩膜设计图案上的实际位置。另外，根据本发明的方法可实现于一计算机系统上，使得检测者可通过该计算机系统而放大该光掩膜缺陷，以能够更进一步确认该光掩膜缺陷于该芯片阵列或该单元阵列上以及在该光掩膜设计图案上的形状及大小。

发明内容

本发明目的在于提供一种检测光掩膜缺陷的方法，其中该方法提供一方式予检测者确认一光掩膜缺陷位于一芯片阵列或位于一单元阵列上的实际位置，以及更进一步确认该光掩膜缺陷位于转移在该芯片阵列或该单元阵列的一光掩膜设计图案上的实际位置。根据本发明的方法，检测者可快速追踪或寻找由光掩膜上的光掩膜缺陷所造成IC/TFT/LCD/CF/PCB的良率问题。

为达上述的目的，该检测光掩膜缺陷的方法包含下列步骤：提供一图像，该图像包括一模拟的光掩膜设计图案、至少一模拟的光掩膜缺陷以及一模拟的区块阵列相互重叠；以及另一步骤：检测该模拟的光掩膜缺陷位于该模拟的区块阵列与位于该模拟的光掩膜设计图案上的位置，使得检测者不仅可确认一实体的光掩膜缺陷位于一实体的区块阵列上的实际位置，更可进一步确认该实体的光掩膜缺陷位于转移在该区块阵列的一实体的光掩膜设计图案上的实际位置。根据本发明的方法，该区块阵列可为一晶圆上的一芯片阵列或一光电基板上的一单元阵列。

根据本发明的方法可实现于一计算机系统上，使得检测者可通过该计算机系统而放大该光掩膜缺陷，以能够更进一步确认该光掩膜缺陷的形状及大小。

为了让本发明的上述和其它目的、特征、和优点能更明显，下文将配合所示附图，作详细说明。

附图说明

图1a至图1f用以说明光掩膜上一些较常见的光掩膜缺陷。

图2为一已知光掩膜图的示意图。

图3为根据本发明一实施例的检测光掩膜缺陷的方法的流程图。

图4a至图4d用以说明根据本发明一实施例的检测光掩膜缺陷的方法。

图5a为光掩膜设计图案图像与光掩膜缺陷分布位置图像所合成的一重叠图像。

图5b为光掩膜设计图案图像与区块阵列图像所合成的一重叠图像。

图5c为光掩膜缺陷分布位置图像与区块阵列图像所合成的一重叠图像。

图中符号说明：

10光掩膜                12不透光区域

14透光区域              16透光区域

18孤立孔缺陷            20不透光点缺陷

22边缘干扰缺陷          24边缘凸块缺陷

26几何断裂缺陷          28几何桥接缺陷

100缺陷分布位置图       102芯片阵列

102a芯片                104晶圆

106a、106b、106c光掩膜缺陷

150、160、170、180、190、195步骤

200光掩膜设计图案图像    202模拟的不透光区域

204模拟的透光圆形区域

210光掩膜缺陷分布位置图像

212模拟的光掩膜缺陷      220区块阵列图像

222模拟的区块阵列        230重叠图像

具体实施方式

图3为根据本发明一实施例的检测光掩膜缺陷的方法的流程图。根据本发明所提供的方法用以检测形成于一光掩膜上的光掩膜缺陷，其中该光掩膜具有一实体的光掩膜设计图案以及数个实体的光掩膜缺陷形成于该实体的光掩膜设计图案上。于此实施例中，假设该实体的光掩膜设计图案由一实体的不透光区域以及复数个实体的透光圆形区域所组成，并假设有五个实体的光掩膜缺陷形成于该实体的光掩膜设计图案上。本发明的实施例的方法包含了步骤150、160、170、180以及190，如图3所示。

于步骤150中，一光掩膜设计图案图像200被提供，如图4a所示。该光掩膜设计图案图像200显示一模拟的光掩膜设计图案，用以表示该实体的光掩膜设计图案，且其由一模拟的不透光区域202以及复数个模拟的透光圆形区域204所组成，其中该模拟的不透光区域202用以表示该实体的不透光区域，而该复数个模拟的透光圆形区域204用以表示该复数个实体的透光圆形区域。应了解到，该光掩膜设计图案图像200的模拟的光掩膜设计图案仅用以说明本发明之一实施例，而其实际上会根据不同的电路设计而有不同的光掩膜设计图案。

于步骤160中，一光掩膜缺陷分布位置图像210被提供，如图4b所示。该光掩膜缺陷分布位置图像210显示五个模拟的光掩膜缺陷212，用以表示该五个实体的光掩膜缺陷，其中该等模拟的光掩膜缺陷212通过五个标记如：星号所表示，且其根据该等实体的光掩膜缺陷形成于该实体的光掩膜设计图案上的位置而分布于该光掩膜缺陷分布位置图像210上。

于步骤170中，一区块阵列图像220被提供，如图4c所示。该区块阵列图像220显示一模拟的区块阵列222，用以表示一晶圆的实体的芯片阵列或位于一光电基板的实体的单元阵列，其中该实体的光掩膜设计图案会转移于该实体的芯片阵列或实体的单元阵列上。于此实施例中，该复数个实体的透光圆形区域会各别对应并转移至该实体的芯片阵列或实体的单元阵列上的每个芯片或每个单元。

于步骤180中，该光掩膜设计图案图像200、该光掩膜缺陷分布位置图像210以及该区块阵列图像220被重叠，以获得一重叠图像230，如图4d所示。于该重叠图像230中，每一模拟的透光圆形区域204位于该芯片阵列的每一芯片上，用以表示转移在该实体的芯片阵列上的实体的透光圆形区域；再者，该五个模拟的光掩膜缺陷212位于该模拟的光掩膜设计图案上，用以表示该五个实体的光掩膜缺陷形成于该实体的光掩膜设计图案上的位置。

于步骤190中，位于该模拟的光掩膜设计图案上与该模拟的区块阵列222上的五个模拟的光掩膜缺陷212的位置会经由检测者(IC/TFT/LCD/CF/PCB设计者或客户)所检测。于此步骤中，检测者(IC/TFT/LCD/CF/PCB设计者或客户)可确认并获得该实体的光掩膜缺陷位于该实体的光掩膜设计图案(即设计电路)以及位于该实体的芯片阵列或实体的单元阵列上的实际位置。例如：检测者可确认该等实体的光掩膜缺陷位于编号为(1，2)、(2，1)、(2，5)、(4，0)、(4，4)的实体的芯片或实体的单元上，同时更可进一步确认该等实体的光掩膜缺陷位于转移在该等实体的芯片或该等实体的单元的光掩膜设计图案(即设计电路)上的位置。于此一方式中，检测者因而能够快速追踪或寻找由光掩膜上的光掩膜缺陷所造成IC/TFT/LCD/CF/PCB的良率问题。

根据本发明的方法，该光掩膜缺陷分布位置图像210可经由下列步骤获得：通过一高分辨率显微镜或一检测机器而扫描该实体的光掩膜表面并撷取该实体的光掩膜的影像；观察该光掩膜影像并记录形成于该实体的光掩膜上的实体的光掩膜缺陷；以及根据该光掩膜影像中的实体的光掩膜缺陷在该光掩膜设计图案上的分布位置，并通过如：一计算机绘制软件，以绘制该光掩膜缺陷分布位置图像210。另外，该光掩膜设计图案图像200与该区块阵列图像220可由所设计的光掩膜设计图案或芯片阵列或单位阵列而获得。

较佳地，本发明的方法可实现于一计算机系统中。例如：该光掩膜设计图案图像200、该光掩膜缺陷分布位置图像210以及该区块阵列图像220可预先储存于该计算机系统的一储存装置：如硬盘中。接着，检测者可通过安装于该计算机系统中的一看图程序而观看该等图像200、210与220，并可经由该看图程序而重叠该等图像200、210与220。更特别地，根据本发明的方法可实现于一计算机网络系统中，使得检测者可利用其个人计算机而连接至光掩膜设计者所提供的一计算机服务器，其中该计算机服务器中安装有该看图程序，用以观看该些图像。

本发明的方法可另包含一步骤195。于步骤195中，该模拟的光掩膜缺陷212可被放大，使得检测者可更进一步确认每一实体的光掩膜缺陷的形状及大小。该步骤195亦可经由上述的看图程序而执行。于本发明的另一实施例中，该步骤195为选择该模拟的光掩膜缺陷212并显示该被选择的光掩膜缺陷212的实体的光掩膜缺陷影像，使得检测者可更进一步确认每一实体的光掩膜缺陷于该实体的光掩膜设计图案上的实际形状与大小。步骤195可经由上述的看图程序而执行。例如，由该看图程序所显示的每一模拟的光掩膜缺陷212可连结至其实体的光掩膜缺陷影像，其中该实际的光掩膜缺陷影像可通过如：一高分辨率显微镜或一检测机器而撷取到；之后，当检测者选择/点选(click)该模拟的光掩膜缺陷212时，其实体的光掩膜缺陷影像会因此而被显示出。该“选择/点选”的技术术语是指检测者使用该计算机系统的一输入装置(如：鼠标)去选择显示在一计算机屏幕上的该模拟的光掩膜缺陷212。

应了解到，步骤150、160及170的执行顺序并不限于此实施例中，任何其它的执行顺序仍可达到本发明相同的目的。

于本发明的另一实施例中，该检测光掩膜缺陷的方法另包含下列一步骤：选择性地将该光掩膜设计图案图像200、该光掩膜缺陷分布位置图像210以及该区块阵列图像220中的至少一图像由该重叠图像230移除。此步骤亦同样可通过上述的看图程序而执行。在此步骤中，检测者可选择性地观看该光掩膜设计图案图像200、该光掩膜缺陷分布位置图像210以及该区块阵列图像220中的任一图像，或者观看该等图像200、210以及220中的任两图像的重叠，如图5a至图5c所示。图5a为该光掩膜设计图案图像200及该光掩膜缺陷分布位置图像210的重叠图像。图5b为该光掩膜设计图案图像200及该区块阵列图像220的重叠图像。图5c为该光掩膜缺陷分布位置图像210及该区块阵列图像220的重叠图像。

于本发明的另一实施例中，该检测光掩膜缺陷的方法包含下列步骤：提供如图4d所示的一图像，其包含了一模拟的光掩膜设计图案，至少一模拟的光掩膜缺陷及一模拟的芯片阵列或一模拟的单元阵列相互重叠；以及检测该模拟的光掩膜缺陷位于该模拟的光掩膜设计图案或位于该模拟的芯片阵列或该模拟的单元阵列上的位置，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案或位于该实体的芯片阵列或位于该实体的单元阵列上的实际位置。于此实施例中，该检测光掩膜缺陷的方法另包含了一步骤：放大该模拟的光掩膜缺陷，使得检测者可更进一步确认每一实体的光掩膜缺陷的形状及大小。或者，该方法可另包含一步骤：选择该模拟的光掩膜缺陷并显示该被选择的光掩膜缺陷的实体的光掩膜缺陷影像。该上述步骤与上述实施例中的步骤相似，且因此可通过相同的方式实现或执行。

应了解到，根据本发明的方法可用以检测一光掩膜的光掩膜缺陷，其中该光掩膜用于形成图案在一晶圆或一光电基板：如LCD的玻璃基板上；通过此方法，使得检测者(IC/TFT/LCD/CF/PCB设计者或客户)可确认并得到实体的光掩膜缺陷位于实体的光掩膜设计图案(即设计电路)及位于该晶圆的一芯片阵列或位于该光电基板的一单元阵列上的实际位置。

虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所述的权利要求范围所界定者为准。

Claims (22)

1.一种检测光掩膜缺陷的方法，用以检测一光掩膜，该光掩膜具有一实体的光掩膜设计图案以及至少一实体的光掩膜缺陷形成于该实体的光掩膜设计图案上，其特征是，该方法包含下列步骤：

提供一光掩膜设计图案图像，其显示一模拟的光掩膜设计图案，用以表示该实体的光掩膜设计图案；

提供一光掩膜缺陷分布位置图像，其显示至少一模拟的光掩膜缺陷，用以表示该实体的光掩膜缺陷；

重叠该光掩膜设计图案图像与该光掩膜缺陷分布位置图像；以及

检测该模拟的光掩膜缺陷位于该模拟的光掩膜设计图案上的位置，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案上的实际位置。

2.如权利要求1所述的检测光掩膜缺陷的方法，其特征是，该上述步骤实现于一计算机系统上。

3.如权利要求2所述的检测光掩膜缺陷的方法，其特征是，该上述步骤通过安装于该计算机系统上的一看图程序而执行。

4.如权利要求3所述的检测光掩膜缺陷的方法，其特征是，该上述步骤实现于一计算机网络系统中，使得一检测者可利用其个人计算机而连接至一计算机服务器，其中该计算机服务器安装有该看图程序，用以观看该等图像。

5.如权利要求3所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：放大位于该模拟的光掩膜设计图案上的模拟的光掩膜缺陷，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案上的实体的形状及大小。

6.如权利要求3所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：选择该模拟的光掩膜缺陷并显示该实体的光掩膜缺陷的影像，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案上的实体的形状及大小。

7.一种检测光掩膜缺陷的方法，用以检测一光掩膜，该光掩膜具有一实体的光掩膜设计图案以及至少一实体的光掩膜缺陷形成于该实体的光掩膜设计图案上，其特征是，该方法包含下列步骤：

提供一光掩膜设计图案图像，其显示一模拟的光掩膜设计图案，用以表示该实体的光掩膜设计图案；

提供一光掩膜缺陷分布位置图像，其显示至少一模拟的光掩膜缺陷，用以表示该实体的光掩膜缺陷；

提供一区块阵列图像，其显示一模拟的区块阵列，用以表示一基板上的一实体的区块阵列，其中该实体的光掩膜设计图案用以转移在该实体的区块阵列上；

重叠该光掩膜缺陷分布位置图像与至少一该光掩膜设计图案图像及该区块阵列图像，藉此得到一重叠图像；以及

检测该模拟的光掩膜缺陷位于至少一该模拟的光掩膜设计图案上及该模拟的区块阵列上的位置，藉此确认该实体的光掩膜缺陷位于至少一该实体的光掩膜设计图案上及该实体的区块阵列上的实际位置。

8.如权利要求7所述的检测光掩膜缺陷的方法，其特征是，该基板为一晶圆与一光电基板两者之一，而该实体的区块阵列为该晶圆上的一实体的芯片阵列与该光电基板上的一实体的单元阵列两者之一。

9.如权利要求7所述的检测光掩膜缺陷的方法，其特征是，该上述步骤实现于一计算机系统上。

10.如权利要求9所述的检测光掩膜缺陷的方法，其特征是，该上述步骤通过安装于该计算机系统上的一看图程序而执行。

11.如权利要求10所述的检测光掩膜缺陷的方法，其特征是，该上述步骤实现于一计算机网络系统中，使得一检测者可利用其个人计算机而连接至一计算机服务器，其中该计算机服务器安装有该看图程序，用以观看该等图像。

12.如权利要求10所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：放大位于至少一该模拟的光掩膜设计图案上及该模拟的区块阵列上的模拟的光掩膜缺陷，藉此确认该实体的光掩膜缺陷位于至少一该实体的光掩膜设计图案上及该实体的区块阵列上的实体的形状及大小。

13.如权利要求10所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：选择该模拟的光掩膜缺陷并显示该实体的光掩膜缺陷的影像，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案上的实体的形状及大小。

14.如权利要求10所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：选择性地将至少一该光掩膜设计图案图像、该光掩膜缺陷分布位置图像及该区块阵列图像由该重叠图像移除。

15.一种检测光掩膜缺陷的方法，用以检测一光掩膜，该光掩膜具有一实体的光掩膜设计图案以及至少一实体的光掩膜缺陷形成于该实体的光掩膜设计图案上，其特征是，该方法包含下列步骤：

提供一图像，其包含一模拟的光掩膜设计图案，用以表示该实体的光掩膜设计图案，以及至少一模拟的光掩膜缺陷位于该模拟的光掩膜设计图案上，用以表示该实体的光掩膜缺陷；以及

检测该模拟的光掩膜缺陷位于该模拟的光掩膜设计图案上的位置，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案上的实际位置。

16.如权利要求15所述的检测光掩膜缺陷的方法，其特征是，该上述步骤实现于一计算机系统上。

17.如权利要求16所述的检测光掩膜缺陷的方法，其特征是，该上述步骤通过安装于该计算机系统上的一看图程序而执行。

18.如权利要求17所述的检测光掩膜缺陷的方法，其特征是，该上述步骤实现于一计算机网络系统中，使得一检测者可利用其个人计算机而连接至一计算机服务器，其中该计算机服务器安装有该看图程序，用以观看该等图像。

19.如权利要求17所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：放大位于该模拟的光掩膜设计图案上的模拟的光掩膜缺陷，藉此确认该实体的光掩膜缺陷位于该实体的光掩膜设计图案上的实体的形状及大小。

20.如权利要求15所述的检测光掩膜缺陷的方法，其特征是，该图像另包含一模拟的区块阵列，用以表示一基板上的一实体的区块阵列，其中该实体的光掩膜设计图案用以转移在该实体的区块阵列上。

21.如权利要求20所述的检测光掩膜缺陷的方法，其特征是，该基板为一晶圆与一光电基板两者之一，而该实体的区块阵列为该晶圆上的一实体的芯片阵列与该光电基板上的一实体的单元阵列两者之一。

22.如权利要求20所述的检测光掩膜缺陷的方法，其特征是，另包含一步骤：检测该模拟的光掩膜缺陷位于该模拟的区块阵列上的位置，藉此确认该实体的光掩膜缺陷位于该实体的区块阵列上的实际位置。

Images